JP6582975B2 - 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法 - Google Patents

半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法 Download PDF

Info

Publication number
JP6582975B2
JP6582975B2 JP2015256807A JP2015256807A JP6582975B2 JP 6582975 B2 JP6582975 B2 JP 6582975B2 JP 2015256807 A JP2015256807 A JP 2015256807A JP 2015256807 A JP2015256807 A JP 2015256807A JP 6582975 B2 JP6582975 B2 JP 6582975B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
terminals
semiconductor
head
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015256807A
Other languages
English (en)
Other versions
JP2017120835A (ja
Inventor
吉良　秀彦
秀彦 吉良
卓己 増山
卓己 増山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015256807A priority Critical patent/JP6582975B2/ja
Priority to CN201611088242.6A priority patent/CN106922087B/zh
Priority to US15/365,192 priority patent/US9905528B2/en
Priority to TW105139519A priority patent/TWI644370B/zh
Priority to KR1020160161870A priority patent/KR101877135B1/ko
Publication of JP2017120835A publication Critical patent/JP2017120835A/ja
Application granted granted Critical
Publication of JP6582975B2 publication Critical patent/JP6582975B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60172—Applying energy, e.g. for the soldering or alloying process using static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は、半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法に関する。
ハイエンドサーバなどに使用されるプロセッサやメモリは、高性能化のため複数の半導体チップを積層した積層半導体チップを用いる場合がある。図１２に示すように、半導体チップ１０１上には、銅の柱（Ｃｕポスト又はＣｕピラー）１０２の頭頂に半田１０３が付いた端子（マイクロバンプ）１０４が形成されている。複数の半導体チップ１０１の端子１０４同士を接合して、複数の半導体チップ１０１を積層する方法が用いられている。
複数の半導体チップ１０１を積層した後の接合信頼性を確保するため、図１３に示すように、半導体チップ１０１上にペースト状又はフィルム状の補強樹脂１０５を供給する。ペースト状の補強樹脂１０５は、ＮＣＰ（Non-conductive Paste）とも呼ばれ、フィルム状の補強樹脂１０５は、ＮＣＦ（Non-conductive Film）とも呼ばれる。図１４に示すよ
うに、フリップチップボンダーなどの半導体実装装置のヘッド２０１の吸引孔２０２から半導体チップ１０１Ａを吸引する。半導体チップ１０１Ａの下方には、複数の端子１０４Ｂが形成された半導体チップ１０１Ｂが配置されている。次に、図１５に示すように、半導体チップ１０１Ａを加熱しながら、ヘッド２０１で半導体チップ１０１Ａに圧力を加えて、半導体チップ１０１Ａの端子１０４Ａで補強樹脂１０５を押し破る。半導体チップ１０１Ａの端子１０４Ａと半導体チップ１０１Ｂの端子１０４Ｂとを接合することにより、半導体チップ１０１Ａと半導体チップ１０１Ｂとの間の導通や剛性を確保している。
特開２０１５−１８８９７号公報 特開２０１１−６６０２７号公報 特開２０００−３３２３９０号公報 特開２００１−２３０５２８号公報
半導体チップ１０１Ａには、厚さのバラツキや反りが存在する。そのため、ヘッド２０１で半導体チップ１０１Ａに圧力を加える際、半導体チップ１０１Ａに均等圧力を加えることが難しい。半導体チップ１０１Ａに不均等な圧力を加えると、半導体チップ１０１Ａの端子１０４Ａが補強樹脂１０５を押し破れずに、半導体チップ１０１Ａの端子１０４Ａと半導体チップ１０１Ｂの端子１０４Ｂとの接合不良が発生する場合がある。
本願は、上記の課題に鑑みてなされたものであり、半導体チップに均等圧力を加える技術を提供することを目的とする。
本願の一観点によると、液体又は気体を収容する収容部と、前記収容部の内部が液体又は気体で満たされると、半導体チップと接触する接触部と、前記半導体チップを吸い上げて、前記半導体チップを前記接触部に密着させる吸い上げ部と、を備える半導体実装装置が提供される。
本願の一観点によると、液体又は気体を収容する収容部と、前記収容部の内部が液体又は気体で満たされると、第１半導体チップと接触する接触部とを有するヘッドを、前記第１半導体チップ上に配置する工程と、前記収容部の内部を液体又は気体で満たす工程と、前記第１半導体チップを吸い上げて、前記第１半導体チップを前記接触部に密着させる工程と、前記第１半導体チップの複数の第１端子と第２半導体チップの複数の第２端子とが対向するように、前記第１半導体チップ上に前記第２半導体チップを配置する工程と、前記第２半導体チップを加熱し、前記ヘッドで前記第１半導体チップを加圧して、前記複数の第１端子と前記複数の第２端子とを接合する工程と、を備える積層チップの製造方法が提供される。
本願によれば、半導体チップに均等圧力を加えることができる。
図１は、半導体実装装置の構成図である。 図２は、ヘッドの断面図である。 図３は、仮置きステージの断面図である。 図４は、仮置きステージの断面図である。 図５は、仮置きステージの断面図である。 図６は、ヘッド及び仮置きステージの断面図である。 図７は、ヘッド及び仮置きステージの断面図である。 図８は、ヘッドの断面図である。 図９は、積層チップの製造方法の工程図である。 図１０は、積層チップの製造方法の工程図である。 図１１は、積層チップの製造方法の工程図である。 図１２は、半導体チップの接合方法の説明図である。 図１３は、半導体チップの接合方法の説明図である。 図１４は、半導体チップの接合方法の説明図である。 図１５は、半導体チップの接合方法の説明図である。 図１６は、半導体チップの接合方法の説明図である。 図１７は、半導体チップの接合方法の説明図である。
半導体チップ１０１Ａが設計通りの仕上がりであれば、半導体チップ１０１Ａの上面（半導体チップ１０１Ａの端子形成面の反対面）は平面である。また、半導体チップ１０１Ａに形成された複数の端子１０４Ａが設計通りの仕上がりであれば、複数の端子１０４Ａの高さが揃う。図１４に示すように、半導体チップ１０１Ａの上面が平面であるとともに、複数の端子１０４Ａの高さが揃っている場合、ヘッド２０１に半導体チップ１０１Ａの上面を吸着させても、複数の端子１０４Ａの上面がステージ面に対して平行に揃った状態となる。半導体チップ１０１Ａの端子１０４Ａの上面は、半導体チップ１０１Ｂと対向している。
図１６に示すように、半導体チップ１０１Ａの厚さのバラツキ、端子１０４Ａの高さのバラツキ及び半導体チップ１０１Ａの反りが存在する。図１７に示すように、ヘッド２０１に半導体チップ１０１Ａの上面を吸着させると、半導体チップ１０１Ａの上面は平面になる。しかしながら、複数の端子１０４Ａの上面はステージ面に対して平行に揃わず、半導体チップ１０１Ａの端子１０４Ａと半導体チップ１０１Ｂの端子１０４Ｂとの間の距離について、半導体チップ１０１Ａの中央部分と外周部分との間で差が発生する。
半導体チップ１０１Ａの外形サイズが１０ｍｍ角以下である場合、半導体チップ１０１Ａの端子１０４Ａと半導体チップ１０１Ｂの端子１０４Ｂとの間の距離について、半導体
チップ１０１Ａの中央部分と外周部分との間における差が小さい。そのため、端子１０４Ａの半田１０３Ａが潰れることで、半導体チップ１０１Ａの端子１０４Ａと半導体チップ１０１Ｂの端子１０４Ｂとの接合が可能である。
一方、半導体チップ１０１Ａの外形サイズが２０ｍｍ角以上である場合、半導体チップ１０１Ａの端子１０４Ａと半導体チップ１０１Ｂの端子１０４Ｂとの間の距離について、半導体チップ１０１Ａの中央部分と外周部分との間における差が大きい。半導体チップ１０１Ａの上面が平面の状態で、ヘッド２０１が半導体チップ１０１Ａを吸着している限り、半導体チップ１０１Ａに対する圧力（荷重）を増やしても、半導体チップ１０１Ａの複数の端子１０４Ａの全部を半導体チップ１０１Ｂの複数の端子１０４Ｂに接合することができない。また、半導体チップ１０１Ａの端子１０４Ａと半導体チップ１０１Ｂの端子１０４Ｂとの接合を行うための圧力は、半導体チップ１０１Ａのサイズに比例して増加するため、単純に圧力を増加すると、半導体チップ１０１Ａの物理破壊が発生する可能性がある。
以下、図面を参照して、実施形態を詳細に説明する。実施形態の構成は例示であり、本発明は、実施形態の構成に限定されない。
図１は、半導体実装装置１の構成図である。半導体実装装置１は、フリップチップボンダーとも呼ばれる。半導体実装装置１は、ヘッド２、仮置きステージ３、保持ステージ４、ボンディングツール５及び制御装置６を備える。ヘッド２が、ボンディングツール５に装着され、ボンディングツール５によって、ヘッド２の上昇、下降及び平行移動等が行われる。仮置きステージ３は、ヘッド２で上側の半導体チップを保持する際、上側の半導体チップが一時的に載置されるステージである。複数の半導体チップを積層する際、積層チップにおける上側の半導体チップがヘッド２によって保持され、積層チップにおける下側の半導体チップが保持ステージ４によって保持される。また、保持ステージ４は、下側の半導体チップを加熱する。
制御装置６は、図示しないCentral Processing Unit(CPU)、メモリを有し、このメモリに実行可能に展開されたコンピュータプログラムにしたがって、ヘッド２、仮置きステージ３、保持ステージ４及びボンディングツール５の各動作及び各処理を制御する。ＣＰＵはプロセッサとも呼ばれる。ただし、ＣＰＵは、単一のプロセッサに限定される訳ではなく、マルチプロセッサ構成であってもよい。メモリは、例えば、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を有する。
図２は、ヘッド２の断面図である。ヘッド２は、支持部２１、ヒータ２２、ダイアフラム２３、弾性体２４及び吸引孔２５を有する。支持部２１は、ヒータ２２、ダイアフラム２３及び弾性体２４を支持する。ヘッド２の底面及び側面に開口が形成されている。吸引孔２５は、支持部２１、ヒータ２２、ダイアフラム２３及び弾性体２４の内部を通って、ヘッド２の底面及び側面に形成された開口にそれぞれ繋がっている。ヘッド２の側面に形成された開口に吸引部（吸引機構）２６が接続される。したがって、吸引孔２５は、吸引部２６に接続されている。吸引部２６が駆動することにより、吸引孔２５から半導体チップ１１Ａを吸引し、ヘッド２の底面に半導体チップ１１Ａが吸着する。吸引部２６は、例えば、真空吸引ポンプである。
図２に示すヘッド２の構造例では、ヘッド２が、一つの吸引孔２５を有するが、図２に示すヘッド２の構造例に限定されず、ヘッド２が、複数の吸引孔２５を有してもよい。この場合、複数の吸引孔２５のそれぞれは、吸引部２６に接続される。例えば、ヘッド２の中央部分に配置された少なくとも一つの吸引孔２５が、半導体チップ１１Ａの中央部分を吸引し、ヘッド２の外周部分に配置された少なくとも一つの吸引孔２５が、半導体チップ
１１Ａの外周部分を吸引してもよい。また、図２に示すヘッド２の構造例では、ヘッド２の外部に吸引部２６を配置しているが、図２に示すヘッド２の構造例に限定されず、ヘッド２の内部に吸引部２６を配置してもよい。したがって、ヘッド２が、吸引部２６を有してもよい。
ヒータ２２は、加熱部（加熱機構）である。ヒータ２２は、半導体チップ１１Ａを加熱する。ヒータ２２が発生する熱は、ダイアフラム２３及び弾性体２４を介して、半導体チップ１１Ａに伝わるため、ダイアフラム２３及び弾性体２４は、耐熱性が高いことが好ましい。例えば、ダイアフラム２３及び弾性体２４は、２００℃以上の耐熱性を有してもよい。
ダイアフラム２３の側面に設けられた弁２７を介して、供給部（供給機構）２８からダイアフラム２３の内部に液体又は気体が供給され、ダイアフラム２３は、液体又は気体を収容する。ダイアフラム２３の内部に収容（充填）される液体は、例えば、易融合金又はオイル等である。ダイアフラム２３の内部に収容される気体は、例えば、空気である。ダイアフラム２３は、弾性材料で形成されている。ダイアフラム２３の底部に弾性体２４が設けられている。弾性体２４は、例えば、シリコンゴム等である。ダイアフラム２３の内部に充填される液体又は気体の充填量（体積、圧力等）に応じてダイアフラム２３が変形する。ダイアフラム２３の変形に応じて、弾性体２４が変形する。すなわち、ダイアフラム２３の内部に充填される液体又は気体の充填量に応じてダイアフラム２３が変形するとともに、弾性体２４が変形する。ダイアフラム２３は、収容部の一例である。弾性体２４は、接触部の一例である。
〈半導体チップの保持〉
図３〜図８を参照して、ヘッド２による半導体チップ１１Ａの保持について説明する。図３及び図４は、仮置きステージ３の断面図である。仮置きステージ３は、ヘッド２によって半導体チップ１１Ａを保持する前に半導体チップ１１Ａを一時的に載置するステージである。仮置きステージ３は、ステージ（基板）３１、支持部３２及び吸引孔３３を有する。支持部３２は、ステージ３１を支持する。仮置きステージ３は、半導体チップ１１Ａが載置される載置面３Ａを有する。仮置きステージ３の載置面３Ａ及び側面に開口が形成されている。吸引孔３３は、ステージ３１及び支持部３２の内部を通って、仮置きステージ３の載置面３Ａ及び側面に形成された開口に繋がっている。仮置きステージ３の側面に形成された開口に吸引部（吸引機構）３４が接続される。したがって、吸引孔３３は、吸引部３４に接続されている。吸引部３４は、例えば、真空吸引ポンプである。
半導体チップ１１Ａ上には、銅の柱（Ｃｕポスト又はＣｕピラー）１２Ａの頭頂に半田１３Ａが付いた端子（マイクロバンプ）１４Ａが形成されている。半導体チップ１１Ａは、複数の端子１４Ａと、複数の端子１４Ａが形成された面（端子形成面）１５Ａと、端子形成面１５Ａの反対面（裏面）１６Ａとを有する。図３に示す半導体チップ１１Ａの裏面１６Ａは、凹円弧形状であり、半導体チップ１１Ａの複数の端子１４の高さが揃っていない。そのため、半導体チップ１１Ａの複数の端子１４Ａの上面１７Ａはステージ面に対して平行に揃っていない。半導体チップ１１Ａの端子１４Ａの上面１７Ａは、端子形成面１５Ａと同一方向を向いており、図３では、仮置きステージ３の載置面３Ａと対向している。吸引部３４が駆動することにより、吸引孔３３から半導体チップ１１Ａの端子形成面１５Ａを吸引し、仮置きステージ３の載置面３Ａに半導体チップ１１Ａが吸着する。半導体チップ１１Ａを仮置きステージ３の載置面３Ａに載置する前から吸引部３４による吸引を行ってもよいし、半導体チップ１１Ａを仮置きステージ３の載置面３Ａに載置した後に吸引部３４による吸引を行ってもよい。
吸引部３４は、複数の端子１４Ａの上面１７Ａと仮置きステージ３の載置面３Ａとの間の各距離が同一となるように、半導体チップ１１Ａの端子形成面１５Ａ側から半導体チップ１１Ａを吸引する。吸引部３４の吸引量は、制御装置６によって制御される。図４に示すように、半導体チップ１１Ａの端子形成面１５Ａ側から半導体チップ１１Ａが吸引されることにより、複数の端子１４Ａの上面１７Ａがステージ面に対して平行に揃っている。図４では、複数の端子１４Ａの上面がステージ面に対して平行に揃っているため、複数の端子１４Ａの全部が仮置きステージ３の載置面３Ａに接触している。
図３及び図４は、半導体チップ１１Ａの端子形成面１５Ａに補強樹脂を形成しない場合の例を示している。図５に示すように、半導体チップ１１Ａの端子形成面１５Ａに補強樹脂１８Ａを形成してもよい。図５は、仮置きステージ３の断面図である。補強樹脂１８Ａは、フィルム状のＮＣＦである。吸引部３４は、複数の端子１４Ａの上面１７Ａと仮置きステージ３の載置面３Ａとの間の各距離が同一となるように、半導体チップ１１Ａの端子形成面１５Ａ側から半導体チップ１１Ａ及び補強樹脂１７Ａを吸引する。吸引部３４の吸引量は、制御装置６によって制御される。図５に示すように、半導体チップ１１Ａの端子形成面１５Ａ側から半導体チップ１１Ａ及び補強樹脂１８Ａが吸引されることにより、複数の端子１４Ａの上面１７Ａがステージ面に対して平行に揃っている。
図３〜図５に示す仮置きステージ３の構造例では、仮置きステージ３が、一つの吸引孔３３を有するが、図３〜図５に示す仮置きステージ３の構造例に限定されず、仮置きステージ３が、複数の吸引孔３３を有してもよい。この場合、複数の吸引孔３３のそれぞれは、吸引部３４に接続される。例えば、仮置きステージ３の中央部分に配置された少なくとも一つの吸引孔３３が、半導体チップ１１Ａの中央部分を吸引し、仮置きステージ３の外周部分に配置された少なくとも一つの吸引孔３３が、半導体チップ１１Ａの外周部分を吸引してもよい。図３〜図５に示す仮置きステージ３の構造例では、仮置きステージ３の外部に吸引部３４を配置しているが、図３〜図５に示す仮置きステージ３の構造例に限定されず、仮置きステージ３の内部に吸引部３４を配置してもよい。したがって、仮置きステージ３が、吸引部３４を有してもよい。
仮置きステージ３の載置面３Ａに半導体チップ１１Ａが吸着した状態を保持しつつ、ボンディングツール５によって、ヘッド２が半導体チップ１１Ａに接触する直前まで、ヘッド２を下降する。図６に示すように、ヘッド２を下降することにより、ヘッド２を半導体チップ１１Ａ上に配置する。したがって、ダイアフラム２３及び弾性体２４が、半導体チップ１１Ａの裏面１６Ａ上に配置される。なお、半導体チップ１１Ａの端子形成面１５Ａに補強樹脂１８Ａが形成されていてもよい。
次に、ダイアフラム２３の側面に設けられた弁２７を開き、供給部２８からダイアフラム２３の内部に液体又は気体を供給し、ダイアフラム２３の内部を液体又は気体で満たす。図７に示すように、ダイアフラム２３の内部が液体又は気体で満たされると、ダイアフラム２３の中央部分が半導体チップ１１Ａに向かって膨み、弾性体２４の中央部分が半導体チップ１１Ａに向かって反ることにより、弾性体２４が半導体チップ１１Ａの裏面１６Ａに接触する。このように、ダイアフラム２３の内部が液体又は気体で満たされると、ダイアフラム２３及び弾性体２４が変形し、弾性体２４が半導体チップ１１Ａの裏面１６Ａに接触する。弾性体２４が半導体チップ１１Ａの裏面１６Ａに接触すると、ダイアフラム２３及び弾性体２４が半導体チップ１１Ａの裏面１６Ａの形状に沿って変形する。例えば、半導体チップ１１Ａの裏面１６Ａが凹円弧形状である場合、半導体チップ１１Ａの裏面１６Ａに対応して、ダイアフラム２３及び弾性体２４は、凹円弧形状に変形する。
弾性体２４が半導体チップ１１Ａの裏面１６Ａの形状に沿って変形した場合、ダイアフラム２３の側面に設けられた弁２７を閉じて、ダイアフラム２３の内部の液体又は気体の充填量が変動しないようにする。弁２７の開閉は、制御装置６によって制御される。例え
ば、ダイアフラム２３の内部に充填される液体又は気体の充填量を調整し、目標充填量に到達した場合、ダイアフラム２３の側面に設けられた弁２７を閉じるようにしてもよい。ダイアフラム２３及び弾性体２４が半導体チップ１１Ａの裏面１６Ａの形状に沿って変形した場合の充填量を、目標充填量としてもよい。目標充填量に関するデータは、制御装置６に記憶されている。
次に、吸引部２６が吸引を行い、吸引孔２５から半導体チップ１１Ａを吸い上げる。これにより、半導体チップ１１Ａの裏面１６Ａが弾性体２４に吸着し、弾性体２４と、半導体チップ１１Ａの裏面１６Ａとが密着する。したがって、半導体チップ１１Ａの裏面１６Ａの形状に沿ってダイアフラム２３及び弾性体２４が変形した状態で、半導体チップ１１Ａの裏面１６Ａが弾性体２４に密着する。吸引部２６は、吸い上げ部の一例である。図３〜図７に示す半導体チップ１１Ａの裏面１６Ａは凹円弧形状であるが、半導体チップ１１Ａの裏面１６Ａが凸円弧形状の場合もある。半導体チップ１１Ａの裏面１６Ａが凸円弧形状の場合であっても、ダイアフラム２３及び弾性体２４が半導体チップ１１Ａの裏面１６Ａの形状に沿って変形するため、弾性体２４と、半導体チップ１１Ａの裏面１６Ａとが密着する。例えば、半導体チップ１１Ａの裏面１６Ａが凸円弧形状である場合、半導体チップ１１Ａの裏面１６Ａに対応して、ダイアフラム２３及び弾性体２４は、凸円弧形状に変形する。
次いで、ボンディングツール５によってヘッド２を上昇させて、仮置きステージ３に載置された半導体チップ１１Ａを持ち上げる。図８に示すように、仮置きステージ３から半導体チップ１１Ａが離れても、弾性体２４と、半導体チップ１１Ａの裏面１６Ａとが密着した状態が保持される。この結果、複数の端子１４Ａの上面１７Ａがステージ面に対して平行に揃った状態で、半導体チップ１１Ａの裏面１６Ａが弾性体２４に吸着する。なお、半導体チップ１１Ａを持ち上げる際、吸引部３４の吸引処理を停止してもよい。
半導体チップ１１Ａの厚さや反りは、ウエハロット毎にバラツキが発生する場合がある。また、端子１４の高さは、端子１４毎に異なる場合がある。実施形態に係る半導体実装装置１及びヘッド２によれば、複数の端子１４Ａの上面１７Ａがステージ面に対して平行に揃った状態を保持しつつ、半導体チップ１１Ａの裏面１６Ａの形状に合わせて弾性体２４の形状が変わる。そのため、複数の端子１４Ａの上面１７Ａがステージ面に対して平行
に揃った状態を保持しつつ、弾性体２４と、半導体チップ１１Ａの裏面１６Ａとが密着した状態を保持することができる。したがって、ウエハロットが切り変わった場合やチップ仕様が変わった場合であっても、ヘッド２やボンディングツール５等を交換せずに、複数の端子１４Ａの上面１７Ａがステージ面に対して平行に揃った状態で、ヘッド２が半導体チップ１１Ａを保持することが可能である。
図２、図６〜図８に示すヘッド２の構造例では、ダイアフラム２３の底部に弾性体２４が設けているが、図２、図６〜図８に示すヘッド２の構造例に限定されず、弾性体２４の設置を省略してもよい。この場合であっても、ダイアフラム２３が半導体チップ１１Ａの裏面１６Ａの形状に沿って変形するため、ダイアフラム２３と、半導体チップ１１Ａの裏面１６Ａとが密着する。したがって、複数の端子１４Ａの上面１７Ａがステージ面に対して平行に揃った状態で、ヘッド２が半導体チップ１１Ａを保持することが可能である。また、ダイアフラム２３と弾性体２４とを一体としてもよい。
〈積層チップの製造方法〉
図９〜図１１を参照して、積層チップ（半導体装置）の製造方法について説明する。積層チップの製造方法において、ヘッド２が、半導体チップ１１Ａを保持する工程は、図３〜図８を参照して説明した工程と同様であるので、その説明は省略する。そのため、ヘッド２が、半導体チップ１１Ａを保持する工程の後の工程について説明する。
図９に示すように、半導体チップ１１Ｂを保持ステージ４に載置する。図９は、保持ステージ４の断面図である。保持ステージ４は、ステージ（基板）４１、ヒータ４２、支持部４３及び吸引孔４４を有する。保持ステージ４は、加熱ステージの一例である。支持部４３は、ステージ４１及びヒータ４２を支持する。保持ステージ４は、半導体チップ１１Ｂが載置される載置面４Ａを有する。保持ステージ４の載置面４Ａ及び側面に開口が形成されている。吸引孔４４は、ステージ４１、ヒータ４２及び支持部４３の内部を通って、保持ステージ４の載置面４Ａ及び側面に形成された開口に繋がっている。保持ステージ４の側面に形成された開口に吸引部（吸引機構）４５が接続される。したがって、吸引孔４４は、吸引部４５に接続されている。吸引部４５は、例えば、真空吸引ポンプである。
半導体チップ１１Ｂ上には、銅の柱１２Ｂの頭頂に半田１３Ｂが付いた端子１４Ｂが形成されている。また、半導体チップ１１Ｂ上には、補強樹脂１８Ｂが形成されている。補強樹脂１８Ｂは、フィルム状のＮＣＦであってもよいし、ペースト状のＮＣＰであってもよい。半導体チップ１１Ａに補強樹脂１８Ａが形成されている場合、半導体チップ１１Ｂに対する補強樹脂１８Ｂの形成を省略してもよい。半導体チップ１１Ｂは、複数の端子１４Ｂと、複数の端子１４Ｂが形成された面（端子形成面）１５Ｂと、端子形成面１５Ｂの反対面（裏面）１６Ｂとを有する。半導体チップ１１Ｂの裏面１６Ｂと保持ステージ４の載置面４Ａとが向かい合うようにして、半導体チップ１１Ｂが保持ステージ４に保持されている。
吸引部４５が駆動することにより、吸引孔４４から半導体チップ１１Ｂの裏面１６Ｂを吸引し、保持ステージ４の載置面４Ａに半導体チップ１１Ｂが吸着する。半導体チップ１１Ｂを保持ステージ４の載置面４Ａに載置する前から吸引部４５による吸引を行ってもよいし、半導体チップ１１Ｂを保持ステージ４の載置面４Ａに載置した後に吸引部４５による吸引を行ってもよい。なお、図９に示す半導体チップ１１Ｂを保持する工程は、半導体チップ１１Ａを保持する工程の前に行ってもよい。
次に、ボンディングツール５によってヘッド２を移動させて、半導体チップ１１Ｂの上方に半導体チップ１１Ａを配置する。この場合、図１０に示すように、半導体チップ１１Ａの端子形成面１５Ａと半導体チップ１１Ｂの端子形成面１５Ｂとが対向するように、半導体チップ１１Ａを配置する。次いで、図示しない認識カメラを用いて、半導体チップ１１Ａと半導体チップ１１Ｂとの位置合わせを行う。半導体チップ１１Ａと半導体チップ１１Ｂとの位置合わせが行われることで、半導体チップ１１Ａの複数の端子１４Ａと半導体チップ１１Ｂの複数の端子１４Ｂとが対向する。次いで、ボンディングツール５によってヘッド２の下降を行う。ヘッド２の下降によって、半導体チップ１１Ａに荷重が加えられ、半導体チップ１１Ａに対する加圧処理が行われる。弾性体２４と、半導体チップ１１Ａの裏面１６Ａとが密着しているので、半導体チップ１１Ａに対して均等圧力を加えることができる。
ヘッド２で半導体チップ１１Ａに対して加圧処理を行う際、ヒータ２２、４２が加熱処理を開始する。ヒータ４２の加熱温度が上昇することにより、半導体チップ１１Ｂに対する加熱処理が行われる。すなわち、ヒータ４２で発生する熱が、ステージ４１に伝わることにより、半導体チップ１１Ｂが加熱される。半導体チップ１１Ｂが加熱されることにより、半導体チップ１１Ｂから補強樹脂１８Ｂに熱が伝わる。補強樹脂１８Ｂが加熱されることにより、補強樹脂１８Ｂが軟化する。補強樹脂１８Ｂが軟化した状態で、半導体チップ１１Ａが加圧されることで、半導体チップ１１Ａの端子１４Ａが補強樹脂１８Ｂに埋まり、半導体チップ１１Ａの端子１４Ａが補強樹脂１８Ｂを押し破る。弾性体２４と、半導体チップ１１Ａの裏面１６Ａとが密着しているので、半導体チップ１１Ａに対して均等圧力を加えることができる。その結果、半導体チップ１１Ａの端子１４Ａが補強樹脂１８Ｂを容易に押し破ることができる。半導体チップ１１Ａの端子１４Ａが補強樹脂１８Ｂを押
し破ることにより、図１１に示すように、半導体チップ１１Ａの端子１４Ａと半導体チップ１１Ｂの端子１４Ｂとが接触する。
ヒータ２２の加熱温度が上昇することにより、半導体チップ１１Ａに対する加熱処理が行われる。ヒータ４２から半導体チップ１１Ｂ及び補強樹脂１８Ｂに伝わる熱が、半導体チップ１１Ａを介して放熱されないようにするため、ヒータ２２による半導体チップ１１Ａに対する加熱処理が行われている。すなわち、ヒータ２２は、半導体チップ１１Ａの保温を行っている。ヒータ２２による半導体チップ１１Ａに対する加熱処理を行うことにより、ダイアフラム２３の内部に充填される液体又は気体の充填量が変化する場合がある。この場合、ダイアフラム２３の側面に設けられた弁２７の開閉を行うことにより、ダイアフラム２３の内部に充填される液体又は気体の充填量を調整してもよい。また、ヒータ２２に替えて、支持部２１とダイアフラム２３との間に断熱材を配置してもよい。
半導体チップ１１Ａ、１１Ｂに対する加熱処理を開始した後に、半導体チップ１１Ａに対する加圧処理を開始してもよいし、半導体チップ１１Ａに対する加圧処理を開始した後に、半導体チップ１１Ａ、１１Ｂに対する加熱処理を開始してもよい。このように、半導体チップ１１Ａ、１１Ｂに対する加熱処理の開始時点と、半導体チップ１１Ａに対する加圧処理の開始時点とを異ならせてもよい。また、半導体チップ１１Ａに対する加圧処理と、半導体チップ１１Ｂに対する加熱処理とを同時に開始してもよい。更に、半導体チップ
１１Ａに対する加熱処理の開始時点と、半導体チップ１１Ｂに対する加熱処理の開始時点とを異ならせてもよい。また、半導体チップ１１Ａに対する加熱処理と、半導体チップ１１Ｂに対する加熱処理とを同時に開始してもよい。
ヒータ４２は、半田１３Ａ、１３Ｂの溶融温度まで加熱温度を上昇する。半田１３Ａ、１３Ｂが溶融することにより、半田１３Ａと半田１３Ｂとが接合される。この結果、半導体チップ１１Ａの端子１４Ａと半導体チップ１１Ｂの端子１４Ｂとが接合され、半導体チップ１１Ａと半導体チップ１１Ｂとの間の導通や剛性が確保される。このようにして、半導体チップ１１Ａ、１１Ｂを備える積層チップが製造される。
補強樹脂１８Ａ、１８Ｂの形成を省略してもよい。この場合、半導体チップ１１Ａの端子１４Ａと半導体チップ１１Ｂの端子１４Ｂとの接合後に、ディスペンサを用いて、半導体チップ１１Ａと半導体チップ１１Ｂとの間にアンダーフィルを充填する。
図９及び図１０に示す保持ステージ４の構造例では、保持ステージ４が、一つの吸引孔４４を有するが、図９及び図１０に示す保持ステージ４の構造例に限定されず、保持ステージ４が、複数の吸引孔４４を有してもよい。この場合、複数の吸引孔４４のそれぞれは、吸引部４５に接続される。例えば、保持ステージ４の中央部分に配置された少なくとも一つの吸引孔４４が、半導体チップ１１Ｂの中央部分を吸引し、保持ステージ４の外周部分に配置された少なくとも一つの吸引孔４４が、半導体チップ１１Ｂの外周部分を吸引してもよい。図９及び図１０に示す保持ステージ４の構造例では、保持ステージ４の外部に吸引部４５を配置しているが、図９及び図１０に示す保持ステージ４の構造例に限定されず、保持ステージ４の内部に吸引部４５を配置してもよい。したがって、保持ステージ４が、吸引部４５を有してもよい。
実施形態に係る半導体実装装置１によれば、ダイアフラム２３の内部に充填される液体又は気体の充填量を調整することで、ダイアフラム２３及び弾性体２４が半導体チップ１１Ａの裏面１６Ａの形状に沿って変形する。すなわち、半導体チップ１１Ａの裏面１６Ａの形状に合わせて、ダイアフラム２３の形状及び弾性体２４の形状が変わり、弾性体２４と、半導体チップ１１Ａの裏面１６Ａとが密着する。この結果、ヘッド２が半導体チップ１１Ａに対して加圧処理を行う際、半導体チップ１１Ａに対して均等圧力を加えることが
できる。
実施形態に係る半導体実装装置１によれば、半導体チップ１１Ａの複数の端子１４Ａの上面１７Ａがステージ面に対して平行に揃った状態で、半導体チップ１１Ａに対する加圧処理を行うことができる。したがって、半導体チップ１１Ａの厚さのバラツキ、端子１４Ａの高さのバラツキ及び半導体チップ１１Ａの反りが存在していても、半導体チップ１１Ａの複数の端子１４Ａの全部を、半導体チップ１１Ｂの複数の端子１４Ｂに接合することができる。このように、実施形態に係る半導体実装装置１によれば、半導体チップ１１Ａの複数の端子１４Ａの上面１７Ａをステージ面に対して平行に揃えることにより、半導体チップ１１Ａの厚さのバラツキ、端子１４Ａの高さのバラツキ及び半導体チップ１１Ａの反りを吸収することができる。
１ 半導体実装装置
２ ヘッド
３ 仮置きステージ
４ 保持ステージ
５ ボンディングツール
６ 制御装置
１１、１１Ａ、１１Ｂ 半導体チップ
１４Ａ、１４Ｂ 端子
２１、３１、４３ 支持部
２２、４２ ヒータ
２３ ダイアフラム
２４ 弾性体
２５、３３、４４ 吸引孔
２６、３４、４５ 吸引部
２７ 弁
２８ 供給部
３１、４１ ステージ

Claims (12)

  1. 液体又は気体を収容する収容部と、
    前記収容部の内部が液体又は気体で満たされると、半導体チップと接触する接触部と、
    前記半導体チップを吸い上げて、前記半導体チップを前記接触部に密着させる吸い上げ部と、
    を備えることを特徴とする半導体実装装置。
  2. 前記半導体チップは、複数の端子と、前記複数の端子が形成された端子形成面と、前記端子形成面の反対側の反対面とを有し、
    前記反対面の形状に沿って前記接触部が変形した状態で、前記反対面が前記接触部に密着していることを特徴とする請求項１に記載の半導体実装装置。
  3. 前記接触部が、前記反対面に対応して凹円弧形状又は凸円弧形状に変形することを特徴とする請求項２に記載の半導体実装装置。
  4. 複数の端子が形成された前記半導体チップの端子形成面側から前記半導体チップを吸引して、前記複数の端子の上面をステージ面に対して平行に揃える吸引部と、
    を備えることを特徴とする請求項１から３の何れか一項に記載の半導体実装装置。
  5. 前記半導体チップと対向する第２半導体チップが載置され、前記第２半導体チップを加熱する加熱ステージを備えることを特徴とする請求項１から４の何れか一項に記載の半導体実装装置。
  6. 液体又は気体を収容する収容部と、
    前記収容部の内部が液体又は気体で満たされると、半導体チップと接触する接触部と、
    前記半導体チップを吸い上げて、前記半導体チップを前記接触部に密着させる吸い上げ部と、
    を備えることを特徴とする半導体実装装置のヘッド。
  7. 前記半導体チップは、複数の端子と、前記複数の端子が形成された端子形成面と、前記
    端子形成面の反対側の反対面とを有し、
    前記反対面の形状に沿って前記接触部が変形した状態で、前記反対面が前記接触部に密着していることを特徴とする請求項６に記載の半導体実装装置のヘッド。
  8. 前記接触部が、前記反対面に対応して凹円弧形状又は凸円弧形状に変形することを特徴とする請求項７に記載の半導体実装装置のヘッド。
  9. 液体又は気体を収容する収容部と、前記収容部の内部が液体又は気体で満たされると、第１半導体チップと接触する接触部とを有するヘッドを、前記第１半導体チップ上に配置する工程と、
    前記収容部の内部を液体又は気体で満たす工程と、
    前記第１半導体チップを吸い上げて、前記第１半導体チップを前記接触部に密着させる工程と、
    前記第１半導体チップの複数の第１端子と第２半導体チップの複数の第２端子とが対向するように、前記第１半導体チップ上に前記第２半導体チップを配置する工程と、
    前記第２半導体チップを加熱し、前記ヘッドで前記第１半導体チップを加圧して、前記複数の第１端子と前記複数の第２端子とを接合する工程と、
    を備えることを特徴とする積層チップの製造方法。
  10. 前記第１半導体チップは、前記複数の第１端子が形成された端子形成面と、前記端子形成面の反対側の反対面とを有し、
    前記接触部が前記反対面に沿って変形した状態で、前記反対面が前記接触部に密着していることを特徴とする請求項９に記載の積層チップの製造方法。
  11. 前記接触部が、前記反対面に対応して凹円弧形状又は凸円弧形状に変形することを特徴とする請求項１０に記載の積層チップの製造方法。
  12. 前記配置する工程の前に、前記複数の第１端子が形成された前記第１半導体チップの端子形成面側から前記第１半導体チップを吸引して、前記複数の第１端子の上面をステージ面に対して平行に揃える工程を備えることを特徴する請求項９から１１の何れか一項に記載の積層チップの製造方法。
JP2015256807A 2015-12-28 2015-12-28 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法 Expired - Fee Related JP6582975B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015256807A JP6582975B2 (ja) 2015-12-28 2015-12-28 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
CN201611088242.6A CN106922087B (zh) 2015-12-28 2016-11-30 半导体安装设备及其头部以及用于制造叠层芯片的方法
US15/365,192 US9905528B2 (en) 2015-12-28 2016-11-30 Semiconductor mounting apparatus, head thereof, and method for manufacturing laminated chip
TW105139519A TWI644370B (zh) 2015-12-28 2016-11-30 半導體安裝設備、半導體安裝設備頭、及用於製造層疊式晶片之方法
KR1020160161870A KR101877135B1 (ko) 2015-12-28 2016-11-30 반도체 실장 장치, 반도체 실장 장치의 헤드 및 적층 칩의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015256807A JP6582975B2 (ja) 2015-12-28 2015-12-28 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法

Publications (2)

Publication Number Publication Date
JP2017120835A JP2017120835A (ja) 2017-07-06
JP6582975B2 true JP6582975B2 (ja) 2019-10-02

Family

ID=59088457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015256807A Expired - Fee Related JP6582975B2 (ja) 2015-12-28 2015-12-28 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法

Country Status (5)

Country Link
US (1) US9905528B2 (ja)
JP (1) JP6582975B2 (ja)
KR (1) KR101877135B1 (ja)
CN (1) CN106922087B (ja)
TW (1) TWI644370B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107106437B (zh) 2014-12-05 2020-12-04 宝洁公司 用于减少毛发卷曲的组合物
JP6657403B2 (ja) 2015-12-04 2020-03-04 ザ プロクター アンド ギャンブル カンパニーＴｈｅ Ｐｒｏｃｔｅｒ ＆ Ｇａｍｂｌｅ Ｃｏｍｐａｎｙ 縮毛を減少させるための組成物
JP6745901B2 (ja) * 2016-11-21 2020-08-26 三菱電機株式会社 半導体装置
US11062933B2 (en) * 2018-07-17 2021-07-13 Intel Corporation Die placement and coupling apparatus
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2024062921A1 (ja) * 2022-09-20 2024-03-28 株式会社村田製作所 プレスヘッド、プレス装置、半導体製造装置、および電子部品製造装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02158150A (ja) * 1988-12-12 1990-06-18 Toshiba Corp リードフォーミング装置
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
JP4356137B2 (ja) 1999-05-19 2009-11-04 パナソニック株式会社 半導体装置の製造方法
JP3372511B2 (ja) 1999-08-09 2003-02-04 ソニーケミカル株式会社 半導体素子の実装方法及び実装装置
JP2001230528A (ja) * 2000-02-15 2001-08-24 Sony Corp 実装装置及び実装方法
JP2002016108A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 半導体装置及びその製造装置
DE10147789B4 (de) * 2001-09-27 2004-04-15 Infineon Technologies Ag Vorrichtung zum Verlöten von Kontakten auf Halbleiterchips
EP1321966B8 (de) * 2001-12-21 2007-05-23 Oerlikon Assembly Equipment AG, Steinhausen Greifwerkzeug zum Montieren von Halbleiterchips
US6975016B2 (en) * 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
JP4233802B2 (ja) 2002-04-26 2009-03-04 東レエンジニアリング株式会社 実装方法および実装装置
JP2005322815A (ja) * 2004-05-11 2005-11-17 Matsushita Electric Ind Co Ltd 半導体製造装置および半導体装置の製造方法
JP4516354B2 (ja) * 2004-05-17 2010-08-04 パナソニック株式会社 部品供給方法
JP5007127B2 (ja) * 2004-12-28 2012-08-22 光正 小柳 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP4616719B2 (ja) * 2005-07-20 2011-01-19 富士通株式会社 Ｉｃチップ実装方法
JP4750492B2 (ja) * 2005-07-20 2011-08-17 富士通株式会社 Ｉｃチップ実装方法
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
JP5208205B2 (ja) * 2008-04-18 2013-06-12 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
JP2009289959A (ja) * 2008-05-29 2009-12-10 Elpida Memory Inc ボンディング装置およびボンディング方法
JP2011066027A (ja) 2009-09-15 2011-03-31 Nec Corp 矯正キャップ
KR101300573B1 (ko) * 2010-11-22 2013-08-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 칩 이송 장치
JP2012221989A (ja) * 2011-04-04 2012-11-12 Elpida Memory Inc 半導体装置製造装置、及び半導体装置の製造方法
KR101801264B1 (ko) * 2011-06-13 2017-11-27 삼성전자주식회사 반도체 제조 장치 및 이를 이용한 반도체 패키지 방법
JP2015018897A (ja) 2013-07-10 2015-01-29 マイクロン テクノロジー， インク． 半導体装置の製造方法
JP2015126035A (ja) * 2013-12-25 2015-07-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102014117020A1 (de) * 2014-11-20 2016-05-25 Infineon Technologies Ag Verfahren zum herstellen einer stoffschlüssigen verbindung zwischen einem halbleiterchip und einer metallschicht

Also Published As

Publication number Publication date
KR20170077782A (ko) 2017-07-06
JP2017120835A (ja) 2017-07-06
TW201735194A (zh) 2017-10-01
KR101877135B1 (ko) 2018-07-10
CN106922087A (zh) 2017-07-04
CN106922087B (zh) 2019-08-09
US9905528B2 (en) 2018-02-27
TWI644370B (zh) 2018-12-11
US20170186721A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
JP6582975B2 (ja) 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
KR102011175B1 (ko) 플립칩 적층을 위한 방법
TWI652743B (zh) 半導體晶片的封裝裝置以及半導體裝置的製造方法
US8377745B2 (en) Method of forming a semiconductor device
JP2003100943A (ja) 半導体素子の実装方法及びその半導体装置
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
JP6349539B2 (ja) 半導体装置の製造方法および実装装置
CN113140506A (zh) 热压结合器、及其操作方法、和密脚距倒装芯片组件的互连方法
JP4659634B2 (ja) フリップチップ実装方法
JP6349538B2 (ja) 半導体装置の製造方法および実装装置
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
JP6597056B2 (ja) 半導体実装装置の加熱ヘッダ及び半導体の接合方法
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP2010093199A (ja) 積層半導体装置の製造方法
JP2005175250A (ja) バンプ付電子部品の実装方法およびバンプ付電子部品の実装構造
JP4254650B2 (ja) 半導体装置の実装装置及び実装方法
JP5892686B2 (ja) 圧着装置および温度制御方法
JP6956313B2 (ja) 半導体装置の製造方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP2006135019A (ja) 電子部品実装方法及び装置
JPH1074767A (ja) 微細ボールバンプ形成方法及び装置
JP2006324577A (ja) 半導体装置およびその製造方法
JP2016018957A (ja) 半導体装置の実装方法、及び、半導体装置の実装装置
JP2013162022A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190819

R150 Certificate of patent or registration of utility model

Ref document number: 6582975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees