JP4254650B2 - 半導体装置の実装装置及び実装方法 - Google Patents

Description

本発明は、半導体装置の実装装置及び実装方法、並びに半導体装置、電子機器に関する。

携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器の分野においては、機器の小型化・軽量化が進んでいる。これに伴って、上記電子機器に内蔵される配線基板への半導体部品等の高密度実装化が進められている。そこで、プラスチック、セラミック等の従来のパッケージ型の半導体部品に代えて、小型の半導体部品（半導体装置）を多く用いることによる、フリップチップ実装等の高密度実装方法が提案されている。
また最近では、更なる電子機器の薄型化、小型化が要求されており、上記の半導体部品を実装するスペースも極めて制限されている。このため、例えば半導体チップ（半導体装置）においては、そのパッケージング方法が工夫され、現在ではＣＳＰ（Chip Scale Package）といわれる超小型のパッケージングを施す技術や、３次元実装技術が案出されている。ＣＳＰ技術を用いて製造された半導体チップは、実装面積が半導体チップの面積と同程度で良いため、高密度実装を図ることができる。
ここで、３次元実装とは、一対の半導体チップの電極端子にバンプを形成し、位置合わせして一方の半導体チップを他方の半導体チップ上に実装し、実装した半導体チップ上にさらに、層間絶縁膜を介して半導体チップを複数積層する技術である。積層された半導体チップ間の導電は、各半導体チップ間に貫通電極を形成することにより、積層間の半導体チップ間の導通を図っている。

ところで、上述した３次元実装では、半導体チップ同士の接続を半導体チップのバンプ上に半田を形成し、熱によるハンダリフロー、又は超音波振動によって、上記半田を溶融し、半導体チップ同士を電気的に接続している。
このような３次元実装方法としては、相対向する半導体チップの半田を活性化させ、この相対向する半導体チップを位置合わせし、加圧により相対向する半導体チップを半田接合層を形成することなく積層接合し、全ての半導体チップの積層接合が完了した後に、半導体チップ群を一括して加熱して半田接合層を形成する方法が開示されている（例えば、特許文献１）。
特開２００２−１７０９１９号公報

しかしながら、上記特許文献１の半導体チップの積層方法では、半導体チップの接合電極端子上に形成されたバンプに接着剤として半田を用いている。そして、半導体チップ間の電気的接続を確実に確保するため、半導体チップを加熱加圧することによって実装している。このとき、半導体チップの加熱加圧時に、余剰な圧力が半導体チップに加わってしまい、半田が接合部位より漏れ出してしまうという問題があった。これにより、半導体チップの隣接する電極間がショート等し、所望の電気的特性を有する半導体装置を得ることができないという問題があった。

本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体チップの実装時に、半導体チップを加熱加圧することによる接着剤の濡れ出しを防止する半導体装置の実装装置及び実装方法、並びに半導体装置、電子機器を提供することにある。

本発明は、上記課題を解決するために、電極同士が対向して配置された一対の半導体チップのうち一方の半導体チップを他方の半導体チップに実装する半導体装置の実装装置であって、前記一対の半導体チップを間に挟んで相対的に上下移動することにより前記一対の半導体チップを押圧する一対の押圧手段と、前記一対の押圧手段のうちの少なくとも一方の押圧手段に設けられた前記半導体チップを保持する保持手段と、前記一対の半導体チップの押圧時に、前記一対の半導体チップの間に挿入されて所定間隔に保持する間隔保持手段と、を備えることを特徴とする。

この構成によれば、半導体チップの間に挿入されて所定間隔に保持する間隔保持手段を備えているため、実装時に半導体チップを押下しすぎた場合でも、一対の半導体チップ間に挿入した間隔保持手段がストッパーとなり、所定間隔以下には半導体チップを押圧することができない。従って、一対の半導体チップ間の接着剤が漏れ出さない最適な半導体チップ間の厚みを維持することができ、過剰な押圧が半導体チップにあった場合でも、突起電極の先端部に形成されている接着剤の漏れ出しを回避することができる。この結果、半導体チップに設けられる電極間での短絡等を防止し、所望の電気的特性を有する半導体装置を実現することができる。
また、一対の半導体チップ間に挿入する間隔保持手段の厚みを調整することにより、一対の半導体チップ間隔を制御することができる。これにより、半導体パッケージの種々の目的（例えば、薄型化、小型化）に対応した積層型半導体装置を実現することができる。

また半導体装置の実装装置の前記間隔保持手段が、前記半導体チップの温度を制御する
温度制御手段を備えていることも好ましい。
一般的に、上記半導体チップの突起電極の先端部には、Ｃｕ等の半田を用いた接着剤が形成されている。そして、実装時の加熱により熱は半導体チップの厚み方向に伝導する。そのため、一対の突起電極同士を接合する前に、突起電極の先端部の接着剤と突起電極のＣｕ等の金属とが化学反応を起こし、両突起電極の先端部においては、接着剤としての機能を消失させてしまう。本発明によれば、一対の半導体チップ間に設けられる間隔保持手段が温度制御手段を備えている。そのため、突起電極の厚み方向に伝導する熱に加えて、半導体チップの長さ方向からも熱が接着剤に伝導するため、熱を分散させて均一に接着剤に加えることができる。従って、接着剤と突起電極との電気的特性を維持した半導体装置を実現することができる。

また、上記半導体装置の実装装置の前記間隔保持手段が、熱伝導性金属又はセラミック
スを含有して構成されていることも好ましい。
この構成によれば、温度制御手段から供給される熱を効率よく半導体チップに伝導させることができる。従って、半導体チップの突起電極の先端部に供給される熱を分散させて供給することができ、接着剤と突起電極との電気的特性を維持した半導体装置を実現することができる。

また、上記半導体装置の実装装置の前記間隔保持手段が、前記半導体チップを構成する
平面視したときの平面形状の辺の数に対応して分割して設けられていることも好ましい。
この構成によれば、半導体チップの辺の全てに対して間隔保持手段を挿入することがで
きる。これにより、一対の半導体チップを押圧する場合に、間隔保持手段が挿入されてい
ないために、他の辺よりも過剰に圧力が作用することによる接着剤の漏れを防止すること
ができる。

また、上記半導体装置の実装装置の前記間隔保持手段が、前記間隔保持手段の中央部に
前記半導体チップの全形よりも小さい開口部を有し、前記半導体チップの対角線及びこの
対角線の延長上に沿って分割されて設けられていることも好ましい。
この構成によれば、間隔保持手段が半導体チップの対角線及びこれの延長線上に沿って
二つに分割されている。従って、上記半導体チップの辺の全てに対して間隔保持手段を設
ける場合と比較して、間隔保持手段の数を削減することができる。また、挿入時の半導体
チップと間隔保持手段との接触面積を小さくすることができる。

また本発明は、前記一対の半導体チップ上にさらに少なくとも１以上の半導体チップを
実装する半導体装置の実装装置であって、前記間隔保持手段が、前記一対の半導体チップ
上に実装される前記半導体チップの数だけ設けられていることも好ましい。
半導体チップを複数積層する場合、実装するごと又は複数の半導体チップの実装が完了
した後に半導体チップ同士の接合を確保するため、加熱加圧が行われる。このとき、半導
体チップが２段、３段と積層されていくと、半導体チップ間の空間部に押圧による圧力が
作用し、接着剤の漏れ等が生じる。本発明の構成によれば、実装される半導体チップの間
に、間隔保持手段を挿入して実装し、実装終了後においても間隔保持手段を挿入した状態
を維持して、次の半導体チップを実装することができる。これにより、半導体チップ間の
全てを間隔保持手段により一定間隔に維持されるため、押圧時の漏れ等を回避することが
できる。

本発明は、対向配置された一対の半導体チップのうち一方の半導体チップを他方の半導体チップに実装する半導体チップの実装方法であって、前記一方の半導体チップと前記他方の半導体チップとを対向配置させる工程と、前記一方の半導体チップと前記他方の半導体チップとの間に間隔保持手段を挿入する工程と、前記一方の半導体チップを前記他方の半導体チップに押圧する工程と、を有することを特徴とする。
この方法によれば、半導体チップの間に挿入されて所定間隔に保持する間隔保持手段を備えているため、実装時に半導体チップを押下しすぎた場合でも、一対の半導体チップ間に挿入した間隔保持手段がストッパーとなり、所定間隔以下には半導体チップを押圧することができない。従って、一対の半導体チップ間の接着剤が漏れ出さない最適な半導体チップ間の厚みを維持することができ、過剰な押圧が半導体チップにあった場合でも、突起電極の先端部に形成されている接着剤の漏れ出しを回避することができる。この結果、半導体チップに設けられる電極間での短絡等を防止し、所望の電気的特性を有する半導体装置を実現することができる。
また、一対の半導体チップ間に挿入する間隔保持手段の厚みを調整することにより、一対の半導体チップ間隔を制御することができる。これにより、半導体パッケージの種々の目的（例えば、薄型化、小型化）に対応した積層型半導体装置を実現することができる。

また、上記半導体装置の実装方法は、前記間隔保持手段を前記一対の半導体チップの外
周部と前記電極との間の領域まで挿入することも好ましい。
この構成によれば、半導体チップの周縁部に形成される突起電極に影響を与えることな
く、間隔保持手段を一対の半導体チップ間に挿入することができる。影響としては、例え
ば、間隔保持手段が突起電極と接触することにより、突起電極の先端部に形成される接着
剤が間隔保持手段に付着し、接着剤の量を減少させ、半導体チップと突起電極との接着強
度を弱めてしまう場合等である。

また本発明は、前記一対の半導体チップ上にさらに少なくとも１以上の半導体チップを
実装する半導体装置の実装方法であって、前記間隔保持手段を、前記一対の半導体チップ
上に実装される前記半導体チップの間の全てに挿入することも好ましい。
半導体チップを複数積層する場合、実装するごと又は複数の半導体チップの実装が完了
した後に半導体チップ同士の接合を確保するため、加熱加圧が行われる。このとき、半導
体チップが２段、３段と積層されていくと、半導体チップ間の空間部に押圧による圧力が
作用し、接着剤の漏れ等が生じる。本発明の構成によれば、実装される半導体チップの間
に、間隔保持手段を挿入して実装し、実装終了後においても間隔保持手段を挿入した状態
を維持して、次の半導体チップを実装することができる。これにより、半導体チップ間の
全てを間隔保持手段により一定間隔に維持されるため、押圧時の漏れ等を回避することが
できる。

本発明は、上記半導体装置の実装方法により実装された半導体装置である。また、本発
明は、上記半導体装置を備える電子機器である。
本発明によれば、半導体チップの接着剤の漏れを防止し、高い歩留まりで生産性良く半
導体装置及び電子機器を製造することができる。

以下、本発明の最良の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさととするため、各層や各部材ごとに縮尺を適宜変更している。また、図１中に示すＸＹＺ直交座標系は、Ｘ座標及びＹ座標が紙面に対して平行となるように設定され、Ｚ軸が紙面に対して垂直となる方向に設定されている。さらに、図１等と図２（ｃ）に示す半導体チップの貫通電極１２の数は、発明の理解を容易とするために異ならせて図示している。

［第１の実施の形態］
（半導体実装装置）
図１は本実施形態における半導体装置の実装装置（以下、半導体実装装置と称する）の外観構成を模式的に示す図である。図２（ａ）、（ｂ）は本実施形態におけるスペーサー機構の上面図である。図２（ｃ）は、半導体チップの実装面を模式的に示す図である。
半導体実装装置５０は、図１に示すように、上加圧板１４（押圧手段）とこの上加圧版１４に対向配置された下加圧板１６（押圧手段）と、半導体チップ間を所定間隔に保持するスペーサー機構とを備えている。

上加圧板１４は、略直方体状に形成され、実装する半導体チップ３０を吸着保持する吸着ツール（保持手段）と、吸着ツールによって吸着保持した半導体チップ３０を加熱するヒータ等の加熱機構（図示省略）とを備えている。

吸着ツールは、上加圧板１４の下面に円形状に開口された複数の開口部と、この開口部から上加圧板１４内部を貫通する貫通孔とから構成されている。この貫通孔によって減圧ポンプ（図示省略）と開口部とが連通され、減圧ポンプを駆動することにより、貫通孔内部が真空引きされており、半導体チップ３０を真空吸着することができるようになっている。ここで、吸着ツールを構成するノズル開口部は、直径が約６．５ｍｍに形成されている。
加熱機構を構成するヒータは、上加圧板１４の内部に設けられ、２００〜４５０℃程度の温度範囲で任意の温度設定が可能となっている。本実施形態においては、ヒータにより吸着ツールを２６０℃付近まで上昇させている。

また、上加圧板１４は、上下移動機構（図示省略）に接続されており、上下移動機構を駆動することによってＺ軸方向に昇降移動することができるようになっている。
さらに、上下移動機構は、Ｘ−Ｙ移動機構（図示省略）に接続されており、Ｘ−Ｙ移動機構を駆動することによってＸ軸方向、Ｙ軸方向への移動が可能となっている。従って、上下移動機構に接続されている上加圧板１４は、Ｘ−Ｙ移動機構の移動に伴って、Ｘ軸方向及びＹ軸方向に移動が可能となっている。このように、上加圧板１４は、ＸＹＺ軸方向に移動自在に構築されている。

下加圧板１６は、上加圧板１４と対向して設置され、略直方体状に形成されている。また上記上加圧板１４と同様に、下加圧板１６は、実装する半導体チップ３０を吸着保持する吸着ツールと、吸着ツールによって吸着保持した半導体チップ３０を加熱するヒータ等の加熱機構とを備えている。

吸着ツールは、下加圧板１６の上面に円形状に開口された複数の開口部と、この開口部から上加圧板１４内部を貫通する貫通孔とから構成されている。この貫通孔によって減圧ポンプ（図示省略）と開口部とが連通されており、減圧ポンプを駆動することにより、貫通孔内部が真空引きされ、半導体チップ３０を真空吸着することができるようになっている。吸着ツールを構成するノズル開口部は、直径が約６．５μｍに形成されている。
加熱機構を構成するヒータは、上加圧板１４の内部に設けられ、２００〜４５０℃程度の温度範囲で任意の温度設定が可能となっている。本実施形態においては、ヒータにより吸着ツールを２６０℃付近まで上昇させている。これにより、上加圧板１４及び下加圧板１６に挟持される一対の半導体チップを両（上下）方向から加熱することができるようになっている。

次に、スペーサー機構について図１、図２（ａ）〜（ｃ）を参照して詳細に説明する。
スペーサー機構は、図１、図２（ａ）に示すように、略直方体状から形成される下加圧板１６に隣接して設置されている。具体的には、スペーサー機構は、下加圧板１６に載置される半導体チップの平面形状の辺の数に対応して設けられている。従って、本実施形態においては、半導体チップは４辺からなる矩形状で構成されているため、４つのスペーサー機構が、半導体チップ３０，４０を囲むようにして半導体チップの平面形状の辺と平行に設置されている。

スペーサー機構は、基台２６と、スペーサー支持台３４と、スペーサー支持台３４上に設置されるスペーサー駆動モータ２４とボールねじ２８とスペーサー２２（間隔保持手段）とを備えている。
基台２６上には、基台２６と同様の形状をしたスペーサー支持台３４が載置されている。そして、基台２６及びスペーサー支持台３４の後方側面に、上下移動機構４２が立設して取り付けられ、この上下移動機構４２を駆動により、スペーサー支持台３４のＺ軸方向の昇降移動が可能となっている。
また、スペーサー支持台３４上の後方には、スペーサー駆動モータ２４が設置されている。そして、スペーサー駆動モータ２４の前方には、ボールねじ２８を介してスペーサー２２が設置されている。

スペーサー２２は、熱伝導性金属若しくはセラミックス又はこれらを含有する材料から形成されている。熱伝導性金属としては、例えば、Ａｕ，Ａｇ，Ｃｕ等の金属が挙げられる。
また、スペーサー２２の各々は、図２（ａ）に示すように、台形形状に形成されるとともに、台形形状の平行に設けられる挿入側の一辺は、半導体チップ３０の平面形状の辺よりも若干短く形成されている。一方、台形形状の平行でない対向する２辺は、挿入側に向かってテーパー状に形成されている。このように、スペーサー２２の挿入側の一辺を半導体チップの挿入する領域に対応する辺より短く設定することにより、４つのスペーサを同時に半導体チップ３０の挿入領域３２に挿入した場合に、隣接するスペーサー２２と接触させずに挿入領域３２まで挿入することができるようになっている。また、スペーサー２２の平行ではない対向する２辺をテーパー状とすることにより、平行に形成した場合と比較して、スペーサー２２と挿入領域３２との接触面積を大きくすることができるようになっている。

続けて、スぺーサー機構の動作について説明する。
まず、スペーサー機構のスぺーサー支持台に設置されるスペーサー駆動モータ２４を駆動させ、スぺーサー駆動モータに接続されるボールねじ２８を伸長させる。これにより、ボールねじ２８の先端に接続されるスペーサー２２は、Ｙ軸方向に移動可能となる。具体的には、図２（ｂ）、（ｃ）に示すように、スペーサーは、半導体チップ３０に設けられる貫通電極３６と半導体チップ３０の外周との間の挿入領域３２に移動可能する。これにより、実装される１段目の半導体チップ３０と半導体チップ４０との間を所定間隔に維持できるようになっている。このときに、挿入するスペーサー２２は、半導体チップ３０の貫通電極３６とは直接接触しない領域まで挿入することが好ましい。また、スペーサー支持台には、ヒータが内設されており、スペーサーが半導体チップ３０，４０間の挿入領域３２に挿入した段階で、スペーサー２２の先端部から、半導体チップ３０の貫通電極１２の先端部に形成される鉛フリー半田５（接着剤）に熱が伝導するようになっている。これにより、上加圧板１４及び下加圧板１６のヒータによるＺ軸方向の熱伝導だけでなく、スペーサー２２のヒータ４６によるＹ軸方向からの熱伝導により上記接着材５を溶融することが可能となっている。
一方、上記スペーサー駆動モータを反転駆動させ、ボールねじ２８を伸縮させることによって、スペーサーはＹ軸方向に移動可能となる。これにより、半導体チップ３０，４０間に挿入したスペーサー２２をスペーサー支持台３４に収納することができるようになっている。

このようにして、１段目の半導体チップの実装が終了すると、２段目の半導体チップの実装行程に移行する。まず、スペーサー機構の後方側面に立設される上下移動機構４２を駆動させることによって、上下移動機構４２に取り付けられているスペーサー支持台３４をＺ軸方向に上昇させる。具体的には、既に実装された１段目の半導体チップ３０の実装面３０ａ（図４（ａ）参照）と、挿入するスペーサー２２の下面との高さが略同じとなる高さまでスペーサー２２を上昇させる。これにより、２段目、３段目…とＺ軸方向に半導体チップを実装する場合にも、実装する半導体チップの高さに合わせて、スペーサー２２を挿入することができるようになっている。続けて、１段目の半導体チップの実装時のスペーサー２２の動作と同様の動作により、２段目の半導体チップ間にスペーサー２２を挿入する。
スペーサー機構がこのような動作を繰り返すことにより、３段目、４段目…に実装される半導体チップとの間隔を所定間隔に維持した状態で実装することができる。

以上説明したように、本実施形態では、一対の半導体チップ３０，４０間に挿入するスペーサー２２は所定の厚みを有している。このスペーサー２２の厚みは、一対の半導体チップ３０，４０間の対向する貫通電極１２及び貫通電極１２の先端部に形成される鉛フリー半田５の実装時の厚みに基づいて設定される。即ち、実装時に半導体チップ３０を過剰に押圧しすぎた場合であっても、鉛フリー半田５が漏れ出さない程度の厚みである。本実施形態によれば、実装時に半導体チップ３０を押下しすぎた場合でも、一対の半導体チップ３０，４０間に挿入したスペーサー２２がストッパーとなり、スペーサー２２の厚み以下には半導体チップ３０を押圧することができない。従って、一対の半導体チップ３０，４０間の鉛フリー半田５が漏れ出さない最適な半導体チップ３０，４０間の厚みを維持することができ、過剰な押圧が半導体チップ３０にあった場合でも、貫通電極１２の先端部に形成されている鉛フリー半田５の漏れ出しを回避することができる。この結果、半導体チップ３０に設けられる貫通電極１２間での短絡等を防止し、所望の電気的特性を有する半導体装置を実現することができる。
また、一対の半導体チップ３０，４０間に挿入するスペーサー２２の厚みを調整することにより、一対の半導体チップ３０，４０の間隔を制御することができる。これにより、半導体パッケージの種々の目的（例えば、薄型化、小型化）に対応した積層型半導体装置を実現することができる。

（半導体装置の実装方法）
以下に本実施形態の半導体装置の実装方法について図３、図４を参照して説明する。
なお、図３、４においては、下加圧板１６にはインターポーザ１が配置され、このインターポーザ１上に半導体チップ４０が実装されているが、かかる形成工程については省略している。また、本実施形態においては、一対の半導体チップ３０，４０に、４方からスペーサー２２を挿入しているが、４つのスペーサー２２は同様の動作等をするため、以下の説明においては１つのスペーサー２２のみの動作等を説明している。

まず、Ｘ−Ｙ移動機構により半導体実装装置５０に設けられている半導体チップ供給部に上加圧板１４を移動させ、半導体チップ供給部に載置されている複数の半導体チップ３０を吸着ツールによって吸着保持する（図示省略）。そして、図３（ａ）に示すように、半導体チップ３０を吸着保持した状態で実装位置まで上加圧板１４を移動させ、位置合わせを行う。ここで、実装位置とは、インターポーザ１基板に実装された半導体チップ４０の貫通電極１２の各々に、上記吸着保持した半導体チップ４０の貫通電極１２の各々を対応させた位置である。

次に、スペーサー駆動モータ２４の駆動により、図３（ｂ）に示すように、半導体チップ４０上の挿入領域３２までスペーサー２２を移動する。このとき、スペーサー２２は、半導体チップ４０に形成される貫通電極１２と接触しないように挿入領域３２まで挿入させる。また、半導体チップ３０の貫通電極１２が形成されていない辺に対応するスペーサー２２は、上記挿入領域３２を超えて、半導体チップ３０の中央部まで挿入することも可能である。なお、スペーサー２２は、半導体チップ３０，４０の平面形状の各辺に対して、略垂直方向からスペーサー２２を挿入し、さらには、半導体チップ３０，４０の平面に対して水平となるように挿入することが好ましい。
次に、図３（ｂ）に示すように、上下移動機構の駆動により、実装位置に設定された上加圧板１４を下加圧板１６に載置される半導体チップ４０に向かって下降させる。

次に、図３（ｃ）に示すように、半導体チップ３０の貫通電極１２の先端部に形成された鉛フリー半田５を、下加圧板１６に載置された半導体チップ４０の対応する貫通電極１２の各々に当接させる。そして、さらに上記上加圧板１４を降下させて、つまり半導体チップ３０をＺ軸方向に加圧して、半導体チップ３０の貫通電極１２の先端部に形成される鉛フリー半田５と半導体チップ４０の貫通電極１２とを圧着させる。このときに、スペーサー２２は、図３（ｃ）に示すように、半導体チップ３０と半導体チップ４０とに挟持された状態となっている。なお、加圧方法は、一括して押圧力を加える加圧方法や、段階的に押圧力を上げる加圧方法、連続的に押圧力を上げる加圧方法、押圧してその押圧力を一時保持しその後押圧力を上げるＳ字加圧など、さまざまな加圧方法で加圧することも好ましい。

加圧と同時に、上加圧板１４及び下加圧板１６に内設されたヒータにより、半導体チップ３０，４０の貫通電極１２を加熱し、これにより、貫通電極１２上に形成された鉛フリー半田５を溶融する。さらに、本実施形態では、スペーサー機構にもヒータ４６が内設されており、半導体チップ４０の挿入領域３２挿入時に、スペーサー２２によって半導体チップ３０の貫通電極１２の先端に形成された鉛フリー半田を加熱し、溶融する。このようにして、加圧、加熱工程により、一対の半導体チップ３０，４０を固着させる。

次に、図３（ｄ）に示すように、一対の半導体チップを加圧、加熱し、実装が終了した後、まず、上加圧板１４は、吸着保持している半導体チップ３０を離脱させる。そして、上下移動機構の駆動により、上加圧板１４を上昇させて、上加圧板１４から半導体チップ３０を離反させる。
続けて、上加圧板１４の上昇により、半導体チップ３０，４０の加圧状態が解除された後、スペーサー駆動モータ２４の駆動により、スペーサー２２をＹ軸方向に移動させる。即ち、半導体チップ３０，４０とに挟持されていたスペーサー２２を離反させ、スペーサー機構に収納させる。なお、半導体チップ３０，４０間からスペーサー機構までスペーサー２２を退避させるタイミングとしては、上加圧板１４が上昇する前に、即ちスペーサー２２が半導体チップ３０，４０とに挟持された状態において行うことも可能である。

次に、さらに半導体チップを半導体チップ３０上に積層するために、半導体チップを補充する。図４（ａ）に示すように、半導体チップ供給部に載置されている半導体チップ２０を上加圧板１４の吸着ツールによって吸着保持（図示省略）し、実装位置まで上加圧板１４を移動させる。
続けて、スペーサー機構に設けられた上下移動機構４２により、スペーサー支持台３４を所定の高さまで上昇させる。ここで所定の高さとは、半導体チップ４０に積層された半導体チップ３０の実装面３０ａと同じになるような高さである。
次に、スペーサー駆動モータ２４の駆動により、図４（ａ）に示すように、半導体チップ３０上の挿入領域３２までスペーサー２２を移動させる。

次に、図４（ｂ）に示すように、実装位置に設置された上加圧板１４を、上下移動機構の駆動することにより、下加圧板１６を半導体チップ３０に向かって下降させる。
次に、図４（ｂ）に示すように、半導体チップ３０の貫通電極１２の先端部に形成された鉛フリー半田５を、下加圧板１６に載置された半導体チップ４０の対応する貫通電極１２の各々に当接させる。そして、さらに上記上加圧板１４を降下させて、つまり半導体チップ２０をＺ軸方向に加圧して、半導体チップ２０の貫通電極１２の先端部に形成される鉛フリー半田５と半導体チップ３０の貫通電極１２とを圧着させる。このときに、スペーサー２２は、図４（ｂ）に示すように、半導体チップ２０と半導体チップ３０とに挟持された状態となっている。
その他の工程については、上記半導体チップ２０を半導体チップ３０に実装したときに説明した工程と同様であるため、説明を省略する。このように、上記工程を繰り返すことにより、複数層の半導体チップが積層された３次元実装の半導体装置を形成することができる。

［第２の実施の形態］
次に、本実施形態について図面を参照して説明する。
上記第１実施形態においては、半導体チップ間にスペーサー２２を挿入し、加熱、加圧が終了した後、このスペーサー２２を一対の半導体チップ間から抜き出していた。本実施形態においては、スペーサー２２の挿入した状態を維持し、続けて新たなスペーサー２２を補充し、この新たなスペーサー２２を次に実装する半導体チップ間に挿入する点において異なる。なお、上記第１実施形態と同様の工程を経る場合にはかかる工程の説明を省略し、共通の構成要素には同一の符号を付して説明する。

まず、上記第１実施形態の図３（ａ）〜（ｃ）の工程に戻り、半導体チップ４０上に半導体チップ３０を実装する。次に、スペーサー機構のボールねじ２８からスペーサー２２を切り離した後、半導体チップ３０，４０間にスペーサー２２を挿入した状態で、吸着保持している半導体チップ３０を上加圧板１４から離脱させる。そして、上下移動機構の駆動により、上加圧板１４を上昇させて上加圧板１４から半導体チップ３０を離反させる。このように、半導体チップ３０の半導体チップ４０への実装が終了した後も、スペーサー２２は半導体チップ３０，４０に挟持された状態を維持している。
このときに、スペーサー２２機構は、分離したスペーサー２２を補充するために、半導体実装装置５０に搭載されているスペーサー供給部においてスペーサー２２を補充する（図示省略）。

次に、図５（ａ）に示すように、Ｘ−Ｙ移動機構により半導体チップ供給部から半導体チップ２０を上加圧板１４の吸着ツールによって吸着保持し（図示省略）、実装位置まで上加圧板１４を移動させる。続けて、スペーサー機構に設けられた上下移動機構４２の駆動により、スペーサー支持台３４を所定の高さまで上昇させる。ここで所定の高さとは、半導体チップ４０に積層された半導体チップ３０の実装面３０ａと同じになるような高さである。

次に、スペーサー駆動モータ２４の駆動により、図５（ｂ）に示すように、半導体チップ３０上の挿入領域３２までスペーサー２２を移動する。次に、図５（ｂ）に示すように、上下移動機構の駆動により、実装位置に設定された上加圧板１４を下加圧板１６に載置される半導体チップ３０に向かって下降させる。

次に、図５（ｂ）に示すように、半導体チップ２０の貫通電極１２の先端部に形成された鉛フリー半田５を、下加圧板１６に載置された半導体チップ３０の対応する貫通電極１２の各々に当接させる。そして、さらに上記上加圧板１４を降下させて、つまり半導体チップ２０を下方向に加圧して、半導体チップ２０の貫通電極１２の先端部に形成される鉛フリー半田５と半導体チップ３０の貫通電極１２とを圧着させる。このときに、スペーサー２２は、図５（ｂ）に示すように、半導体チップ２０と半導体チップ３０とに挟持された状態となっている。

加圧と同時に、上加圧板１４及び下加圧板１６に内設されたヒータにより、半導体チップ３０，４０の貫通電極１２を加熱し、これにより、貫通電極１２上に形成された鉛フリー半田を溶融する。さらに、本実施形態では、スペーサー機構にもヒータ４６が内設されており、半導体チップ３０の挿入領域３２挿入時に、スペーサー２２によって半導体チップ２０の貫通電極１２の先端に形成された鉛フリー半田を加熱し、溶融する。このようにして、加圧、加熱工程により、一対の半導体チップ２０，３０を固着させる。

次に、図５（ｂ）に示すように、スペーサー機構のボールねじ２８からスペーサー２２を切り離した後、半導体チップ２０，３０間にスペーサー２２を挿入した状態で、上加圧板１４は吸着保持している半導体チップ２０を離脱させる。そして、上下移動機構の駆動により、半導体チップ２０から上加圧板１４を上昇させて、上加圧板１４から半導体チップ２０を離反させる。このように、半導体チップ２０の半導体チップ３０への実装が終了した後も、スペーサー２２は半導体チップ２０，３０に挟持された状態を維持している。

その他の工程については、上記半導体チップ２０を半導体チップ３０に実装したときに説明した工程と同様であるため説明を省略する。このように、上記工程を繰り返すことにより、複数層の半導体チップが積層された３次元実装の半導体装置を形成することができる。
本実施形態によれば、実装される半導体チップ間に、スペーサー２２を挿入して実装し
、実装終了後においてもスペーサー２２を挿入した状態を維持して、次の半導体チップを
実装することができる。これにより、半導体チップ間の全てをスペーサー２２により一定
間隔に維持されるため、押圧時の漏れ等を回避することができる。

［半導体装置］
図６は、本実施形態における半導体装置を示す概略断面図である。
半導体装置６０は、インターポーザ１と、このインターポーザ１上に積層された複数の半導体チップ４０，３０，２０，１０とを備えている。
半導体チップ４０，３０，２０，１０は、半導体チップ本体１１と半導体チップ本体１１に複数形成された貫通電極１２とを有している。この複数の貫通電極１２の各々は、半導体チップ本体１１を貫通し、その先端部を半導体チップ４０，３０，２０，１０の能動面１８側に突出するようにして形成されている。そして、能動面１８側に突出して形成される貫通電極１２の先端部には、鉛フリー半田５（接着剤）が形成されている。
このような構造を有する半導体チップ４０，３０，２０，１０の各々の能動面１８側を下にして、上記鉛フリー半田５を介して半導体チップ４０，３０，２０，１０の貫通電極１２の各々に電気的に接続している。
なお、上記半導体装置６０では、半導体チップを４層に積層した形態について説明したが、この積層は何層であってもよい。

［電子機器］
次に、上述した半導体装置６０を備えた電子機器の例について、図７を用いて説明する。図７は、携帯電話２０００の斜視図である。上述した半導体装置６０は、操作部２００１と、表示部２００２とを有し、表示部２００２の内部に回路基板２１００が配置されている。回路基板２１００上には上記の液晶装置１００が実装されている。そして、表示部２００２の表面において上記液晶パネル１１０を視認できるように構成されている。

なお、上述した半導体装置６０は、携帯電話２０００以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。

なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。
例えば、図８に示すように、スペーサー２２を矩形状に形成し、中央部に半導体チップ
３０の全形よりも小さい開口部を設け、半導体チップ３０の対角線を含む延長上に沿って
２つに分割して形成することも好ましい。
また、上記実施形態においては、半導体チップを実装するごとに加熱、加圧を行い、半導体チップを実装していたが、半導体チップの全てを実装した後、一括して加熱、加圧を行うことも好ましい。これによれば、一括して加熱、加圧を行うため、製造工程の簡略化、及び製造の低コスト化を図ることができる。
また、上記実施形態においては、半導体チップの各辺に対応させてスペーサーを設け、半導体チップ間を所定間隔に保持していたが、少なくとも１以上のスペーサーを用いることによって、半導体チップ間の間隔を一定に保持することも可能である。また、スペーサーを複数設けた場合、スペーサーの各々のタイミングを異ならせて半導体チップ間に挿入することも好ましい。
また、本実施形態では、導電性の接着剤として鉛フリーハンダを使用したが、樹脂系の異方性導電膜（Anisotoroic Conductive Film）等の各種接着剤を使用することが可能である。
さらに、本実施形態においては、半導体チップの貫通電極がペリフェダル型である場合について説明したが、フルグリッド型についても適用可能であることは言うまでもない。

本発明に係る半導体装置の実装装置の外観構成を模式的に示す図である。 同、スペーサー機構を上面から示した図である。 第１実施形態における半導体装置の実装方法を示す図である。 第１実施形態における半導体装置の実装方法を示す図である。 第２実施形態における半導体装置の実装方法を示す図である。 本発明に係る半導体装置の外観構成を模式的に示す図である。 本発明に係る電子機器の一例を示す図である。 スペーサー機構を上面から示した図である。

符号の説明

１０，２０，３０，４０…半導体チップ、 １２…貫通電極（電極）、 １４…上加圧板（押圧手段）、 １６…下加圧板（押圧手段）、 ２２…スペーサー（間隔保持手段）、 ３２…挿入領域、 ５０…半導体装置の実装装置、 ６０…半導体装置

Claims (9)

1. 電極同士が対向して配置された一対の半導体チップのうち一方の半導体チップを他方の半導体チップに実装する半導体装置の実装装置であって、
   前記一対の半導体チップを間に挟んで相対的に上下移動することにより前記一対の半導体チップを押圧する一対の押圧手段と、
   前記一対の押圧手段のうちの少なくとも一方の押圧手段に設けられた前記半導体チップを保持する保持手段と、
   前記一対の半導体チップの押圧時に、前記一対の半導体チップの間に挿入されて所定間隔に保持する間隔保持手段と、
   を備えることを特徴とする半導体装置の実装装置。
2. 前記間隔保持手段が、前記半導体チップの温度を制御する温度制御手段を備えていることを特徴とする請求項１に記載の半導体装置の実装装置。
3. 前記間隔保持手段が、熱伝導性金属又はセラミックスを含有して構成されていることを特徴とする請求項１又は２に記載の半導体装置の実装装置。
4. 前記間隔保持手段が、前記半導体チップを構成する辺の数に対応して分割して設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の実装装置。
5. 前記間隔保持手段が、前記間隔保持手段の中央部に前記半導体チップの全形よりも小さい開口部を有し、前記半導体チップの対角線及びこの対角線の延長上に沿って分割されて設けられていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の実装装置。
6. 前記一対の半導体チップ上にさらに少なくとも１以上の半導体チップを実装する半導体装置の実装装置であって、
   前記間隔保持手段が、前記一対の半導体チップ上に実装される前記半導体チップの数だけ設けられていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の実装装置。
7. 電極同士が対向して配置された一対の半導体チップのうち一方の半導体チップを他方の半導体チップに実装する半導体チップの実装方法であって、
   前記一方の半導体チップと前記他方の半導体チップとを対向配置させる工程と、前記一方の半導体チップと前記他方の半導体チップとの間に間隔保持手段を挿入する工程と、
   前記一方の半導体チップを前記他方の半導体チップに押圧する工程と、
   を有することを特徴とする半導体装置の実装方法。
8. 前記間隔保持手段を前記一対の半導体チップの外周部と前記電極との間の領域まで挿入することを特徴とする請求項７に記載の半導体装置の実装方法。
9. 前記一対の半導体チップ上にさらに少なくとも１以上の半導体チップを実装する半導体装置の実装方法であって、
   前記間隔保持手段を、前記一対の半導体チップ上に実装される前記半導体チップの間の全てに挿入することを特徴とする請求項７に記載の半導体装置の実装方法。

Images