JP3791431B2 - 実装構造体の製造装置 - Google Patents
実装構造体の製造装置 Download PDFInfo
- Publication number
- JP3791431B2 JP3791431B2 JP2002050455A JP2002050455A JP3791431B2 JP 3791431 B2 JP3791431 B2 JP 3791431B2 JP 2002050455 A JP2002050455 A JP 2002050455A JP 2002050455 A JP2002050455 A JP 2002050455A JP 3791431 B2 JP3791431 B2 JP 3791431B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting structure
- semiconductor chip
- guide plate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体チップ又は液晶表示装置若しくは有機EL(Electroluminescence)表示装置等を実装する実装構造体の製造装置に関する。
【0002】
【従来の技術】
現在、主として携帯電話機、ノート型パーソナルコンピュータ、PDA(Personal data assistance)等の電子機器は、小型・軽量化のため、内部に設けられる半導体チップ等の各種の電子部品の小型化が図られており、更にその電子部品を実装するスペースも極めて制限されている。このため、例えば半導体チップにおいては、そのパッケージング方法が工夫され、現在ではCSP(Chip Scale Package)といわれる超小型のパッケージングが案出されている。
【0003】
かかる小型の半導体チップは、例えば所謂TAB(Tape Automated Bonding)技術を用いてフィルム等の可撓性基板上に実装される。あるいは、ガラスエポキシ基板、フェノール樹脂基板、又は半導体基板等の基板上に実装される。あるいは、COG(Chip On Glass)技術を用いてガラス基板上に実装される。これらの基板上に半導体チップを実装する場合、例えばバンプとして半導体チップに形成された電極と、基板上に形成された配線又は端子とを、電気的に接続する必要がある。これらの接続方法として、近年では、異方性導電膜(ACF:Anisotropic Conductive Film)を用いて半導体チップを実装する方法が案出されている。
【0004】
この異方性導電膜は、例えば熱可塑性又は熱硬化性の接着用樹脂の中に多数の導電粒子を分散させることによって形成されるものである。この異方性導電膜を用いて基板上に半導体チップを実装するには、案内板上に基板を載置し、次に基板と半導体チップとの間に異方性導電膜を配置する。次に基板の配線又は端子と、半導体チップの電極との相対的な位置合わせを行う。次に加圧・加熱ツールを半導体チップ裏面に当接して半導体チップを加熱・加圧することにより、半導体チップと、基板とを、異方性導電膜の接着剤により接続させる。このとき、半導体チップの電極と、基板に形成された配線又は端子と、の間に挟持された異方性導電膜中の導電粒子によって、半導体チップの電極と、基板に形成された配線又は端子とが、電気的に接続される。
【0005】
尚、以上の説明においては、フィルム等の可撓性基板、ガラスエポキシ基板、フェノール樹脂基板、あるいは半導体基板等の基板、又はガラス基板上に異方性導電膜を用いて半導体チップを搭載する場合を例に挙げて説明した。また、他の例としては、例えば可撓性基板の一種であるフイルム基板の配線と、液晶パネルの配線端子との接続や、あるいは、可撓性基板の配線と、セラミックス基板の配線端子との接続等に、異方性導電膜による接続は用いられている。
【0006】
【発明が解決しようとする課題】
ところで、上述したように異方性導電膜を用いて半導体チップを基板上に実装する場合、又は、可撓性基板と基板とを接続するに場合には、加熱・加圧ツールを用いて半導体チップあるいは可撓性基板を介して異方性導電膜を加熱・加圧する必要がある。このとき、異方性導電膜に含まれる接着用樹脂を硬化させるために、接着用樹脂の硬化に必要となる熱量以上の熱量を異方性導電膜に加える必要がある。
【0007】
しかしがなら、従来は表面が平坦な案内板上に基板を載置した状態で、加圧・加熱ツールにより加圧・加熱しており、案内板上に載置した基板と案内板との接触面積が大きい。このため、加熱・加圧ツールから半導体チップを介して異方性導電膜に供給される熱の内、基板を介して案内板へ放散される熱量が大きく、異方性導電膜の接着用樹脂が硬化しない、あるいは異方性導電膜の接着用樹脂の硬化時間が長くなるという問題があった。
【0008】
異方性導電膜の接着用樹脂を硬化させる手段としては、加熱・加圧ツールの加熱温度を高く設定し、異方性導電膜の接着用樹脂を硬化させることも可能ではあるが、加熱温度の高い加熱・加圧ツールで、半導体チップを加熱する状態が長時間に亘ると、半導体チップの熱破壊を引き起こす虞が考えられる。また、可撓性基板の一種であるフイルム基板の配線と、基板の配線端子との接続においては、加熱・加圧ツールの加熱温度を高く設定し、異方性導電膜の接着用樹脂を硬化させることで、フイルム基板の熱劣化を引き起こす虞が考えられる。また、半導体チップや可撓性基板の実装に要する時間が長くなると、製造効率は低下する。このため、信頼性を向上させる観点及び製造効率の向上の観点からは半導体チップや可撓性基板の実装に要する接続時間は極力短いことが望ましい。さらに半導体チップや可撓性基板の接続に要する接続温度を抑制することが望ましい。
【0009】
このためには上述の案内板からの熱放散を抑制する必要がある。案内板からの熱放散を抑制する方法としては、案内板に加熱機構を設けて案内板を予備加熱することにより、案内板上に載置した基板を加熱して、案内板と基板との温度差(ひいては、異方性導電膜と基板との温度差)を小さくする方法が考えられる。しかしながら、この方法では基板の温度が上昇して、基板の反りや変形等が発生することで、接続条件範囲が狭まるという問題がある。
【0010】
この問題は異方性導電膜を用いて半導体チップを基板上に実装する場合のみならず、半導体チップの電極と基板に形成された配線又は端子とを熱圧着する場合、合金接続する場合、又はハンダ付けする場合にも生ずる接続温度不足にかかわる問題である。熱圧着は、例えば半導体チップの電極として金バンプが形成され、基板に金端子が形成されるときに行われ、合金接続は、例えば半導体チップの電極として金バンプが形成され、基板に錫の端子が形成されているときに行われ、ハンダ付けは例えば半導体チップの電極としてハンダバンプが形成され、基板の端子にハンダが付いているときに行われる。
【0011】
本発明は上記事情に鑑みてなされたものであり、信頼性の低下及び基板の反り等を引き起こさずに、接続温度の上昇を抑制して、さらに短時間で、半導体チップの基板への実装、又は可撓性基板と基板との実装を行うことができる実装構造体の製造装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記課題を解決するため、本発明の実装構造体の製造装置は、第1基板に対して少なくとも半導体チップ又は第2基板が実装された実装構造体を製造する実装構造体の製造装置において、
前記第1基板に応じて交換可能に構成されて、少なくとも一部が粗面とされた面を有し、前記第1基板を載置するための案内板と、
前記粗面の上方に配置され、前記案内板上に載置されるべき前記第1基板上に前記半導体チップ又は第2基板を接続するために加熱及び加圧するヘッドとを備えることを特徴とする。
この発明によれば、第1基板に応じて案内板が交換可能に構成されているため、第1基板の裏面の面荒さ、材質(熱伝導率)、大きさ等に応じて、最適の案内板を用いることができ、その結果として製造効率の向上に資することができる。
また、半導体チップ又は第2基板と第1基板とを、従来と比較して、加熱設定温度を低温として、更に短時間で固着させるために、第1基板を載置する面の少なくとも一部が粗面とされた案内板を用意するだけで良く、装置構成の大幅な変更を必要としない。その結果、コスト上昇を殆ど伴わずに本発明を実現することができる。
このように、この発明の実現のためには従来装置の構成を大規模な変更を必要とせずに用いることが可能であり、資源の有効利用を図ることができる。
また、本発明の実装構造体の製造装置は、前記案内板が、その上部に載置される前記第1基板の裏面に接触しない溝部を有することを特徴としている。
この発明によれば、案内板に溝部を形成することにより、案内板と第1基板の裏面との接触面積を更に少なくすることができるため、更なる熱放散の低下を図ることができるため、製造効率を向上させる上で極めて好適である。
また、本発明の実装構造体の製造装置は、前記粗面が、その面荒さが載置する前記第1基板の裏面の面荒さよりも粗いことを特徴としている。
この発明によれば、粗面の面荒さを第1基板の裏面の面荒さよりも粗くしているため、第1基板の裏面の面荒さと粗面の面荒さが同程度であり、第1基板の裏面と粗面とがかみ合って逆に接触面積を増大させるといった事態を防止することができる。
また、本発明の実装構造体の製造装置は、前記粗面が、物理的な研磨又は化学的なエッチングにより形成されていることを特徴としている。
この発明によれば、一般的な物理的研磨又は化学的なエッチングによって粗面を形成することができ、特殊な形成方法を必要としないため、製造装置のコストを上昇させることはない。
また、本発明の実装構造体の製造装置は、前記粗面の面荒さが、0.1μmから5μmの範囲であることを特徴としている。
この発明によれば、粗面の面荒さは0.1μmから5μmであるため、粗面を一般的な物理的研磨又は化学的なエッチングを用いて短時間に形成することができる。
また、本発明の実装構造体の製造装置は、前記第1基板が、可撓性基板、又は、ガラス基板、セラミックス基板、若しくはシリコン基板であることを特徴としている。
この発明によれば、第1基板として、可撓性基板、又は、ガラス基板、セラミックス基板、若しくはシリコン基板を用いることができるため、応用範囲が極めて広く多種多用の実装構造体を製造することができる。
また、本発明の製造装置は、前記ガラス基板が、硼珪酸ガラス、石英ガラス、又はソーダガラスであることを特徴としており、前記第2基板が、可撓性基板であることを特徴としている。
これらの発明によれば、第1基板がガラス基板である場合に、ガラス基板の種類には限定されず、また、第1基板として可撓性基板を用いることができるため、ガラス基板に可撓性基板を接続させた表示装置等の実装構造体を製造する上で極めて好適である。
【0013】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態による実装構造体及びその製造方法及びその製造装置並びに電子機器について詳細に説明する。
〔実装構造体の製造装置〕
図1は、本発明の一実施形態による実装構造体の製造装置の、主要部の構成のみを模式的に示す斜視図である。図1に示したように、本実施形態の実装構造体の製造装置は、製造すべき実装構造体を載置する載置台1と、載置台1の上面1aに直交する方向、つまり鉛直上下方向に移動可能に構成され、載置台1の上面1aに載置された実装構造体を加熱及び加圧するヘッド2とを備える。
【0014】
載置台1は、上面1aが略平面に形成されており、その一部が粗面とされている。この粗面は、載置台1の上面1aの一部を粗くすることにより形成されていても良い。しかしながら、本実施形態では製造すべき実装構造体の形状又はその材質に応じて粗度を変更可能とするために、図2に示すように載置台1の上面1aの一部に凹部4が形成されており、この凹部4に一面が粗面である案内板3を嵌合する構成であることが好ましい。図2は、図1中のA−A線の矢視断面図であって、(a)は案内板3が凹部4に嵌合されている状態を示す図であり、(b)は案内板3が凹部4から取り外された状態を示す図である。
【0015】
ここで、載置台1の上面1aの一部を粗面とするのは、実装構造体を製造する際に、実装構造体の一部をなし、載置台1上に載置される基板の底面と載置台1の上面1aとの接触面積を少なくしてヘッド2からの熱が案内板3を介して放散されることを極力防止することにより、実装構造体を製造する際に必要な熱量を効率的に確保するためである。
【0016】
載置台1の上面1aの一部に形成される粗面又は案内板3の一面に形成される粗面の粗度は、載置される基板の底面の粗度よりも粗く、例えば0.1〜5μmの範囲であることが好ましく、更には0.5〜2.5μmの範囲の粗度であることが好ましい。その理由は、粗度が低すぎる(つまり、平坦な面に近い面である)と、載置される基板の底面との接触面積が大となって熱放散が大きくなり、逆に粗度が高すぎる(つまり、凹凸が大である)とヘッド2により加圧する際に、載置する基板の撓みを引き起こし、反りが生ずる虞があるからである。載置台1の上面1aの、一部の粗面又は案内板3の一面の粗面は、例えば化学的なエッチング、砥石を用いた物理的な研磨、砥粒を用いたラッピング、又は砥粒を吹き付けるサンドブラストを施すことにより形成される。
【0017】
また、載置台1の上面1aには、載置される基板を吸着して保持するために、図示せぬ真空ポンプに接続されている吸着口5が形成されている。図1では、吸着口5が凹部4以外の4箇所に形成されている場合を例に挙げて示しているが、吸着口5の数及び位置は任意である。また、この吸着口5は凹部4内に形成されていても良い。かかる構成の場合には、吸着口5に当接する位置に孔が形成されている案内板3を用いる必要がある。尚、案内板4は、金属又はセラミックス又はガラス等、任意の材質を用いることができる。但し、実装構造体を製造するときには、ヘッド2で加圧されるため、案内板4は加圧圧力以上の圧力に耐え得る硬度を有し、接続温度以上の耐熱性を有する材質であることが必要である。更にこれらの条件を満たした上に、熱伝導率の低い材質であれば更に好適である。
【0018】
ヘッド2は、その内部にヒータ等の加熱機構が設けられており、80℃〜500℃程度の温度範囲で任意の温度に設定することが可能に構成されている。ヘッド2の底面、つまり製造すべき実装構造体に当接する面が平面に形成されている。尚、製造すべき実装構造体の形状に合わせて当接面の形状を可変とするために、ヘッド2の底面に治具を取り付けられる構成であることが好ましい。かかる構成とすることで、当接面を正方形形状、細長い矩形形状、その他の任意の形状に設定することが可能となる。
【0019】
〔第1実施形態による実装構造体〕
図3は、本発明の第1実施形態による実装構造体を示す分解斜視図である。図3に示すように、本発明の第1実施形態による実装構造体10は、配線基板11と、配線基板11上の所定の位置に実装される半導体チップ12とから概略構成される。尚、図示は省略しているが、半導体チップ12が実装される部位以外の部位の所定位置に抵抗、コンデンサ、その他のチップ部品を実装した構成であっても良い。尚、配線基板11は、本発明にいう第1基板に相当する。
【0020】
配線基板11は、例えばポリイミド等の可撓性を有するベース基板13の上に形成されたCu等の金属膜をパターニングして配線パターン14を形成することによって製造される。尚、実際の配線パターン14は、極めて狭い間隔をもって多数本がベース基板13上に形成されているが、図1においては、構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。
【0021】
ベース基板13として可撓性基板を用いてその上に実装部品を実装すればCOF(Chip On Film)方式の実装構造体が構成され、ベース基板13として硬質の基板を用いてその上に実装部品を実装すればCOB(Chip On Board)方式の実装構造体が構成される。また、図1において、配線パターン14には、実装構造体の一側辺部に形成される出力用端子14a及びそれに対向する側辺部に形成される入力用端子14bが含まれる。また、配線パターン14の内、半導体チップ12を装着するための領域に臨み出る部分は半導体接続用端子15を構成する。
【0022】
また、図3に示すように、半導体チップ12は異方性導電膜16を介して配線基板11の所定位置に搭載される。半導体チップ12は、その接合面、即ち能動面に、複数のバンプ17が形成されており、このバンプ17と配線基板11に形成された配線パターン14の一端に形成された半導体接続用端子15とが異方性導電膜16を介して電気的に接続される。
【0023】
この異方性導電膜16は、導電性に異方性を持たせることのできる接着剤である。さらに詳しくは、銅、ニッケル、金、半田等の金属粒子或いはスチレン樹脂等よりなる粒子表面をニッケル−金等の導電層により被覆した粒子等の導通のための導電粒子16bをウレタン、ポリエステル等の熱可塑性のホットメルト樹脂或いはエポキシ等の熱硬化性樹脂等よりなる接着用樹脂16a中に分散させ、該金属粒子の含有量、形状、大きさ等をコントロールして電気的接続をとろうとする部分に必要を応じて圧力を加えて接着剤層の厚み方向には導電性を有し、面方向には絶縁性を保持するようにした導電性が異方的である接着剤の膜のことである。また、図4は、異方性導電膜16により半導体チップ12が配線基板11上に搭載された状態における図3中のB−B線断面図である。図4に示したように、半導体チップ12は、異方性導電膜16の一部をなす接着用樹脂16aによって配線基板11に接続される。
【0024】
ここで、バンプ17と半導体接続用端子15との間に導電粒子16bが圧縮力を持って挟持されるため、バンプ17と半導体接続用端子15との間が電気的に接続されることになる。一方、バンプ17が形成されている部位以外の部位においては、半導体接続用端子15との間で導電粒子16bが圧縮力を持って挟持されないため、導通は取れていない。このようにして、バンプ17各々と半導体接続用端子15各々との間のみで導通をとることができる。
【0025】
〔実装構造体の製造方法〕
次に、図3及び図4に示した本発明の第1実施形態による実装構造体を製造する場合を例に挙げて、本発明の一実施形態による実装構造体の製造方法について説明する。図5は、本発明の一実施形態による実装構造体の製造方法の一例を示すフローチャートである。また、図6〜図9は、図5に示したフローチャートの各工程における実装構造体の製造過程を示す断面図である。
【0026】
実装構造体の製造が開始されると、まず半導体チップ12の搭載位置が(上面が粗面とされている)案内板3の上部に位置するように、配線基板11を載置台1上に載置する工程が行われる(工程S1:第1工程)。図6は、図5中の工程S1を終了して、配線基板11が載置台1上に載置された状態を示す断面図である。
【0027】
つまり、図6に示した例では、半導体チップ12に形成されているバンプ17と電気的に接続される半導体接続用端子15及び半導体接続用端子15の間が案内板3の上方に位置するように配線基板11が載置される。図6を参照すると、案内板3の上面が粗面であるため、基板としての配線基板11の底面と案内板3との接触面積が少なくなっていることが分かる。尚、図1に示した吸着口5から吸気されているため、配線基板11は載置台1上に吸着固定される。
【0028】
配線基板11が載置台1上に載置されると、次に、配線基板11上の半導体チップ12の搭載位置に異方性導電膜16を貼付する工程が行われる(工程S2:第4工程)。図7は、図5中の工程S2が終了して配線基板11上に異方性導電膜16が配置された状態を示す断面図である。つまり、図7に示した例では、半導体接続用端子15の形成位置及び半導体接続用端子15の間を覆うように半導体チップ12の配置範囲を含んで異方性導電膜が貼付される。
【0029】
以上の工程が終了すると、異方性導電膜16が貼付された配線基板11の半導体接続用端子15に対して、搭載すべき半導体チップ12に形成されているバンプ17の位置合わせを行い、半導体チップ12と配線基板11との間で異方性導電膜16を挟持するように、半導体チップ12を搭載位置に配置する工程が行われる(工程S3:第2工程)。図8は、図5中の工程S3が終了して、半導体チップ12と配線基板11とによって異方性導電膜16が挟持された状態を示す断面図である。このとき、図8に示した例では、半導体チップ12のバンプ17が配線基板11に形成されている半導体接続用端子15の上方向に位置するように位置合わせされる。
【0030】
半導体チップ12の配置が完了すると、次にヘッド2を用いて半導体チップ12を加熱しつつ加圧して、異方性導電膜を硬化し、半導体チップ12を配線基板11に対して接続させる工程が行われる(工程S4:第3工程)。図9は、図5中の工程S4が終了して、ヘッド2を用いて半導体チップ12を配線基板11に接続される様子を示す断面図である。図9に示すように、ヘッド2を用いて半導体チップ12を加熱すると、その熱は半導体チップ12を介して異方性導電膜16に伝導する。尚、異方性導電膜16への熱伝導を高くするために、半導体チップ12の底面は平坦に形成されていることが好ましい。
【0031】
異方性導電膜16に伝導した熱の一部は配線基板11を介して案内板3へ放熱されるが、図9に示す通り、案内板3の上面は粗面とされているため、配線基板11と案内板3との接触面積が少なく、よって配線基板11から案内板3へ放散される熱量は少なくなる。従って、半導体チップ12を介して異方性導電膜16に伝導した熱は異方性導電膜16に効率的に蓄積され、異方性導電膜16の硬化のために効果的に用いられる。
【0032】
異方性導電膜16に供給される熱により、異方性導電膜16は軟化・溶融し、ヘッド2が基板12を配線基板11の方向に加圧しているため、図9に示すように、半導体チップ12が異方性導電膜16の接着剤を流動させ、半導体チップ12に形成されているバンプ17と半導体接続用端子15との間に異方性導電膜16に含まれる導電粒子16bが変形し挟持される。この状態を接着用樹脂が硬化温度に達する時間保持すると、異方性導電膜16に供給される熱によって接着用樹脂16aが硬化し、バンプ17と半導体接続用端子15との間に導電粒子16bが変形し挟持された状態(図4参照)で、半導体チップ12が配線基板11に接続される。以上の工程を経て、ヘッド2を半導体チップ12から離すと、配線基板11上に半導体チップ12が搭載され、図3及び図4に示した本発明の第1実施形態による実装構造体10が製造される。
【0033】
以上説明した、本発明の一実施形態による実装構造体の製造方法によれば、粗面が形成された案内板3上に半導体チップ12が搭載される位置が配置されるように配線基板11を配置し、配線基板11を介して案内板3へ放散される熱を低減しているため、配線基板11と半導体チップ12との間の異方性導電膜16に対して効率的に硬化に必要となる熱量を供給することができるため、実装構造体の製造に要する時間を短縮することができる。また、ヘッド2の温度を、従来温度より低温に設定しても、異方性導電膜16に含まれる接着用樹脂16aを硬化させるだけの熱量を異方性導電膜16に与えることができる。よって、従来よりも半導体チップ12に加える温度を低減することができるとともに、その熱を加えている時間を短縮することができる。その結果として、製造される実装構造体の信頼性を向上させることができる。
【0034】
〔第2実施形態による実装構造体〕
図10は、本発明の第2実施形態による実装構造体を示す分解斜視図である。図10に示すように、本発明の第2実施形態による実装構造体20は、大別すると液晶パネル21と、液晶パネル21に接続される実装基板28とから構成される。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル21に付設される。
【0035】
液晶パネル21は、シール材22によって接着された一対の基板23a及び基板23bを有し、これらの基板23bと基板23bとの間に形成される間隙、所謂セルギャップに液晶が封入される。換言すると、液晶は基板23aと基板23bとによって挟持されている。これらの基板23a及び基板23bは、一般には透光性材料、例えばガラス、合成樹脂等によって形成される。基板23a及び基板23bがガラスによって形成される場合には、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好ましい。基板23a及び基板23bの外側表面には偏光板24a及び偏光板24bが貼り付けられている。尚、図1においては、偏光板24bの図示を省略している。
【0036】
また、基板23aの内側表面には電極25aが形成され、基板23bの内側表面には電極25bが形成される。これらの電極25a,25bはストライプ状又は文字、数字、その他の適宜のパターン状に形成される。また、これらの電極25a,25bは、例えばITO(Indium Tin Oxide:インジウムスズ酸化物)等の透光性材料によって形成される。
【0037】
基板23aは基板23bに対して張り出した張り出し部を有し、この張り出し部に複数の端子26が形成されている。これらの端子26は、基板23a上に電極25aを形成するときに電極25aと同時に形成される。従って、これらの端子26は、例えばITOによって形成される。これらの端子26には、電極25aから一体に延びるもの、及び導電材(不図示)を介して電極25bに接続されるものが含まれる。
【0038】
尚、実際の電極25a,25b及び端子26は、極めて狭い間隔をもって多数本が基板23a及び基板23b上にそれぞれ形成されるが、図10においては、液晶パネル21の構造の理解を容易にするために、それらの間隔を拡大して模式的に示すとともに、それらの内の数本のみを図示することにして他の部分を省略してある。また、端子26と電極25aとの接続状態及び端子26と電極25bとの接続状態も図10においては図示を省略している。
【0039】
また、実装基板28は、前述した第1実施形態による実装構造体10と同様の構成である。つまり、ベース基板13上に配線パターン14が形成された配線基板11上の所定位置に半導体チップ12が搭載された構成である。このように、本実施形態の実装構造体20は、第1実施形態による実装構造体10と同様の構成の実装基板28に加えて液晶パネル21を備えた構造である。尚、前述した実装構造体10と同様に、実装基板28にも半導体チップ12が実装される部位以外の部位の所定位置に抵抗、コンデンサ、その他のチップ部品を実装しても良い。また、図10においても、実装基板28の構造の理解を容易にするために、配線パターン14の間隔を拡大して模式的に示すとともに、構造を簡略化して図示してある。
【0040】
図10に示すように、配線基板28は、異方性導電膜27を介して液晶パネル21の基板23aに固定される。このとき、実装基板28の出力用端子14aは異方性導電膜27中の導電粒子27bを介して基板23aの端子26と電気的に接続される。この異方性導電膜27は、前述した第1実施形態で用いられていた異方性導電膜16と同様のものであり、例えば、図11に示すように、熱可塑性又は熱硬化性の接着用樹脂27aの中に多数の導電粒子27bを分散させることによって形成される。図11は、異方性導電膜27により実装基板28と液晶パネル21とが固着される様子を示す断面図である。尚、本実施形態では、液晶パネル21の一部をなす基板23aが本発明にいう第1基板に相当し、実装基板28が本発明にいう第2基板に相当する。
【0041】
図10に示した本発明の第2実施形態による実装構造体の製造方法は、基本的に図5に示したフローチャートと同様の工程により製造される。図12は、本発明の第2実施形態による実装構造体の製造工程を説明するための断面図である。本実施形態の実装構造体を製造するにあたり、液晶パネル21の基板23aが載置台1及び案内板3と接触するように、液晶パネル21を載置台1上に載置する(工程S1)。このとき、少なくとも基板23aに対する実装基板28の実装位置(図12において、異方性導電膜27が貼付されている位置)が案内板3の上方に位置するように液晶パネル21を載置台1上に載置する。載置台1上において、液晶パネル21は吸着固定される。
【0042】
液晶パネル21の載置台1上への載置が完了すると、搭載基板28が搭載される基板23aの位置に異方性導電膜27を貼付し(工程S2)、更に、半導体チップ12が搭載された面を下側にして、出力用端子14aが異方性導電膜27の上方向に位置するように搭載基板28の位置合わせを行う(工程S3)。以上の工程が終了すると、図12に示すようにヘッド2を用いて出力用端子14aが形成されている配線基板11の裏面を加熱・加圧して、異方性導電膜27中の導電粒子27bを介して出力用端子14aと基板23aに形成されている配線26との導通をとるとともに、接着用樹脂27aにより配線基板11を基板23aの端部に接着させる。
【0043】
以上の工程を経ることにより、図13に示した液晶表示装置としての実装構造体20が製造される。図13は、本発明の第2実施形態による実装構造体の外観を示す斜視図である。図13に示した構成の実装構造体において、実装基板28に搭載されている半導体チップ12としては、液晶駆動用として機能するIC(Integrated Circuit)が搭載される。図13に示した実装構造体20においては、配線基板11が可撓性のあるベース基板13を含んで構成されているため、配線基板11を折り曲げることにより、実装構造体の実装スペースの省略化をすることができるとともに、実装構造体20と他の基板とのレイアウトの自由度が高くなる。
【0044】
〔第3実施形態による実装構造体〕
図14は、本発明の第3実施形態による実装構造体の外観を示す斜視図である。図14に示した本発明の第3実施形態による実装構造体は、ガラス基板上に直接半導体チップを搭載した所謂COG(Chip On Glass)構造の実装構造体である。図14に示した本実施形態の実装構造体30はシール材によって周囲が互いに接着された一対の基板31a,31bを備える。シール材は、例えば、スクリーン印刷等の印刷技術を用いて形成され、基板31a,31bは、例えばガラス等の材料又はプラスチック等の可撓性を有するフィルム材料等により形成された基板素材に各種の要素を形成することにより製造される。基板31a,31bがガラスにより形成される場合には、硼珪酸ガラス、石英ガラス、又はソーダガラスであることが好ましい。尚、基板31bは、本発明にいう第1基板に相当する
【0045】
基板31a,31bの間に形成される間隙、所謂セルギャップは、複数のスペーサによってその寸法が均一に、例えば5μm程度に規定され、その節ギャップ内のシール材によって液晶が封入され、基板31aと基板31bとの間で挟持される。基板31aの液晶側表面(基板31bとの対向面)には図示せぬ電極が、基板31bの液晶側表面(基板31aとの対向面)には電極32が、それぞれ多数平行に形成されている。基板31aに形成されている電極と、基板31bに形成されている電極32とは互いに直交する方向に配置され、これらの電極がドットマトリクス状に交差する複数の点は、像を表示するための画素を構成する。また、基板31a及び31bの外側表面には、それぞれ、偏光板33a及び33bがそれぞれ貼り付けられている。
【0046】
基板31bは液晶が封入される液晶領域部分E及びその液晶領域部分Eの外側へ張り出す張出し部Hを有する。即ち、基板31bは基板31aの端面より張出しており、基板31bに形成されている電極32は、その張出し部Hへそのまま延び出した形で形成されている。また、基板31aに形成されている図示せぬ電極は、シール材の内部に分散した導通材(不図示)を介して基板31b上に形成されている電極34との導通が図られており、電極34は張出し部Hへ延び出て配線形成されている。
【0047】
張出し部Hには液晶駆動用の半導体チップ35が実装される矩形状の実装領域が設けられている。半導体チップ35は異方性導電膜により実装領域に接続されて実装されている。図14に示すように、半導体チップ35の実装領域には、その三辺側から電極32及び基板31aに接続されている電極34の端部が引き込まれている。また、この実装領域の残りの一辺側からは外部回路との接続のための接続端子36の端部が引き込まれている。
【0048】
図14に示した本発明の第3実施形態による実装構造体の製造方法は、基本的に図5に示したフローチャートと同様の工程により製造される。図15は、本発明の第3実施形態による実装構造体の製造工程を説明するための断面図である。本実施形態の実装構造体を製造するにあたり、まず基板31aよりも基板31bが下側に位置する状態で基板31a,31bを載置台1上に載置する。このとき、基板31bが載置台1の上面及び案内板3に接触する訳であるが、少なくとも半導体チップ35の搭載位置が案内板3の上方に位置するように、基板31a,31bを配置する(工程S1)。尚、基板31a,31bを載置台1上に載置するときには基板31bが吸着固定されることが好ましい。
【0049】
次に、基板31bの上面であって、半導体チップ35が搭載される位置に異方性導電膜37を貼付し(工程S2)、基板31bに対して半導体チップ35の位置合わせをしてから、異方性導電膜37上に半導体チップ35を配置する(工程S3)。以上の工程が終了すると、図15に示すようにヘッド2を用いて半導体チップ35を加熱・加圧して、半導体チップ35と基板31bの張り出し部Hに形成されている電極32,34及び接続端子36との導通をとるとともに、半導体チップ35を基板31bに接続させる。
【0050】
以上の工程を経ることにより、図14に示したCOG構造の液晶表示装置としての実装構造体30が製造される。この構造の実装構造体30は、表示面の一部をなす基板31bに直接半導体チップ35が搭載されているため、外形形状の小型化を図ることができる。
【0051】
〔第4実施形態による実装構造体〕
図16は、本発明の第4実施形態による実装構造体の概略構成を示す斜視図である。図16に示した実装構造体40は、半導体チップ41が回路基板42上に搭載されている。ここで、回路基板42は、例えばガラスエポキシ基板等の有機系基板である。この回路基板42には、例えば銅からなる配線パターンが所望の回路となるように形成されており、これらの配線パターンと半導体チップ41とが、例えば異方性導電膜を介して電気的に接続されているとともに、半導体チップ41が回路基板42に固着されている。尚、回路基板42は、本発明にいう第1基板に相当する。
【0052】
また、図16中の回路基板42として、シリコン基板又はセラミックス基板であってもよい。これらの基板を用いる場合には、例えばスルーホールが形成され、回路基板42の上面でスルーホールと半導体チップ41とが電気的に接続され、回路基板42の底面でスルーホールと図示せぬ基板(例えば、マザーボード等)とが接続される。図16に示した構造を回路基板42に対して垂直な方向に積み重ねることにより立体的な実装構造体を形成することもできる。尚、本実施形態においても、図5に示したフローチャートと同様の工程により実装構造体40が製造される。
【0053】
特に、シリコン基板は熱伝導率が比較的高いため、本発明の製造方法又は製造装置を用いて実装構造体を製造する場合には極めて効果が高い。例えば、シリコン基板上に異方性導電膜を用いて半導体チップを搭載する場合を考える。従来は、シリコン基板から上面が平坦な案内板への熱放散が大であり、ヘッド2の温度を480℃に設定して半導体チップを加熱するとともに3MPaで加圧しても、半導体チップとシリコン基板との間に配置された異方性導電膜の温度は160℃までしか上昇しなかったため、異方性導電膜を硬化させるためには30秒から40秒程度の時間が必要であった。
【0054】
しかしながら、本発明を適用することにより、半導体基板から上面が粗面とされた案内板への熱放散が少なくなったため、ヘッド2の温度を360℃に設定して半導体チップを加熱するとともに3MPaで加圧した場合には、半導体チップとシリコン基板との間に配置された異方性導電膜の温度を190℃程度まで上昇させることができ、その結果として15秒程度の時間で異方性導電膜を硬化させることができるようになった。このように、本発明を用いることで、実装構造体の製造時間を短縮することが可能となる。更に、本発明を用いると、半導体チップの加熱温度が従来よりも低い温度で良いため、半導体チップの熱破壊等による信頼性の低下を防止することができる。
【0055】
〔他の実施形態による実装構造体の製造装置〕
図17は、本発明の他の実施形態による実装構造体の製造装置の要部を示す断面図である。図17に示した実施形態は案内板3を介した熱放散をより効果的に低減するものである。図17において、符号50を付した部材は載置台1の上面1a又は案内板3の上面に載置される基板を示しており、符号51を付した部材は基板50上に搭載される半導体チップを示している。図17(a)に示したように、案内板3及び基板50の大きさに比べて半導体チップ51の大きさが小さい場合には、基板50と案内板3との接触面積を少なくして熱放散を極力少なくするために溝部55が形成された案内板3を用いることが好ましい。
【0056】
また、図17(b)に示すように、案内板3の大きさに比べて基板50の大きさが大きい場合には、基板50と載置台1の上面1aの接触面積が大きくなり、基板50を伝導した熱が載置台1の上面1aから放散されるため好ましくない。このため、案内板3が嵌合される凹部4(図2(b)参照)の周囲に溝部56を形成し、載置台1の上面1aと基板50との接触面積を少なくすることが好ましい。同様の観点から、図17(c)に示すように、載置台1の上面1aの位置を案内板3の上面よりも低く(換言すると、案内板3の上面を載置台1の上面1aよりも高く)することが好適である。但し、図17(c)に示した構成とする場合には、基板50の平坦度を大きく悪化させるがないように、載置台1の上面1aの高さと案内板3の上面の高さとの関係を設定する必要がある。
【0057】
尚、以上説明説明した本発明の第2実施形態及び第3実施形態においては、液晶パネルを含む実装構造体及びその製造方法を例に挙げて説明したが、本発明は液晶表示装置を含む実装構造体を製造する場合のみならず、有機ELパネルを含む実装構造体を製造する場合にも適用することができる。
【0058】
〔電子機器〕
以上、本発明の実施形態による実装構造体並びにその製造方法及びその製造装置について説明したが、例えば以上説明した液晶パネルを含む実装構造体が搭載される電子機器について説明する。以上説明した液晶パネルを含む実装構造体、CPU(中央処理装置)等を備えたマザーボード、キーボード、ハードディスク等の電子部品を筐体内に組み込むことで、例えば図18に示すノート型のパーソナルコンピュータ60(電子機器)が製造される。
【0059】
図18は、本発明の一実施形態による電子機器としてのノート型コンピュータを示す外観図である。図18において61は筐体であり、62は液晶表示装置であり、63はキーボードである。尚、図18においては、液晶表示装置を備えるノート形コンピュータを示しているが、液晶表示装置に代えて有機EL表示装置を備えていても良い。図19は、他の電子機器としての携帯電話機を示す斜視図である。図19に示した携帯電話機70は、アンテナ71、受話器72、送話器73、液晶表示装置74、及び操作釦部75等を備えて構成されている。また、図19に示した携帯電話機においても液晶表示装置74に代えて有機EL表示装置を備えた構成であっても良い。
【0060】
また、上記実施形態では、電子機器としてノート型コンピュータ及び携帯電話機を例に挙げて説明したが、これらに限らず、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
【0061】
以上、本発明の実施形態による実装構造体及びその製造方法及びその製造装置並びに電子機器について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態においては、第1基板としての配線基板又はガラス基板に対して、半導体チップ又は、第2基板としての実装基板を異方性導電膜を用いて実装することにより、実装構造体を製造する場合を例に挙げて説明した。しかしながら、本発明は異方性導電膜を用いずに第1基板と半導体チップ又は第2基板とを加熱・加圧して製造する場合一般について適用することができる。
【0062】
例えば、半導体チップの電極と基板に形成された配線又は端子とを熱圧着する場合、合金接続する場合、又はハンダ付けする場合にも適用することができる。熱圧着は、例えば半導体チップの電極として金バンプが形成され、基板に金端子が形成されるときに行われ、合金接続は、例えば半導体チップの電極として金バンプが形成され、基板に錫の端子が形成されているときに行われ、ハンダ付けは半導体チップの電極としてハンダバンプが形成され、基板の端子にハンダが付いているときに行われる。更には、電気的な接続を目的とする場合のみならず、接着剤又は異方性接着剤を加熱することにより硬化させる場合にも適用することができる。
【0063】
【発明の効果】
以上説明したように、本発明によれば、粗面上に第1基板を配置して第1基板の底面と粗面との接触面積を少なくし、更に粗面の上方に半導体チップ又は第2基板が配置された状態で半導体チップ又は第2基板を加熱及び加圧して第1基板に接続させているため、第1基板の底面から第1基板が載置される面への熱の放散量が少なく、短時間で半導体チップ又は第2基板を第1基板に固着することができるという効果がある。
また、熱の放散量が少ないことから、半導体チップ又は第2基板に与える温度を従来よりも低い温度にすることができるため、半導体チップの熱破壊等を低減することができるため、信頼性を低下させることはないという効果がある。
更に、半導体チップ又は第2基板を第1基板に接続させる際に、第1基板を加熱していないため、第1基板の反りが生ずることはないという効果がある。
また、本発明によれば、半導体チップ又は第2基板と第1基板とを固着させるために、加熱及び加圧が必要な異方性導電膜を用いているため、半導体チップ又は第2基板と第1基板とを単に物理的に固着させるのみならず、半導体チップ又は第2基板と第1基板との電気的な導通を得ることができるため、小型・堅牢の実装構造体を効率的に製造する上で極めて好適であるという効果がある。
また、本発明によれば、粗面の面荒さを0.1μm以上とすることで第1基板の底面と第1基板を載置する面との接触面積が小さくなって熱放散を低減することができるため、半導体チップ又は第2基板を第1基板に加える熱を低下させつつ短時間で固着することができるという効果がある。逆に、粗面の面荒さを5μm以下にすることで、加圧による第1基板の反りを防止することができるという効果がある。
また更に、本発明によれば、第1基板として、可撓性基板、又は、ガラス基板、セラミックス基板、若しくはシリコン基板を用いることができるため、応用範囲が極めて広く多種多用の実装構造体を製造することができるという効果がある。
また、本発明によれば、第1基板がガラス基板である場合に、ガラス基板の種類には限定されず、また、第1基板として可撓性基板を用いることができるため、ガラス基板に可撓性基板を固着させた表示装置等位の実装構造体を製造する上で極めて好適であるという効果がある。
また、本発明によれば、半導体チップ又は第2基板と第1基板とを、低い温度の下で短時間で固着させるために、第1基板を載置する面の少なくとも一部が粗面とされた案内板を用意するだけで良く、装置構成の大幅な変更を必要としない。その結果、コスト上昇を殆ど伴わずに本発明を実現することができる。このように、この発明の実現のためには従来装置の構成を殆ど用いることができるため従来装置を殆どそのまま転用することで、資源の有効利用を図ることができるという効果がある。
更に、本発明によれば、案内板に溝部を形成することにより、案内板と第1基板の裏面との接触面積を更に少なくすることができるため、更なる熱放散の低下を図ることができるため、製造効率を向上させる上で極めて好適であるという効果がある。
また更に、本発明によれば、粗面の面荒さを第1基板の裏面の面荒さよりも粗くしているため、第1基板の裏面の面荒さと粗面の面荒さが同程度であり、第1基板の裏面と粗面とがかみ合って逆に接触面積を増大させるといった事態を防止することができるという効果がある。
また、本発明によれば、第1基板に応じて案内板が交換可能に構成されているため、第1基板の裏面の面荒さ、材質(熱伝導率)、大きさ等に応じて、最適の案内板を用いることができ、その結果として製造効率の向上に資することができるという効果がある。
更に、本発明によれば、一般的な物理的研磨又は化学的なエッチングによって粗面を形成することができ、特殊な形成方法を必要としないため、製造装置のコストを上昇させることはないという効果がある。
【図面の簡単な説明】
【図1】 本発明の一実施形態による実装構造体の、製造装置の主要部の構成のみを模式的に示す斜視図である。
【図2】 図1中のA−A線の矢視断面図であって、(a)は案内板3が凹部4に嵌合されている状態を示す図であり、(b)は案内板3が凹部4から取り外された状態を示す図である。
【図3】 本発明の第1実施形態による実装構造体を示す分解斜視図である。
【図4】 異方性導電膜16により半導体チップ12が配線基板11上に搭載された状態における図3中のB−B線断面図である。
【図5】 本発明の一実施形態による実装構造体の製造方法の一例を示すフローチャートである。
【図6】 図5中の工程S1を終了して、配線基板11が載置台1上に載置された状態を示す断面図である。
【図7】 図5中の工程S2が終了して配線基板11上に異方性導電膜16が配置された状態を示す断面図である。
【図8】 図5中の工程S3が終了して、半導体チップ12と配線基板11とによって異方性導電膜16が挟持された状態を示す断面図である。
【図9】 図5中の工程S4が終了して、ヘッド2を用いて半導体チップ12を配線基板11に接続される様子を示す断面図である。
【図10】 本発明の第2実施形態による実装構造体を示す分解斜視図である。
【図11】 異方性導電膜27により実装基板28と液晶パネル21とが固着される様子を示す断面図である。
【図12】 本発明の第2実施形態による実装構造体の製造工程を説明するための断面図である。
【図13】 本発明の第2実施形態による実装構造体の外観を示す斜視図である。
【図14】 本発明の第3実施形態による実装構造体の外観を示す斜視図である。
【図15】 本発明の第3実施形態による実装構造体の製造工程を説明するための断面図である。
【図16】 本発明の第4実施形態による実装構造体の概略構成を示す斜視図である。
【図17】 本発明の他の実施形態による実装構造体の製造装置の要部を示す断面図である。
【図18】 本発明の一実施形態による電子機器としてのノート型コンピュータを示す外観図である。
【図19】 他の電子機器としての携帯電話機を示す斜視図である。
【符号の説明】
2……ヘッド
3……案内板
10,20,30,40……実装構造体
11……配線基板(第1基板)
12,35,41,51……半導体チップ
16,27,37……異方性導電膜
23a……基板(第1基板)
28……実装基板(第2基板)
31b……基板(第1基板)
42……回路基板(第1基板)
50……基板(第1基板)
55,56……溝部
Claims (8)
- 第1基板に対して少なくとも半導体チップ又は第2基板が実装された実装構造体を製造する実装構造体の製造装置において、
前記第1基板に応じて交換可能に構成されて、少なくとも一部が粗面とされた面を有し、前記第1基板を載置するための案内板と、
前記粗面の上方に配置され、前記案内板上に載置されるべき前記第1基板上に前記半導体チップ又は第2基板を接続するために加熱及び加圧するヘッドとを備えることを特徴とする実装構造体の製造装置。 - 前記案内板は、その上部に載置されるべき前記第1基板の裏面に接触しない溝部を有することを特徴とする請求項1記載の実装構造体の製造装置。
- 前記粗面は、その面荒さが載置されるべき前記第1基板の裏面の面荒さよりも粗いことを特徴とする請求項1又は請求項2記載の実装構造体の製造装置。
- 前記粗面は、物理的な研磨又は化学的なエッチングにより形成されていることを特徴とする請求項1から請求項3の何れか一項に記載の実装構造体の製造装置。
- 前記粗面の面荒さは、0.1μmから5μmの範囲であることを特徴とする請求項1から請求項4の何れか一項に記載の実装構造体の製造装置。
- 前記第1基板は、可撓性基板、又は、ガラス基板、セラミックス基板、若しくはシリコン基板であることを特徴とする請求項1から請求項5の何れか一項に記載の実装構造体の製造装置。
- 前記ガラス基板は、硼珪酸ガラス、石英ガラス、又はソーダガラスであることを特徴とする請求項6記載の実装構造体の製造装置。
- 前記第2基板は、可撓性基板であることを特徴とする請求項1から請求項7の何れか一項に記載の実装構造体の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050455A JP3791431B2 (ja) | 2002-02-26 | 2002-02-26 | 実装構造体の製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050455A JP3791431B2 (ja) | 2002-02-26 | 2002-02-26 | 実装構造体の製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249532A JP2003249532A (ja) | 2003-09-05 |
JP3791431B2 true JP3791431B2 (ja) | 2006-06-28 |
Family
ID=28662700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002050455A Expired - Fee Related JP3791431B2 (ja) | 2002-02-26 | 2002-02-26 | 実装構造体の製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3791431B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5029026B2 (ja) | 2007-01-18 | 2012-09-19 | 富士通株式会社 | 電子装置の製造方法 |
JP5102805B2 (ja) * | 2009-05-26 | 2012-12-19 | パナソニック株式会社 | 実装方法 |
WO2015105149A1 (ja) * | 2014-01-08 | 2015-07-16 | 東レ株式会社 | 半導体装置の実装方法および実装装置 |
CN111668138B (zh) * | 2020-06-16 | 2023-12-05 | 京东方科技集团股份有限公司 | 绑定装置 |
-
2002
- 2002-02-26 JP JP2002050455A patent/JP3791431B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003249532A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0794451B1 (en) | Liquid crystal device, method of manufacturing the same and electronic apparatus | |
JP2003332386A (ja) | 集積回路チップ、電子デバイス及びその製造方法並びに電子機器 | |
TW200535921A (en) | Electronic component, mounted structure, electro-optical device, and electronic device | |
US20230015414A1 (en) | Method of manufacturing display device and manufacturing device for display device | |
JP2003273476A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
TWI240132B (en) | Method of mounting parts and method of producing electro-optic device | |
JP3791431B2 (ja) | 実装構造体の製造装置 | |
CN113223411A (zh) | 显示面板和显示装置 | |
JP3543676B2 (ja) | マルチチップの実装構造及びその実装構造の製造方法、ならびに電気光学装置及び電子機器 | |
JP3823845B2 (ja) | 実装構造体 | |
JP2009069705A (ja) | 液晶表示装置の製造方法 | |
JP3729113B2 (ja) | 電子機器 | |
JP4055151B2 (ja) | 実装構造体の製造装置及び製造方法 | |
JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
JP2004186472A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
JP2005259924A (ja) | 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置 | |
JP3617495B2 (ja) | 半導体素子の接続構造、液晶表示装置及び電子機器 | |
JP2003140564A (ja) | 半導体素子、電気光学装置の製造方法、電気光学装置、及び電子機器 | |
JP2003258035A (ja) | 配線基板、電子デバイス及びその製造方法並びに電子機器 | |
JP2000068694A (ja) | 電子部品の実装方法、および圧着装置 | |
JPH1167832A (ja) | 半導体装置を有する電子装置および半導体装置の実装方法 | |
JP4013070B2 (ja) | 集積回路チップ、電子デバイス及びその製造方法並びに電子機器 | |
JP2005121757A (ja) | 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法 | |
CN113539882A (zh) | 绑定装置 | |
KR20220095325A (ko) | 본딩 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |