JP2003249532A - 実装構造体及びその製造方法及びその製造装置並びに電子機器 - Google Patents
実装構造体及びその製造方法及びその製造装置並びに電子機器Info
- Publication number
- JP2003249532A JP2003249532A JP2002050455A JP2002050455A JP2003249532A JP 2003249532 A JP2003249532 A JP 2003249532A JP 2002050455 A JP2002050455 A JP 2002050455A JP 2002050455 A JP2002050455 A JP 2002050455A JP 2003249532 A JP2003249532 A JP 2003249532A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting structure
- semiconductor chip
- manufacturing
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 信頼性の低下及び基板の反り等を引き起こさ
ずに短時間で半導体チップの基板への実装又は基板と基
板との実装を行うことができる実装構造体の製造方法及
びその製造装置を提供する。 【解決手段】 基板１３を載置する載置台１の上面の一
部に、上面が０．１μｍから５μｍの粗面とされた案内
板３を配置する。この案内板３の上に配線基板１１、異
方性導電膜１６、及び半導体チップ１２を順に配置し、
配線基板１１の底面と案内板３との接触面積を少なくし
た状態で、ヘッド２を用いて異方性導電膜１６を加熱・
加圧して半導体チップ１２を配線基板１１上に固着させ
る。
ずに短時間で半導体チップの基板への実装又は基板と基
板との実装を行うことができる実装構造体の製造方法及
びその製造装置を提供する。 【解決手段】 基板１３を載置する載置台１の上面の一
部に、上面が０．１μｍから５μｍの粗面とされた案内
板３を配置する。この案内板３の上に配線基板１１、異
方性導電膜１６、及び半導体チップ１２を順に配置し、
配線基板１１の底面と案内板３との接触面積を少なくし
た状態で、ヘッド２を用いて異方性導電膜１６を加熱・
加圧して半導体チップ１２を配線基板１１上に固着させ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップ又は
液晶表示装置若しくは有機ＥＬ（Electroluminescenc
e）表示装置等を実装した実装構造体及びその製造方法
及びその製造装置並びに当該実装構造体を備える電子機
器に関する。
液晶表示装置若しくは有機ＥＬ（Electroluminescenc
e）表示装置等を実装した実装構造体及びその製造方法
及びその製造装置並びに当該実装構造体を備える電子機
器に関する。
【０００２】
【従来の技術】現在、主として携帯電話機、ノート型パ
ーソナルコンピュータ、ＰＤＡ（Personal data assist
ance）等の電子機器は、小型・軽量化のため、内部に設
けられる半導体チップ等の各種の電子部品の小型化が図
られており、更にその電子部品を実装するスペースも極
めて制限されている。このため、例えば半導体チップに
おいては、そのパッケージング方法が工夫され、現在で
はＣＳＰ（Chip Scale Package）といわれる超小型のパ
ッケージングが案出されている。
ーソナルコンピュータ、ＰＤＡ（Personal data assist
ance）等の電子機器は、小型・軽量化のため、内部に設
けられる半導体チップ等の各種の電子部品の小型化が図
られており、更にその電子部品を実装するスペースも極
めて制限されている。このため、例えば半導体チップに
おいては、そのパッケージング方法が工夫され、現在で
はＣＳＰ（Chip Scale Package）といわれる超小型のパ
ッケージングが案出されている。
【０００３】かかる小型の半導体チップは、例えば所謂
ＴＡＢ（Tape Automated Bonding）技術を用いてフィル
ム等の可撓性基板上に実装される。あるいは、ガラスエ
ポキシ基板、フェノール樹脂基板、又は半導体基板等の
基板上に実装される。あるいは、ＣＯＧ（Chip On Glas
s）技術を用いてガラス基板上に実装される。これらの
基板上に半導体チップを実装する場合、例えばバンプと
して半導体チップに形成された電極と、基板上に形成さ
れた配線又は端子とを、電気的に接続する必要がある。
これらの接続方法として、近年では、異方性導電膜（Ａ
ＣＦ：Anisotropic Conductive Film）を用いて半導体
チップを実装する方法が案出されている。
ＴＡＢ（Tape Automated Bonding）技術を用いてフィル
ム等の可撓性基板上に実装される。あるいは、ガラスエ
ポキシ基板、フェノール樹脂基板、又は半導体基板等の
基板上に実装される。あるいは、ＣＯＧ（Chip On Glas
s）技術を用いてガラス基板上に実装される。これらの
基板上に半導体チップを実装する場合、例えばバンプと
して半導体チップに形成された電極と、基板上に形成さ
れた配線又は端子とを、電気的に接続する必要がある。
これらの接続方法として、近年では、異方性導電膜（Ａ
ＣＦ：Anisotropic Conductive Film）を用いて半導体
チップを実装する方法が案出されている。
【０００４】この異方性導電膜は、例えば熱可塑性又は
熱硬化性の接着用樹脂の中に多数の導電粒子を分散させ
ることによって形成されるものである。この異方性導電
膜を用いて基板上に半導体チップを実装するには、案内
板上に基板を載置し、次に基板と半導体チップとの間に
異方性導電膜を配置する。次に基板の配線又は端子と、
半導体チップの電極との相対的な位置合わせを行う。次
に加圧・加熱ツールを半導体チップ裏面に当接して半導
体チップを加熱・加圧することにより、半導体チップ
と、基板とを、異方性導電膜の接着剤により接続させ
る。このとき、半導体チップの電極と、基板に形成され
た配線又は端子と、の間に挟持された異方性導電膜中の
導電粒子によって、半導体チップの電極と、基板に形成
された配線又は端子とが、電気的に接続される。
熱硬化性の接着用樹脂の中に多数の導電粒子を分散させ
ることによって形成されるものである。この異方性導電
膜を用いて基板上に半導体チップを実装するには、案内
板上に基板を載置し、次に基板と半導体チップとの間に
異方性導電膜を配置する。次に基板の配線又は端子と、
半導体チップの電極との相対的な位置合わせを行う。次
に加圧・加熱ツールを半導体チップ裏面に当接して半導
体チップを加熱・加圧することにより、半導体チップ
と、基板とを、異方性導電膜の接着剤により接続させ
る。このとき、半導体チップの電極と、基板に形成され
た配線又は端子と、の間に挟持された異方性導電膜中の
導電粒子によって、半導体チップの電極と、基板に形成
された配線又は端子とが、電気的に接続される。
【０００５】尚、以上の説明においては、フィルム等の
可撓性基板、ガラスエポキシ基板、フェノール樹脂基
板、あるいは半導体基板等の基板、又はガラス基板上に
異方性導電膜を用いて半導体チップを搭載する場合を例
に挙げて説明した。また、他の例としては、例えば可撓
性基板の一種であるフイルム基板の配線と、液晶パネル
の配線端子との接続や、あるいは、可撓性基板の配線
と、セラミックス基板の配線端子との接続等に、異方性
導電膜による接続は用いられている。
可撓性基板、ガラスエポキシ基板、フェノール樹脂基
板、あるいは半導体基板等の基板、又はガラス基板上に
異方性導電膜を用いて半導体チップを搭載する場合を例
に挙げて説明した。また、他の例としては、例えば可撓
性基板の一種であるフイルム基板の配線と、液晶パネル
の配線端子との接続や、あるいは、可撓性基板の配線
と、セラミックス基板の配線端子との接続等に、異方性
導電膜による接続は用いられている。
【０００６】
【発明が解決しようとする課題】ところで、上述したよ
うに異方性導電膜を用いて半導体チップを基板上に実装
する場合、又は、可撓性基板と基板とを接続するに場合
には、加熱・加圧ツールを用いて半導体チップあるいは
可撓性基板を介して異方性導電膜を加熱・加圧する必要
がある。このとき、異方性導電膜に含まれる接着用樹脂
を硬化させるために、接着用樹脂の硬化に必要となる熱
量以上の熱量を異方性導電膜に加える必要がある。
うに異方性導電膜を用いて半導体チップを基板上に実装
する場合、又は、可撓性基板と基板とを接続するに場合
には、加熱・加圧ツールを用いて半導体チップあるいは
可撓性基板を介して異方性導電膜を加熱・加圧する必要
がある。このとき、異方性導電膜に含まれる接着用樹脂
を硬化させるために、接着用樹脂の硬化に必要となる熱
量以上の熱量を異方性導電膜に加える必要がある。
【０００７】しかしがなら、従来は表面が平坦な案内板
上に基板を載置した状態で、加圧・加熱ツールにより加
圧・加熱しており、案内板上に載置した基板と案内板と
の接触面積が大きい。このため、加熱・加圧ツールから
半導体チップを介して異方性導電膜に供給される熱の
内、基板を介して案内板へ放散される熱量が大きく、異
方性導電膜の接着用樹脂が硬化しない、あるいは異方性
導電膜の接着用樹脂の硬化時間が長くなるという問題が
あった。
上に基板を載置した状態で、加圧・加熱ツールにより加
圧・加熱しており、案内板上に載置した基板と案内板と
の接触面積が大きい。このため、加熱・加圧ツールから
半導体チップを介して異方性導電膜に供給される熱の
内、基板を介して案内板へ放散される熱量が大きく、異
方性導電膜の接着用樹脂が硬化しない、あるいは異方性
導電膜の接着用樹脂の硬化時間が長くなるという問題が
あった。
【０００８】異方性導電膜の接着用樹脂を硬化させる手
段としては、加熱・加圧ツールの加熱温度を高く設定
し、異方性導電膜の接着用樹脂を硬化させることも可能
ではあるが、加熱温度の高い加熱・加圧ツールで、半導
体チップを加熱する状態が長時間に亘ると、半導体チッ
プの熱破壊を引き起こす虞が考えられる。また、可撓性
基板の一種であるフイルム基板の配線と、基板の配線端
子との接続においては、加熱・加圧ツールの加熱温度を
高く設定し、異方性導電膜の接着用樹脂を硬化させるこ
とで、フイルム基板の熱劣化を引き起こす虞が考えられ
る。また、半導体チップや可撓性基板の実装に要する時
間が長くなると、製造効率は低下する。このため、信頼
性を向上させる観点及び製造効率の向上の観点からは半
導体チップや可撓性基板の実装に要する接続時間は極力
短いことが望ましい。さらに半導体チップや可撓性基板
の接続に要する接続温度を抑制することが望ましい。
段としては、加熱・加圧ツールの加熱温度を高く設定
し、異方性導電膜の接着用樹脂を硬化させることも可能
ではあるが、加熱温度の高い加熱・加圧ツールで、半導
体チップを加熱する状態が長時間に亘ると、半導体チッ
プの熱破壊を引き起こす虞が考えられる。また、可撓性
基板の一種であるフイルム基板の配線と、基板の配線端
子との接続においては、加熱・加圧ツールの加熱温度を
高く設定し、異方性導電膜の接着用樹脂を硬化させるこ
とで、フイルム基板の熱劣化を引き起こす虞が考えられ
る。また、半導体チップや可撓性基板の実装に要する時
間が長くなると、製造効率は低下する。このため、信頼
性を向上させる観点及び製造効率の向上の観点からは半
導体チップや可撓性基板の実装に要する接続時間は極力
短いことが望ましい。さらに半導体チップや可撓性基板
の接続に要する接続温度を抑制することが望ましい。
【０００９】このためには上述の案内板からの熱放散を
抑制する必要がある。案内板からの熱放散を抑制する方
法としては、案内板に加熱機構を設けて案内板を予備加
熱することにより、案内板上に載置した基板を加熱し
て、案内板と基板との温度差（ひいては、異方性導電膜
と基板との温度差）を小さくする方法が考えられる。し
かしながら、この方法では基板の温度が上昇して、基板
の反りや変形等が発生することで、接続条件範囲が狭ま
るという問題がある。
抑制する必要がある。案内板からの熱放散を抑制する方
法としては、案内板に加熱機構を設けて案内板を予備加
熱することにより、案内板上に載置した基板を加熱し
て、案内板と基板との温度差（ひいては、異方性導電膜
と基板との温度差）を小さくする方法が考えられる。し
かしながら、この方法では基板の温度が上昇して、基板
の反りや変形等が発生することで、接続条件範囲が狭ま
るという問題がある。
【００１０】この問題は異方性導電膜を用いて半導体チ
ップを基板上に実装する場合のみならず、半導体チップ
の電極と基板に形成された配線又は端子とを熱圧着する
場合、合金接続する場合、又はハンダ付けする場合にも
生ずる接続温度不足にかかわる問題である。熱圧着は、
例えば半導体チップの電極として金バンプが形成され、
基板に金端子が形成されるときに行われ、合金接続は、
例えば半導体チップの電極として金バンプが形成され、
基板に錫の端子が形成されているときに行われ、ハンダ
付けは例えば半導体チップの電極としてハンダバンプが
形成され、基板の端子にハンダが付いているときに行わ
れる。
ップを基板上に実装する場合のみならず、半導体チップ
の電極と基板に形成された配線又は端子とを熱圧着する
場合、合金接続する場合、又はハンダ付けする場合にも
生ずる接続温度不足にかかわる問題である。熱圧着は、
例えば半導体チップの電極として金バンプが形成され、
基板に金端子が形成されるときに行われ、合金接続は、
例えば半導体チップの電極として金バンプが形成され、
基板に錫の端子が形成されているときに行われ、ハンダ
付けは例えば半導体チップの電極としてハンダバンプが
形成され、基板の端子にハンダが付いているときに行わ
れる。
【００１１】本発明は上記事情に鑑みてなされたもので
あり、信頼性の低下及び基板の反り等を引き起こさず
に、接続温度の上昇を抑制して、さらに短時間で、半導
体チップの基板への実装、又は可撓性基板と基板との実
装を行うことができる実装構造体の製造方法及びその製
造装置を提供し、更には当該方法及び装置を用いて製造
される実装構造体並びに当該実装構造体を備える電子機
器を提供することを目的とする。
あり、信頼性の低下及び基板の反り等を引き起こさず
に、接続温度の上昇を抑制して、さらに短時間で、半導
体チップの基板への実装、又は可撓性基板と基板との実
装を行うことができる実装構造体の製造方法及びその製
造装置を提供し、更には当該方法及び装置を用いて製造
される実装構造体並びに当該実装構造体を備える電子機
器を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の実装構造体の製
造方法は、第１基板に対して少なくとも半導体チップ又
は第２基板が実装された実装構造体を製造する実装構造
体の製造方法において、少なくとも一部が粗面とされた
面上に、前記半導体チップ又は第２基板の実装位置が当
該粗面上に位置するように前記第１基板を載置する第１
工程と、前記実装位置に前記半導体チップ又は第２基板
を配置する第２工程と、前記半導体チップ又は第２基板
を加熱及び加圧して前記第１基板と前記半導体チップ又
は前記第２基板とを接続させる第３工程とを含むことを
特徴としている。この発明によれば、粗面上に第１基板
を配置して第１基板の底面と粗面との接触面積を少なく
し、更に粗面の上方に半導体チップ又は第２基板が配置
された状態で半導体チップ又は第２基板を加熱及び加圧
して第１基板に接続させているため、第１基板の底面か
ら第１基板が載置される面への熱の放散量が少なく、短
時間で半導体チップ又は第２基板を第１基板に接続する
ことができる。また、載置面への熱の放散量が少ないこ
とから、半導体チップ又は第２基板に与える加熱温度を
従来よりも低温にすることが可能となり、過度の温度上
昇によって引き起こされる半導体チップの熱破壊などを
抑制することが可能となる。更に、半導体チップ又は第
２基板を第１基板に接続させる際に、載置面を加熱して
いないため、第１基板の変形を抑制することができる。
また、本発明の実装構造体の製造方法は、前記第１工程
と前記第２工程との間に設けられ、前記第１基板上にお
ける前記実装位置に異方性導電膜を配置する第４工程を
更に有することを特徴としている。この発明によれば、
半導体チップ又は第２基板と第１基板とを固着させるた
めに、加熱及び加圧が必要な異方性導電膜を用いること
で、接続端子ピッチの狭い半導体チップ又は第２基板で
あっても隣接する接続端子間の短絡の虞のない電気的な
接続が可能となり、小型・堅牢の実装構造体を効率的に
製造する上で極めて好適である。また、本発明の実装構
造体の製造方法は、前記粗面の面荒さが、０．１μｍか
ら５μｍの範囲であることを特徴としている。この発明
によれば、粗面の面荒さを０．１μｍ以上とすることで
第１基板の底面と第１基板を載置する面との接触面積が
小さくなって熱放散を低減することができるため、半導
体チップ又は第２基板を第１基板に加える熱を低下させ
つつ短時間で接続することができる。逆に、粗面の面荒
さを５μｍ以下にすることで、加圧による第１基板の変
形を抑制することができる。また、本発明の実装構造体
の製造方法は、前記第１基板が、可撓性基板、又は、ガ
ラス基板、セラミックス基板、若しくはシリコン基板で
あることを特徴としている。この発明によれば、第１基
板として、可撓性基板、又は、ガラス基板、セラミック
ス基板、若しくはシリコン基板を用いることができるた
め、応用範囲が極めて広く多種多用の実装構造体を製造
することができる。また、本発明の実装構造体の製造方
法は、前記ガラス基板が、硼珪酸ガラス、石英ガラス、
又はソーダガラスであることを特徴とし、前記第２基板
が、可撓性基板であることを特徴としている。これらの
発明によれば、第１基板がガラス基板である場合に、ガ
ラス基板の種類には限定されず、また、第１基板として
可撓性基板を用いることができるため、ガラス基板に可
撓性基板を固着させた表示装置等位の実装構造体を製造
する上で極めて好適である。上記課題を解決するため、
本発明の実装構造体の製造装置は、第１基板に対して少
なくとも半導体チップ又は第２基板が実装された実装構
造体を製造する実装構造体の製造装置において、少なく
とも一部が粗面とされた面を有し、前記第１基板を載置
する案内板と、前記粗面の上方であって、前記案内板上
に載置された前記第１基板上に配置される前記半導体チ
ップ又は第２基板を加熱及び加圧するヘッドとを備える
ことを特徴とする。この発明によれば、半導体チップ又
は第２基板と第１基板とを、従来と比較して、加熱設定
温度を低温として、更に短時間で固着させるために、第
１基板を載置する面の少なくとも一部が粗面とされた案
内板を用意するだけで良く、装置構成の大幅な変更を必
要としない。その結果、コスト上昇を殆ど伴わずに本発
明を実現することができる。このように、この発明の実
現のためには従来装置の構成を大規模な変更を必要とせ
ずに用いることが可能であり、資源の有効利用を図るこ
とができる。また、本発明の実装構造体の製造装置は、
前記案内板が、その上部に載置される前記第１基板の裏
面に接触しない溝部を有することを特徴としている。こ
の発明によれば、案内板に溝部を形成することにより、
案内板と第１基板の裏面との接触面積を更に少なくする
ことができるため、更なる熱放散の低下を図ることがで
きるため、製造効率を向上させる上で極めて好適であ
る。また、本発明の実装構造体の製造装置は、前記粗面
が、その面荒さが載置する前記第１基板の裏面の面荒さ
よりも粗いことを特徴としている。この発明によれば、
粗面の面荒さを第１基板の裏面の面荒さよりも粗くして
いるため、第１基板の裏面の面荒さと粗面の面荒さが同
程度であり、第１基板の裏面と粗面とがかみ合って逆に
接触面積を増大させるといった事態を防止することがで
きる。また、本発明の実装構造体の製造装置は、前記案
内板が、載置する前記第１基板に応じて交換可能に構成
されていることを特徴としている。この発明によれば、
第１基板に応じて案内板が交換可能に構成されているた
め、第１基板の裏面の面荒さ、材質（熱伝導率）、大き
さ等に応じて、最適の案内板を用いることができ、その
結果として製造効率の向上に資することができる。ま
た、本発明の実装構造体の製造装置は、前記粗面が、物
理的な研磨又は化学的なエッチングにより形成されてい
ることを特徴としている。この発明によれば、一般的な
物理的研磨又は化学的なエッチングによって粗面を形成
することができ、特殊な形成方法を必要としないため、
製造装置のコストを上昇させることはない。また、本発
明の実装構造体の製造装置は、前記粗面の面荒さが、
０．１μｍから５μｍの範囲であることを特徴としてい
る。この発明によれば、粗面の面荒さは０．１μｍから
５μｍであるため、粗面を一般的な物理的研磨又は化学
的なエッチングを用いて短時間に形成することができ
る。によって形成することができる。また、本発明の実
装構造体の製造装置は、前記第１基板が、可撓性基板、
又は、ガラス基板、セラミックス基板、若しくはシリコ
ン基板であることを特徴としている。この発明によれ
ば、第１基板として、可撓性基板、又は、ガラス基板、
セラミックス基板、若しくはシリコン基板を用いること
ができるため、応用範囲が極めて広く多種多用の実装構
造体を製造することができる。また、本発明の製造装置
は、前記ガラス基板が、硼珪酸ガラス、石英ガラス、又
はソーダガラスであることを特徴としており、前記第２
基板が、可撓性基板であることを特徴としている。これ
らの発明によれば、第１基板がガラス基板である場合
に、ガラス基板の種類には限定されず、また、第１基板
として可撓性基板を用いることができるため、ガラス基
板に可撓性基板を接続させた表示装置等の実装構造体を
製造する上で極めて好適である。本発明の実装構造体
は、上記の何れかに記載の実装構造体の製造方法又は上
記の何れかに記載の実装構造体の製造装置を用いて製造
されたことを特徴としている。本発明の電子機器は、上
記の実装構造体を備えることを特徴としている。
造方法は、第１基板に対して少なくとも半導体チップ又
は第２基板が実装された実装構造体を製造する実装構造
体の製造方法において、少なくとも一部が粗面とされた
面上に、前記半導体チップ又は第２基板の実装位置が当
該粗面上に位置するように前記第１基板を載置する第１
工程と、前記実装位置に前記半導体チップ又は第２基板
を配置する第２工程と、前記半導体チップ又は第２基板
を加熱及び加圧して前記第１基板と前記半導体チップ又
は前記第２基板とを接続させる第３工程とを含むことを
特徴としている。この発明によれば、粗面上に第１基板
を配置して第１基板の底面と粗面との接触面積を少なく
し、更に粗面の上方に半導体チップ又は第２基板が配置
された状態で半導体チップ又は第２基板を加熱及び加圧
して第１基板に接続させているため、第１基板の底面か
ら第１基板が載置される面への熱の放散量が少なく、短
時間で半導体チップ又は第２基板を第１基板に接続する
ことができる。また、載置面への熱の放散量が少ないこ
とから、半導体チップ又は第２基板に与える加熱温度を
従来よりも低温にすることが可能となり、過度の温度上
昇によって引き起こされる半導体チップの熱破壊などを
抑制することが可能となる。更に、半導体チップ又は第
２基板を第１基板に接続させる際に、載置面を加熱して
いないため、第１基板の変形を抑制することができる。
また、本発明の実装構造体の製造方法は、前記第１工程
と前記第２工程との間に設けられ、前記第１基板上にお
ける前記実装位置に異方性導電膜を配置する第４工程を
更に有することを特徴としている。この発明によれば、
半導体チップ又は第２基板と第１基板とを固着させるた
めに、加熱及び加圧が必要な異方性導電膜を用いること
で、接続端子ピッチの狭い半導体チップ又は第２基板で
あっても隣接する接続端子間の短絡の虞のない電気的な
接続が可能となり、小型・堅牢の実装構造体を効率的に
製造する上で極めて好適である。また、本発明の実装構
造体の製造方法は、前記粗面の面荒さが、０．１μｍか
ら５μｍの範囲であることを特徴としている。この発明
によれば、粗面の面荒さを０．１μｍ以上とすることで
第１基板の底面と第１基板を載置する面との接触面積が
小さくなって熱放散を低減することができるため、半導
体チップ又は第２基板を第１基板に加える熱を低下させ
つつ短時間で接続することができる。逆に、粗面の面荒
さを５μｍ以下にすることで、加圧による第１基板の変
形を抑制することができる。また、本発明の実装構造体
の製造方法は、前記第１基板が、可撓性基板、又は、ガ
ラス基板、セラミックス基板、若しくはシリコン基板で
あることを特徴としている。この発明によれば、第１基
板として、可撓性基板、又は、ガラス基板、セラミック
ス基板、若しくはシリコン基板を用いることができるた
め、応用範囲が極めて広く多種多用の実装構造体を製造
することができる。また、本発明の実装構造体の製造方
法は、前記ガラス基板が、硼珪酸ガラス、石英ガラス、
又はソーダガラスであることを特徴とし、前記第２基板
が、可撓性基板であることを特徴としている。これらの
発明によれば、第１基板がガラス基板である場合に、ガ
ラス基板の種類には限定されず、また、第１基板として
可撓性基板を用いることができるため、ガラス基板に可
撓性基板を固着させた表示装置等位の実装構造体を製造
する上で極めて好適である。上記課題を解決するため、
本発明の実装構造体の製造装置は、第１基板に対して少
なくとも半導体チップ又は第２基板が実装された実装構
造体を製造する実装構造体の製造装置において、少なく
とも一部が粗面とされた面を有し、前記第１基板を載置
する案内板と、前記粗面の上方であって、前記案内板上
に載置された前記第１基板上に配置される前記半導体チ
ップ又は第２基板を加熱及び加圧するヘッドとを備える
ことを特徴とする。この発明によれば、半導体チップ又
は第２基板と第１基板とを、従来と比較して、加熱設定
温度を低温として、更に短時間で固着させるために、第
１基板を載置する面の少なくとも一部が粗面とされた案
内板を用意するだけで良く、装置構成の大幅な変更を必
要としない。その結果、コスト上昇を殆ど伴わずに本発
明を実現することができる。このように、この発明の実
現のためには従来装置の構成を大規模な変更を必要とせ
ずに用いることが可能であり、資源の有効利用を図るこ
とができる。また、本発明の実装構造体の製造装置は、
前記案内板が、その上部に載置される前記第１基板の裏
面に接触しない溝部を有することを特徴としている。こ
の発明によれば、案内板に溝部を形成することにより、
案内板と第１基板の裏面との接触面積を更に少なくする
ことができるため、更なる熱放散の低下を図ることがで
きるため、製造効率を向上させる上で極めて好適であ
る。また、本発明の実装構造体の製造装置は、前記粗面
が、その面荒さが載置する前記第１基板の裏面の面荒さ
よりも粗いことを特徴としている。この発明によれば、
粗面の面荒さを第１基板の裏面の面荒さよりも粗くして
いるため、第１基板の裏面の面荒さと粗面の面荒さが同
程度であり、第１基板の裏面と粗面とがかみ合って逆に
接触面積を増大させるといった事態を防止することがで
きる。また、本発明の実装構造体の製造装置は、前記案
内板が、載置する前記第１基板に応じて交換可能に構成
されていることを特徴としている。この発明によれば、
第１基板に応じて案内板が交換可能に構成されているた
め、第１基板の裏面の面荒さ、材質（熱伝導率）、大き
さ等に応じて、最適の案内板を用いることができ、その
結果として製造効率の向上に資することができる。ま
た、本発明の実装構造体の製造装置は、前記粗面が、物
理的な研磨又は化学的なエッチングにより形成されてい
ることを特徴としている。この発明によれば、一般的な
物理的研磨又は化学的なエッチングによって粗面を形成
することができ、特殊な形成方法を必要としないため、
製造装置のコストを上昇させることはない。また、本発
明の実装構造体の製造装置は、前記粗面の面荒さが、
０．１μｍから５μｍの範囲であることを特徴としてい
る。この発明によれば、粗面の面荒さは０．１μｍから
５μｍであるため、粗面を一般的な物理的研磨又は化学
的なエッチングを用いて短時間に形成することができ
る。によって形成することができる。また、本発明の実
装構造体の製造装置は、前記第１基板が、可撓性基板、
又は、ガラス基板、セラミックス基板、若しくはシリコ
ン基板であることを特徴としている。この発明によれ
ば、第１基板として、可撓性基板、又は、ガラス基板、
セラミックス基板、若しくはシリコン基板を用いること
ができるため、応用範囲が極めて広く多種多用の実装構
造体を製造することができる。また、本発明の製造装置
は、前記ガラス基板が、硼珪酸ガラス、石英ガラス、又
はソーダガラスであることを特徴としており、前記第２
基板が、可撓性基板であることを特徴としている。これ
らの発明によれば、第１基板がガラス基板である場合
に、ガラス基板の種類には限定されず、また、第１基板
として可撓性基板を用いることができるため、ガラス基
板に可撓性基板を接続させた表示装置等の実装構造体を
製造する上で極めて好適である。本発明の実装構造体
は、上記の何れかに記載の実装構造体の製造方法又は上
記の何れかに記載の実装構造体の製造装置を用いて製造
されたことを特徴としている。本発明の電子機器は、上
記の実装構造体を備えることを特徴としている。
【００１３】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態による実装構造体及びその製造方法及びその製造
装置並びに電子機器について詳細に説明する。 〔実装構造体の製造装置〕図１は、本発明の一実施形態
による実装構造体の製造装置の、主要部の構成のみを模
式的に示す斜視図である。図１に示したように、本実施
形態の実装構造体の製造装置は、製造すべき実装構造体
を載置する載置台１と、載置台１の上面１ａに直交する
方向、つまり鉛直上下方向に移動可能に構成され、載置
台１の上面１ａに載置された実装構造体を加熱及び加圧
するヘッド２とを備える。
施形態による実装構造体及びその製造方法及びその製造
装置並びに電子機器について詳細に説明する。 〔実装構造体の製造装置〕図１は、本発明の一実施形態
による実装構造体の製造装置の、主要部の構成のみを模
式的に示す斜視図である。図１に示したように、本実施
形態の実装構造体の製造装置は、製造すべき実装構造体
を載置する載置台１と、載置台１の上面１ａに直交する
方向、つまり鉛直上下方向に移動可能に構成され、載置
台１の上面１ａに載置された実装構造体を加熱及び加圧
するヘッド２とを備える。
【００１４】載置台１は、上面１ａが略平面に形成され
ており、その一部が粗面とされている。この粗面は、載
置台１の上面１ａの一部を粗くすることにより形成され
ていても良い。しかしながら、本実施形態では製造すべ
き実装構造体の形状又はその材質に応じて粗度を変更可
能とするために、図２に示すように載置台１の上面１ａ
の一部に凹部４が形成されており、この凹部４に一面が
粗面である案内板３を嵌合する構成であることが好まし
い。図２は、図１中のＡ−Ａ線の矢視断面図であって、
（ａ）は案内板３が凹部４に嵌合されている状態を示す
図であり、（ｂ）は案内板３が凹部４から取り外された
状態を示す図である。
ており、その一部が粗面とされている。この粗面は、載
置台１の上面１ａの一部を粗くすることにより形成され
ていても良い。しかしながら、本実施形態では製造すべ
き実装構造体の形状又はその材質に応じて粗度を変更可
能とするために、図２に示すように載置台１の上面１ａ
の一部に凹部４が形成されており、この凹部４に一面が
粗面である案内板３を嵌合する構成であることが好まし
い。図２は、図１中のＡ−Ａ線の矢視断面図であって、
（ａ）は案内板３が凹部４に嵌合されている状態を示す
図であり、（ｂ）は案内板３が凹部４から取り外された
状態を示す図である。
【００１５】ここで、載置台１の上面１ａの一部を粗面
とするのは、実装構造体を製造する際に、実装構造体の
一部をなし、載置台１上に載置される基板の底面と載置
台１の上面１ａとの接触面積を少なくしてヘッド２から
の熱が案内板３を介して放散されることを極力防止する
ことにより、実装構造体を製造する際に必要な熱量を効
率的に確保するためである。
とするのは、実装構造体を製造する際に、実装構造体の
一部をなし、載置台１上に載置される基板の底面と載置
台１の上面１ａとの接触面積を少なくしてヘッド２から
の熱が案内板３を介して放散されることを極力防止する
ことにより、実装構造体を製造する際に必要な熱量を効
率的に確保するためである。
【００１６】載置台１の上面１ａの一部に形成される粗
面又は案内板３の一面に形成される粗面の粗度は、載置
される基板の底面の粗度よりも粗く、例えば０．１〜５
μｍの範囲であることが好ましく、更には０．５〜２．
５μｍの範囲の粗度であることが好ましい。その理由
は、粗度が低すぎる（つまり、平坦な面に近い面であ
る）と、載置される基板の底面との接触面積が大となっ
て熱放散が大きくなり、逆に粗度が高すぎる（つまり、
凹凸が大である）とヘッド２により加圧する際に、載置
する基板の撓みを引き起こし、反りが生ずる虞があるか
らである。載置台１の上面１ａの、一部の粗面又は案内
板３の一面の粗面は、例えば化学的なエッチング、砥石
を用いた物理的な研磨、砥粒を用いたラッピング、又は
砥粒を吹き付けるサンドブラストを施すことにより形成
される。
面又は案内板３の一面に形成される粗面の粗度は、載置
される基板の底面の粗度よりも粗く、例えば０．１〜５
μｍの範囲であることが好ましく、更には０．５〜２．
５μｍの範囲の粗度であることが好ましい。その理由
は、粗度が低すぎる（つまり、平坦な面に近い面であ
る）と、載置される基板の底面との接触面積が大となっ
て熱放散が大きくなり、逆に粗度が高すぎる（つまり、
凹凸が大である）とヘッド２により加圧する際に、載置
する基板の撓みを引き起こし、反りが生ずる虞があるか
らである。載置台１の上面１ａの、一部の粗面又は案内
板３の一面の粗面は、例えば化学的なエッチング、砥石
を用いた物理的な研磨、砥粒を用いたラッピング、又は
砥粒を吹き付けるサンドブラストを施すことにより形成
される。
【００１７】また、載置台１の上面１ａには、載置され
る基板を吸着して保持するために、図示せぬ真空ポンプ
に接続されている吸着口５が形成されている。図１で
は、吸着口５が凹部４以外の４箇所に形成されている場
合を例に挙げて示しているが、吸着口５の数及び位置は
任意である。また、この吸着口５は凹部４内に形成され
ていても良い。かかる構成の場合には、吸着口５に当接
する位置に孔が形成されている案内板３を用いる必要が
ある。尚、案内板４は、金属又はセラミックス又はガラ
ス等、任意の材質を用いることができる。但し、実装構
造体を製造するときには、ヘッド２で加圧されるため、
案内板４は加圧圧力以上の圧力に耐え得る硬度を有し、
接続温度以上の耐熱性を有する材質であることが必要で
ある。更にこれらの条件を満たした上に、熱伝導率の低
い材質であれば更に好適である。
る基板を吸着して保持するために、図示せぬ真空ポンプ
に接続されている吸着口５が形成されている。図１で
は、吸着口５が凹部４以外の４箇所に形成されている場
合を例に挙げて示しているが、吸着口５の数及び位置は
任意である。また、この吸着口５は凹部４内に形成され
ていても良い。かかる構成の場合には、吸着口５に当接
する位置に孔が形成されている案内板３を用いる必要が
ある。尚、案内板４は、金属又はセラミックス又はガラ
ス等、任意の材質を用いることができる。但し、実装構
造体を製造するときには、ヘッド２で加圧されるため、
案内板４は加圧圧力以上の圧力に耐え得る硬度を有し、
接続温度以上の耐熱性を有する材質であることが必要で
ある。更にこれらの条件を満たした上に、熱伝導率の低
い材質であれば更に好適である。
【００１８】ヘッド２は、その内部にヒータ等の加熱機
構が設けられており、８０℃〜５００℃程度の温度範囲
で任意の温度に設定することが可能に構成されている。
ヘッド２の底面、つまり製造すべき実装構造体に当接す
る面が平面に形成されている。尚、製造すべき実装構造
体の形状に合わせて当接面の形状を可変とするために、
ヘッド２の底面に治具を取り付けられる構成であること
が好ましい。かかる構成とすることで、当接面を正方形
形状、細長い矩形形状、その他の任意の形状に設定する
ことが可能となる。
構が設けられており、８０℃〜５００℃程度の温度範囲
で任意の温度に設定することが可能に構成されている。
ヘッド２の底面、つまり製造すべき実装構造体に当接す
る面が平面に形成されている。尚、製造すべき実装構造
体の形状に合わせて当接面の形状を可変とするために、
ヘッド２の底面に治具を取り付けられる構成であること
が好ましい。かかる構成とすることで、当接面を正方形
形状、細長い矩形形状、その他の任意の形状に設定する
ことが可能となる。
【００１９】〔第１実施形態による実装構造体〕図３
は、本発明の第１実施形態による実装構造体を示す分解
斜視図である。図３に示すように、本発明の第１実施形
態による実装構造体１０は、配線基板１１と、配線基板
１１上の所定の位置に実装される半導体チップ１２とか
ら概略構成される。尚、図示は省略しているが、半導体
チップ１２が実装される部位以外の部位の所定位置に抵
抗、コンデンサ、その他のチップ部品を実装した構成で
あっても良い。尚、配線基板１１は、本発明にいう第１
基板に相当する。
は、本発明の第１実施形態による実装構造体を示す分解
斜視図である。図３に示すように、本発明の第１実施形
態による実装構造体１０は、配線基板１１と、配線基板
１１上の所定の位置に実装される半導体チップ１２とか
ら概略構成される。尚、図示は省略しているが、半導体
チップ１２が実装される部位以外の部位の所定位置に抵
抗、コンデンサ、その他のチップ部品を実装した構成で
あっても良い。尚、配線基板１１は、本発明にいう第１
基板に相当する。
【００２０】配線基板１１は、例えばポリイミド等の可
撓性を有するベース基板１３の上に形成されたＣｕ等の
金属膜をパターニングして配線パターン１４を形成する
ことによって製造される。尚、実際の配線パターン１４
は、極めて狭い間隔をもって多数本がベース基板１３上
に形成されているが、図１においては、構造の理解を容
易にするために、それらの間隔を拡大して模式的に示す
とともに、構造を簡略化して図示してある。
撓性を有するベース基板１３の上に形成されたＣｕ等の
金属膜をパターニングして配線パターン１４を形成する
ことによって製造される。尚、実際の配線パターン１４
は、極めて狭い間隔をもって多数本がベース基板１３上
に形成されているが、図１においては、構造の理解を容
易にするために、それらの間隔を拡大して模式的に示す
とともに、構造を簡略化して図示してある。
【００２１】ベース基板１３として可撓性基板を用いて
その上に実装部品を実装すればＣＯＦ（Chip On Film）
方式の実装構造体が構成され、ベース基板１３として硬
質の基板を用いてその上に実装部品を実装すればＣＯＢ
（Chip On Board）方式の実装構造体が構成される。ま
た、図１において、配線パターン１４には、実装構造体
の一側辺部に形成される出力用端子１４ａ及びそれに対
向する側辺部に形成される入力用端子１４ｂが含まれ
る。また、配線パターン１４の内、半導体チップ１２を
装着するための領域に臨み出る部分は半導体接続用端子
１５を構成する。
その上に実装部品を実装すればＣＯＦ（Chip On Film）
方式の実装構造体が構成され、ベース基板１３として硬
質の基板を用いてその上に実装部品を実装すればＣＯＢ
（Chip On Board）方式の実装構造体が構成される。ま
た、図１において、配線パターン１４には、実装構造体
の一側辺部に形成される出力用端子１４ａ及びそれに対
向する側辺部に形成される入力用端子１４ｂが含まれ
る。また、配線パターン１４の内、半導体チップ１２を
装着するための領域に臨み出る部分は半導体接続用端子
１５を構成する。
【００２２】また、図３に示すように、半導体チップ１
２は異方性導電膜１６を介して配線基板１１の所定位置
に搭載される。半導体チップ１２は、その接合面、即ち
能動面に、複数のバンプ１７が形成されており、このバ
ンプ１７と配線基板１１に形成された配線パターン１４
の一端に形成された半導体接続用端子１５とが異方性導
電膜１６を介して電気的に接続される。
２は異方性導電膜１６を介して配線基板１１の所定位置
に搭載される。半導体チップ１２は、その接合面、即ち
能動面に、複数のバンプ１７が形成されており、このバ
ンプ１７と配線基板１１に形成された配線パターン１４
の一端に形成された半導体接続用端子１５とが異方性導
電膜１６を介して電気的に接続される。
【００２３】この異方性導電膜１６は、導電性に異方性
を持たせることのできる接着剤である。さらに詳しく
は、銅、ニッケル、金、半田等の金属粒子或いはスチレ
ン樹脂等よりなる粒子表面をニッケル−金等の導電層に
より被覆した粒子等の導通のための導電粒子１６ｂをウ
レタン、ポリエステル等の熱可塑性のホットメルト樹脂
或いはエポキシ等の熱硬化性樹脂等よりなる接着用樹脂
１６ａ中に分散させ、該金属粒子の含有量、形状、大き
さ等をコントロールして電気的接続をとろうとする部分
に必要を応じて圧力を加えて接着剤層の厚み方向には導
電性を有し、面方向には絶縁性を保持するようにした導
電性が異方的である接着剤の膜のことである。また、図
４は、異方性導電膜１６により半導体チップ１２が配線
基板１１上に搭載された状態における図３中のＢ−Ｂ線
断面図である。図４に示したように、半導体チップ１２
は、異方性導電膜１６の一部をなす接着用樹脂１６ａに
よって配線基板１１に接続される。
を持たせることのできる接着剤である。さらに詳しく
は、銅、ニッケル、金、半田等の金属粒子或いはスチレ
ン樹脂等よりなる粒子表面をニッケル−金等の導電層に
より被覆した粒子等の導通のための導電粒子１６ｂをウ
レタン、ポリエステル等の熱可塑性のホットメルト樹脂
或いはエポキシ等の熱硬化性樹脂等よりなる接着用樹脂
１６ａ中に分散させ、該金属粒子の含有量、形状、大き
さ等をコントロールして電気的接続をとろうとする部分
に必要を応じて圧力を加えて接着剤層の厚み方向には導
電性を有し、面方向には絶縁性を保持するようにした導
電性が異方的である接着剤の膜のことである。また、図
４は、異方性導電膜１６により半導体チップ１２が配線
基板１１上に搭載された状態における図３中のＢ−Ｂ線
断面図である。図４に示したように、半導体チップ１２
は、異方性導電膜１６の一部をなす接着用樹脂１６ａに
よって配線基板１１に接続される。
【００２４】ここで、バンプ１７と半導体接続用端子１
５との間に導電粒子１６ｂが圧縮力を持って挟持される
ため、バンプ１７と半導体接続用端子１５との間が電気
的に接続されることになる。一方、バンプ１７が形成さ
れている部位以外の部位においては、半導体接続用端子
１５との間で導電粒子１６ｂが圧縮力を持って挟持され
ないため、導通は取れていない。このようにして、バン
プ１７各々と半導体接続用端子１５各々との間のみで導
通をとることができる。
５との間に導電粒子１６ｂが圧縮力を持って挟持される
ため、バンプ１７と半導体接続用端子１５との間が電気
的に接続されることになる。一方、バンプ１７が形成さ
れている部位以外の部位においては、半導体接続用端子
１５との間で導電粒子１６ｂが圧縮力を持って挟持され
ないため、導通は取れていない。このようにして、バン
プ１７各々と半導体接続用端子１５各々との間のみで導
通をとることができる。
【００２５】〔実装構造体の製造方法〕次に、図３及び
図４に示した本発明の第１実施形態による実装構造体を
製造する場合を例に挙げて、本発明の一実施形態による
実装構造体の製造方法について説明する。図５は、本発
明の一実施形態による実装構造体の製造方法の一例を示
すフローチャートである。また、図６〜図９は、図５に
示したフローチャートの各工程における実装構造体の製
造過程を示す断面図である。
図４に示した本発明の第１実施形態による実装構造体を
製造する場合を例に挙げて、本発明の一実施形態による
実装構造体の製造方法について説明する。図５は、本発
明の一実施形態による実装構造体の製造方法の一例を示
すフローチャートである。また、図６〜図９は、図５に
示したフローチャートの各工程における実装構造体の製
造過程を示す断面図である。
【００２６】実装構造体の製造が開始されると、まず半
導体チップ１２の搭載位置が（上面が粗面とされてい
る）案内板３の上部に位置するように、配線基板１１を
載置台１上に載置する工程が行われる（工程Ｓ１：第１
工程）。図６は、図５中の工程Ｓ１を終了して、配線基
板１１が載置台１上に載置された状態を示す断面図であ
る。
導体チップ１２の搭載位置が（上面が粗面とされてい
る）案内板３の上部に位置するように、配線基板１１を
載置台１上に載置する工程が行われる（工程Ｓ１：第１
工程）。図６は、図５中の工程Ｓ１を終了して、配線基
板１１が載置台１上に載置された状態を示す断面図であ
る。
【００２７】つまり、図６に示した例では、半導体チッ
プ１２に形成されているバンプ１７と電気的に接続され
る半導体接続用端子１５及び半導体接続用端子１５の間
が案内板３の上方に位置するように配線基板１１が載置
される。図６を参照すると、案内板３の上面が粗面であ
るため、基板としての配線基板１１の底面と案内板３と
の接触面積が少なくなっていることが分かる。尚、図１
に示した吸着口５から吸気されているため、配線基板１
１は載置台１上に吸着固定される。
プ１２に形成されているバンプ１７と電気的に接続され
る半導体接続用端子１５及び半導体接続用端子１５の間
が案内板３の上方に位置するように配線基板１１が載置
される。図６を参照すると、案内板３の上面が粗面であ
るため、基板としての配線基板１１の底面と案内板３と
の接触面積が少なくなっていることが分かる。尚、図１
に示した吸着口５から吸気されているため、配線基板１
１は載置台１上に吸着固定される。
【００２８】配線基板１１が載置台１上に載置される
と、次に、配線基板１１上の半導体チップ１２の搭載位
置に異方性導電膜１６を貼付する工程が行われる（工程
Ｓ２：第４工程）。図７は、図５中の工程Ｓ２が終了し
て配線基板１１上に異方性導電膜１６が配置された状態
を示す断面図である。つまり、図７に示した例では、半
導体接続用端子１５の形成位置及び半導体接続用端子１
５の間を覆うように半導体チップ１２の配置範囲を含ん
で異方性導電膜が貼付される。
と、次に、配線基板１１上の半導体チップ１２の搭載位
置に異方性導電膜１６を貼付する工程が行われる（工程
Ｓ２：第４工程）。図７は、図５中の工程Ｓ２が終了し
て配線基板１１上に異方性導電膜１６が配置された状態
を示す断面図である。つまり、図７に示した例では、半
導体接続用端子１５の形成位置及び半導体接続用端子１
５の間を覆うように半導体チップ１２の配置範囲を含ん
で異方性導電膜が貼付される。
【００２９】以上の工程が終了すると、異方性導電膜１
６が貼付された配線基板１１の半導体接続用端子１５に
対して、搭載すべき半導体チップ１２に形成されている
バンプ１７の位置合わせを行い、半導体チップ１２と配
線基板１１との間で異方性導電膜１６を挟持するよう
に、半導体チップ１２を搭載位置に配置する工程が行わ
れる（工程Ｓ３：第２工程）。図８は、図５中の工程Ｓ
３が終了して、半導体チップ１２と配線基板１１とによ
って異方性導電膜１６が挟持された状態を示す断面図で
ある。このとき、図８に示した例では、半導体チップ１
２のバンプ１７が配線基板１１に形成されている半導体
接続用端子１５の上方向に位置するように位置合わせさ
れる。
６が貼付された配線基板１１の半導体接続用端子１５に
対して、搭載すべき半導体チップ１２に形成されている
バンプ１７の位置合わせを行い、半導体チップ１２と配
線基板１１との間で異方性導電膜１６を挟持するよう
に、半導体チップ１２を搭載位置に配置する工程が行わ
れる（工程Ｓ３：第２工程）。図８は、図５中の工程Ｓ
３が終了して、半導体チップ１２と配線基板１１とによ
って異方性導電膜１６が挟持された状態を示す断面図で
ある。このとき、図８に示した例では、半導体チップ１
２のバンプ１７が配線基板１１に形成されている半導体
接続用端子１５の上方向に位置するように位置合わせさ
れる。
【００３０】半導体チップ１２の配置が完了すると、次
にヘッド２を用いて半導体チップ１２を加熱しつつ加圧
して、異方性導電膜を硬化し、半導体チップ１２を配線
基板１１に対して接続させる工程が行われる（工程Ｓ
４：第３工程）。図９は、図５中の工程Ｓ４が終了し
て、ヘッド２を用いて半導体チップ１２を配線基板１１
に接続される様子を示す断面図である。図９に示すよう
に、ヘッド２を用いて半導体チップ１２を加熱すると、
その熱は半導体チップ１２を介して異方性導電膜１６に
伝導する。尚、異方性導電膜１６への熱伝導を高くする
ために、半導体チップ１２の底面は平坦に形成されてい
ることが好ましい。
にヘッド２を用いて半導体チップ１２を加熱しつつ加圧
して、異方性導電膜を硬化し、半導体チップ１２を配線
基板１１に対して接続させる工程が行われる（工程Ｓ
４：第３工程）。図９は、図５中の工程Ｓ４が終了し
て、ヘッド２を用いて半導体チップ１２を配線基板１１
に接続される様子を示す断面図である。図９に示すよう
に、ヘッド２を用いて半導体チップ１２を加熱すると、
その熱は半導体チップ１２を介して異方性導電膜１６に
伝導する。尚、異方性導電膜１６への熱伝導を高くする
ために、半導体チップ１２の底面は平坦に形成されてい
ることが好ましい。
【００３１】異方性導電膜１６に伝導した熱の一部は配
線基板１１を介して案内板３へ放熱されるが、図９に示
す通り、案内板３の上面は粗面とされているため、配線
基板１１と案内板３との接触面積が少なく、よって配線
基板１１から案内板３へ放散される熱量は少なくなる。
従って、半導体チップ１２を介して異方性導電膜１６に
伝導した熱は異方性導電膜１６に効率的に蓄積され、異
方性導電膜１６の硬化のために効果的に用いられる。
線基板１１を介して案内板３へ放熱されるが、図９に示
す通り、案内板３の上面は粗面とされているため、配線
基板１１と案内板３との接触面積が少なく、よって配線
基板１１から案内板３へ放散される熱量は少なくなる。
従って、半導体チップ１２を介して異方性導電膜１６に
伝導した熱は異方性導電膜１６に効率的に蓄積され、異
方性導電膜１６の硬化のために効果的に用いられる。
【００３２】異方性導電膜１６に供給される熱により、
異方性導電膜１６は軟化・溶融し、ヘッド２が基板１２
を配線基板１１の方向に加圧しているため、図９に示す
ように、半導体チップ１２が異方性導電膜１６の接着剤
を流動させ、半導体チップ１２に形成されているバンプ
１７と半導体接続用端子１５との間に異方性導電膜１６
に含まれる導電粒子１６ｂが変形し挟持される。この状
態を接着用樹脂が硬化温度に達する時間保持すると、異
方性導電膜１６に供給される熱によって接着用樹脂１６
ａが硬化し、バンプ１７と半導体接続用端子１５との間
に導電粒子１６ｂが変形し挟持された状態（図４参照）
で、半導体チップ１２が配線基板１１に接続される。以
上の工程を経て、ヘッド２を半導体チップ１２から離す
と、配線基板１１上に半導体チップ１２が搭載され、図
３及び図４に示した本発明の第１実施形態による実装構
造体１０が製造される。
異方性導電膜１６は軟化・溶融し、ヘッド２が基板１２
を配線基板１１の方向に加圧しているため、図９に示す
ように、半導体チップ１２が異方性導電膜１６の接着剤
を流動させ、半導体チップ１２に形成されているバンプ
１７と半導体接続用端子１５との間に異方性導電膜１６
に含まれる導電粒子１６ｂが変形し挟持される。この状
態を接着用樹脂が硬化温度に達する時間保持すると、異
方性導電膜１６に供給される熱によって接着用樹脂１６
ａが硬化し、バンプ１７と半導体接続用端子１５との間
に導電粒子１６ｂが変形し挟持された状態（図４参照）
で、半導体チップ１２が配線基板１１に接続される。以
上の工程を経て、ヘッド２を半導体チップ１２から離す
と、配線基板１１上に半導体チップ１２が搭載され、図
３及び図４に示した本発明の第１実施形態による実装構
造体１０が製造される。
【００３３】以上説明した、本発明の一実施形態による
実装構造体の製造方法によれば、粗面が形成された案内
板３上に半導体チップ１２が搭載される位置が配置され
るように配線基板１１を配置し、配線基板１１を介して
案内板３へ放散される熱を低減しているため、配線基板
１１と半導体チップ１２との間の異方性導電膜１６に対
して効率的に硬化に必要となる熱量を供給することがで
きるため、実装構造体の製造に要する時間を短縮するこ
とができる。また、ヘッド２の温度を、従来温度より低
温に設定しても、異方性導電膜１６に含まれる接着用樹
脂１６ａを硬化させるだけの熱量を異方性導電膜１６に
与えることができる。よって、従来よりも半導体チップ
１２に加える温度を低減することができるとともに、そ
の熱を加えている時間を短縮することができる。その結
果として、製造される実装構造体の信頼性を向上させる
ことができる。
実装構造体の製造方法によれば、粗面が形成された案内
板３上に半導体チップ１２が搭載される位置が配置され
るように配線基板１１を配置し、配線基板１１を介して
案内板３へ放散される熱を低減しているため、配線基板
１１と半導体チップ１２との間の異方性導電膜１６に対
して効率的に硬化に必要となる熱量を供給することがで
きるため、実装構造体の製造に要する時間を短縮するこ
とができる。また、ヘッド２の温度を、従来温度より低
温に設定しても、異方性導電膜１６に含まれる接着用樹
脂１６ａを硬化させるだけの熱量を異方性導電膜１６に
与えることができる。よって、従来よりも半導体チップ
１２に加える温度を低減することができるとともに、そ
の熱を加えている時間を短縮することができる。その結
果として、製造される実装構造体の信頼性を向上させる
ことができる。
【００３４】〔第２実施形態による実装構造体〕図１０
は、本発明の第２実施形態による実装構造体を示す分解
斜視図である。図１０に示すように、本発明の第２実施
形態による実装構造体２０は、大別すると液晶パネル２
１と、液晶パネル２１に接続される実装基板２８とから
構成される。また、必要に応じて、バックライト等の照
明装置、その他の付帯機器が液晶パネル２１に付設され
る。
は、本発明の第２実施形態による実装構造体を示す分解
斜視図である。図１０に示すように、本発明の第２実施
形態による実装構造体２０は、大別すると液晶パネル２
１と、液晶パネル２１に接続される実装基板２８とから
構成される。また、必要に応じて、バックライト等の照
明装置、その他の付帯機器が液晶パネル２１に付設され
る。
【００３５】液晶パネル２１は、シール材２２によって
接着された一対の基板２３ａ及び基板２３ｂを有し、こ
れらの基板２３ｂと基板２３ｂとの間に形成される間
隙、所謂セルギャップに液晶が封入される。換言する
と、液晶は基板２３ａと基板２３ｂとによって挟持され
ている。これらの基板２３ａ及び基板２３ｂは、一般に
は透光性材料、例えばガラス、合成樹脂等によって形成
される。基板２３ａ及び基板２３ｂがガラスによって形
成される場合には、硼珪酸ガラス、石英ガラス、又はソ
ーダガラスであることが好ましい。基板２３ａ及び基板
２３ｂの外側表面には偏光板２４ａ及び偏光板２４ｂが
貼り付けられている。尚、図１においては、偏光板２４
ｂの図示を省略している。
接着された一対の基板２３ａ及び基板２３ｂを有し、こ
れらの基板２３ｂと基板２３ｂとの間に形成される間
隙、所謂セルギャップに液晶が封入される。換言する
と、液晶は基板２３ａと基板２３ｂとによって挟持され
ている。これらの基板２３ａ及び基板２３ｂは、一般に
は透光性材料、例えばガラス、合成樹脂等によって形成
される。基板２３ａ及び基板２３ｂがガラスによって形
成される場合には、硼珪酸ガラス、石英ガラス、又はソ
ーダガラスであることが好ましい。基板２３ａ及び基板
２３ｂの外側表面には偏光板２４ａ及び偏光板２４ｂが
貼り付けられている。尚、図１においては、偏光板２４
ｂの図示を省略している。
【００３６】また、基板２３ａの内側表面には電極２５
ａが形成され、基板２３ｂの内側表面には電極２５ｂが
形成される。これらの電極２５ａ，２５ｂはストライプ
状又は文字、数字、その他の適宜のパターン状に形成さ
れる。また、これらの電極２５ａ，２５ｂは、例えばＩ
ＴＯ（Indium Tin Oxide：インジウムスズ酸化物）等の
透光性材料によって形成される。
ａが形成され、基板２３ｂの内側表面には電極２５ｂが
形成される。これらの電極２５ａ，２５ｂはストライプ
状又は文字、数字、その他の適宜のパターン状に形成さ
れる。また、これらの電極２５ａ，２５ｂは、例えばＩ
ＴＯ（Indium Tin Oxide：インジウムスズ酸化物）等の
透光性材料によって形成される。
【００３７】基板２３ａは基板２３ｂに対して張り出し
た張り出し部を有し、この張り出し部に複数の端子２６
が形成されている。これらの端子２６は、基板２３ａ上
に電極２５ａを形成するときに電極２５ａと同時に形成
される。従って、これらの端子２６は、例えばＩＴＯに
よって形成される。これらの端子２６には、電極２５ａ
から一体に延びるもの、及び導電材（不図示）を介して
電極２５ｂに接続されるものが含まれる。
た張り出し部を有し、この張り出し部に複数の端子２６
が形成されている。これらの端子２６は、基板２３ａ上
に電極２５ａを形成するときに電極２５ａと同時に形成
される。従って、これらの端子２６は、例えばＩＴＯに
よって形成される。これらの端子２６には、電極２５ａ
から一体に延びるもの、及び導電材（不図示）を介して
電極２５ｂに接続されるものが含まれる。
【００３８】尚、実際の電極２５ａ，２５ｂ及び端子２
６は、極めて狭い間隔をもって多数本が基板２３ａ及び
基板２３ｂ上にそれぞれ形成されるが、図１０において
は、液晶パネル２１の構造の理解を容易にするために、
それらの間隔を拡大して模式的に示すとともに、それら
の内の数本のみを図示することにして他の部分を省略し
てある。また、端子２６と電極２５ａとの接続状態及び
端子２６と電極２５ｂとの接続状態も図１０においては
図示を省略している。
６は、極めて狭い間隔をもって多数本が基板２３ａ及び
基板２３ｂ上にそれぞれ形成されるが、図１０において
は、液晶パネル２１の構造の理解を容易にするために、
それらの間隔を拡大して模式的に示すとともに、それら
の内の数本のみを図示することにして他の部分を省略し
てある。また、端子２６と電極２５ａとの接続状態及び
端子２６と電極２５ｂとの接続状態も図１０においては
図示を省略している。
【００３９】また、実装基板２８は、前述した第１実施
形態による実装構造体１０と同様の構成である。つま
り、ベース基板１３上に配線パターン１４が形成された
配線基板１１上の所定位置に半導体チップ１２が搭載さ
れた構成である。このように、本実施形態の実装構造体
２０は、第１実施形態による実装構造体１０と同様の構
成の実装基板２８に加えて液晶パネル２１を備えた構造
である。尚、前述した実装構造体１０と同様に、実装基
板２８にも半導体チップ１２が実装される部位以外の部
位の所定位置に抵抗、コンデンサ、その他のチップ部品
を実装しても良い。また、図１０においても、実装基板
２８の構造の理解を容易にするために、配線パターン１
４の間隔を拡大して模式的に示すとともに、構造を簡略
化して図示してある。
形態による実装構造体１０と同様の構成である。つま
り、ベース基板１３上に配線パターン１４が形成された
配線基板１１上の所定位置に半導体チップ１２が搭載さ
れた構成である。このように、本実施形態の実装構造体
２０は、第１実施形態による実装構造体１０と同様の構
成の実装基板２８に加えて液晶パネル２１を備えた構造
である。尚、前述した実装構造体１０と同様に、実装基
板２８にも半導体チップ１２が実装される部位以外の部
位の所定位置に抵抗、コンデンサ、その他のチップ部品
を実装しても良い。また、図１０においても、実装基板
２８の構造の理解を容易にするために、配線パターン１
４の間隔を拡大して模式的に示すとともに、構造を簡略
化して図示してある。
【００４０】図１０に示すように、配線基板２８は、異
方性導電膜２７を介して液晶パネル２１の基板２３ａに
固定される。このとき、実装基板２８の出力用端子１４
ａは異方性導電膜２７中の導電粒子２７ｂを介して基板
２３ａの端子２６と電気的に接続される。この異方性導
電膜２７は、前述した第１実施形態で用いられていた異
方性導電膜１６と同様のものであり、例えば、図１１に
示すように、熱可塑性又は熱硬化性の接着用樹脂２７ａ
の中に多数の導電粒子２７ｂを分散させることによって
形成される。図１１は、異方性導電膜２７により実装基
板２８と液晶パネル２１とが固着される様子を示す断面
図である。尚、本実施形態では、液晶パネル２１の一部
をなす基板２３ａが本発明にいう第１基板に相当し、実
装基板２８が本発明にいう第２基板に相当する。
方性導電膜２７を介して液晶パネル２１の基板２３ａに
固定される。このとき、実装基板２８の出力用端子１４
ａは異方性導電膜２７中の導電粒子２７ｂを介して基板
２３ａの端子２６と電気的に接続される。この異方性導
電膜２７は、前述した第１実施形態で用いられていた異
方性導電膜１６と同様のものであり、例えば、図１１に
示すように、熱可塑性又は熱硬化性の接着用樹脂２７ａ
の中に多数の導電粒子２７ｂを分散させることによって
形成される。図１１は、異方性導電膜２７により実装基
板２８と液晶パネル２１とが固着される様子を示す断面
図である。尚、本実施形態では、液晶パネル２１の一部
をなす基板２３ａが本発明にいう第１基板に相当し、実
装基板２８が本発明にいう第２基板に相当する。
【００４１】図１０に示した本発明の第２実施形態によ
る実装構造体の製造方法は、基本的に図５に示したフロ
ーチャートと同様の工程により製造される。図１２は、
本発明の第２実施形態による実装構造体の製造工程を説
明するための断面図である。本実施形態の実装構造体を
製造するにあたり、液晶パネル２１の基板２３ａが載置
台１及び案内板３と接触するように、液晶パネル２１を
載置台１上に載置する（工程Ｓ１）。このとき、少なく
とも基板２３ａに対する実装基板２８の実装位置（図１
２において、異方性導電膜２７が貼付されている位置）
が案内板３の上方に位置するように液晶パネル２１を載
置台１上に載置する。載置台１上において、液晶パネル
２１は吸着固定される。
る実装構造体の製造方法は、基本的に図５に示したフロ
ーチャートと同様の工程により製造される。図１２は、
本発明の第２実施形態による実装構造体の製造工程を説
明するための断面図である。本実施形態の実装構造体を
製造するにあたり、液晶パネル２１の基板２３ａが載置
台１及び案内板３と接触するように、液晶パネル２１を
載置台１上に載置する（工程Ｓ１）。このとき、少なく
とも基板２３ａに対する実装基板２８の実装位置（図１
２において、異方性導電膜２７が貼付されている位置）
が案内板３の上方に位置するように液晶パネル２１を載
置台１上に載置する。載置台１上において、液晶パネル
２１は吸着固定される。
【００４２】液晶パネル２１の載置台１上への載置が完
了すると、搭載基板２８が搭載される基板２３ａの位置
に異方性導電膜２７を貼付し（工程Ｓ２）、更に、半導
体チップ１２が搭載された面を下側にして、出力用端子
１４ａが異方性導電膜２７の上方向に位置するように搭
載基板２８の位置合わせを行う（工程Ｓ３）。以上の工
程が終了すると、図１２に示すようにヘッド２を用いて
出力用端子１４ａが形成されている配線基板１１の裏面
を加熱・加圧して、異方性導電膜２７中の導電粒子２７
ｂを介して出力用端子１４ａと基板２３ａに形成されて
いる配線２６との導通をとるとともに、接着用樹脂２７
ａにより配線基板１１を基板２３ａの端部に接着させ
る。
了すると、搭載基板２８が搭載される基板２３ａの位置
に異方性導電膜２７を貼付し（工程Ｓ２）、更に、半導
体チップ１２が搭載された面を下側にして、出力用端子
１４ａが異方性導電膜２７の上方向に位置するように搭
載基板２８の位置合わせを行う（工程Ｓ３）。以上の工
程が終了すると、図１２に示すようにヘッド２を用いて
出力用端子１４ａが形成されている配線基板１１の裏面
を加熱・加圧して、異方性導電膜２７中の導電粒子２７
ｂを介して出力用端子１４ａと基板２３ａに形成されて
いる配線２６との導通をとるとともに、接着用樹脂２７
ａにより配線基板１１を基板２３ａの端部に接着させ
る。
【００４３】以上の工程を経ることにより、図１３に示
した液晶表示装置としての実装構造体２０が製造され
る。図１３は、本発明の第２実施形態による実装構造体
の外観を示す斜視図である。図１３に示した構成の実装
構造体において、実装基板２８に搭載されている半導体
チップ１２としては、液晶駆動用として機能するＩＣ
（Integrated Circuit）が搭載される。図１３に示した
実装構造体２０においては、配線基板１１が可撓性のあ
るベース基板１３を含んで構成されているため、配線基
板１１を折り曲げることにより、実装構造体の実装スペ
ースの省略化をすることができるとともに、実装構造体
２０と他の基板とのレイアウトの自由度が高くなる。
した液晶表示装置としての実装構造体２０が製造され
る。図１３は、本発明の第２実施形態による実装構造体
の外観を示す斜視図である。図１３に示した構成の実装
構造体において、実装基板２８に搭載されている半導体
チップ１２としては、液晶駆動用として機能するＩＣ
（Integrated Circuit）が搭載される。図１３に示した
実装構造体２０においては、配線基板１１が可撓性のあ
るベース基板１３を含んで構成されているため、配線基
板１１を折り曲げることにより、実装構造体の実装スペ
ースの省略化をすることができるとともに、実装構造体
２０と他の基板とのレイアウトの自由度が高くなる。
【００４４】〔第３実施形態による実装構造体〕図１４
は、本発明の第３実施形態による実装構造体の外観を示
す斜視図である。図１４に示した本発明の第３実施形態
による実装構造体は、ガラス基板上に直接半導体チップ
を搭載した所謂ＣＯＧ（Chip On Glass）構造の実装構
造体である。図１４に示した本実施形態の実装構造体３
０はシール材によって周囲が互いに接着された一対の基
板３１ａ，３１ｂを備える。シール材は、例えば、スク
リーン印刷等の印刷技術を用いて形成され、基板３１
ａ，３１ｂは、例えばガラス等の材料又はプラスチック
等の可撓性を有するフィルム材料等により形成された基
板素材に各種の要素を形成することにより製造される。
基板３１ａ，３１ｂがガラスにより形成される場合に
は、硼珪酸ガラス、石英ガラス、又はソーダガラスであ
ることが好ましい。尚、基板３１ｂは、本発明にいう第
１基板に相当する
は、本発明の第３実施形態による実装構造体の外観を示
す斜視図である。図１４に示した本発明の第３実施形態
による実装構造体は、ガラス基板上に直接半導体チップ
を搭載した所謂ＣＯＧ（Chip On Glass）構造の実装構
造体である。図１４に示した本実施形態の実装構造体３
０はシール材によって周囲が互いに接着された一対の基
板３１ａ，３１ｂを備える。シール材は、例えば、スク
リーン印刷等の印刷技術を用いて形成され、基板３１
ａ，３１ｂは、例えばガラス等の材料又はプラスチック
等の可撓性を有するフィルム材料等により形成された基
板素材に各種の要素を形成することにより製造される。
基板３１ａ，３１ｂがガラスにより形成される場合に
は、硼珪酸ガラス、石英ガラス、又はソーダガラスであ
ることが好ましい。尚、基板３１ｂは、本発明にいう第
１基板に相当する
【００４５】基板３１ａ，３１ｂの間に形成される間
隙、所謂セルギャップは、複数のスペーサによってその
寸法が均一に、例えば５μｍ程度に規定され、その節ギ
ャップ内のシール材によって液晶が封入され、基板３１
ａと基板３１ｂとの間で挟持される。基板３１ａの液晶
側表面（基板３１ｂとの対向面）には図示せぬ電極が、
基板３１ｂの液晶側表面（基板３１ａとの対向面）には
電極３２が、それぞれ多数平行に形成されている。基板
３１ａに形成されている電極と、基板３１ｂに形成され
ている電極３２とは互いに直交する方向に配置され、こ
れらの電極がドットマトリクス状に交差する複数の点
は、像を表示するための画素を構成する。また、基板３
１ａ及び３１ｂの外側表面には、それぞれ、偏光板３３
ａ及び３３ｂがそれぞれ貼り付けられている。
隙、所謂セルギャップは、複数のスペーサによってその
寸法が均一に、例えば５μｍ程度に規定され、その節ギ
ャップ内のシール材によって液晶が封入され、基板３１
ａと基板３１ｂとの間で挟持される。基板３１ａの液晶
側表面（基板３１ｂとの対向面）には図示せぬ電極が、
基板３１ｂの液晶側表面（基板３１ａとの対向面）には
電極３２が、それぞれ多数平行に形成されている。基板
３１ａに形成されている電極と、基板３１ｂに形成され
ている電極３２とは互いに直交する方向に配置され、こ
れらの電極がドットマトリクス状に交差する複数の点
は、像を表示するための画素を構成する。また、基板３
１ａ及び３１ｂの外側表面には、それぞれ、偏光板３３
ａ及び３３ｂがそれぞれ貼り付けられている。
【００４６】基板３１ｂは液晶が封入される液晶領域部
分Ｅ及びその液晶領域部分Ｅの外側へ張り出す張出し部
Ｈを有する。即ち、基板３１ｂは基板３１ａの端面より
張出しており、基板３１ｂに形成されている電極３２
は、その張出し部Ｈへそのまま延び出した形で形成され
ている。また、基板３１ａに形成されている図示せぬ電
極は、シール材の内部に分散した導通材（不図示）を介
して基板３１ｂ上に形成されている電極３４との導通が
図られており、電極３４は張出し部Ｈへ延び出て配線形
成されている。
分Ｅ及びその液晶領域部分Ｅの外側へ張り出す張出し部
Ｈを有する。即ち、基板３１ｂは基板３１ａの端面より
張出しており、基板３１ｂに形成されている電極３２
は、その張出し部Ｈへそのまま延び出した形で形成され
ている。また、基板３１ａに形成されている図示せぬ電
極は、シール材の内部に分散した導通材（不図示）を介
して基板３１ｂ上に形成されている電極３４との導通が
図られており、電極３４は張出し部Ｈへ延び出て配線形
成されている。
【００４７】張出し部Ｈには液晶駆動用の半導体チップ
３５が実装される矩形状の実装領域が設けられている。
半導体チップ３５は異方性導電膜により実装領域に接続
されて実装されている。図１４に示すように、半導体チ
ップ３５の実装領域には、その三辺側から電極３２及び
基板３１ａに接続されている電極３４の端部が引き込ま
れている。また、この実装領域の残りの一辺側からは外
部回路との接続のための接続端子３６の端部が引き込ま
れている。
３５が実装される矩形状の実装領域が設けられている。
半導体チップ３５は異方性導電膜により実装領域に接続
されて実装されている。図１４に示すように、半導体チ
ップ３５の実装領域には、その三辺側から電極３２及び
基板３１ａに接続されている電極３４の端部が引き込ま
れている。また、この実装領域の残りの一辺側からは外
部回路との接続のための接続端子３６の端部が引き込ま
れている。
【００４８】図１４に示した本発明の第３実施形態によ
る実装構造体の製造方法は、基本的に図５に示したフロ
ーチャートと同様の工程により製造される。図１５は、
本発明の第３実施形態による実装構造体の製造工程を説
明するための断面図である。本実施形態の実装構造体を
製造するにあたり、まず基板３１ａよりも基板３１ｂが
下側に位置する状態で基板３１ａ，３１ｂを載置台１上
に載置する。このとき、基板３１ｂが載置台１の上面及
び案内板３に接触する訳であるが、少なくとも半導体チ
ップ３５の搭載位置が案内板３の上方に位置するよう
に、基板３１ａ，３１ｂを配置する（工程Ｓ１）。尚、
基板３１ａ，３１ｂを載置台１上に載置するときには基
板３１ｂが吸着固定されることが好ましい。
る実装構造体の製造方法は、基本的に図５に示したフロ
ーチャートと同様の工程により製造される。図１５は、
本発明の第３実施形態による実装構造体の製造工程を説
明するための断面図である。本実施形態の実装構造体を
製造するにあたり、まず基板３１ａよりも基板３１ｂが
下側に位置する状態で基板３１ａ，３１ｂを載置台１上
に載置する。このとき、基板３１ｂが載置台１の上面及
び案内板３に接触する訳であるが、少なくとも半導体チ
ップ３５の搭載位置が案内板３の上方に位置するよう
に、基板３１ａ，３１ｂを配置する（工程Ｓ１）。尚、
基板３１ａ，３１ｂを載置台１上に載置するときには基
板３１ｂが吸着固定されることが好ましい。
【００４９】次に、基板３１ｂの上面であって、半導体
チップ３５が搭載される位置に異方性導電膜３７を貼付
し（工程Ｓ２）、基板３１ｂに対して半導体チップ３５
の位置合わせをしてから、異方性導電膜３７上に半導体
チップ３５を配置する（工程Ｓ３）。以上の工程が終了
すると、図１５に示すようにヘッド２を用いて半導体チ
ップ３５を加熱・加圧して、半導体チップ３５と基板３
１ｂの張り出し部Ｈに形成されている電極３２，３４及
び接続端子３６との導通をとるとともに、半導体チップ
３５を基板３１ｂに接続させる。
チップ３５が搭載される位置に異方性導電膜３７を貼付
し（工程Ｓ２）、基板３１ｂに対して半導体チップ３５
の位置合わせをしてから、異方性導電膜３７上に半導体
チップ３５を配置する（工程Ｓ３）。以上の工程が終了
すると、図１５に示すようにヘッド２を用いて半導体チ
ップ３５を加熱・加圧して、半導体チップ３５と基板３
１ｂの張り出し部Ｈに形成されている電極３２，３４及
び接続端子３６との導通をとるとともに、半導体チップ
３５を基板３１ｂに接続させる。
【００５０】以上の工程を経ることにより、図１４に示
したＣＯＧ構造の液晶表示装置としての実装構造体３０
が製造される。この構造の実装構造体３０は、表示面の
一部をなす基板３１ｂに直接半導体チップ３５が搭載さ
れているため、外形形状の小型化を図ることができる。
したＣＯＧ構造の液晶表示装置としての実装構造体３０
が製造される。この構造の実装構造体３０は、表示面の
一部をなす基板３１ｂに直接半導体チップ３５が搭載さ
れているため、外形形状の小型化を図ることができる。
【００５１】〔第４実施形態による実装構造体〕図１６
は、本発明の第４実施形態による実装構造体の概略構成
を示す斜視図である。図１６に示した実装構造体４０
は、半導体チップ４１が回路基板４２上に搭載されてい
る。ここで、回路基板４２は、例えばガラスエポキシ基
板等の有機系基板である。この回路基板４２には、例え
ば銅からなる配線パターンが所望の回路となるように形
成されており、これらの配線パターンと半導体チップ４
１とが、例えば異方性導電膜を介して電気的に接続され
ているとともに、半導体チップ４１が回路基板４２に固
着されている。尚、回路基板４２は、本発明にいう第１
基板に相当する。
は、本発明の第４実施形態による実装構造体の概略構成
を示す斜視図である。図１６に示した実装構造体４０
は、半導体チップ４１が回路基板４２上に搭載されてい
る。ここで、回路基板４２は、例えばガラスエポキシ基
板等の有機系基板である。この回路基板４２には、例え
ば銅からなる配線パターンが所望の回路となるように形
成されており、これらの配線パターンと半導体チップ４
１とが、例えば異方性導電膜を介して電気的に接続され
ているとともに、半導体チップ４１が回路基板４２に固
着されている。尚、回路基板４２は、本発明にいう第１
基板に相当する。
【００５２】また、図１６中の回路基板４２として、シ
リコン基板又はセラミックス基板であってもよい。これ
らの基板を用いる場合には、例えばスルーホールが形成
され、回路基板４２の上面でスルーホールと半導体チッ
プ４１とが電気的に接続され、回路基板４２の底面でス
ルーホールと図示せぬ基板（例えば、マザーボード等）
とが接続される。図１６に示した構造を回路基板４２に
対して垂直な方向に積み重ねることにより立体的な実装
構造体を形成することもできる。尚、本実施形態におい
ても、図５に示したフローチャートと同様の工程により
実装構造体４０が製造される。
リコン基板又はセラミックス基板であってもよい。これ
らの基板を用いる場合には、例えばスルーホールが形成
され、回路基板４２の上面でスルーホールと半導体チッ
プ４１とが電気的に接続され、回路基板４２の底面でス
ルーホールと図示せぬ基板（例えば、マザーボード等）
とが接続される。図１６に示した構造を回路基板４２に
対して垂直な方向に積み重ねることにより立体的な実装
構造体を形成することもできる。尚、本実施形態におい
ても、図５に示したフローチャートと同様の工程により
実装構造体４０が製造される。
【００５３】特に、シリコン基板は熱伝導率が比較的高
いため、本発明の製造方法又は製造装置を用いて実装構
造体を製造する場合には極めて効果が高い。例えば、シ
リコン基板上に異方性導電膜を用いて半導体チップを搭
載する場合を考える。従来は、シリコン基板から上面が
平坦な案内板への熱放散が大であり、ヘッド２の温度を
４８０℃に設定して半導体チップを加熱するとともに３
ＭＰａで加圧しても、半導体チップとシリコン基板との
間に配置された異方性導電膜の温度は１６０℃までしか
上昇しなかったため、異方性導電膜を硬化させるために
は３０秒から４０秒程度の時間が必要であった。
いため、本発明の製造方法又は製造装置を用いて実装構
造体を製造する場合には極めて効果が高い。例えば、シ
リコン基板上に異方性導電膜を用いて半導体チップを搭
載する場合を考える。従来は、シリコン基板から上面が
平坦な案内板への熱放散が大であり、ヘッド２の温度を
４８０℃に設定して半導体チップを加熱するとともに３
ＭＰａで加圧しても、半導体チップとシリコン基板との
間に配置された異方性導電膜の温度は１６０℃までしか
上昇しなかったため、異方性導電膜を硬化させるために
は３０秒から４０秒程度の時間が必要であった。
【００５４】しかしながら、本発明を適用することによ
り、半導体基板から上面が粗面とされた案内板への熱放
散が少なくなったため、ヘッド２の温度を３６０℃に設
定して半導体チップを加熱するとともに３ＭＰａで加圧
した場合には、半導体チップとシリコン基板との間に配
置された異方性導電膜の温度を１９０℃程度まで上昇さ
せることができ、その結果として１５秒程度の時間で異
方性導電膜を硬化させることができるようになった。こ
のように、本発明を用いることで、実装構造体の製造時
間を短縮することが可能となる。更に、本発明を用いる
と、半導体チップの加熱温度が従来よりも低い温度で良
いため、半導体チップの熱破壊等による信頼性の低下を
防止することができる。
り、半導体基板から上面が粗面とされた案内板への熱放
散が少なくなったため、ヘッド２の温度を３６０℃に設
定して半導体チップを加熱するとともに３ＭＰａで加圧
した場合には、半導体チップとシリコン基板との間に配
置された異方性導電膜の温度を１９０℃程度まで上昇さ
せることができ、その結果として１５秒程度の時間で異
方性導電膜を硬化させることができるようになった。こ
のように、本発明を用いることで、実装構造体の製造時
間を短縮することが可能となる。更に、本発明を用いる
と、半導体チップの加熱温度が従来よりも低い温度で良
いため、半導体チップの熱破壊等による信頼性の低下を
防止することができる。
【００５５】〔他の実施形態による実装構造体の製造装
置〕図１７は、本発明の他の実施形態による実装構造体
の製造装置の要部を示す断面図である。図１７に示した
実施形態は案内板３を介した熱放散をより効果的に低減
するものである。図１７において、符号５０を付した部
材は載置台１の上面１ａ又は案内板３の上面に載置され
る基板を示しており、符号５１を付した部材は基板５０
上に搭載される半導体チップを示している。図１７
（ａ）に示したように、案内板３及び基板５０の大きさ
に比べて半導体チップ５１の大きさが小さい場合には、
基板５０と案内板３との接触面積を少なくして熱放散を
極力少なくするために溝部５５が形成された案内板３を
用いることが好ましい。
置〕図１７は、本発明の他の実施形態による実装構造体
の製造装置の要部を示す断面図である。図１７に示した
実施形態は案内板３を介した熱放散をより効果的に低減
するものである。図１７において、符号５０を付した部
材は載置台１の上面１ａ又は案内板３の上面に載置され
る基板を示しており、符号５１を付した部材は基板５０
上に搭載される半導体チップを示している。図１７
（ａ）に示したように、案内板３及び基板５０の大きさ
に比べて半導体チップ５１の大きさが小さい場合には、
基板５０と案内板３との接触面積を少なくして熱放散を
極力少なくするために溝部５５が形成された案内板３を
用いることが好ましい。
【００５６】また、図１７（ｂ）に示すように、案内板
３の大きさに比べて基板５０の大きさが大きい場合に
は、基板５０と載置台１の上面１ａの接触面積が大きく
なり、基板５０を伝導した熱が載置台１の上面１ａから
放散されるため好ましくない。このため、案内板３が嵌
合される凹部４（図２（ｂ）参照）の周囲に溝部５６を
形成し、載置台１の上面１ａと基板５０との接触面積を
少なくすることが好ましい。同様の観点から、図１７
（ｃ）に示すように、載置台１の上面１ａの位置を案内
板３の上面よりも低く（換言すると、案内板３の上面を
載置台１の上面１ａよりも高く）することが好適であ
る。但し、図１７（ｃ）に示した構成とする場合には、
基板５０の平坦度を大きく悪化させるがないように、載
置台１の上面１ａの高さと案内板３の上面の高さとの関
係を設定する必要がある。
３の大きさに比べて基板５０の大きさが大きい場合に
は、基板５０と載置台１の上面１ａの接触面積が大きく
なり、基板５０を伝導した熱が載置台１の上面１ａから
放散されるため好ましくない。このため、案内板３が嵌
合される凹部４（図２（ｂ）参照）の周囲に溝部５６を
形成し、載置台１の上面１ａと基板５０との接触面積を
少なくすることが好ましい。同様の観点から、図１７
（ｃ）に示すように、載置台１の上面１ａの位置を案内
板３の上面よりも低く（換言すると、案内板３の上面を
載置台１の上面１ａよりも高く）することが好適であ
る。但し、図１７（ｃ）に示した構成とする場合には、
基板５０の平坦度を大きく悪化させるがないように、載
置台１の上面１ａの高さと案内板３の上面の高さとの関
係を設定する必要がある。
【００５７】尚、以上説明説明した本発明の第２実施形
態及び第３実施形態においては、液晶パネルを含む実装
構造体及びその製造方法を例に挙げて説明したが、本発
明は液晶表示装置を含む実装構造体を製造する場合のみ
ならず、有機ＥＬパネルを含む実装構造体を製造する場
合にも適用することができる。
態及び第３実施形態においては、液晶パネルを含む実装
構造体及びその製造方法を例に挙げて説明したが、本発
明は液晶表示装置を含む実装構造体を製造する場合のみ
ならず、有機ＥＬパネルを含む実装構造体を製造する場
合にも適用することができる。
【００５８】〔電子機器〕以上、本発明の実施形態によ
る実装構造体並びにその製造方法及びその製造装置につ
いて説明したが、例えば以上説明した液晶パネルを含む
実装構造体が搭載される電子機器について説明する。以
上説明した液晶パネルを含む実装構造体、ＣＰＵ（中央
処理装置）等を備えたマザーボード、キーボード、ハー
ドディスク等の電子部品を筐体内に組み込むことで、例
えば図１８に示すノート型のパーソナルコンピュータ６
０（電子機器）が製造される。
る実装構造体並びにその製造方法及びその製造装置につ
いて説明したが、例えば以上説明した液晶パネルを含む
実装構造体が搭載される電子機器について説明する。以
上説明した液晶パネルを含む実装構造体、ＣＰＵ（中央
処理装置）等を備えたマザーボード、キーボード、ハー
ドディスク等の電子部品を筐体内に組み込むことで、例
えば図１８に示すノート型のパーソナルコンピュータ６
０（電子機器）が製造される。
【００５９】図１８は、本発明の一実施形態による電子
機器としてのノート型コンピュータを示す外観図であ
る。図１８において６１は筐体であり、６２は液晶表示
装置であり、６３はキーボードである。尚、図１８にお
いては、液晶表示装置を備えるノート形コンピュータを
示しているが、液晶表示装置に代えて有機ＥＬ表示装置
を備えていても良い。図１９は、他の電子機器としての
携帯電話機を示す斜視図である。図１９に示した携帯電
話機７０は、アンテナ７１、受話器７２、送話器７３、
液晶表示装置７４、及び操作釦部７５等を備えて構成さ
れている。また、図１９に示した携帯電話機においても
液晶表示装置７４に代えて有機ＥＬ表示装置を備えた構
成であっても良い。
機器としてのノート型コンピュータを示す外観図であ
る。図１８において６１は筐体であり、６２は液晶表示
装置であり、６３はキーボードである。尚、図１８にお
いては、液晶表示装置を備えるノート形コンピュータを
示しているが、液晶表示装置に代えて有機ＥＬ表示装置
を備えていても良い。図１９は、他の電子機器としての
携帯電話機を示す斜視図である。図１９に示した携帯電
話機７０は、アンテナ７１、受話器７２、送話器７３、
液晶表示装置７４、及び操作釦部７５等を備えて構成さ
れている。また、図１９に示した携帯電話機においても
液晶表示装置７４に代えて有機ＥＬ表示装置を備えた構
成であっても良い。
【００６０】また、上記実施形態では、電子機器として
ノート型コンピュータ及び携帯電話機を例に挙げて説明
したが、これらに限らず、液晶プロジェクタ、マルチメ
ディア対応のパーソナルコンピュータ（ＰＣ）及びエン
ジニアリング・ワークステーション（ＥＷＳ）、ページ
ャ、ワードプロセッサ、テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、電子手帳、電
子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、
タッチパネルを備えた装置等の電子機器に適用すること
が可能である。
ノート型コンピュータ及び携帯電話機を例に挙げて説明
したが、これらに限らず、液晶プロジェクタ、マルチメ
ディア対応のパーソナルコンピュータ（ＰＣ）及びエン
ジニアリング・ワークステーション（ＥＷＳ）、ページ
ャ、ワードプロセッサ、テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、電子手帳、電
子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、
タッチパネルを備えた装置等の電子機器に適用すること
が可能である。
【００６１】以上、本発明の実施形態による実装構造体
及びその製造方法及びその製造装置並びに電子機器につ
いて説明したが、本発明は上記実施形態に制限されるこ
となく、本発明の範囲内で自由に変更が可能である。例
えば、上記実施形態においては、第１基板としての配線
基板又はガラス基板に対して、半導体チップ又は、第２
基板としての実装基板を異方性導電膜を用いて実装する
ことにより、実装構造体を製造する場合を例に挙げて説
明した。しかしながら、本発明は異方性導電膜を用いず
に第１基板と半導体チップ又は第２基板とを加熱・加圧
して製造する場合一般について適用することができる。
及びその製造方法及びその製造装置並びに電子機器につ
いて説明したが、本発明は上記実施形態に制限されるこ
となく、本発明の範囲内で自由に変更が可能である。例
えば、上記実施形態においては、第１基板としての配線
基板又はガラス基板に対して、半導体チップ又は、第２
基板としての実装基板を異方性導電膜を用いて実装する
ことにより、実装構造体を製造する場合を例に挙げて説
明した。しかしながら、本発明は異方性導電膜を用いず
に第１基板と半導体チップ又は第２基板とを加熱・加圧
して製造する場合一般について適用することができる。
【００６２】例えば、半導体チップの電極と基板に形成
された配線又は端子とを熱圧着する場合、合金接続する
場合、又はハンダ付けする場合にも適用することができ
る。熱圧着は、例えば半導体チップの電極として金バン
プが形成され、基板に金端子が形成されるときに行わ
れ、合金接続は、例えば半導体チップの電極として金バ
ンプが形成され、基板に錫の端子が形成されているとき
に行われ、ハンダ付けは半導体チップの電極としてハン
ダバンプが形成され、基板の端子にハンダが付いている
ときに行われる。更には、電気的な接続を目的とする場
合のみならず、接着剤又は異方性接着剤を加熱すること
により硬化させる場合にも適用することができる。
された配線又は端子とを熱圧着する場合、合金接続する
場合、又はハンダ付けする場合にも適用することができ
る。熱圧着は、例えば半導体チップの電極として金バン
プが形成され、基板に金端子が形成されるときに行わ
れ、合金接続は、例えば半導体チップの電極として金バ
ンプが形成され、基板に錫の端子が形成されているとき
に行われ、ハンダ付けは半導体チップの電極としてハン
ダバンプが形成され、基板の端子にハンダが付いている
ときに行われる。更には、電気的な接続を目的とする場
合のみならず、接着剤又は異方性接着剤を加熱すること
により硬化させる場合にも適用することができる。
【００６３】
【発明の効果】以上説明したように、本発明によれば、
粗面上に第１基板を配置して第１基板の底面と粗面との
接触面積を少なくし、更に粗面の上方に半導体チップ又
は第２基板が配置された状態で半導体チップ又は第２基
板を加熱及び加圧して第１基板に接続させているため、
第１基板の底面から第１基板が載置される面への熱の放
散量が少なく、短時間で半導体チップ又は第２基板を第
１基板に固着することができるという効果がある。ま
た、熱の放散量が少ないことから、半導体チップ又は第
２基板に与える温度を従来よりも低い温度にすることが
できるため、半導体チップの熱破壊等を低減することが
できるため、信頼性を低下させることはないという効果
がある。更に、半導体チップ又は第２基板を第１基板に
接続させる際に、第１基板を加熱していないため、第１
基板の反りが生ずることはないという効果がある。ま
た、本発明によれば、半導体チップ又は第２基板と第１
基板とを固着させるために、加熱及び加圧が必要な異方
性導電膜を用いているため、半導体チップ又は第２基板
と第１基板とを単に物理的に固着させるのみならず、半
導体チップ又は第２基板と第１基板との電気的な導通を
得ることができるため、小型・堅牢の実装構造体を効率
的に製造する上で極めて好適であるという効果がある。
また、本発明によれば、粗面の面荒さを０．１μｍ以上
とすることで第１基板の底面と第１基板を載置する面と
の接触面積が小さくなって熱放散を低減することができ
るため、半導体チップ又は第２基板を第１基板に加える
熱を低下させつつ短時間で固着することができるという
効果がある。逆に、粗面の面荒さを５μｍ以下にするこ
とで、加圧による第１基板の反りを防止することができ
るという効果がある。また更に、本発明によれば、第１
基板として、可撓性基板、又は、ガラス基板、セラミッ
クス基板、若しくはシリコン基板を用いることができる
ため、応用範囲が極めて広く多種多用の実装構造体を製
造することができるという効果がある。また、本発明に
よれば、第１基板がガラス基板である場合に、ガラス基
板の種類には限定されず、また、第１基板として可撓性
基板を用いることができるため、ガラス基板に可撓性基
板を固着させた表示装置等位の実装構造体を製造する上
で極めて好適であるという効果がある。また、本発明に
よれば、半導体チップ又は第２基板と第１基板とを、低
い温度の下で短時間で固着させるために、第１基板を載
置する面の少なくとも一部が粗面とされた案内板を用意
するだけで良く、装置構成の大幅な変更を必要としな
い。その結果、コスト上昇を殆ど伴わずに本発明を実現
することができる。このように、この発明の実現のため
には従来装置の構成を殆ど用いることができるため従来
装置を殆どそのまま転用することで、資源の有効利用を
図ることができるという効果がある。更に、本発明によ
れば、案内板に溝部を形成することにより、案内板と第
１基板の裏面との接触面積を更に少なくすることができ
るため、更なる熱放散の低下を図ることができるため、
製造効率を向上させる上で極めて好適であるという効果
がある。また更に、本発明によれば、粗面の面荒さを第
１基板の裏面の面荒さよりも粗くしているため、第１基
板の裏面の面荒さと粗面の面荒さが同程度であり、第１
基板の裏面と粗面とがかみ合って逆に接触面積を増大さ
せるといった事態を防止することができるという効果が
ある。また、本発明によれば、第１基板に応じて案内板
が交換可能に構成されているため、第１基板の裏面の面
荒さ、材質（熱伝導率）、大きさ等に応じて、最適の案
内板を用いることができ、その結果として製造効率の向
上に資することができるという効果がある。更に、本発
明によれば、一般的な物理的研磨又は化学的なエッチン
グによって粗面を形成することができ、特殊な形成方法
を必要としないため、製造装置のコストを上昇させるこ
とはないという効果がある。
粗面上に第１基板を配置して第１基板の底面と粗面との
接触面積を少なくし、更に粗面の上方に半導体チップ又
は第２基板が配置された状態で半導体チップ又は第２基
板を加熱及び加圧して第１基板に接続させているため、
第１基板の底面から第１基板が載置される面への熱の放
散量が少なく、短時間で半導体チップ又は第２基板を第
１基板に固着することができるという効果がある。ま
た、熱の放散量が少ないことから、半導体チップ又は第
２基板に与える温度を従来よりも低い温度にすることが
できるため、半導体チップの熱破壊等を低減することが
できるため、信頼性を低下させることはないという効果
がある。更に、半導体チップ又は第２基板を第１基板に
接続させる際に、第１基板を加熱していないため、第１
基板の反りが生ずることはないという効果がある。ま
た、本発明によれば、半導体チップ又は第２基板と第１
基板とを固着させるために、加熱及び加圧が必要な異方
性導電膜を用いているため、半導体チップ又は第２基板
と第１基板とを単に物理的に固着させるのみならず、半
導体チップ又は第２基板と第１基板との電気的な導通を
得ることができるため、小型・堅牢の実装構造体を効率
的に製造する上で極めて好適であるという効果がある。
また、本発明によれば、粗面の面荒さを０．１μｍ以上
とすることで第１基板の底面と第１基板を載置する面と
の接触面積が小さくなって熱放散を低減することができ
るため、半導体チップ又は第２基板を第１基板に加える
熱を低下させつつ短時間で固着することができるという
効果がある。逆に、粗面の面荒さを５μｍ以下にするこ
とで、加圧による第１基板の反りを防止することができ
るという効果がある。また更に、本発明によれば、第１
基板として、可撓性基板、又は、ガラス基板、セラミッ
クス基板、若しくはシリコン基板を用いることができる
ため、応用範囲が極めて広く多種多用の実装構造体を製
造することができるという効果がある。また、本発明に
よれば、第１基板がガラス基板である場合に、ガラス基
板の種類には限定されず、また、第１基板として可撓性
基板を用いることができるため、ガラス基板に可撓性基
板を固着させた表示装置等位の実装構造体を製造する上
で極めて好適であるという効果がある。また、本発明に
よれば、半導体チップ又は第２基板と第１基板とを、低
い温度の下で短時間で固着させるために、第１基板を載
置する面の少なくとも一部が粗面とされた案内板を用意
するだけで良く、装置構成の大幅な変更を必要としな
い。その結果、コスト上昇を殆ど伴わずに本発明を実現
することができる。このように、この発明の実現のため
には従来装置の構成を殆ど用いることができるため従来
装置を殆どそのまま転用することで、資源の有効利用を
図ることができるという効果がある。更に、本発明によ
れば、案内板に溝部を形成することにより、案内板と第
１基板の裏面との接触面積を更に少なくすることができ
るため、更なる熱放散の低下を図ることができるため、
製造効率を向上させる上で極めて好適であるという効果
がある。また更に、本発明によれば、粗面の面荒さを第
１基板の裏面の面荒さよりも粗くしているため、第１基
板の裏面の面荒さと粗面の面荒さが同程度であり、第１
基板の裏面と粗面とがかみ合って逆に接触面積を増大さ
せるといった事態を防止することができるという効果が
ある。また、本発明によれば、第１基板に応じて案内板
が交換可能に構成されているため、第１基板の裏面の面
荒さ、材質（熱伝導率）、大きさ等に応じて、最適の案
内板を用いることができ、その結果として製造効率の向
上に資することができるという効果がある。更に、本発
明によれば、一般的な物理的研磨又は化学的なエッチン
グによって粗面を形成することができ、特殊な形成方法
を必要としないため、製造装置のコストを上昇させるこ
とはないという効果がある。
【図１】 本発明の一実施形態による実装構造体の、製
造装置の主要部の構成のみを模式的に示す斜視図であ
る。
造装置の主要部の構成のみを模式的に示す斜視図であ
る。
【図２】 図１中のＡ−Ａ線の矢視断面図であって、
（ａ）は案内板３が凹部４に嵌合されている状態を示す
図であり、（ｂ）は案内板３が凹部４から取り外された
状態を示す図である。
（ａ）は案内板３が凹部４に嵌合されている状態を示す
図であり、（ｂ）は案内板３が凹部４から取り外された
状態を示す図である。
【図３】 本発明の第１実施形態による実装構造体を示
す分解斜視図である。
す分解斜視図である。
【図４】 異方性導電膜１６により半導体チップ１２が
配線基板１１上に搭載された状態における図３中のＢ−
Ｂ線断面図である。
配線基板１１上に搭載された状態における図３中のＢ−
Ｂ線断面図である。
【図５】 本発明の一実施形態による実装構造体の製造
方法の一例を示すフローチャートである。
方法の一例を示すフローチャートである。
【図６】 図５中の工程Ｓ１を終了して、配線基板１１
が載置台１上に載置された状態を示す断面図である。
が載置台１上に載置された状態を示す断面図である。
【図７】 図５中の工程Ｓ２が終了して配線基板１１上
に異方性導電膜１６が配置された状態を示す断面図であ
る。
に異方性導電膜１６が配置された状態を示す断面図であ
る。
【図８】 図５中の工程Ｓ３が終了して、半導体チップ
１２と配線基板１１とによって異方性導電膜１６が挟持
された状態を示す断面図である。
１２と配線基板１１とによって異方性導電膜１６が挟持
された状態を示す断面図である。
【図９】 図５中の工程Ｓ４が終了して、ヘッド２を用
いて半導体チップ１２を配線基板１１に接続される様子
を示す断面図である。
いて半導体チップ１２を配線基板１１に接続される様子
を示す断面図である。
【図１０】 本発明の第２実施形態による実装構造体を
示す分解斜視図である。
示す分解斜視図である。
【図１１】 異方性導電膜２７により実装基板２８と液
晶パネル２１とが固着される様子を示す断面図である。
晶パネル２１とが固着される様子を示す断面図である。
【図１２】 本発明の第２実施形態による実装構造体の
製造工程を説明するための断面図である。
製造工程を説明するための断面図である。
【図１３】 本発明の第２実施形態による実装構造体の
外観を示す斜視図である。
外観を示す斜視図である。
【図１４】 本発明の第３実施形態による実装構造体の
外観を示す斜視図である。
外観を示す斜視図である。
【図１５】 本発明の第３実施形態による実装構造体の
製造工程を説明するための断面図である。
製造工程を説明するための断面図である。
【図１６】 本発明の第４実施形態による実装構造体の
概略構成を示す斜視図である。
概略構成を示す斜視図である。
【図１７】 本発明の他の実施形態による実装構造体の
製造装置の要部を示す断面図である。
製造装置の要部を示す断面図である。
【図１８】 本発明の一実施形態による電子機器として
のノート型コンピュータを示す外観図である。
のノート型コンピュータを示す外観図である。
【図１９】 他の電子機器としての携帯電話機を示す斜
視図である。
視図である。
２……ヘッド
３……案内板
１０，２０，３０，４０……実装構造体
１１……配線基板（第１基板）
１２，３５，４１，５１……半導体チップ
１６，２７，３７……異方性導電膜
２３ａ……基板（第１基板）
２８……実装基板（第２基板）
３１ｂ……基板（第１基板）
４２……回路基板（第１基板）
５０……基板（第１基板）
５５，５６……溝部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 1/18 Ｈ０５Ｋ 1/18 Ｌ
3/32 3/32 Ｂ
Ｃ
Ｆターム(参考） 2H092 GA49 GA50 GA51 GA55 GA60
MA32 MA35 MA37 NA25 NA27
NA29
3K007 AB14 AB18 BB07 DB03
5E319 AA03 AB05 AC03 AC04 BB16
CC12 CD04 GG15 GG20
5E336 AA04 BB12 BB15 BB18 CC58
EE05 EE08 GG02 GG09 GG16
GG30
5F044 KK01 LL09 PP15
Claims (17)
- 【請求項１】 第１基板に対して少なくとも半導体チッ
プ又は第２基板が実装された実装構造体を製造する実装
構造体の製造方法において、 少なくとも一部が粗面とされた面上に、前記半導体チッ
プ又は第２基板の実装位置が当該粗面上に位置するよう
に前記第１基板を載置する第１工程と、 前記実装位置に前記半導体チップ又は第２基板を配置す
る第２工程と、 前記半導体チップ又は第２基板を加熱及び加圧して前記
第１基板と前記半導体チップ又は前記第２基板とを接続
させる第３工程とを含むことを特徴とする実装構造体の
製造方法。 - 【請求項２】 前記第１工程と前記第２工程との間に設
けられ、前記第１基板上における前記実装位置に異方性
導電膜を配置する第４工程を更に有することを特徴とす
る請求項１記載の実装構造体の製造方法。 - 【請求項３】 前記粗面の面荒さは、０．１μｍから５
μｍの範囲であることを特徴とする請求項１又は請求項
２記載の実装構造体の製造方法。 - 【請求項４】 前記第１基板は、可撓性基板、又は、ガ
ラス基板、セラミックス基板、若しくはシリコン基板で
あることを特徴とする請求項１から請求項３の何れか一
項に記載の実装構造体の製造方法。 - 【請求項５】 前記ガラス基板は、硼珪酸ガラス、石英
ガラス、又はソーダガラスであることを特徴とする請求
項４記載の実装構造体の製造方法。 - 【請求項６】 前記第２基板は、可撓性基板であること
を特徴とする請求項１から請求項５の何れか一項に記載
の実装構造体の製造方法。 - 【請求項７】 第１基板に対して少なくとも半導体チッ
プ又は第２基板が実装された実装構造体を製造する実装
構造体の製造装置において、 少なくとも一部が粗面とされた面を有し、前記第１基板
を載置するための案内板と、 前記粗面の上方に配置され、前記案内板上に載置される
べき前記第１基板上に前記半導体チップ又は第２基板を
接続するために加熱及び加圧するヘッドとを備えること
を特徴とする実装構造体の製造装置。 - 【請求項８】 前記案内板は、その上部に載置されるべ
き前記第１基板の裏面に接触しない溝部を有することを
特徴とする請求項７記載の実装構造体の製造装置。 - 【請求項９】 前記粗面は、その面荒さが載置されるべ
き前記第１基板の裏面の面荒さよりも粗いことを特徴と
する請求項７又は請求項８記載の実装構造体の製造装
置。 - 【請求項１０】 前記案内板は、載置する前記第１基板
に応じて交換可能に構成されていることを特徴とする請
求項７から請求項９の何れか一項に記載の実装構造体の
製造装置。 - 【請求項１１】 前記粗面は、物理的な研磨又は化学的
なエッチングにより形成されていることを特徴とする請
求項７から請求項１０の何れか一項に記載の実装構造
体。 - 【請求項１２】 前記粗面の面荒さは、０．１μｍから
５μｍの範囲であることを特徴とする請求項７から請求
項１１の何れか一項に記載の実装構造体の製造装置。 - 【請求項１３】 前記第１基板は、可撓性基板、又は、
ガラス基板、セラミックス基板、若しくはシリコン基板
であることを特徴とする請求項７から請求項１２の何れ
か一項に記載の実装構造体の製造装置。 - 【請求項１４】 前記ガラス基板は、硼珪酸ガラス、石
英ガラス、又はソーダガラスであることを特徴とする請
求項１３記載の実装構造体の製造装置。 - 【請求項１５】 前記第２基板は、可撓性基板であるこ
とを特徴とする請求項７から請求項１４の何れか一項に
記載の実装構造体の製造装置。 - 【請求項１６】 請求項１から請求項６の何れか一項に
記載の実装構造体の製造方法又は請求項７から請求項１
５の何れか一項に記載の実装構造体の製造装置を用いて
製造されたことを特徴とする実装構造体。 - 【請求項１７】 請求項１６記載の実装構造体を備える
ことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050455A JP3791431B2 (ja) | 2002-02-26 | 2002-02-26 | 実装構造体の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050455A JP3791431B2 (ja) | 2002-02-26 | 2002-02-26 | 実装構造体の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249532A true JP2003249532A (ja) | 2003-09-05 |
| JP3791431B2 JP3791431B2 (ja) | 2006-06-28 |
Family
ID=28662700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050455A Expired - Fee Related JP3791431B2 (ja) | 2002-02-26 | 2002-02-26 | 実装構造体の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3791431B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177349A (ja) * | 2007-01-18 | 2008-07-31 | Fujitsu Ltd | 電子装置および電子装置の製造方法 |
| JP2010278087A (ja) * | 2009-05-26 | 2010-12-09 | Panasonic Electric Works Co Ltd | 実装方法 |
| WO2015105149A1 (ja) * | 2014-01-08 | 2015-07-16 | 東レ株式会社 | 半導体装置の実装方法および実装装置 |
| CN111668138A (zh) * | 2020-06-16 | 2020-09-15 | 京东方科技集团股份有限公司 | 绑定装置 |
-
2002
- 2002-02-26 JP JP2002050455A patent/JP3791431B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008177349A (ja) * | 2007-01-18 | 2008-07-31 | Fujitsu Ltd | 電子装置および電子装置の製造方法 |
| US8356406B2 (en) | 2007-01-18 | 2013-01-22 | Fujitsu Limited | Electronic device and method of manufacturing same |
| JP2010278087A (ja) * | 2009-05-26 | 2010-12-09 | Panasonic Electric Works Co Ltd | 実装方法 |
| WO2015105149A1 (ja) * | 2014-01-08 | 2015-07-16 | 東レ株式会社 | 半導体装置の実装方法および実装装置 |
| TWI656582B (zh) * | 2014-01-08 | 2019-04-11 | 日商東麗工程股份有限公司 | Semiconductor device mounting method and mounting device |
| CN111668138A (zh) * | 2020-06-16 | 2020-09-15 | 京东方科技集团股份有限公司 | 绑定装置 |
| CN111668138B (zh) * | 2020-06-16 | 2023-12-05 | 京东方科技集团股份有限公司 | 绑定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3791431B2 (ja) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7903067B2 (en) | Driver chip and display apparatus having the same | |
| EP0794451B1 (en) | Liquid crystal device, method of manufacturing the same and electronic apparatus | |
| JP3284262B2 (ja) | 液晶表示装置及びそれを用いた電子機器 | |
| JP2003332386A (ja) | 集積回路チップ、電子デバイス及びその製造方法並びに電子機器 | |
| TW200535921A (en) | Electronic component, mounted structure, electro-optical device, and electronic device | |
| WO2006126586A1 (ja) | 回路基板の接続構造および回路基板の接続方法 | |
| JP2003273476A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
| TWI240132B (en) | Method of mounting parts and method of producing electro-optic device | |
| TWI394502B (zh) | A wiring substrate, and a connecting device and a connecting method using a wiring board having a wiring board | |
| JP3791431B2 (ja) | 実装構造体の製造装置 | |
| JP3823845B2 (ja) | 実装構造体 | |
| US6775149B1 (en) | Multichip mounted structure, electro-optical apparatus, and electronic apparatus | |
| JP2009069705A (ja) | 液晶表示装置の製造方法 | |
| JP4055151B2 (ja) | 実装構造体の製造装置及び製造方法 | |
| JP3729113B2 (ja) | 電子機器 | |
| JP2003233324A (ja) | フラットパネルディスプレイおよびその製造方法 | |
| JP4254650B2 (ja) | 半導体装置の実装装置及び実装方法 | |
| JPH07321438A (ja) | プリント基板回路 | |
| JP2002244146A (ja) | 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置 | |
| JP2004186472A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
| JP3617495B2 (ja) | 半導体素子の接続構造、液晶表示装置及び電子機器 | |
| JP2003140564A (ja) | 半導体素子、電気光学装置の製造方法、電気光学装置、及び電子機器 | |
| JP4613536B2 (ja) | 半導体素子実装基板、電気光学装置、電子機器 | |
| JP2005165368A (ja) | 液晶装置の製造方法 | |
| JP2003133705A (ja) | 電気光学パネルの製造方法、電気光学パネル、電気光学装置、電子機器、及び半導体部品実装装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |