JP5102805B2 - 実装方法 - Google Patents

実装方法 Download PDF

Info

Publication number
JP5102805B2
JP5102805B2 JP2009127018A JP2009127018A JP5102805B2 JP 5102805 B2 JP5102805 B2 JP 5102805B2 JP 2009127018 A JP2009127018 A JP 2009127018A JP 2009127018 A JP2009127018 A JP 2009127018A JP 5102805 B2 JP5102805 B2 JP 5102805B2
Authority
JP
Japan
Prior art keywords
substrate
bonding
mounting
chip
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009127018A
Other languages
English (en)
Other versions
JP2010278087A (ja
Inventor
孝昌 酒井
佳治 佐名川
威 中筋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009127018A priority Critical patent/JP5102805B2/ja
Publication of JP2010278087A publication Critical patent/JP2010278087A/ja
Application granted granted Critical
Publication of JP5102805B2 publication Critical patent/JP5102805B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、熱伝導性を有する基板上に複数個のチップを実装する実装方法に関するものである。
従来から、基板上にチップを実装する実装方法として、ステージ上に基板を載置し、基板を加熱した状態で基板と同じ温度まで加熱したチップを基板に接合する実装方法(例えば、特許文献1参照)や、加熱したチップを基板側へ押し付けて接合する実装方法(例えば、特許文献2参照)が提案されている。
特開平7−130795号公報 特開2006−286799号公報
しかしながら、上記特許文献1に記載された実装方法のように基板側を加熱する実装方法では、熱伝導性を有する基板上に複数個のチップを実装する場合、全てのチップの実装が終わるまで基板を高温に維持することになるので、初期に基板に実装されたチップの特性劣化や基板に形成されている機能部(例えば、貫通孔配線など)の劣化の原因となることがあった。
また、上記特許文献2に記載された実装方法のようにチップ側から加熱する実装方法では、熱伝導性を有する基板上に複数個のチップを実装する場合、チップからの熱が基板を介してステージの広い範囲に拡散されてしまい接合界面の温度が低下してしまうので、チップの耐熱温度以上にチップを加熱する必要が生じる可能性がある。
本発明は上記事由に鑑みて為されたものであり、その目的は、熱伝導性を有する基板上に複数個のチップを実装するにあたって、基板やチップの特性を劣化させることなく実装することが可能な実装方法を提供することにある。
請求項1の発明は、熱伝導性を有する基板上に複数個のチップを実装する実装方法であって、ステージの表面側に基板を載置する基板載置工程と、チップとステージの表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、基板とステージの前記表面に形成された断熱用凹部の内底面との間に基板側の先端部が尖り基板を支持する複数の支持体を介在させて基板をステージの前記表面側に載置することを特徴とする。
この発明によれば、基板載置工程において、基板とステージの前記表面に形成された断熱用凹部の内底面との間に基板側の先端部が尖り基板を支持する複数の支持体を介在させて基板をステージの前記表面側に載置してから、接合工程において、チップとステージの前記表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させるので、熱伝導性を有する基板上に複数個のチップを実装するにあたって、接合工程において、チップ側からの熱が基板を介してステージに拡散されるのを抑制することができるとともに、チップに印加される圧力により基板が撓むことによる実装性の低下を防止でき、チップとステージに安定して支持された基板との接合界面を効率良く加熱することができるから、基板やチップの特性を劣化させることなく実装することが可能になり、実装品質および歩留まりの向上を図れる。
請求項2の発明は、請求項1の発明において、前記基板載置工程では、前記ステージとして前記基板における前記各チップそれぞれの接合予定領域に対応する各領域に前記支持体が配置されたものを用いることを特徴とする。
この発明によれば、前記接合工程において加熱された前記チップから前記ステージへ逃げる熱量を均一化することができ、実装品質の安定化を図れる。
請求項3の発明は、請求項1または請求項2の発明において、前記基板載置工程では、前記基板と前記各支持体との間に断熱板が介在する形で前記基板を前記ステージの前記表面側に載置することを特徴とする。
この発明によれば、前記基板載置工程において前記基板を吸着する際に前記基板に傷や割れが発生するのを防止することができ、また、前記接合工程において前記チップに印加される圧力により前記基板に生じる応力を低減できるとともに、前記チップと前記支持体との位置関係の相違に起因して前記チップから逃げる熱量のばらつきを低減でき、実装品質の安定化を図れる。
請求項4の発明は、請求項1ないし請求項3の発明において、前記各支持体は、Siからなることを特徴とする。
この発明によれば、マイクロマシニング技術などによってSi基板を加工することによって前記各支持体を形成することができるので、前記各支持体を低コストで高精度に形成することができる。
請求項5の発明は、請求項1ないし請求項4の発明において、前記基板載置工程では、前記ステージとして前記各支持体のうち前記断熱用凹部の内底面の最外周部に配置された支持体が前記断熱用凹部の内側面と内底面との境界に接しているものを用いることを特徴とする。
この発明によれば、前記基板載置工程において前記基板を吸着する際に前記基板をより安定して支持することができる。
請求項1の発明は、熱伝導性を有する基板上に複数個のチップを実装するにあたって、基板やチップの特性を劣化させることなく実装することが可能になるという効果がある。
実施形態1の実装方法の説明図である。 同上における発光装置の概略断面図である。 同上における発光装置の概略分解斜視図である。 同上におけるLED搭載用基板を示し、(a)は概略平面図、(b)は概略下面図である。 同上における中間層基板を示し、(a)は概略平面図、(b)は概略下面図である。 同上における素子形成基板を示し、(a)は概略平面図、(b)は概略下面図、(c)は(b)のA−B−C概略断面図である。 実施形態2の実装方法の説明図である。 実施形態3の実装方法の説明図である。 実施形態4の実装方法の説明図である。
(実施形態1)
以下では、本実施形態の実装方法を適用して製造するデバイスの一例であってチップとしてLEDチップを備えた発光装置について図2〜図6に基づいて説明し、その後、本実施形態の実装方法について図1に基づいて説明する。
発光装置は、可視光(例えば、赤色光、緑色光、青色光など)を放射する1つのLEDチップ1と、LEDチップ1を収納する収納凹所2aが一表面に形成され収納凹所2aの内底面にLEDチップ1が実装された実装基板2と、実装基板2の上記一表面側において収納凹所2aを閉塞する形で実装基板2に固着された透光性部材3と、実装基板2に設けられLEDチップ1から放射された光を検出する光検出素子4と、実装基板2に設けられ光検出素子4の温度を検出する温度検出素子5と、実装基板2の収納凹所2aに充填された透光性の封止材料(例えば、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂、ガラスなど)からなりLEDチップ1および当該LEDチップ1に接続されたボンディングワイヤ14を封止した封止部6と備えている。ここで、実装基板2は、上記一表面側において収納凹所2aの周部から内方へ突出した庇状の突出部2cを有しており、当該突出部2cに光検出素子4が設けられている。なお、この発光装置は、実装基板2と透光性部材3とで、LEDチップ1が収納されたパッケージ10を構成しているが、透光性部材3は、必ずしも設けなくてもよく、必要に応じて適宜設ければよい。
実装基板2は、LEDチップ1が一表面側に搭載される矩形板状のLED搭載用基板20と、LED搭載用基板20の上記一表面側に対向配置され円形状の光取出窓41が形成されるとともに光検出素子4および温度検出素子5が形成された素子形成基板40と、LED搭載用基板20と素子形成基板40との間に介在し光取出窓41に連通する矩形状の開口窓31が形成された中間層基板30とで構成されており、LED搭載用基板20と中間層基板30と素子形成基板40とで囲まれた空間が上記収納凹所2aを構成している。ここにおいて、LED搭載用基板20、中間層基板30および素子形成基板40の外周形状は矩形状であり、中間層基板30および素子形成基板40はLED搭載用基板20と同じ外形寸法に形成されている。また、素子形成基板40の厚み寸法はLED搭載用基板20および中間層基板30の厚み寸法に比べて小さく設定されている。
上述の発光装置は、LED搭載用基板20が、LEDチップ1が実装されるLED実装部を構成し、中間層基板30と素子形成基板40とが、LED実装部においてLEDチップ1が実装される領域の周部に設けられた壁部2bを構成し、素子形成基板40において中間層基板30の開口窓31上に張り出した部位が、壁部2bの先端部から内方へ突出する突出部2cを構成している。
上述のLED搭載用基板20、中間層基板30、素子形成基板40は、それぞれ、導電形がn形で主表面が(100)面のシリコン基板20a,30a,40aを用いて形成してあり、中間層基板30の内側面が、アルカリ系溶液(例えば、TMAH溶液、KOH溶液など)を用いた異方性エッチングにより形成された(111)面により構成されており(つまり、中間層基板30は、開口窓31の開口面積がLED搭載用基板20から離れるにつれて徐々に大きくなっており)、LEDチップ1から放射された光を前方へ反射するミラー2dを構成している。要するに、上述の発光装置では、中間層基板30がLEDチップ1から側方へ放射された光を前方へ反射させる枠状のリフレクタを兼ねている。
LED搭載用基板20は、図2〜図4に示すように、シリコン基板20aの一表面側(図2における上面側)の中央部に、LEDチップ1の両電極それぞれと電気的に接続される2つの導体パターン25a,25aが形成されている。また、LED搭載用基板20は、シリコン基板20aの上記一表面側の4つの角部のうちの2箇所に、中間層基板30に形成された貫通孔配線34b,34bを介して光検出素子4と電気的に接続される導体パターン25b,25bが形成され、他の2箇所に、中間層基板30に形成された貫通孔配線34c,34cを介して温度検出素子5と電気的に接続される導体パターン25c,25cが形成されており、各導体パターン25a,25a,25b,25b,25c,25cとシリコン基板20aの他表面側(図2における下面側)に形成された6つの外部接続用電極27a,27a,27b,27b,27c,27cとがそれぞれ貫通孔配線24を介して電気的に接続されている。また、LED搭載用基板20は、シリコン基板20aの上記一表面側に、中間層基板30と接合するための4つの接合用金属層29がシリコン基板20aの外周縁の各辺に沿って形成されている。
LEDチップ1は、結晶成長用基板として導電性基板を用い厚み方向の両面に電極(図示せず)が形成された可視光LEDチップである。そこで、LED搭載用基板20は、LEDチップ1が電気的に接続される2つの導体パターン25a,25aのうちの一方の導体パターン25aを、LEDチップ1がダイボンディングされる矩形状のダイパッド部25aaと、ダイパッド部25aaに連続一体に形成され貫通孔配線24との接続部位となる引き出し配線部25abとで構成してある。要するに、LEDチップ1は、上記一方の導体パターン25aのダイパッド部25aaにダイボンディングされており、ダイパッド部25aa側の電極がダイパッド部25aaに接合されて電気的に接続され、光取り出し面側の電極がボンディングワイヤ14を介して他方の導体パターン25aと電気的に接続されている。
また、LED搭載用基板20は、シリコン基板20aの上記他表面側の中央部に、シリコン基板20aよりも熱伝導率の高い金属材料からなる矩形状の放熱用パッド部28が形成され、ダイパッド部25aaと放熱用パッド部28とがシリコン基板20aよりも熱伝導率の高い金属材料(例えば、Cuなど)からなる複数(本実施形態では、9つ)の円柱状のサーマルビア26を介して熱的に結合されており、LEDチップ1で発生した熱が各サーマルビア26および放熱用パッド部28を介して放熱されるようになっている。
ところで、LED搭載用基板20は、シリコン基板20aに、上述の6つの貫通孔配線24それぞれが内側に形成される4つの貫通孔22aと、上述の9つのサーマルビア26それぞれが内側に形成される9つの貫通孔22bとが厚み方向に貫設され、シリコン基板20aの上記一表面と上記他表面と各貫通孔22a,22bの内面とに跨って熱酸化膜(シリコン酸化膜)からなる第1の絶縁膜23が形成されており、各導体パターン25a,25a,25b,25b,25c,25c、各接合用金属層29、各外部接続用電極27a,27a,27b,27b,27c,27c、放熱用パッド部28、各貫通孔配線24および各サーマルビア26がシリコン基板20aと電気的に絶縁されている。
ここにおいて、各導体パターン25a,25a,25b,25b,25c,25c、各接合用金属層29、各外部接続用電極27a,27a,27b,27b,27c,27c、放熱用パッド部28は、第1の絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。ここで、LED搭載用基板20は、シリコン基板20aの上記一表面側の各導体パターン25a,25a,25b,25b,25c,25cと各接合用金属層29とを同時に形成し、シリコン基板20aの上記他表面側の各外部接続用電極27a,27a,27b,27b,27c,27cと放熱用パッド部28とを同時に形成してある。なお、LED搭載用基板20は、第1の絶縁膜23上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。また、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と第1の絶縁膜23との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、貫通孔配線24およびサーマルビア26の材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
中間層基板30は、図2、図3および図5に示すように、シリコン基板30aの一表面側(図2における下面側)に、LED搭載用基板20の4つの導体パターン27b,27b,27c,27cと接合されて電気的に接続される4つの導体パターン35b,35b,35c,35cが形成されるとともに、LED搭載用基板20の4つの接合用金属層29と接合される4つの接合用金属層36が形成されている。また、中間層基板30は、シリコン基板30aの他表面側(図2における上面側)に、貫通孔配線34b,34b,34c,34cを介して導体パターン35b,35b,35c,35cと電気的に接続される導体パターン37b,37b,37c,37cが形成されるとともに、素子形成基板40と接合するための接合用金属層38が形成されている。
また、中間層基板30は、上述の貫通孔配線34b,34b,34c,34cそれぞれが内側に形成される4つの貫通孔32がシリコン基板30aの厚み方向に貫設され、シリコン基板30aの上記一表面と上記他表面と各貫通孔32の内面とに跨って熱酸化膜(シリコン酸化膜)からなる第2の絶縁膜33が形成されており、各導体パターン35b,35b,35c,35c,37b,37b,37c,37cおよび各接合用金属層36,38がシリコン基板30aと電気的に絶縁されている。各導体パターン35b,35b,35c,35c,37b,37b,37c,37cおよび各接合用金属層36,38は、第2の絶縁膜33上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されている。
ここにおいて、中間層基板30は、シリコン基板30aの上記一表面側の各導体パターン35b,35b,35c,35cと各接合用金属層36とを同時に形成し、シリコン基板30aの上記他表面側の各導体パターン37b,37b,37c,37cと各接合用金属層38とを同時に形成してある。なお、中間層基板30は、第2の絶縁膜33上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と第2の絶縁膜33との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、貫通孔配線34b,34b,34c,34cの材料としては、Cuを採用しているが、Cuに限らず、例えば、Niなどを採用してもよい。
素子形成基板40は、図2、図3および図6に示すように、シリコン基板40aの一表面側(図2における下面側)に、中間層基板30の4つの導体パターン37b,37b,37c,37cと接合されて電気的に接続される4つの導体パターン47b,47b,47c,47cが形成されるとともに、中間層基板30の各接合用金属層38と接合される4つの接合用金属層48が形成されている。
ここにおいて、光検出素子4は、フォトダイオードにより構成されており、当該フォトダイオードのp形領域4bが導体パターン47bと電気的に接続され、n形領域4b(シリコン基板40a)が導体パターン47bと電気的に接続されている。また、温度検出素子5は、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されており、p形領域5cが導体パターン47cと電気的に接続され、n形領域5c(シリコン基板40a)が導体パターン47cと電気的に接続されている。ここで、光検出素子4と温度検出素子5とは、p形領域4b,5cが同時に且つ同じサイズに形成され、不純物濃度が同じとなっており、絶縁分離部(図示せず)によって電気的に絶縁されている。また、温度検出素子5は、上記遮光構造として、シリコン基板40aの上記一表面側に形成されLEDチップ1からの光入射を阻止する第1の金属膜(例えば、Al膜など)からなる第1の遮光膜45と、シリコン基板40aの上記他表面側に形成され外部からの光入射を阻止する第2の金属膜(例えば、Al膜など)からなる第2の遮光膜46とを備えている。なお、第1の遮光膜45は、シリコン基板40aの上記一表面側において当該第1の遮光膜45の直下に形成されたシリコン酸化膜からなる第3の絶縁膜44により導体パターン47cと電気的に絶縁され、第2の遮光膜46は、シリコン基板40aの上記他表面側に形成されたシリコン酸化膜からなる第4の絶縁膜49によりシリコン基板40aと電気的に絶縁されている。
また、素子形成基板40は、シリコン基板40aの上記一表面側にシリコン酸化膜からなる第5の絶縁膜43が形成されており、当該第5の絶縁膜43が上記フォトダイオードの反射防止膜を兼ねている。また、素子形成基板40の光検出素子4は、上述の導体パターン47b,47bが、第5の絶縁膜43に形成したコンタクトホールを通してp形領域4b、n形領域4bと電気的に接続され、温度検出素子5は、上述の導体パターン47c,47cが、第5の絶縁膜43に形成したコンタクトホールを通してp形領域5c、n形領域5cと電気的に接続されている。ここにおいて、各導体パターン47b,47b,47c,47cおよび各接合用金属層48は、第5の絶縁膜43上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により構成されており、同時に形成してある。なお、素子形成基板40は、第5の絶縁膜43上のTi膜の膜厚を15〜50nm、Ti膜上のAu膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。ここで、各Au膜の材料は、純金に限らず不純物を添加したものでもよい。また、各Au膜と第5の絶縁膜43との間に密着性改善用の密着層としてTi膜を介在させてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。
上述の実装基板2の形成にあたっては、例えば、光検出素子4、温度検出素子5、第5の絶縁膜43、各導体パターン47b,47b,47c,47c、および各接合用金属層48などが形成されたシリコン基板40aと中間層基板30とを低温での直接接合が可能な常温接合法などにより接合する第1の接合工程を行った後、シリコン基板40aを所望の厚みまで研磨する研磨工程を行い、その後、誘導結合プラズマ(ICP)型のドライエッチング装置などを用いてシリコン基板40aに光取出窓41を形成する光取出窓形成工程を行うことで素子形成基板40を完成させてから、LEDチップ1が実装されボンディングワイヤ14の結線が行われたLED搭載用基板20と中間層基板30とを常温接合法などにより接合する第2の接合工程を行うようにすればよい。なお、常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で直接接合する。
上述の第1の接合工程では、シリコン基板40aの上記一表面側の各接合用金属層48と中間層基板30の各接合用金属層38とが接合されるとともに、シリコン基板40aの上記一表面側の導体パターン47b,47b,47c,47cと中間層基板30の導体パターン37b,37b,37c,37cとが接合され電気的に接続される。ここで、導体パターン47b,47b,47c,47cと導体パターン37b,37b,37c,37cとの接合部位は、貫通孔配線34b,34b,34c,34cに重なる領域からずらしてあるので、導体パターン47b,47b,47c,47cと導体パターン37b,37b,37c,37cとの互いの接合表面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、第2の接合工程では、LED搭載用基板20の各接合用金属層29と中間層基板30の各接合用金属層36とが接合されるとともに、LED搭載用基板20の4つの角部の導体パターン25b,25b,25c,25cと中間層基板30の導体パターン35b,35b,35c,35cとが接合され電気的に接続される。ここで、上述の発光装置では、導体パターン25b,25b,25c,25cと導体パターン35b,35b,35c,35cとの接合部位を、貫通孔配線24に重なる領域および貫通孔配線34b,34b,34c,34cに重なる領域からずらしてあるので、導体パターン25b,25b,25c,25cと導体パターン35b,35b,35c,35cとの互いの接合表面の平坦度を高めることができ、接合歩留まりを高めることができるとともに接合信頼性を高めることができる。また、上述のように第1の接合工程および第2の接合工程で採用している常温接合法では、各接合表面の清浄化・活性化を行ってから、常温下で適宜の荷重を印加しいているが、常温下に限らず、例えば、第1の接合工程では光検出素子4および温度検出素子5へ熱ダメージが生じない温度、第2の接合工程ではLEDチップ1へ熱ダメージが生じない温度(LEDチップ1のジャンクション温度が最大ジャンクション温度を超えない温度)であれば、加熱条件下(例えば、80℃〜100℃程度に加熱した条件下)において適宜の荷重を印加するようにしてもよく、加熱条件下において適宜の荷重を印加して接合することで接合信頼性をより一層高めることが可能となる。
また、上述の透光性部材3は、透光性材料(例えば、ガラス、シリコーン樹脂、アクリル樹脂、エポキシ樹脂、ポリカーボネート樹脂など)からなる透光性基板を用いて形成してある。ここで、透光性部材3は、実装基板2と同じ外周形状の矩形板状に形成されており、実装基板2側とは反対の光取り出し面に、LEDチップ1から放射された光の全反射を抑制する微細凹凸構造が形成されている。ここにおいて、透光性部材3の光取り出し面に形成する微細凹凸構造は、多数の微細な凹部が2次元周期構造を有するように形成されている。なお、上述の微細凹凸構造は、例えば、レーザ加工技術やエッチング技術やインプリントリソグラフィ技術などを利用して形成すればよい。また、微細凹凸構造の周期は、LEDチップ1の発光ピーク波長の1/4〜100倍程度の範囲で適宜設定すればよい。
以上説明した発光装置では、LEDチップ1が収納されたパッケージ10に、LEDチップ1から放射される光を検出する光検出素子4と、光検出素子4の温度を検出する温度検出素子5とが設けられ、光検出素子4が、上記フォトダイオードにより構成され、温度検出素子5が、上記フォトダイオードと同じダイオード構造を有し且つ当該ダイオード構造への光入射を阻止する遮光構造を有するダイオードにより構成されているので、光検出素子4の出力から温度検出素子5の出力を減算することにより、光検出素子4の出力信号から当該光検出素子4の温度に起因したノイズを除去することができ、S/N比が高くなるから、光検出素子4の検出精度を高めることが可能となる。
上述の発光装置の製造にあたっては、上述の各シリコン基板20a,30a,40aとして、それぞれLED搭載用基板20、中間層基板30、素子形成基板40を多数形成可能なシリコンウェハを用いるとともに、上述の透光性基板として透光性部材3を多数形成可能なウェハ状のもの(透光性ウェハ)を用い、上述の第1の接合工程、研磨工程、光取出窓形成工程、第2の接合工程、実装基板2の収納凹所2aに封止樹脂を充填して封止部6を形成する封止部形成工程、封止部形成工程の後で実装基板2と透光性部材3とを接合する第3の接合工程などの各工程をウェハレベルで行うことでウェハレベルパッケージ構造体を形成してから、ダイシング工程により実装基板2のサイズに分割されている。したがって、LED搭載用基板20と中間層基板30と素子形成基板40と透光性部材3とが同じ外形サイズとなり、小型のパッケージ10を実現できるとともに、製造が容易になる。また、中間層基板30におけるミラー2dと素子形成基板40における光検出素子4との相対的な位置精度を高めることができ、LEDチップ1から側方へ放射された光がミラー2dにより反射されて光検出素子4へ導かれる。
ところで、本実施形態の実装方法は、上述のLED搭載用基板20を多数形成したシリコンウェハからなるウェハ200(図1参照)が熱伝導性を有する基板を構成しており、当該ウェハ200に複数個のLEDチップ1を実装する実装方法に関する。
本実施形態の実装方法は、ダイボンド装置のステージ110(図1参照)の表面側に基板たるウェハ200を載置する基板載置工程と、チップたるLEDチップ1とステージ110の表面側に載置されたウェハ200との互いの接合面を接触させLEDチップ1側から加熱することによりLEDチップ1とウェハ200との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、ウェハ200とステージ110との間に空気層からなる断熱層113が介在する形でウェハ200をステージ110の表面側に載置する。
ところで、本実施形態では、LEDチップ1として、チップサイズが0.3mm□で厚み方向の両面に上記電極が形成されたものを用いており、裏面側(ウェハ200に近い側)の電極11からなるチップ側接合用電極がAuSnにより形成されている。なお、LEDチップ1のチップサイズは、0.3mm□に限らず、例えば、1mm□でもよい。
また、ウェハ200は、直径が150mm、厚みが525μmのシリコンウェハを用いて形成されており、ウェハ200における各LEDチップ1それぞれの接合予定領域(搭載位置)には、基板側接合用電極として上述のダイパッド部25aa(図2参照)が形成されている。ここにおいて、ダイパッド部25aaは、Ti膜と当該Ti膜上に形成されたAu膜との積層構造を有しており、表面側の部位がAuにより形成されている。なお、ダイパッド部25aaは、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあるが、これらの数値は一例であって特に限定するものではない。また、本実施形態では、Au膜直下に密着性改善用の密着層としてTi膜を設けてあるが、密着層の材料はTiに限らず、例えば、Cr、Nb、Zr、TiN、TaNなどでもよい。また、基板として、直径が150mm、厚みが525μmのシリコンウェハを用いて形成したウェハを例示したが、シリコンウェハのサイズや厚みは特に限定するものではなく、例えば、直径が50〜150mm、厚みが200〜525μm程度のシリコンウェハを用いればよい。
また、ステージ110は、上記表面側にウェハ200の直径よりも内径が小さな円形状の断熱用凹部111が形成されており、断熱用凹部111内の空気層が上述の断熱層113となる。ここで、断熱用凹部111の内径は140mm、深さを1mmに設定してある。なお、ステージ110の断熱用凹部111の内径や深さは特に限定するものではなく、上述の基板のサイズに応じて、適宜設定すればよい。
また、上述のステージ110には、上記表面側に載置される対象物を吸着するための複数の吸気孔114が断熱用凹部111の周部に形成されており、ウェハ200がステージ110の上記表面に吸着されるようになっている。
また、上述の基板載置工程では、ウェハ200とステージ110の上記表面に形成された断熱用凹部111の内底面との間にウェハ200側の先端部が尖りウェハ200を支持する複数の錘状(例えば、四角錘状)の支持体120を介在させてウェハ200をステージ110の上記表面側に載置するようにしている。ここにおいて、支持体120は、接合工程時のウェハ200の撓みを抑制するために設けてある。
また、本実施形態では、各支持体120の数や配置は特に限定するものではないが、接合工程において吸着コレット150からの熱が伝熱されにくい位置に配置してある(なお、図1における実線の矢印は、吸着コレット150から熱放射された赤外線を模式的に示し、同図における破線の矢印はウェハ200から放熱される熱の流れを模式的に示している)。また、本実施形態では、各支持体120がSiからなるので、マイクロマシニング技術などによってSi基板を加工することによって支持体120を形成することができるから、各支持体120をガラスやセラミックにより形成する場合に比べて、低コストで高精度に形成することができる。
接合工程では、LEDチップ1とウェハ200とを近づけて互いの接合面を接触させLEDチップ1側から加熱することによりLEDチップ1とウェハ200との互いの接合面を加熱して両者を接合させる。具体的には、LEDチップ1では上述のチップ側接合用電極の表面が接合面を構成し、ウェハ200では上述の基板側接合用電極が接合面を構成しており、LEDチップ1のチップ側接合用電極とウェハ200の基板側接合用電極とを共晶接合させるようにしている。ここにおいて、接合工程では、ダイボンド装置のヘッド(ボンディングヘッド)140の設けられた吸着コレット150によりLEDチップ1を吸着保持してヘッド140のヒータ(図示せず)により吸着コレット150を介してLEDチップ1を規定の接合温度(例えば、チップ側接合用電極の材料であるAuSnの溶融温度よりも高い温度)に加熱した状態で、LEDチップ1のチップ側接合用電極とウェハ200の基板側接合用電極との接合面同士を接触させ、ヘッド140側からLEDチップ1に適宜の圧力(例えば、2〜50kg/cm)を規定時間(例えば、10秒程度)だけ印加することにより、厚み方向において重なり合っているチップ側接合用電極と基板側接合用電極とを共晶接合させる過程をウェハ200に実装するLEDチップ1の個数に応じて繰り返し行う。なお、チップ側接合用電極および基板側接合用電極それぞれの材料は特に限定するものではなく、チップ側接合用電極と基板側接合用電極との接合も直接接合であればよく、共晶接合に限定するものではない。また、接合工程において、LEDチップ1の加熱は、LEDチップ1とウェハ200との互いの接合面を接触させてから行うようにしてもよい。
ところで、上述の実装方法では、吸着コレット150として、セラミック(例えば、窒化アルミニウムなど)により形成されるとともにLEDチップ1の吸着部位151を含む第1の平面P1とLEDチップ1における接合面を含む第2の平面P2との間で第1の平面P1および第2の平面P2に平行な仮想平面VP(本実施形態では、第1の平面P1と同一平面)上に表面が位置する熱放射領域152を吸着部位151の周囲に設けたものを用い、LEDチップ1を介するウェハ200の加熱に加えて熱放射領域152からの熱放射によりウェハ200を加熱するようにしている(なお、上述のように図1における実線の矢印は、熱放射領域102から熱放射された赤外線を模式的に示している)。
ここにおいて、吸着コレット150は、ヘッド140に接するベース部150aと、ベース部150aから突設されLEDチップ1のチップサイズよりも先端面の平面サイズが大きな突台部150bとを有し、突台部150bとベース部150aとに貫通する形で吸着孔151bが形成されており、突台部150bにおいてLEDチップ1に重なる領域が吸着部位151を構成し、LEDチップ1に重ならない部位が熱放射領域152を構成している。ところで、物体の単位面積が熱放射によって単位時間に放出する熱量は、放射率(黒体を1としたときの比率)が大きいほど多くなるが、一般的な吸着コレットに用いられる超硬合金のタングステンカーバイド(WC)では0.1であるのに対して、セラミックは0.6〜0.95である(AlNは0.6)。したがって、本実施形態のように吸着コレット150をセラミックにより形成することで、LEDチップ1を介するウェハ200の加熱に加えて熱放射領域152からの熱放射によりウェハ200を効率良く加熱することが可能となる。
以上説明した本実施形態の実装方法によれば、基板載置工程において、ウェハ200とステージ110の上記表面に形成された断熱用凹部111の内底面との間にウェハ200側の先端部が尖りウェハ200を支持する複数の支持体120を介在させてウェハ200をステージ110の上記表面側に載置してから、接合工程において、LEDチップ1とステージ110の上記表面側に載置されたウェハ200との互いの接合面を接触させLEDチップ1側から加熱することによりLEDチップ1とウェハ200との互いの接合面を加熱して両者を接合させるので、熱伝導性を有するウェハ200上に複数個のLEDチップ1を実装するにあたって、接合工程において、LEDチップ1側からの熱がウェハ200を介してステージ110に拡散されるのを抑制することができるとともに、LEDチップ1に印加される圧力によりウェハ200が撓むことによる実装性の低下を防止でき、LEDチップ1とステージ110に安定して支持されたウェハ200との接合界面をLEDチップ1の耐熱温度を超えることなく効率良く加熱することができるから、ウェハ200の機能部(例えば、上述の貫通孔配線24、サーマルビア26、各接合用金属層29など)やLEDチップ1の特性を劣化させることなく実装することが可能になり、実装品質および歩留まりの向上を図れる。また、接合工程では、不活性ガス(例えば、Nガスなど)雰囲気中において、LEDチップ1をチップ側接合用電極の材料であるAuSnの溶融温度よりも高い温度に加熱した状態で、LEDチップ1のチップ側接合用電極とウェハ200の基板側接合用電極との接合面同士を接触させ、ヘッド140側からLEDチップ1に適宜の圧力を規定時間だけ印加することにより、チップ側接合用電極と基板側接合用電極とを共晶接合させるようにしてもよい。
また、本実施形態の実装方法によれば、上述の吸着コレット150を用い、チップ接合工程において、LEDチップ1を介するウェハ200の加熱に加えて熱放射領域152からの熱放射によりウェハ200を加熱するので、LEDチップ1とウェハ200との接合界面を効率良く加熱することができるから、吸着コレット150側のヒータ(上述のヘッド140のヒータ)の低温化が可能となり、LEDチップ1の特性を劣化させることなく低コストで実装することが可能になる。なお、本実施形態では、吸着コレット150の材料であるセラミックとして窒化アルミニウムを採用しているが、窒化アルミニウム、アルミナ、酸化チタン、シリカおよびこれらの混合物などを採用してもよい。
(実施形態2)
本実施形態の実装方法は実施形態1と略同じであり、基板載置工程では、図7に示すようにステージ110として基板たるウェハ200における各LEDチップ1それぞれの接合予定領域に対応する各領域に支持体120が配置されたものを用いる点が相違する(なお、図7には、LEDチップ1を図示してあるが、これらLEDチップ1は接合工程において接合されるものであり、基板載置工程では、図7中のLEDチップ1は存在しない)。ここで、各支持体120は、当該各支持体120の中心線がウェハ200における各LEDチップ1の接合予定領域の中心線と一致するように配置されている。なお、各支持体120の平面サイズ(底面のサイズ)は、LEDチップ1の平面サイズ(チップサイズ)よりもやや小さく設定してある。なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。
しかして、本実施形態の実装方法によれば、基板載置工程では、ステージ110としてウェハ200における各LEDチップ1それぞれの接合予定領域に対応する各領域に支持体120が配置されたものを用いるので、接合工程において加熱されたチップであるLEDチップ1からステージ110へ逃げる熱量を均一化することができ、実装品質の安定化を図れる。
(実施形態3)
本実施形態の実装方法は実施形態1と略同じであり、基板載置工程において、図8に示すように基板であるウェハ200と各支持体120との間に断熱板130が介在する形でウェハ200をステージ110の上記表面側に載置するようにしている点が相違する。
断熱板130は、熱伝導率が0.22W/m・Kのマイカ系材料により矩形板状に形成されている。ここで、断熱板130は、厚みを1mmに設定してあるが、この厚みは特に限定するものではなく、例えば、0.2〜1mm程度の範囲で適宜設定すればよい。なお、断熱板130の材料は、マイカ系材料に限定するものではなく、高断熱性を有する材料であればよい。
また、上述のステージ110には、実施形態1と同様、上記表面側に載置される対象物を吸着するための複数の吸気孔114が断熱用凹部111の周部に形成されており、断熱板130がステージ110の上記表面に吸着されるようになっている。また、断熱板130は、ウェハ200の載置予定領域内に、一部の吸気孔114に連通する吸気孔134が形成されており、ウェハ200が断熱板130に吸着されるようになっている。
以上説明した本実施形態の実装方法によれば、基板載置工程においてウェハ200と各支持体120との間に断熱板130が介在する形でウェハ200をステージ110の上記表面側に載置するので、断熱板130を介在させないでウェハ200をステージ110の上記表面側に載置してある場合に比べて、基板載置工程においてウェハ200を吸着する際にウェハ200に傷や割れが発生するのを防止することができ、また、接合工程においてLEDチップ1に印加される圧力によりウェハ200に生じる応力を低減できるとともに、LEDチップ1と支持体120との位置関係の相違に起因してLEDチップ1から逃げる熱量のばらつきを低減でき、実装品質の安定化を図れる。
なお、実施形態2の実装方法においても、基板載置工程において本実施形態と同様の断熱板130を用いてもよいことは勿論である。
(実施形態4)
本実施形態の実装方法は実施形態3と略同じであり、基板載置工程において、図9に示すように、ステージ110として各支持体120のうち断熱用凹部111の内底面の最外周部に配置された支持体120が断熱用凹部111の内側面と内底面との境界に接しているものを用いる点が相違する。なお、実施形態3と同様の構成要素には同一の符号を付して説明を省略する。
しかして、本実施形態の実装方法によれば、基板載置工程において基板であるウェハ200を吸着する際にウェハ200をより安定して支持することができる。なお、実施形態1〜3においても本実施形態と同様に、基板載置工程において、ステージ110として、各支持体120のうち断熱用凹部111の内底面の最外周部に配置された支持体120が断熱用凹部111の内側面と内底面との境界に接しているものを用いてもよい。
ところで、上述の各実施形態では、チップとして、可視光を放射するLEDチップ1を例示したが、チップは、可視光を放射するLEDチップ1に限らず、紫外光を放射するLEDチップなどでもよい。また、チップとしては、チップサイズが1mm□のLEDチップを用いてもよい。また、上述のチップは、LEDチップ1に限らず、例えば、レーザダイオードチップ、フォトダイオードチップ、MEMSチップ(例えば、加速度センサチップ、圧力センサチップなど)、赤外線センサチップ、半導体チップ(例えば、ICチップなど)などでもよく、チップサイズも特に限定するものではなく、例えば0.2mm□〜5mm□程度のものを用いればよい。また、チップの厚みも特に限定するものではなく、例えば0.1〜0.5mm程度のものを用いればよい。また、基板の材料はSiに限らず、熱伝導性を有する材料であればよく、例えば、Cu、AlNなどでもよい。
1 LEDチップ(チップ)
110 ステージ
111 断熱用凹部
120 支持体
130 断熱板
140 ヘッド
150 吸着コレット
200 ウェハ(基板)

Claims (5)

  1. 熱伝導性を有する基板上に複数個のチップを実装する実装方法であって、ステージの表面側に基板を載置する基板載置工程と、チップとステージの表面側に載置された基板との互いの接合面を接触させチップ側から加熱することによりチップと基板との互いの接合面を加熱して両者を接合させる接合工程とを備え、基板載置工程においては、基板とステージの前記表面に形成された断熱用凹部の内底面との間に基板側の先端部が尖り基板を支持する複数の支持体を介在させて基板をステージの前記表面側に載置することを特徴とする実装方法。
  2. 前記基板載置工程では、前記ステージとして前記基板における前記各チップそれぞれの接合予定領域に対応する各領域に前記支持体が配置されたものを用いることを特徴とする請求項1記載の実装方法。
  3. 前記基板載置工程では、前記基板と前記各支持体との間に断熱板が介在する形で前記基板を前記ステージの前記表面側に載置することを特徴とする請求項1または請求項2記載の実装方法。
  4. 前記各支持体は、Siからなることを特徴とする請求項1ないし請求項3のいずれか1項に記載の実装方法。
  5. 前記基板載置工程では、前記ステージとして前記各支持体のうち前記断熱用凹部の内底面の最外周部に配置された支持体が前記断熱用凹部の内側面と内底面との境界に接しているものを用いることを特徴とする請求項1ないし請求項4のいずれか1項に記載の実装方法。
JP2009127018A 2009-05-26 2009-05-26 実装方法 Expired - Fee Related JP5102805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009127018A JP5102805B2 (ja) 2009-05-26 2009-05-26 実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009127018A JP5102805B2 (ja) 2009-05-26 2009-05-26 実装方法

Publications (2)

Publication Number Publication Date
JP2010278087A JP2010278087A (ja) 2010-12-09
JP5102805B2 true JP5102805B2 (ja) 2012-12-19

Family

ID=43424811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009127018A Expired - Fee Related JP5102805B2 (ja) 2009-05-26 2009-05-26 実装方法

Country Status (1)

Country Link
JP (1) JP5102805B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6349540B2 (ja) * 2016-10-06 2018-07-04 株式会社新川 半導体チップの実装装置、および、半導体装置の製造方法
WO2024053270A1 (ja) * 2022-09-07 2024-03-14 株式会社プロテリアル 半導体チップをガラス接合する方法、圧力センサの製造方法及び接合装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078180B2 (ja) * 1994-07-19 2000-08-21 シャープ株式会社 熱圧着用受け治具
JP3541611B2 (ja) * 1997-04-21 2004-07-14 セイコーエプソン株式会社 電子部品の実装装置および実装方法
JPH11121921A (ja) * 1997-10-09 1999-04-30 Fuji Electric Co Ltd 電子部品のはんだ付け方法および装置
JP3791431B2 (ja) * 2002-02-26 2006-06-28 セイコーエプソン株式会社 実装構造体の製造装置
JP2003297879A (ja) * 2002-04-03 2003-10-17 Sony Corp 半導体チップ圧着装置

Also Published As

Publication number Publication date
JP2010278087A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
JP5243806B2 (ja) 紫外光発光装置
JP5192666B2 (ja) 発光装置
US20090294789A1 (en) Light emitting device and method of manufacturing light emitting device
TW201436294A (zh) 具有成側向形態或頂向形態裝置定向之疊層無引線載架封裝的光電子裝置(一)
JP5010203B2 (ja) 発光装置
JP5010366B2 (ja) 発光装置
JP5102805B2 (ja) 実装方法
JP5536980B2 (ja) 実装方法
JP4877239B2 (ja) 発光装置の製造方法
JP5314269B2 (ja) 実装方法およびダイボンド装置
JP2003163297A (ja) 光半導体装置
JP2011233645A (ja) 半導体装置及びその製造方法
JP5010199B2 (ja) 発光装置
JP5554900B2 (ja) チップの実装方法
JP5102652B2 (ja) 発光装置
JP5285465B2 (ja) 実装方法および吸着コレット
JP5351624B2 (ja) Ledモジュール
JP2011176049A (ja) 半導体素子の実装構造
JP5102605B2 (ja) 発光装置およびその製造方法
JP5192847B2 (ja) 発光装置
JP2009289835A (ja) 構造体の製造方法、発光装置の製造方法
JP2009158506A (ja) 発光装置
JP5351620B2 (ja) 発光装置
JP2009289834A (ja) 構造体の製造方法、発光装置の製造方法
JP5475954B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees