JP4782177B2 - チップ積層体の製造装置 - Google Patents

チップ積層体の製造装置 Download PDF

Info

Publication number
JP4782177B2
JP4782177B2 JP2008221708A JP2008221708A JP4782177B2 JP 4782177 B2 JP4782177 B2 JP 4782177B2 JP 2008221708 A JP2008221708 A JP 2008221708A JP 2008221708 A JP2008221708 A JP 2008221708A JP 4782177 B2 JP4782177 B2 JP 4782177B2
Authority
JP
Japan
Prior art keywords
chip
stack
bonding
bonded
chip stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008221708A
Other languages
English (en)
Other versions
JP2010056404A (ja
Inventor
章司 喜多村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Machinery Inc
Original Assignee
Canon Machinery Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Machinery Inc filed Critical Canon Machinery Inc
Priority to JP2008221708A priority Critical patent/JP4782177B2/ja
Publication of JP2010056404A publication Critical patent/JP2010056404A/ja
Application granted granted Critical
Publication of JP4782177B2 publication Critical patent/JP4782177B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、チップ積層体の製造装置に関するものである。
半導体装置の組立においては、半導体チップをはんだや樹脂を介して、リードフレームや電極を形成した基板などにボンディングしている。このボンディングを行なう場合、一般に、図4に示すように、水平移動動作A、D、G、下降動作B、Eおよび上昇動作C、F、さらに必要に応じて回転動作Hを行うコレット30を具備するダイボンダを用いている。
図4に示すダイボンダを使用したダイボンディング方法を説明する。まず、コレット30は、水平移動を行って(A)、ピックアップポジションで下降し(B)、半導体チップ40のピックアップを行う。この場合、ピックアップするポジションには、粘着シート60の直下にピックアップステージ70が固定配置され、そのピックアップステージ70内に、半導体チップ40を粘着シート60から剥離させるための突き上げピン80を上下動自在に収納配置している。そして、突き上げピン80を上昇させ、半導体チップ40の裏面を粘着シート60から剥離させてコレット30によるピックアップを容易にする。
その後、コレット30は上昇し(C)、水平移動を行って(D)、ボンディングポジションで下降し(E)、半導体チップ40をリードフレームや基板50にボンディングを行い上昇し(F)、水平移動を行う。この繰り返しによって、半導体チップ40を、ピックアップポジションでピックアップし、ボンディングポジションでリードフレームや基板50にボンディングしている。
ところで、ガラスエポキシ基板(ガラエポ基板)等のインターポーザに半導体チップを実装してなる半導体装置がある。この場合、ガラエポ基板は、加熱すると歪みが生じて表面に凹凸ができる。これにより、凹凸のある基板に精度良くチップをボンディングすることは困難である。また、基板の熱膨張率は、通常、チップの熱膨張率とは異なっている。例えば、ガラエポ基板との熱膨張率は1×10-5〜1×10-4-1であるのに対し、チップの熱膨張率は2.6〜3.6×10-6-1であり大きく相違している。このような熱膨張率の違いは、基板からチップが剥がれる原因となる。
このため、近年では、基板に精度良く、しかも確実にチップをボンディングするために、加熱の際に歪みが生じない基板を用いることが要求されている。また、チップと基板との熱膨張率が略同一である場合、基板からチップが剥がれるのを防止できるため、チップと基板との材料を同一にすることが好ましい。このため、半導体ウエハの上にチップを積層すると、半導体ウエハは加工の際に歪みを生じず、また、チップと基板とが同一材料となって、精度良く、確実にボンディングすることができる。特許文献1には、従来のダイボンダにおいて、基板に複数のチップを積層するものが提案されている。
特開2003−86758号公報
しかしながら、前記したような半導体ウエハにチップを積層してなる半導体装置を製造するためには、特許文献1に記載のようにチップ積層用の他のステージを必要としたり、複数の装置を必要としたりする。このため、前記図4で示した従来のダイボンダをそのまま用いて、1つの装置で前記のような半導体装置を製造することは困難であった。
本発明は、上記課題に鑑みて、既存の装置を大幅に設計変更することなく、1つの装置でインターポーザ上にチップを積層することができ、精度良く、確実にボンディングすることができるチップ積層体の製造装置を提供する。
本発明のチップ積層体の製造装置は、搬送系である第1のポジションと、個々のシリコンインターポーザに分割されたウエハのある第2のポジションと、第1のポジションと第2のポジションとの間の往復動が可能な吸着コレットを備え、シリコンインターポーザに半導体チップを積層してなるチップ積層体を製造する製造装置であって、第1のポジションが、半導体チップが供給される材料供給状態と、チップ積層体がボンディングされるチップ積層体ボンディング状態と切り換え可能であり、材料供給状態とした第1のポジションに位置する半導体チップを吸着コレットにてピックアップし、半導体チップを吸着コレットにて第2のポジションに搬送して、第2のポジションのシリコンインターポーザ上に半導体チップをボンディングして、チップ積層体を形成し、第2のポジションで吸着コレットにてチップ積層体をピックアップし、チップ積層体をチップ積層体ボンディング状態とした第1ポジジョンへ搬送して基板にボンディングするものである。
本発明のチップ積層体の製造装置によれば、第1のポジションに半導体チップを配置して、第1のポジションからピックアップすべき半導体チップをピックアップし、この半導体チップを第2のポジションに搬送して第2のポジションのウエハの個々のシリコンインターポーザ上にボンディングしてチップ積層体を製造することができる。その後、チップ積層体を第1のポジションに搬送して基板にボンディングする。これにより、チップ積層体を、シリコン基板を構成要素とするシリコンインターポーザに半導体チップを積層した積層体によって構成することができる。ここで、シリコンインターポーザとは、シリコン基板上に配線のみを形成したもの、あるいはそれに容量素子または抵抗素子等の受動素子を組み込んだものをいう。すなわち、第1のポジションが、半導体チップが供給される材料供給状態と、形成されたチップ積層体がボンディングされるチップ積層体ボンディング状態との切り換えが可能とされる。これにより、第1のポジションにおいて、半導体チップが供給される材料供給状態とするピックアップポジション、及び形成されたチップ積層体がボンディングされるチップ積層体ボンディング状態とするボンディングポジションとを共通化することができる。
第2のポジションに突き上げ機構と加熱手段とのいずれかが配置されるように切換自在にできる切換手段を備えることができる。第1のポジションがピックアップポジションとなった場合、第2のポジションはボンディングポジションとなって、第2のポジションの下方には加熱手段が配設される。一方、第1のポジションがボンディングポジションとなった場合、第2のポジションはピックアップポジションとなって、第2のポジションの下方には突き上げ機構が配設される。この場合、吸着コレットの制御に連動して切換手段を制御することができる。
前記の場合、半導体チップをフリップチップとすることができる。
本発明では、既存のボンディング装置を大幅に設計変更することなく、1つの装置でウエハの個々のシリコンインターポーザ上に半導体チップを積層することができ、半導体チップと基板(シリコンインターポーザ)とを同一材料とすることができるため、精度良く、確実にボンディングすることができる。
第2のポジションに突き上げ機構と加熱手段とのいずれかが配置されるように切換自在にできる切換手段を備えると、第2のポジションがピックアップポジションとなった場合でもボンディングポジションとなった場合でも、確実に機能することができる。吸着コレットの制御に連動して切換手段が制御されると、各ポジションの変更があっても自動で第2のポジションが機能するように切り換えられる。
半導体チップをフリップチップとすることもでき、汎用性に優れている。
以下本発明の実施の形態を図1〜図3に基づいて説明する。
図1にチップ積層体の製造装置の簡略図を示し、このチップ積層体の製造装置は、第1のポジション1で吸着コレット4にて半導体チップ3(以下、単に「チップ3」ということがある。)をピックアップし、このチップ3を第2のポジション2に搬送して、第2のポジション2でチップ3をウエハの個々のシリコンインターポーザ7にボンディングしてチップ積層体を形成し、この第2のポジション2で吸着コレット4にてチップ積層体をピックアップし、チップ積層体を第3のポジション9(本実施形態では、後述するように第1のポジション)に搬送するものである。
このようなチップ積層体の製造装置は、図1に示すように、第1のポジション1と、第2のポジション2と、供給される半導体チップ3を吸着する吸着コレット4を有するアーム5と、第1のポジションを観察する認識用カメラ(図示省略)と、第2のポジションを観察する認識用カメラ(図示省略)とを備える。
半導体チップ3は半導体ウエハが多数に分割されてなるものであり、第1ポジション1にて搬送される。また、個々のシリコンインターポーザ7に分割された半導体ウエハが第2ポジションのウエハ支持台8に載置支持されている。また、このウエハ支持台8は、図示省略の制御手段の制御によって、このウエハ支持台8を支持しているXYステージがXY方向に駆動する。ウエハ支持台8の直下には、図示省略の突き上げ機構(突き上げピン)を上下動自在に収納配置している。ここで、シリコンインターポーザとは、シリコン基板上に配線のみを形成したもの、あるいはそれに容量素子または抵抗素子等の受動素子を組み込んだものをいう。
第2のポジション2には、突き上げ機構と、加熱手段としてのヒータ11(図2参照)が自動で配設される図示省略の切換手段が接続されている。この切換手段は、例えばマイクロコンピュータにて構成されており、この切換手段の制御にて第2のポジション2に突き上げ機構と加熱手段とのいずれかが配置されるように切り換えられる。
吸着コレット4はコレットホルダ6に保持され、この吸着コレット4とコレットホルダ6がアーム5に連結されている。アーム5は搬送手段10に支持され、この搬送手段10にてXYZθ方向に移動することができ、第1のポジション1と第2のポジション2との間の往復動が可能である。このため、搬送手段10には、XYZθ軸ステージや、XYZθ方向に移動可能なロボットアーム等を使用することができる。
吸着コレット4は、その下端面に開口する吸着用の吸着孔が形成され、この吸着孔に図外の真空発生器が接続されている。この真空発生器の駆動にて吸着孔のエアが吸引され、チップ3が真空吸引され、吸着コレット4の下端面にチップ3が吸着する。なお、この真空吸引(真空引き)が解除されれば、吸着コレット4からチップ3が外れる。真空発生器としては、例えば、高圧空気を開閉制御してノズルよりディフューザに放出して拡散室に負圧を発生させるエジェクタ方式のものを採用できる。
この装置は、搬送系である第1のポジション1が、チップ3が供給される材料供給状態と、形成されたチップ積層体がボンディングされるチップ積層体ボンディング状態との切り換えが可能とされる。第1のポジション1をチップ積層体ボンディングポジションとした場合は、搬送系である第1のポジション1に基板を配置する。そしてチップ積層体をピックアップポジションである第2のポジション2でピックアップする。ピックアップの際、第2のポジション2では、突き上げピンを上昇させて、チップ積層体の裏面を粘着シートから剥離させて吸着コレット4によるピックアップを容易にする。その後、チップ積層体を、ボンディングポジションである第1のポジション1の基板に搬送してボンディングする。このように、第1のポジション1は、チップ積層体のボンディングポジションとして機能し、第2のポジション2は、チップ積層体のピックアップポジションとして機能する。尚、図2では、ウエハ支持台8の図示を省略している。また、個々のシリコンインターポーザ7に分割されたウエハは粘着シートに貼着されているが、この粘着シートの図示も省略している。
一方、第1のポジション1を材料供給状態にしてチップ3のピックアップポジションとした場合は、第2のポジション2は、第2のポジション2のウエハの個々のシリコンインターポーザ7上に、チップ3をボンディングしてチップ積層体を形成するボンディングポジションとし、第3のポジション9は、形成されたチップ積層体が基板にボンディングされるチップ積層体ボンディングポジションとする。そして、本実施形態では、第3のポジション9を第1のポジション1としている。すなわち、搬送系である第1のポジション1に半導体チップ3を配置し、第2のポジション2に個々のシリコンインターポーザ7に分割されたウエハを配置する。そして半導体チップ3をピックアップポジションである第1のポジション1でピックアップし、ボンディングポジションである第2のポジション2のウエハの個々のシリコンインターポーザ7に搬送してボンディングする。このように、第1のポジションは、半導体チップ3のピックアップポジションとして機能し、第2のポジション2は、半導体チップ3をウエハの個々のシリコンインターポーザ7にボンディングするボンディングポジションとして機能する。そして、ウエハの個々のシリコンインターポーザ7に半導体チップ3をボンディングしてチップ積層体を形成した後、第2のポジション2にあるチップ積層体をチップ積層体ボンディング状態に切り換えた第1のポジション1(第3のポジション)に搬送して基板にボンディングする。
次に、図1に示したチップ積層体の製造装置を使用したチップ積層体の製造方法を説明する。まず、第1のポジション1を材料供給状態にして、チップをピックアップするピックアップポジションとして機能させるとともに、第2のポジション2を、チップがボンディングされるボンディングポジションとして機能させる。すなわち、搬送系である第1のポジション1にチップ3を搬送する。そして、ピックアップ位置である第1のポジション1の上方に配置される認識用カメラにてピックアップすべきチップ3を観察して、吸着コレット4をこのピックアップすべきチップ3の上方に位置させてこのチップ3をピックアップする。
その後、ボンディングポジションである第2のポジション2の上方に配置された認識用カメラにて、ボンディングすべきウエハの所定のシリコンインターポーザ7を観察して、このシリコンインターポーザ7上に吸着コレット4を移動させる。
この場合、第2のポジション2の下方には、図2に示すように、突き上げ機構に換えて加熱手段としてのヒータ11が、切換手段にて自動で配設され、ウエハを載置した状態で加熱する。このヒータ11でウエハのシリコンインターポーザ7を加熱することにより、シリコンインターポーザ7はボンディングされるチップ3と接合する。
このようにして、ピックアップポジションである第1のポジション1からチップ3をピックアップし、ボンディングポジションである第2のポジション2のウエハの個々のシリコンインターポーザ7にボンディングを行って、積層体からなるチップ積層体を形成する。
次に、第2のポジション2を、チップ積層体をピックアップするピックアップポジションとして機能させるとともに、第3のポジション9を、チップ積層体がボンディングされるチップ積層体ボンディング状態とするボンディングポジションとして機能させる。上述のように、本実施形態では、第1のポジション1を第3のポジション9としている。つまり、第2のポジション2の上方に配置される認識用カメラにてピックアップすべきチップ積層体を観察して、吸着コレット4をこのピックアップすべきチップ積層体の上方に位置させ、チップ積層体をピックアップする。そして、チップ積層体ボンディング状態に切り換えた第1のポジション1の上に吸着コレット4を移動させて、第1のポジション1の基板にチップ積層体を搬送してボンディングする。
本発明では、既存のボンディング装置を大幅に設計変更することなく、1つの装置でウエハの個々のシリコンインターポーザ7上にチップ3を積層することができ、チップ3とインターポーザとを同一材料とすることができるため、精度良く、確実にボンディングすることができる。
第1のポジション1において、半導体チップ3のピックアップポジションとチップ積層体のボンディングポジションとを共通化して切換自在とすると、第3のポジション9を別途設ける必要がなくなって、装置のコンパクト化を図ることができる。
第2のポジション2に突き上げ機構と加熱手段11とのいずれかが配置されるように切換自在にできる切換手段を備えると、第2のポジション2がピックアップポジションとなった場合でもボンディングポジションとなった場合でも、確実に機能することができる。吸着コレット4の制御に連動して切換手段が制御されると、各ポジションの変更があっても自動で第2のポジション2が機能するように切り換えられる。
次に、本発明の第2実施形態について説明する。この場合、チップ3をフリップチップとしている。このチップ積層体においては、図3に示すように、半導体チップ3の裏面に設けられたバンプ電極12を介して、シリコンインターポーザ7にフリップチップ実装されている。
このチップ積層体の製造方法は、チップ3の裏面が下側となるように(つまり、バンプ電極12が下側となるように)、搬送系である第1のポジション1にチップ3を搬送する。そして、前記第1実施形態と同様の方法にてウエハの個々のシリコンインターポーザ7にチップ3をボンディングする。
第2実施形態においても、前記第1実施形態と同様の作用効果を奏する。特に、チップをフリップチップとすることができるため、汎用性に優れている。
以上、本発明の実施形態につき説明したが、本発明は前記実施形態に限定されることなく種々の変形が可能であって、例えば、チップ3の大きさ、厚さ等は種々設定することができる。チップ3を積層する場合、その数は任意に設定することができる。
本発明の実施形態を示すチップ積層体の製造装置の簡略図である。 本発明の実施形態を示すチップ積層体の製造装置の吸着コレットの動きを示す図である。 本発明の第3実施形態を示すチップ積層体の製造装置を使用して製造したチップ積層体の断面図である。 従来のチップ積層体の製造装置を使用してボンディング作業を行う場合の吸着コレットの動きを示す図である。
1 第1のポジション
2 第2のポジション
3 半導体チップ
4 吸着コレット
シリコンインターポーザ7

Claims (4)

  1. 搬送系である第1のポジションと、個々のシリコンインターポーザに分割されたウエハのある第2のポジションと、前記第1のポジションと前記第2のポジションとの間の往復動が可能な吸着コレットを備え、前記シリコンインターポーザに半導体チップを積層してなるチップ積層体を製造する製造装置であって、
    前記第1のポジションが、前記半導体チップが供給される材料供給状態と、前記チップ積層体がボンディングされるチップ積層体ボンディング状態と切り換え可能であり前記材料供給状態とした前記第1のポジションに位置する前記半導体チップを前記吸着コレットにてピックアップし、該半導体チップを前記吸着コレットにて前記第2のポジションに搬送して、第2のポジションの前記シリコンインターポーザ上に前記半導体チップをボンディングして、前記チップ積層体を形成し、第2のポジションで前記吸着コレットにて前記チップ積層体をピックアップし、該チップ積層体を前記チップ積層体ボンディング状態とした前記第1ポジジョンへ搬送して基板にボンディングすることを特徴とするチップ積層体の製造装置。
  2. 前記第2のポジションに突き上げ機構と加熱手段とのいずれかが配置されるように切換自在にできる切換手段を備えたことを特徴とする請求項1のチップ積層体の製造装置。
  3. 前記吸着コレットの制御に連動して前記切換手段の制御を可能としたことを特徴とする請求項2のチップ積層体の製造装置。
  4. 前記半導体チップは、フリップチップであることを特徴とする請求項1〜請求項3のいずれか1項のチップ積層体の製造装置。
JP2008221708A 2008-08-29 2008-08-29 チップ積層体の製造装置 Expired - Fee Related JP4782177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008221708A JP4782177B2 (ja) 2008-08-29 2008-08-29 チップ積層体の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008221708A JP4782177B2 (ja) 2008-08-29 2008-08-29 チップ積層体の製造装置

Publications (2)

Publication Number Publication Date
JP2010056404A JP2010056404A (ja) 2010-03-11
JP4782177B2 true JP4782177B2 (ja) 2011-09-28

Family

ID=42071981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221708A Expired - Fee Related JP4782177B2 (ja) 2008-08-29 2008-08-29 チップ積層体の製造装置

Country Status (1)

Country Link
JP (1) JP4782177B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151701A (ja) * 1992-11-09 1994-05-31 Sharp Corp 半導体装置の製造方法
JP3850352B2 (ja) * 2002-08-01 2006-11-29 ローム株式会社 半導体装置の製造方法
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Necエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
JP4254650B2 (ja) * 2004-08-02 2009-04-15 セイコーエプソン株式会社 半導体装置の実装装置及び実装方法
JP2007129131A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 部品実装装置および積層部品製造方法

Also Published As

Publication number Publication date
JP2010056404A (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
US11189507B2 (en) Chip packaging apparatus and method thereof
CN108346585B (zh) 半导体制造装置及半导体器件的制造方法
CN107622955B (zh) 半导体制造装置及半导体器件的制造方法
CN112447574A (zh) 裸片拾取模块和包括其的裸片接合装置
JP6941513B2 (ja) 半導体製造装置および半導体装置の製造方法
JP2019068055A (ja) 素子実装装置、素子実装方法及び素子実装基板製造方法
JP2017224640A (ja) 半導体製造装置および半導体装置の製造方法
KR20110073453A (ko) 부품 실장 장치 및 부품 실장 방법
KR101217505B1 (ko) 다이 본딩 장비 및 이를 이용한 반도체 칩의 본딩 방법
JP6211359B2 (ja) フリップチップボンダ及びボンディング方法
KR102649912B1 (ko) 본딩 모듈 및 이를 포함하는 다이 본딩 장치
US20220139739A1 (en) Apparatus for transferring die in bonding equipment and method thereof
JP7071839B2 (ja) ボンディング装置
JP3857949B2 (ja) 電子部品実装装置
JP6200735B2 (ja) ダイボンダ及びボンディング方法
JP4782177B2 (ja) チップ積層体の製造装置
JP4780858B2 (ja) 半導体装置の製造方法
JP5953068B2 (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
JP4547285B2 (ja) バンプ形成装置
JP5953069B2 (ja) ダイボンダ
JP2014056980A (ja) ダイボンダ及びボンディング方法
KR102220338B1 (ko) 칩 본딩 장치 및 방법
KR102654727B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP5814713B2 (ja) ダイボンダ及びダイボンディング方法
KR102708943B1 (ko) 본딩 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4782177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees