CN108346585B - 半导体制造装置及半导体器件的制造方法 - Google Patents

半导体制造装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN108346585B
CN108346585B CN201711090697.6A CN201711090697A CN108346585B CN 108346585 B CN108346585 B CN 108346585B CN 201711090697 A CN201711090697 A CN 201711090697A CN 108346585 B CN108346585 B CN 108346585B
Authority
CN
China
Prior art keywords
block
push
unit
bare chip
suction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711090697.6A
Other languages
English (en)
Other versions
CN108346585A (zh
Inventor
横森刚
名久井勇辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017010852A priority Critical patent/JP6621771B2/ja
Priority to JP2017-010852 priority
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN108346585A publication Critical patent/CN108346585A/zh
Application granted granted Critical
Publication of CN108346585B publication Critical patent/CN108346585B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring

Abstract

本发明提供一种能够减轻给裸芯片施加的应力的半导体制造装置。半导体制造装置具有上推单元、筒夹、以及控制所述上推单元及所述筒夹的动作的控制装置。所述上推单元具有上推所述裸芯片的块部、以及设于所述块部的外周并具有吸引孔的吸附部。所述块部具有在俯视时呈四方形状的第一块、在俯视时呈四方形状且平面面积比所述第一块大的第二块、以及设于所述第一块与所述第二块之间的细长的间隙,所述间隙的俯视时的长度方向沿第一方向延伸,其宽度方向沿第二方向延伸。所述控制装置具有在所述筒夹吸附所述裸芯片的期间,在将所述第一块上推得高于所述吸附部的上表面的状态下,使所述上推单元沿水平方向上的所述第二方向移动的机构。

Description

半导体制造装置及半导体器件的制造方法
技术领域
本公开涉及半导体制造装置,能够适用于例如具备上推单元的芯片贴装机。
背景技术
通常,在将被称作裸芯片的半导体芯片搭载于例如布线基板或引线框架等(以下统称为基板)的表面的芯片贴装机中,通常重复进行如下的动作(作业):使用筒夹等吸附嘴将裸芯片搬运到基板上,赋予按压力,并且对接合材料加热,由此进行贴装。
在芯片贴装机等半导体制造装置进行的芯片贴装工序中,有将从半导体晶片(以下称作晶片)分割出的裸芯片剥离的剥离工序。在剥离工序中,利用上推销或块从切割带背面上推裸芯片,从保持于裸芯片供给部的切割带逐一剥离,并使用筒夹等吸附嘴搬运到基板上。
近年,以推进半导体器件的高密度安装为目的而推进封装的薄型化。例如,在布线基板上三维地安装多张裸芯片的层叠封装得到实际应用。在组装如这样的层叠封装时,为了防止增加封装厚度,要求将裸芯片的厚度变薄到20μm以下。
专利文献1:日本特开2012-4393号公报
若用上推销或块来上推裸芯片,则会对裸芯片施加应力。
发明内容
本公开的课题在于,提供一种能够减轻给裸芯片施加的应力的半导体制造装置。
其它课题和新的特征根据本说明书的记述及附图而变得明朗。
简单说明本公开中具有代表性的概要如下。
即,半导体制造装置具有从切割带的下方上推裸芯片的上推单元、吸附所述裸芯片的筒夹、以及控制所述上推单元及所述筒夹的动作的控制装置。所述上推单元具有经由所述切割带上推所述裸芯片的块部、以及设于所述块部的外周并具有吸引孔的吸附部。所述块部具有在俯视时呈四方形状的第一块、在俯视时呈四方形状且平面面积比所述第一块大的第二块、以及设于所述第一块与所述第二块之间的细长的间隙,所述间隙在俯视时的长度方向沿第一方向延伸,其宽度方向沿第二方向延伸。所述控制装置具有在所述筒夹吸附所述裸芯片的期间,在将所述第一块上推得高于所述吸附部的上表面的状态下,使所述上推单元沿水平方向上的所述第二方向移动的机构。
若采用上述半导体制造装置,则能够减轻给裸芯片施加的应力。
附图说明
图1是从上观察实施例的芯片贴装机的概念图。
图2是说明从图1中箭头A方向观察时拾取头及贴装头的动作的图。
图3是表示图1的裸芯片供给部的外观立体图。
图4是表示图1的裸芯片供给部的主要部分的概略剖视图。
图5是实施例的上推单元的俯视图。
图6是图5的上推单元的纵剖视图。
图7是用于说明第一块及第二块的形状与裸芯片形状的关系的俯视图。
图8是用于说明实施例的芯片贴装机的拾取动作的流程图。
图9是用于说明图8的拾取动作的上推单元等的纵剖视图。
图10是用于说明图8的拾取动作的上推单元等的纵剖视图。
图11是用于说明图8的拾取动作的上推单元等的纵剖视图。
图12是用于说明图8的拾取动作的上推单元等的纵剖视图。
图13是用于说明图8的拾取动作的上推单元等的纵剖视图。
图14是用于说明图8的拾取动作的上推单元等的纵剖视图。
图15是用于说明图8的拾取动作的上推单元等的纵剖视图。
图16是用于说明图8的拾取动作的上推单元等的纵剖视图。
图17是用于说明图8的拾取动作的上推单元等的纵剖视图。
图18是用于说明上推高度与滑动高度的关系的图。
图19是用于说明实施例的半导体器件的制造方法的流程图。
附图标记说明
1:裸芯片供给部
11:晶片
13:上推单元
131:开口部
132:吸附部
1321:吸引孔
1322:槽
133:块部
1331:第一块
1332:第二块
1333:间隙
16:切割带
2:拾取部
21:拾取头
3:中间载台部
31:中间载台
4:贴装部
41:贴装头
8:控制装置
10:芯片贴装机
D:裸芯片
P:基板
具体实施方式
以下,使用附图说明实施例及变形例。但是,在以下的说明中,对于同一构成要素标注同一附图标记,有时省略重复的说明。此外,附图中,为了使说明更明确,与实际的方式相比,有时示意性示出各部分的宽度、厚度、形状等,但只不过是一例,而非限定本发明的解释。
若裸芯片很薄,则与切割带的粘着力相比,裸芯片的刚性极低。
因此,例如,为了拾取10~20μm的薄裸芯片,而需要减轻给裸芯片施加的应力(低应力化)。低应力化是指减轻给裸芯片施加的应力集中。为了减轻应力集中,需要减小切割带从裸芯片剥离的角度(剥离角度),但是剥离角度会因上推单元的真空吸附而变得大于理想情况下的角度。为了减小剥离角度,只要增加上推级数来任意地设定上推高度而将剥离角度最优化即可,但是剥离角度根据裸芯片的条件(裸芯片厚度、粘片膜(DAF)的种类、切割工序等)不同而不是恒定的,因此很难进行最优化。
本实施方式的半导体制造装置在利用作为裸芯片的拾取夹具的上推单元的多个块进行了裸芯片背面周围的剥离之后,将上推单元整体阶段性地在水平方向上移动,由此将裸芯片背面整体剥离,来拾取裸芯片。优选在利用多个块将裸芯片周围剥离的块的高度以下,使上推单元阶段性地向水平方向动作。例如,
(1)使筒夹着落,筒夹吸附裸芯片;
(2)使第一块上升,用上推单元吸附切割带;
(3)使第二块上升到与第一块相同程度或者略高出第一块,将裸芯片周围从切割带剥离;
(4)将第一块及第二块设置为在水平方向上移动的高度(例如,将第一块设置于比上述(3)的高度低的高度,将第二块设置在比第一块低的高度);
(5)停止上推单元对切割带的吸附,使上推单元在水平方向(第一方向)上移动,用上推单元吸附切割带;
(6)停止用上推单元对切割带的吸附,使上推单元在水平方向(与第一方向相反的第二方向)上移动,用上推单元吸附切割带;
(7)反复进行上述(5)(6),将裸芯片背面从切割带剥离。
此外,将在水平方向上移动第一块及第二块的高度和在水平方向上移动上推单元的距离设置为可变的,由此能够应对剥离困难的裸芯片。
若采用本实施方式,则能够抑制给裸芯片施加的应力地将裸芯片背面整体剥离。通过将裸芯片背面整体剥离,能够提高拾取的稳定性。
实施例
图1是示出实施例的芯片贴装机的概略的俯视图。图2是说明在图1中当从箭头A方向观察时拾取头以及贴装头的动作的图。
芯片贴装机10大体具有裸芯片供给部1、拾取部2、中间载台部3、贴装部4、搬运部5、基板供给部6、基板搬出部7、监视并控制各部分的动作的控制装置8。Y轴方向是芯片贴装机10的前后方向,X轴方向是左右方向。裸芯片供给部1配置于芯片贴装机10的前侧,贴装部4配置于内侧。
首先,裸芯片供给部1供给向基板P上安装的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、和从晶片11上推裸芯片D的用虚线表示的上推单元13。裸芯片供给部1通过未图示的驱动单元沿XY方向移动,使拾取的裸芯片D向上推单元13的位置移动。
拾取部2具有拾取裸芯片D的拾取头21、使拾取头21沿Y方向移动的拾取头的Y驱动部23、使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有将上推后的裸芯片D吸附保持于前端的筒夹22(也参照图2),从裸芯片供给部1拾取裸芯片D,将其载置于中间载台31。拾取头21具有使筒夹22升降、旋转以及沿X方向移动的未图示的各驱动部。
中间载台部3具有临时载置裸芯片D的中间载台31、和用于识别中间载台31上的裸芯片D的载台识别摄像头32。
贴装部4从中间载台31拾取裸芯片D,将其贴装于搬运来的基板P上,或者以层叠于已贴装于基板P上的裸芯片之上的形式贴装。贴装部4具有与拾取头21同样地具备前端吸附保持裸芯片D的筒夹42(也参照图2)的贴装头41、使贴装头41沿Y方向移动的Y驱动部43、拍摄基板P的位置识别标记(未图示)并识别贴装位置的基板识别摄像头44。
通过这样的结构,贴装头41基于载台识别摄像头32的拍摄数据修正拾取位置/姿势,从中间载台31拾取裸芯片D,并基于基板识别摄像头44的拍摄数据在基板P上贴装裸芯片D。
搬运部5具有并行设置的同一构造的第一、第二搬运部,各搬运部具备载置一张或多张基板P(图1中为4张)的基板搬运托盘51、和供基板搬运托盘51移动的托盘轨道52。基板搬运托盘51通过由沿着托盘轨道52设置的未图示的滚珠丝杠驱动设置于基板搬运托盘51的未图示的螺母来进行移动。
通过这样的结构,基板搬运托盘51在基板供给部6载置基板P并沿着托盘轨道52将其移动至贴装位置进行贴装后,移动至基板搬出部7,将基板P交接到基板搬出部7。第一、第二搬运部被相互独立地驱动,在载置于一基板搬运托盘51上的基板P贴装裸芯片D时,另一基板搬运托盘51搬出基板P,使其返回基板供给部6,进行载置新的基板P等的准备。
控制装置8具备保存监视并控制芯片贴装机10的各部分动作的程序(软件)的存储器、和执行保存于存储器的程序的中央处理装置(CPU)。
接着,使用图3及图4说明裸芯片供给部1的结构。图3是表示裸芯片供给部的外观立体图的图。图4是表示裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1具备沿水平方向(XY方向)移动的晶片保持台12、和沿上下方向移动的上推单元13。晶片保持台12具有保持晶片环14的扩展环15、将保持于晶片环14且粘接有多个裸芯片D的切割带16水平定位的支承环17。上推单元13配置于支承环17的内侧。
裸芯片供给部1在上推裸芯片D时,使保持晶片环14的扩展环15下降。其结果为,拉伸被保持于晶片环14的切割带16,裸芯片D的间隔加宽,利用上推单元13从裸芯片D下方上推裸芯片D,提高裸芯片D的拾取性。此外,伴随薄型化而将裸芯片粘接于基板的粘接剂从液状成为膜状,在晶片11和切割带16之间贴附有被称作粘片膜(DAF)18的膜状的粘接材料。在具有粘片膜18的晶片11中,切割对晶片11和粘片膜18进行。因此,在剥离工序中,将晶片11和粘片膜18从切割带16剥离。此外,之后,忽略粘片膜18的存在地说明剥离工序。
接着,针对上推单元13,用图5、6进行说明。图5是实施例的上推单元的俯视图。图6是图5的沿A1-A2的主要部分的剖视图。
上推单元13是圆柱状的,并具有位于上表面的中央的开口部131、开口部131的周围的吸附部132、开口部131内的块部133。开口部131的俯视下的形状是四边形,构成裸芯片D的平面形状的相似的形状。
块部133具有平面形状为四方形状的第一块1331和第二块1332。例如,第一块1331位于芯片贴装机10的前侧(Y轴负侧),第二块1332位于内侧(Y轴正侧)。在第一块1331和第二块1332的上表面分别具有凹凸。在开口部131与第一块1331与第二块1332之间具有间隙1333。第一块1331与第二块1332具有沿着开口部131的四个边的平面形状。第一块1331与第二块1332合起来的平面面积小于裸芯片D的平面面积。第一块1331的纵向(X轴方向)的长度与第二块1332的纵向(X轴方向)的长度相同,但第一块1331的横向(Y轴方向)的长度比第二块1332的横向(Y轴方向)的长度短。因此,第一块1331的平面面积小于第二块1332的平面面积。第一块1331的横向(Y轴方向)的长度例如是第二块1332的横向(Y轴方向)的长度的1/2~1/5左右。
第一块1331与第二块1332之间的间隙1333在俯视时是沿X轴方向细长的矩形状。换言之,第一块1331与第二块1332隔着间隙1333相对的面的水平方向上的边沿X轴方向延伸。
第一块1331和第二块1332能够独立地上下运动。上推单元13在拾取动作中,在使块部133上升了的状态下,能够沿Y轴方向水平移动至少第二块1332在Y轴方向上的长度大小的距离。
在上推单元13的上表面的周围部设置的吸附部132,设有多个吸引口1321和连结多个吸引口1321的多个槽1322。当使上推单元13上升并使该上推单元13的上表面与切割带16的背面接触时,通过未图示的吸引机构来使吸引口1321及槽1322各自的内部减压。此时,切割带16的背面被向下方吸引,从而与上推单元13的上表面紧贴。吸附部132紧贴拾取对象的裸芯片D的外侧的切割带16。此外,第一块1331及第二块1332的周围间隙(开口)1333的吸引机构与吸附部132的吸引机构为共同的,同时进行吸附的开启(ON)/关闭(OFF)。
针对第一块、第二块的形状与裸芯片形状的关系,用图7进行说明。图7是裸芯片、第一块及第二块的俯视图,图7的(A)是块部的纵向长的情况,图7的(B)是块部的横向长的情况。
在裸芯片D是长方形的情况下,根据裸芯片的特性,如图7的(A)所示,块部133在俯视时纵向长(X轴方向的长度比Y轴方向的长度长),或者如图7的(B)所示,块部133横向长(Y轴方向的长度比X轴方向的长度长)。优选,在任一情况下,第一块1331在俯视时纵向长(X轴方向的长度比Y轴方向的长度长)。
接着,针对由具有上述构成的上推单元13进行的拾取动作,用图8~18进行说明。图8是示出拾取动作的处理流程的流程图。图9~17是示出各步骤中的上推单元与筒夹的关系的主要剖视图。图18是用于说明上推高度与滑动高度的关系的图。
步骤S1:控制装置8移动(间距移动)晶片保持台12以使拾取的裸芯片D位于上推单元13的正上方,移动上推单元13以使上推单元13的上表面与切割带16的背面接触。
步骤S2:此时,如图9所示,控制装置8使块部133的第一块(1BLK)1331及第二块(2BLK)1332的上表面比吸附部132的表面稍低,通过吸附部132的吸引口1321及槽1322与块间的间隙1333来吸附切割带16。
步骤S3:如图10所示,控制装置8使拾取头21(筒夹20)下降并定位于拾取的裸芯片D的上方,使筒夹22着落并用筒夹的吸引孔(不图示)吸附裸芯片D。此时,为了充分地吸附住裸芯片D,所以在将筒夹22与裸芯片D接触后进一步地按下规定量(按下量)。
步骤S4:如图11所示,控制装置8使第一块1331上升到所设定的第一上推高度(H1)。此时,用吸附部132等吸附切割带16(吸附开启(ON))。此时,筒夹22上升第一上推高度(H1)的距离。第一上推高度(H1)例如与吸附部132的上表面相距300μm。
步骤S5:如图12所示,控制装置8使第二块1332上升到所设定的第二上推高度(H2)。通过这样,将裸芯片D的周围的切割带16剥离。第二上推高度(H2)可以与第一上推高度(H1)相同,也可以比第一上推高度(H1)高。
步骤S6:控制装置8使筒夹22上升了按压量大小的距离,然后,如图13所示,控制装置8使第一块1331下降到上推单元13在水平方向上进行移动的高度(滑动高度(HS)),使第二块1332下降到比第一块1331更低。在第二块1332下降到第一上推高度(H1)的定时,使筒夹22下降(第一上推高度(H1)-滑动高度(HS))的距离。此处,第一上推高度(H1)、第二上推高度(H2)及滑动高度(HS)是以吸附部132的上表面为基准的高度。
步骤S7:控制装置8停止用吸附部132等吸附切割带16(吸附关闭(OFF)),使上推单元13能够在水平方向上移动。然后,如图14所示,控制装置8使上推单元13在水平方向(例如Y轴方向)上移动,然后,用吸附部132等吸附切割带16(吸附开启(ON)),剥离裸芯片D。移动方向是从相对小的第一块1331朝向相对于大的第二块1332的方向(Y轴的正方向)。根据设定,阶段性地反复进行该水平方向的动作。此外,水平方向的移动距离及块高度能够任意地设定。
步骤S8:如图15所示,控制装置8停止用吸附部132等吸附切割带16(吸附关闭(OFF)),使上推单元13向返回原位置的方向((Y轴的负方向)水平移动。然后,用吸附部132等吸附切割带16(吸附开启(ON))。
步骤S9:如图16所示,控制装置8使筒夹22上升。
步骤SA:如图17所示,控制装置8停止用吸附部132等吸附切割带16(吸附关闭(OFF)),以使块部133的第一块1331、第二块1332与吸附部132的表面形成同一平面。控制装置8使上推单元13移动,以使上推单元13的上表面离开切割带16的背面。
步骤SB:控制装置8判断从晶片11的拾取是否结束。在判断为是(YES)的情况下结束,在判断为否(NO)的情况下返回步骤S1。
控制装置8反复进行步骤S1~SB来拾取晶片11的合格品的裸芯片。
接着,针对使用了实施例的芯片贴装机的半导体器件的制造方法,用图19进行说明。图19是示出半导体器件的制造方法的流程图。
步骤S11:将保持着贴附有从晶片11分割的裸芯片D的切割带16的晶片环14保存于晶片盒(未图示),并搬入芯片贴装机10。控制装置8从填充有晶片环14的晶片盒将晶片环14供给到裸芯片供给部1。另外,准备基板P,并将其搬入芯片贴装机10。控制装置8通过基板供给部6将基板P载置于基板搬运托盘51。
步骤S12:控制装置8通过步骤S1~S8来从晶片拾取已剥离了的裸芯片。
步骤S13:控制装置8将拾取了的裸芯片层叠在基板P上搭载或者已经贴装了的裸芯片的上方。
控制装置8将从晶片11拾取的裸芯片D载置于中间载台31,用贴装头41从中间载台31再度拾取裸芯片D,并贴装在搬运来的基板P。
步骤S14:控制装置8通过基板搬出部7从基板搬运托盘51取出贴装有裸芯片D的基板P。从芯片贴装机10搬出基板P。
以上,基于实施例,具体地说明了本发明的发明人作出的发明,本发明并不限定于上述实施例,当然能够进行各种变更。
例如,在实施例中,以块部由第一块和第二块这两块构成为例进行了说明,但也可以由三个以上的块构成。在移动上推单元13时,与切割带16接触的块可以是中央附近的块,也可以是周围附近的块。
针对裸芯片较薄(10~20μm)的情况进行了说明,但是也能够应用于裸芯片比20μm更厚的情况及裸芯片比10μm更薄的情况。
另外,在实施例中上推单元在水平方向上移动,但也可以固定上推单元,使被固定于晶片环保持架的晶片以及贴装头同步地向相同方向移动并进行同样的拾取动作。
另外,在上推单元移动时,也可以一边进行前进、后退的往复运动一边移动。
另外,也可以是对上推单元的第一块的与晶片接触的部分的角进行圆角加工(R)或取倒角,来减轻与切割带之间的拉扯,或者在移动第一块时向斜向倾斜,或者使上推单元整体向斜向倾斜移动。
另外,在实施例中,在上推单元移动时关闭(OFF)吸附真空,但是也可以针对第一块、第二块分别设置真空度的调节功能,使各块一边在所设定的真空度下被微弱地吸引一边移动。
另外,上推单元的移动速度也可以是能够针对各移动之间的位置、各间隔,用装置自由地进行程序设定。
另外,实施例中,说明了使用粘片膜的例子,但也可以设置在基板上涂敷粘接剂的预成型部,而不使用粘片膜。
另外,实施例中,对由拾取头从裸芯片供给部拾取裸芯片并将其载置于中间载台上,且将载置于中间载台的裸芯片用贴装头与基板接合的芯片贴装机进行了说明,但不限于此,也能够适用于从裸芯片供给部拾取裸芯片的半导体制造装置。
例如,也能够适用于没有中间载台和拾取头而用贴装头将裸芯片供给部的裸芯片与基板接合的芯片贴装机。
另外,能够适用于没有中间载台而从裸芯片供给部拾取裸芯片并使裸芯片拾取头朝上进行旋转,将裸芯片交接给贴装头并用贴装头与基板接合的倒装片焊接机。
另外,能够适用于没有中间载台和贴装头而将用拾取头从裸芯片供给部拾取的裸芯片载置于托盘等的芯片分选机。

Claims (16)

1.一种半导体制造装置,其特征在于,具有:
从切割带的下方上推裸芯片的上推单元;
吸附所述裸芯片的筒夹;以及
控制所述上推单元及所述筒夹的动作的控制装置,
所述上推单元具有:
经由所述切割带上推所述裸芯片的块部;以及
设于所述块部的外周并具有吸引孔的吸附部,
所述块部具有:
在俯视时呈四方形状的第一块;
在俯视时呈四方形状且平面面积比所述第一块大的第二块;以及
设于所述第一块与所述第二块之间的细长的间隙,
所述间隙的俯视时的长度方向沿第一方向延伸,宽度方向沿第二方向延伸,
所述控制装置具有如下的机构:在所述筒夹吸附所述裸芯片的期间,在将所述第一块上推得高于所述吸附部的上表面的状态下,使所述上推单元沿水平方向上的所述第二方向移动,
当所述上推单元沿所述水平方向上的所述第二方向移动时的所述第二块的高度比所述第一块低。
2.如权利要求1所述的半导体制造装置,其特征在于,
所述控制装置具备:
在所述吸附部吸附所述切割带的状态下将所述第一块上推得高于所述吸附部的上表面的机构;以及
当所述上推单元沿水平方向移动时设为停止所述吸附部对所述切割带的吸附的状态的机构。
3.如权利要求1所述的半导体制造装置,其特征在于,
所述第一块的块高度、第二块的块高度及所述上推单元的在所述第二方向上的水平移动距离为能够设定的。
4.如权利要求1所述的半导体制造装置,其特征在于,
所述裸芯片在所述裸芯片与所述切割带之间还具有粘片膜。
5.如权利要求1所述的半导体制造装置,其特征在于,
还具有供所述筒夹安装的拾取头。
6.如权利要求5所述的半导体制造装置,其特征在于,还具有:
中间载台,其载置由所述拾取头拾取的裸芯片;以及
贴装头,其将载置于所述中间载台的裸芯片贴装于基板或者贴装于已经被贴装了的裸芯片的上方。
7.一种半导体制造装置,其特征在于,具有:
从切割带的下方上推裸芯片的上推单元;
吸附所述裸芯片的筒夹;以及
控制所述上推单元及所述筒夹的动作的控制装置,
所述上推单元具有:
经由所述切割带上推所述裸芯片的块部;以及
设于所述块部的外周并具有吸引孔的吸附部,
所述块部具有:
在俯视时呈四方形状的第一块;
在俯视时呈四方形状且平面面积比所述第一块大的第二块;以及
设于所述第一块与所述第二块之间的细长的间隙,
所述间隙的俯视时的长度方向沿第一方向延伸,宽度方向沿第二方向延伸,
所述控制装置具有如下的机构:在所述筒夹吸附所述裸芯片的期间,在将所述第一块上推得高于所述吸附部的上表面的状态下,使所述上推单元沿水平方向上的所述第二方向移动,
所述控制装置具有如下的机构:
在所述吸附部吸附住了所述切割带的状态下,使所述第一块上升到第一上推高度,使所述第二块上升到第二上推高度,然后,使所述第一块下降到比所述第一上推高度低的滑动高度,使所述第二块下降到比所述滑动高度低的高度的机构;
在停止了所述吸附部对所述切割带的吸附的状态下,使所述上推单元沿所述第二方向移动,然后,使所述吸附部吸附所述切割带的机构;以及
在停止了所述吸附部对所述切割带的吸附的状态下,使所述上推单元沿与所述第二方向相反的水平方向移动,然后,使所述吸附部吸附所述切割带的机构。
8.如权利要求7所述的半导体制造装置,其特征在于,
所述第二上推高度比所述第一上推高度高。
9.如权利要求7所述的半导体制造装置,其特征在于,
所述控制装置具有如下的机构:当使所述筒夹着落于所述裸芯片并吸附所述裸芯片时,在所述筒夹与所述裸芯片接触之后还对所述筒夹按压规定量,在使所述第二块下降时,使所述筒夹上升所述规定量。
10.如权利要求9所述的半导体制造装置,其特征在于,
所述控制装置具有如下的机构:在使所述第二块下降时,在所述第二块到达所述第一上推高度的定时,使所述筒夹仅下降所述第一上推高度与所述滑动高度的高度差。
11.一种半导体器件的制造方法,其特征在于,包括:
(a)准备半导体制造装置的工序,所述半导体制造装置构成为具有从切割带的下方上推裸芯片的上推单元、吸附所述裸芯片的筒夹、以及控制所述上推单元及所述筒夹的动作的控制装置,所述上推单元具有经由所述切割带上推所述裸芯片的块部、以及设于所述块部的外周并具有吸引孔的吸附部,所述块部具有在俯视时呈四方形状的第一块、在俯视时呈四方形状且平面面积比所述第一块大的第二块、以及设于所述第一块与所述第二块之间的细长的间隙,所述间隙在俯视时,长度方向沿第一方向延伸,宽度方向沿第二方向延伸;
(b)准备晶片环的工序,所述晶片环保持具有裸芯片的切割带;
(c)准备基板的工序;以及
(d)工序,利用所述上推单元上推所述裸芯片,利用所述筒夹拾取所述裸芯片,
在所述(d)工序中,在所述筒夹吸附所述裸芯片的期间,在将所述第一块上推得高于所述吸附部的上表面的状态下,使所述上推单元沿水平方向上的所述第二方向移动,当所述上推单元沿所述水平方向上的所述第二方向移动时的所述第二块的高度比所述第一块低。
12.如权利要求11所述的半导体器件的制造方法,其特征在于,
还包括(e)工序,在所述(e)工序中,将所述裸芯片贴装于基板或者贴装于已经贴装了的裸芯片的上方。
13.如权利要求12所述的半导体器件的制造方法,其特征在于,
所述(d)工序还包括将拾取了的所述裸芯片载置于中间载台的工序,
所述(e)工序还包括从所述中间载台拾取所述裸芯片的工序。
14.一种半导体器件的制造方法,其特征在于,包括:
(a)准备半导体制造装置的工序,所述半导体制造装置构成为具有从切割带的下方上推裸芯片的上推单元、吸附所述裸芯片的筒夹、以及控制所述上推单元及所述筒夹的动作的控制装置,所述上推单元具有经由所述切割带上推所述裸芯片的块部、以及设于所述块部的外周并具有吸引孔的吸附部,所述块部具有在俯视时呈四方形状的第一块、在俯视时呈四方形状且平面面积比所述第一块大的第二块、以及设于所述第一块与所述第二块之间的细长的间隙,所述间隙在俯视时,长度方向沿第一方向延伸,宽度方向沿第二方向延伸;
(b)准备晶片环的工序,所述晶片环保持具有裸芯片的切割带;
(c)准备基板的工序;以及
(d)工序,利用所述上推单元上推所述裸芯片,利用所述筒夹拾取所述裸芯片,
所述(d)工序包括(d0)工序,在该(d0)工序中,在所述筒夹吸附所述裸芯片的期间,在将所述第一块上推得高于所述吸附部的上表面的状态下,使所述上推单元沿水平方向上的所述第二方向移动,
所述(d0)工序包括:
(d1)工序,在所述吸附部吸附住了所述切割带的状态下,使所述第一块上升到第一上推高度,使所述第二块上升到第二上推高度;
(d2)工序,在所述(d1)工序后,使所述第一块下降到比所述第一上推高度低的滑动高度,使所述第二块下降到比所述滑动高度低的高度;
(d3)工序,在所述(d2)工序后,在停止了所述吸附部对所述切割带的吸附的状态下,使所述上推单元沿所述第二方向移动;
(d4)工序,在所述(d3)工序后,使所述吸附部吸附所述切割带;
(d5)工序,在所述(d4)工序后,在停止了所述吸附部对所述切割带的吸附的状态下,使所述上推单元沿与所述第二方向相反的水平方向移动;以及
(d6)工序,在所述(d5)工序后,使所述吸附部吸附所述切割带。
15.如权利要求14所述的半导体器件的制造方法,其特征在于,
所述(d0)工序包括(d7)工序,在所述(d7)工序中,当使所述筒夹着落于所述裸芯片并吸附所述裸芯片时,在所述筒夹与所述裸芯片接触之后还对所述筒夹按压规定量,在使所述第二块下降时,使所述筒夹上升所述规定量。
16.如权利要求15所述的半导体器件的制造方法,其特征在于,
所述(d0)工序包括(d8)工序,在所述(d8)工序中,在使所述第二块下降时,在所述第二块到达所述第一上推高度的定时,使所述筒夹仅下降所述第一上推高度与所述滑动高度的高度差。
CN201711090697.6A 2017-01-25 2017-11-08 半导体制造装置及半导体器件的制造方法 Active CN108346585B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017010852A JP6621771B2 (ja) 2017-01-25 2017-01-25 半導体製造装置および半導体装置の製造方法
JP2017-010852 2017-01-25

Publications (2)

Publication Number Publication Date
CN108346585A CN108346585A (zh) 2018-07-31
CN108346585B true CN108346585B (zh) 2021-06-29

Family

ID=62962380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711090697.6A Active CN108346585B (zh) 2017-01-25 2017-11-08 半导体制造装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP6621771B2 (zh)
KR (1) KR102003130B1 (zh)
CN (1) CN108346585B (zh)
TW (1) TWI654674B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047871A (ja) * 2018-09-21 2020-03-26 ファスフォードテクノロジ株式会社 半導体製造装置、突上げ治具および半導体装置の製造方法
CN109659258B (zh) * 2018-11-23 2020-08-11 武汉华星光电半导体显示技术有限公司 机台及面板制作方法
JP2021048201A (ja) 2019-09-17 2021-03-25 ファスフォードテクノロジ株式会社 ダイボンディング装置、剥離ユニット、コレットおよび半導体装置の製造方法
TWI748763B (zh) * 2020-11-23 2021-12-01 鴻勁精密股份有限公司 拾取機構及其應用之作業設備

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200715435A (en) * 2005-10-11 2007-04-16 Shinkawa Kk Die pickup apparatus, method for using the same and die pickup method
CN101297393A (zh) * 2005-11-24 2008-10-29 株式会社瑞萨科技 半导体器件的制造方法
TW201409554A (zh) * 2012-08-29 2014-03-01 Hitachi High Tech Instr Co Ltd 晶粒接合裝置、晶粒拾取裝置及晶粒拾取方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574251B2 (ja) 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100817068B1 (ko) 2006-10-24 2008-03-27 삼성전자주식회사 박형의 반도체 칩 픽업 장치 및 방법
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
KR20110050027A (ko) * 2009-11-06 2011-05-13 주식회사 하이닉스반도체 반도체 다이의 픽업 장치
KR20110107118A (ko) * 2010-03-24 2011-09-30 주식회사 하이닉스반도체 스테이지 및 이를 이용한 반도체 다이 픽업 장치
JP5123357B2 (ja) 2010-06-17 2013-01-23 株式会社日立ハイテクインスツルメンツ ダイボンダ及びピックアップ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200715435A (en) * 2005-10-11 2007-04-16 Shinkawa Kk Die pickup apparatus, method for using the same and die pickup method
CN101297393A (zh) * 2005-11-24 2008-10-29 株式会社瑞萨科技 半导体器件的制造方法
TW201409554A (zh) * 2012-08-29 2014-03-01 Hitachi High Tech Instr Co Ltd 晶粒接合裝置、晶粒拾取裝置及晶粒拾取方法

Also Published As

Publication number Publication date
JP2018120938A (ja) 2018-08-02
KR102003130B1 (ko) 2019-07-23
TW201828343A (zh) 2018-08-01
TWI654674B (zh) 2019-03-21
KR20180087825A (ko) 2018-08-02
CN108346585A (zh) 2018-07-31
JP6621771B2 (ja) 2019-12-18

Similar Documents

Publication Publication Date Title
CN108346585B (zh) 半导体制造装置及半导体器件的制造方法
KR101977987B1 (ko) 다이 본더 및 본딩 방법
JP4021614B2 (ja) 半導体素子のピックアップ用治具、半導体素子のピックアップ装置、半導体素子のピックアップ方法、半導体装置の製造方法及び半導体装置の製造装置
CN107818941B (zh) 半导体制造装置及半导体器件的制造方法
KR101666276B1 (ko) 콜릿 및 다이 본더
JP6086763B2 (ja) コレットクリーニング方法及びそれを用いたダイボンダ
CN107180772B (zh) 芯片贴装装置以及半导体器件的制造方法
JP2018160564A (ja) ダイボンディング装置および半導体装置の製造方法
CN107622955B (zh) 半导体制造装置及半导体器件的制造方法
KR20120096727A (ko) 베어 다이를 픽업 및 실장하기 위한 장치 및 방법
JP2015076410A (ja) ボンディング方法及びダイボンダ
JP6211359B2 (ja) フリップチップボンダ及びボンディング方法
JP6200735B2 (ja) ダイボンダ及びボンディング方法
JP2014011416A (ja) 半導体チップのピックアップ装置およびピックアップ方法
KR20190042419A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2013065628A (ja) ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
JP6093125B2 (ja) ウェハカート及び電子部品装着装置
JP2020072125A (ja) 電子部品のピックアップ装置及び実装装置
JP4234300B2 (ja) チップ移送装置
TWI719896B (zh) 黏晶裝置,剝離單元,夾頭及半導體裝置的製造方法
KR101619312B1 (ko) 부품실장기의 다이 공급장치
JP2019047089A (ja) 半導体製造装置および半導体装置の製造方法
JP2014056980A (ja) ダイボンダ及びボンディング方法
JP5826701B2 (ja) チップ位置決め装置、チップ位置決め方法、およびダイボンダ
JP4782177B2 (ja) チップ積層体の製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant