JP2007129131A - 部品実装装置および積層部品製造方法 - Google Patents

部品実装装置および積層部品製造方法 Download PDF

Info

Publication number
JP2007129131A
JP2007129131A JP2005321974A JP2005321974A JP2007129131A JP 2007129131 A JP2007129131 A JP 2007129131A JP 2005321974 A JP2005321974 A JP 2005321974A JP 2005321974 A JP2005321974 A JP 2005321974A JP 2007129131 A JP2007129131 A JP 2007129131A
Authority
JP
Japan
Prior art keywords
component
mounting
stacking
semiconductor wafer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005321974A
Other languages
English (en)
Inventor
Takafumi Tsujisawa
孝文 辻澤
Shuichi Hirata
修一 平田
Akiyoshi Takuri
昭嘉 田栗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005321974A priority Critical patent/JP2007129131A/ja
Publication of JP2007129131A publication Critical patent/JP2007129131A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】スタック実装のための3次元部品実装動作を効率よく行うことができる部品実装装置および積層部品製造方法を提供することを目的とする。
【解決手段】半導体ウェハに設けられた複数の部品積層位置に部品を階層毎に順次積層して実装するスタック実装において、複数の部品積層位置を区分して設定された部品積層区画内で、同一階層に属する全ての部品を対象とした部品実装動作が完了した後に、当該階層の次の階層に属する部品を対象とした部品実装動作を開始する。これにより、実装ヘッドにおける実装高さの変更や塗布ヘッドにおける塗布高さの変更の頻度を極力少なくすることができ、スタック実装における3次元部品実装動作を効率よく行うことができる。
【選択図】図5

Description

本発明は、半導体ウェハに設けられた複数の部品積層位置に部品を階層毎に順次積層して実装する部品実装装置および複数の部品を積層して形成された積層部品を製造する積層部品製造方法に関するものである。
電子機器の製造分野においては、半導体チップを基板などのワークに実装する部品実装作業が行われる。この部品実装作業においては、半田バンプなどの接続用電極が形成された半導体チップを部品供給部から取り出して基板に移送搭載する移載動作と、搭載された半導体チップの接続用電極を基板の回路電極と接合する接合動作とが行われる。このような部品実装作業を行う装置として、従来より部品供給部から半導体チップを取り出して上下反転する部品反転機構と、部品反転機構から受け渡された半導体チップを基板に搭載する搭載ヘッドとを備えた部品実装装置が知られている(例えば特許文献1参照)。
特許第3097511号公報
ところで近年電子機器の小型化・高機能化の進展に伴い、電子機器に組み込まれる実装基板の実装密度を更に高密度化することが求められている。このような高密度実装に対応するための実装形態として、複数の半導体チップを積層して実装したいわゆるスタック実装が採用されるようになっている。このようなスタック実装においては、基板上に直接実装された半導体チップの上にさらに半導体チップを積み重ねて立体的に実装する3次元実装動作が必要となるため、従来の平面的な実装動作と比較して、作業動作効率を向上させる上で考慮すべき要因がより複雑になる。
しかしながら、上述の特許文献例に示す部品実装装置を含めて従来装置による部品実装動作は、基板上に半導体チップを平面的に移送搭載する形態を対象としているため、上述のような3次元実装動作を要するスタック実装には必ずしも適していなかった。そしてこのような3次元実装動作は、半導体ウェハ状態において複数の半導体チップを積層して半導体装置とする積層部品製造工程においても必要とされるようになっている。このため、スタック実装のための3次元部品実装動作を効率よく行うことができる部品実装装置および積層部品製造方法が望まれていた。
そこで本発明は、スタック実装のための3次元部品実装動作を効率よく行うことができる部品実装装置および積層部品製造方法を提供することを目的とする。
本発明の部品実装装置は、半導体ウェハに設けられた複数の部品積層位置に部品を階層毎に順次積層して実装する部品実装装置であって、前記半導体ウェハを保持するウェハ保持部と、前記部品を部品保持ノズルによって保持する実装ヘッドと、前記実装ヘッドを前記ウェハ保持部に対して相対的に移動させる実装ヘッド移動機構と、前記ヘッド移動機構を制御することにより前記複数の部品積層位置に第1階層から最終階層までの部品を順次積層して実装する部品積層制御部とを備え、前記部品積層制御部は、前記複数の部品積層位置を区分して設定された部品積層区画内において、同一階層に属する全ての部品を対象とした部品実装動作が完了した後に、当該階層の次の階層に属する部品を対象とした部品実装動作を開始するように、前記実装ヘッド移動機構を制御する。
本発明の積層部品製造方法は、複数の部品を積層することによって形成された積層部品を製造する積層部品製造方法であって、部品保持ノズルによって前記部品を保持した実装ヘッドを半導体ウェハに対して相対的に移動させ、前記半導体ウェハに設けられた複数の部品積層位置に第1階層から最終階層までの部品を順次積層して実装する部品積層工程と、前記部品積層工程後の前記半導体ウェハを前記部品積層位置毎に分割して個片の積層部品とする分割工程とを含み、前記部品積層工程において、前記複数の部品積層位置を区分して設定された部品積層区画内において同一階層に属する全ての部品を対象とした部品実装動作が完了した後に、当該階層の次の階層に属する部品を対象とした部品実装動作を開始する。
本発明によれば、部品積層区画内において同一階層に属する全ての部品を対象とした部品実装動作が完了した後に、当該階層の次の階層に属する部品を対象とした部品実装動作を開始することにより、スタック実装のため3次元部品実装動作を効率よく行うことができる。
次に本発明の実施の形態を図面を参照して説明する。図1は本発明の一実施の形態の部品実装装置の正面図、図2は本発明の一実施の形態の部品実装装置の実装対象となる基板の説明図、図3は本発明の一実施の形態の部品実装装置によって行われるスタック実装の説明図、図4は本発明の一実施の形態の部品実装装置の制御系の構成を示すブロック図、図5は本発明の一実施の形態の部品実装装置によるスタック実装のフロー図、図6、図7、図8は本発明の一実施の形態の部品実装方法の工程説明図、図9は本発明の一実施の形態の部品実装装置に使用される基板キャリアの断面図である。
まず図1を参照して、部品実装装置の構造を説明する。図1において、X軸テーブル1X,Y軸テーブル1Yを積層した構成の移動テーブル1上には保持プレート2が装着されている。保持プレート2の上面には、部品供給部3およびウェハ保持部4が配設されている。移動テーブル1を駆動することにより、部品供給部3およびウェハ保持部4は水平移動する。
部品供給部3はトレイ保持部3aを備えており、トレイ保持部3a上には複数の電子部品6を収納した部品トレイ5が保持される。ウェハ保持部4は保持テーブル4aを備えており、保持テーブル4a上には治具ホルダ7aおよび下受部7bが設けられている。治具ホルダ7aには治具8が着脱自在に装着され、治具8は電子部品6が実装される半導体ウェハ10が貼着されたシート9を周囲から保持している。治具8を治具ホルダ7aに装着した状態では、下受部7bが半導体ウェハ10をシート9を介して下方から支持する。なお、治具8、シート9などを使用せず、半導体ウェハ10を直接下受部7b上に載置してもよい。この場合には、治具ホルダ7aはなくてもよい。
移動テーブル1の上方には、縦フレーム11によって両端を支持されたテーブル機構12が水平方向に架設されている。テーブル機構12には、昇降機構14を備えた実装ヘッド13が水平移動自在に装着されている。実装ヘッド13は電子部品6を保持する部品保持ノズル13aを備えており、昇降機構14および水平移動機構(図示省略)より成る実装ヘッド移動機構15によって、部品供給部3およびウェハ保持部4に対して相対的に移動する。
これにより、実装ヘッド13は部品供給部3から電子部品6を取り出し、ウェハ保持部4に保持された半導体ウェハ10に実装する。実装ヘッド13は加熱手段を内蔵しており、電子部品6の半導体ウェハ10への実装に際しては、実装ヘッド13が部品保持ノズル
13aを介して電子部品6を加熱することにより、電子部品6は熱圧着などの方法(例えば半田接合)によって、半導体ウェハ10に実装される。
部品供給部3の上方には、水平なノズル交換テーブル16a上に複数種類の部品保持ノズル13aを保持させた構成のノズル交換部16が配設されている。ノズル交換テーブル16aは、ノズル交換テーブル移動機構17によって昇降・水平移動可能となっており、実装ヘッド13がノズル交換テーブル16aに対してアクセスすることにより、実装ヘッド13に装着された既装着の部品保持ノズル13aと、ノズル交換テーブル16aに保持された部品保持ノズル13aとを交換することができる。
テーブル機構12には、昇降機構19を備えた塗布ヘッド18が水平移動自在に装着されている。塗布ヘッド18は樹脂接着剤を塗布するための塗布ニードル18aを下端部に備えており、昇降機構19および水平移動機構(図示省略)より成る塗布ヘッド移動機構20によって、ウェハ保持部4に対して相対的に移動する。これにより、実装ヘッド13による電子部品6の実装に先だって、半導体ウェハ10もしくは既実装の電子部品に部品固定用の樹脂接着剤を塗布する。そして実装動作においては、加熱手段を備えた実装ヘッド13によって電子部品6を加熱することにより、バンプの電極への接合と樹脂接着剤の硬化とが並行して進行し電子部品6の実装が完了する。なお、採用する接合工法によっては、電子部品6を加熱する必要がない場合もあり、この場合には実装ヘッド13に加熱手段を備える必要はない。
ウェハ保持部4の斜め上方には、撮像部21が配設されている。撮像部21はカメラ23をカメラ移動機構22によって水平方向に進退させ、さらに昇降させる構成となっている。カメラ23をウェハ保持部4に保持された半導体ウェハ10の上方に進出させて撮像することにより、半導体ウェハ10における部品搭載位置、さらには既実装の電子部品の上面の部品搭載位置を認識することができる。
次に、図2を参照して、実装対象となる半導体ウェハ10について説明する。図2(a)に示すように、周囲を治具8によって保持されたシート9には、円形の半導体ウェハ10が貼着されている。半導体ウェハ10には、複数の部品積層位置10aが格子状に設けられており、各部品積層位置10aには複数の電子部品6が積層して実装される。そして複数の部品積層位置10aを区分して部品積層区画10bが設定されている。図2(b)は半導体ウェハ10の断面を部分的に示しており、半導体ウェハ10には各部品積層位置10a毎に電子部品接続用の電極30が形成されている。すなわち、この部品実装装置は、半導体ウェハ10に設けられた複数の部品積層位置10aに、電子部品6を階層毎に順次積層して実装するスタック実装の機能を有している。なお、半導体ウェハ10に、複数の部品積層位置10aを千鳥格子状に配置してもよい。
各部品積層位置10aには、図3に示すように、第1の電子部品6A,第2の電子部品6Bが積層して実装される。第1の電子部品6A,第2の電子部品6Bには、それぞれ下面にバンプ31、バンプ33が、上面に電極32、電極34が設けられており、部品供給部3において部品トレイ5に収納された状態で供給される。第1の電子部品6A、第2の電子部品6Bを積層して実装するスタック実装においては、半導体ウェハ10にはまず第1階層の第1の電子部品6Aがバンプ31を電極30に接合することにより実装され、さらに第1の電子部品6Aの上面の電極32にバンプ33を接合することにより、第2階層の第2の電子部品6Bが第1の電子部品6A上に実装される。
ここで、複数の部品積層位置10aを1つの部品積層区画10bに括る際の区画サイズについて説明する。区画サイズには、実装ヘッド13によって1つの電子部品を実装するのに要する実装所要時間との関連で、最適な区画サイズが存在する。すなわち、スタック
実装のための3次元実装動作を極力効率よく行うためには、実装ヘッド13や塗布ヘッド18の高さ変更を行う頻度を少なくすることが有利であることなどから、同一階層で実装動作の対象となる部品数をできるだけ大きくすること、すなわち部品積層区画10bを極力大きくする方が望ましい。特に、3次元実装動作に樹脂塗布動作を含む場合には、実装ヘッドと塗布ヘッドを交互に退避・位置決めするのと比較して、位置決めによる動作時間を短縮することができる。また3次元実装動作にノズル交換動作を含む場合には、電子部品の種類に応じてノズル交換をするようなときに、1つの電子部品毎にノズル交換するのと比較して、ノズル交換による動作時間を短縮することができる。
しかしながら、本実施の形態に示すように、実装ヘッド13によって電子部品6を加熱しながら実装動作を行う場合には、過大なサイズの部品積層区画10bが、望ましくない結果、例えば実質的な実装所要時間を増大させる結果を招く場合がある。部品積層区画10bのサイズが大きい場合には、1つの階層全体の実装所要時間が長くなり、次の階層を対象とする実装動作の開始までに、既実装部品の温度が低下してしまうからである。
これに対し部品積層区画10bが適切な区画サイズで設定されている場合には、1つの階層を対象とした実装動作が完了した時点で既実装部品の温度はあまり低下しない。したがって次の階層を対象とした実装動作において、実装ヘッド13による加熱時間を短縮することができ、トータルの実装時間を実質的に短縮することができる。このような実質実装時間の短縮を目的とした最適な区画サイズは、部品種類や加熱温度などの実装条件に応じて区画サイズを幾通りか変更して実際にスタック実装を行う試行結果に基づいて決定される。なお、半導体ウェハ10のサイズが小さく、1つの半導体ウェハに含まれる部品積層位置10aの数が少ない場合には、半導体ウェハ10全体を1つの部品積層区画として設定してもよい。すなわちこの場合には、半導体ウェハには、単一の部品積層区画が設けられた形態となっている。
なお、樹脂塗布動作を含む場合には、樹脂35を半導体ウェハ10上に塗布した後、部品搭載動作を行わずに放置すると、樹脂35の種類によっては、部品実装装置の熱などにより樹脂35が自然に硬化してしまい、電子部品6の接合ができなくなってしまうことがあるが、この場合にも、部品積層区画10bを適切な区画サイズに設定することにより、樹脂の硬化を防止しつつ効率の良い3次元実装を実現できる。
また、大きな半導体ウェハ10の全体を1区画とした場合、製品が完成するまでに多大な時間を要する一方で、樹脂の自然硬化による劣化などを考慮すると、途中で生産を中止することが困難になることがあるが、この場合にも、部品積層区画10bを適切な区画サイズに設定することにより、製品完成までの適切な生産サイクルを維持しつつ効率の良い3次元実装を実現できる。さらに、部品積層区画10bを適切な区画サイズに設定することにより、トラブルなどで生産を途中で中断した場合であっても、不良となる製品の数を区画内の数にとどめることができる。
次に図4を参照して制御系の構成を説明する。図4において、制御部40はCPUを備えた演算装置であり、記憶部41に格納された処理プログラムやデータを用いて、以下に説明する各部を制御する。記憶部41には、一般の部品実装装置の機能を実行するためのプログラム・データの他、半導体ウェハ10を対象としてスタック実装を実行するための部品積層プログラム41a、部品積層データ41bが格納されている。
部品積層データ41bには、半導体ウェハ10における部品積層位置10aの配置を示す部品積層位置データや、複数の部品積層位置を対象とする場合の部品搭載順序を示すシーケンスデータ、各階層における部品実装高さを示す実装高さデータなどが含まれる。すなわち、制御部40が部品積層データ41bを用いて部品積層プログラム41aを実行す
ることによって実現される機能は、実装ヘッド移動機構15を制御することにより複数の部品積層位置10aに第1階層から最終階層までの部品を順次積層して実装する部品積層制御部となっている。
認識処理部42は、カメラ23による撮像結果を認識処理する。これにより、半導体ウェハ10がウェハ保持部4に保持された状態において、半導体ウェハ10を撮像した撮像データを認識処理部42によって認識処理することにより、各部品積層位置10a毎に電極30の位置を認識することができる。さらに半導体ウェハ10に第1の電子部品6Aが実装された状態において、カメラ23によって部品積層位置10aを撮像した撮像データを認識処理部42によって認識処理することにより、各部品積層位置10a毎に第1の電子部品6Aの電極32の位置を認識することができる。したがって、カメラ23および認識処理部42は、半導体ウェハ10もしくは既実装の電子部品において次の階層の電子部品が搭載される部品搭載位置を認識する認識手段となっている。
実装駆動部43は、制御部40によって制御され、実装ヘッド13、実装ヘッド移動機構15を駆動する。これにより、電子部品6を部品供給部3から取り出して半導体ウェハ10に実装するスタック実装動作が実行される。このとき、上述の認識手段による位置認識結果が参照される。塗布駆動部44は制御部40によって制御され、塗布ヘッド18、塗布ヘッド移動機構20を駆動する。これにより、半導体ウェハ10の各部品積層位置10aまたは既実装の電子部品6の上面の部品搭載位置へ部品接着用の樹脂接着剤を塗布する樹脂塗布動作が実行される。すなわち、塗布ヘッド18、塗布ヘッド移動機構20は、部品搭載位置に樹脂を塗布する樹脂塗布手段となっている。
撮像駆動部45は制御部40によって制御され、カメラ移動機構22を駆動する。これにより、カメラ23を半導体ウェハ10上へ移動させて撮像視野を認識対象に合わせる視野移動とともに、認識対象面の高さに応じてカメラ23を昇降させてカメラ23の焦点を撮像対象面に合わせる合焦動作が行われる。なお、カメラ23を昇降させる代わりに、基板保持部4を昇降させるような機構を設けてもよい。
ノズル交換駆動部46は制御部40によって制御され、ノズル交換テーブル移動機構17を駆動する。これにより、実装ヘッド13に装着された既装着の部品保持ノズル13aを、ノズル交換テーブル16a上に収納された交換用の部品保持ノズル13aと交換することができ、階層毎に異種の電子部品を実装対象とする必要がある場合には、部品保持ノズル13aを部品種類に応じて交換できるようになっている。すなわち、ノズル交換駆動部46、ノズル交換テーブル移動機構17、ノズル交換部16は、実装ヘッド13において部品保持ノズル13aを、保持対象とする部品に応じて交換するノズル交換手段となっている。
この部品実装装置は上記のように構成されており、以下この部品実装装置によって、複数の電子部品を積層した積層部品を製造する積層部品製造方法ついて、図5のフローに則して、図6,図7を参照して説明する。この積層部品は、半導体ウェハ10に複数の電子部品を積層するスタック実装を行うことにより製造されるものである。
図5において、スタック実装が開始されると、まず記憶部41から部品積層データ41bを読み込む(ST1)。次いで、半導体ウェハ10を搬入してウェハ保持部4に装着する(ST2)。次いで、部品積層データ41bのシーケンスデータを参照して、予め指定された最初の部品積層区画10bを対象としてスタック実装が開始される。
まず、この部品積層区画10bを対象とした第1階層の部品実装が実行される。すなわち図6(a)に示すように、当該部品積層区画10b内の複数の部品積層位置10aのう
ち、シーケンスデータによって指定される最初の部品積層位置10aの部品搭載位置(ここでは半導体ウェハ10表面の電極30形成位置)へ塗布ニードル18aを移動させて樹脂35を塗布する(ST3)。
そして1つの部品積層位置10aの部品搭載位置への樹脂塗布を終える都度、この部品積層位置10aが当該階層での最後の部品積層位置10aか否かを判定する(ST4)。ここでNOであれば、図6(b)に示すように、塗布ニードル18aを次の部品積層位置10aへ移動(ST5)させて、(ST3)の樹脂塗布を反復する。そして(ST4)で当該部品積層位置10aが当該階層での最後の部品積層位置10aであると判定されたならば、部品搭載動作へ移行する。
すなわち図6(c)に示すように、当該部品積層区画10b内の複数の部品積層位置10aのうち、シーケンスデータによって指定される最初の部品積層位置10aへ部品保持ノズル13aを移動させて、この部品積層位置10aの部品搭載位置へ第1の電子部品6Aを搭載する(ST6)。そして1つの部品積層位置10aへの部品搭載を終える都度、この部品積層位置10aが当該階層での最後の部品積層位置10aか否かを判定する(ST7)。ここでNOであれば、図6(d)に示すように、部品保持ノズル13aを次の部品積層位置10aへ移動(ST8)させて、(ST6)の部品搭載動作を反復する。
そして(ST7)で当該部品積層位置10aが当該階層での最後の部品積層位置10aであると判定されたならば、図6(e)に示すように、この部品積層区画10bを対象とした第1階層[1]のスタック実装動作を終了する。次いで当該部品積層区画で最終階層であるか否かを判断する(ST9)。ここでNOであれば、次の階層(ST11)を対象とした部品塗布動作および部品搭載動作が行われる。
すなわち、図7に示すように、(ST3)〜(ST7)の作業動作が次の階層を対象として反復実行される。図7では、第2階層[2]を対象として第1の電子部品6A上に、第2の電子部品6Bを実装するために行われる樹脂塗布動作および部品搭載動作を示している。このとき、記憶部41に記憶された部品積層データ41bを参照することにより、塗布ヘッド18による樹脂塗布に際しては塗布ニードル18aによる塗布高さが、また実装ヘッド13による部品搭載においては部品保持ノズル13aによる実装高さが、第2階層に対応した高さに切り替えられる。そして(ST9)において、当該部品積層区画で最終階層であると判断されたならば、図7(e)に示すように、1つの部品積層区画10bを対象として、各部品積層位置10aに、第1階層[1]の第1の電子部品6A、第2階層[2]の第2の電子部品6Bを積層して実装するスタック実装が完了する。
次いで上述のスタック実装が行われた部品積層区画10bが当該半導体ウェハ10で最終の部品積層区画10bであるか否かを判断する(ST10)。ここで、NOであるならば、次の部品積層区画10bを対象としたスタック実装動作が行われる(ST12)。すなわち、(ST3)〜(ST9)までの作業動作が当該部品積層区画10bを対象として反復実行される。そして(ST10)において、当該部品積層区画10bが当該半導体ウェハ10で最後の部品積層区画10bであると判断されたならば、この半導体ウェハ10を対象としたスタック実装動作を終了する。
次に、スタック実装が完了した半導体ウェハ10はダイシング装置に送られる。すなわち図8に示すように、半導体ウェハ10はダイシングブレード36によって各部品積層位置10a毎に分割される。これにより、半導体ウェハ10が個片単位に分割された個片半導体ウェハ10*上に、第1の電子部品6A、第2の電子部品6Bを積層して実装した積層部品37が形成される。
すなわち上述の積層部品製造方法は、部品保持ノズルによって電子部品を保持した実装ヘッド13を半導体ウェハ10に対して相対的に移動させ、半導体ウェハ10に設けられた複数の部品積層位置10aに第1階層から最終階層までの部品を順次積層して実装する部品積層工程と、部品積層工程後の半導体ウェハ10を部品積層位置10a毎に分割して個片の積層部品とする分割工程とを含んだ形態となっている。
そして部品積層工程においては、複数の部品積層位置10aを区分して設定された部品積層区画10b内において、同一階層に属する全ての電子部品を対象とした部品実装動作が完了した後に、当該階層の次の階層に属する電子部品を対象とした部品実装動作を開始するようにしている。
なお上述の積層部品製造方法でのスタック実装動作例においては、実装ヘッド13によって部品搭載位置に部品を搭載する部品搭載動作に加えて、塗布ヘッド18によって部品搭載位置に樹脂を塗布する樹脂塗布動作を実行する例を示したが、高度の部品搭載位置精度が必要とされる場合には、カメラ23によって部品搭載位置を撮像して位置認識を行う。また電子部品の種類に応じた部品保持ノズル13aを用いる必要がある場合には、実装ヘッド13をノズル交換部16にアクセスさせて部品保持ノズル13aを交換する。
すなわちスタック実装における部品実装動作は、部品搭載動作に加えて、認識手段によって部品搭載位置を認識する認識動作と、樹脂塗布手段によって部品搭載位置に樹脂を塗布する樹脂塗布動作と、ノズル交換手段によって部品保持ノズルを次の階層の部品に応じて交換するノズル交換動作のうちの少なくともいずれかを含む形態となっている。
複数の半導体チップを積層して実装するスタック実装において、部品積層区画10b内において同一階層に属する全ての部品を対象とした部品実装動作が完了した後に、当該階層の次の階層に属する部品を対象とした部品実装動作を開始することにより、3次元部品実装動作を効率よく行うことができる。
なお上記実施例においては、半導体ウェハに設けられた複数の部品積層位置を対象としてスタック実装を行う例を示しているが、本発明はこれに限定されるものではなく、部品積層対象となるワークは半導体ウェハ以外の形態であってもよい。例えば、図9に示すように、電極30が設けられた複数の単位基板38をキャリア39に保持させた基板集合体を対象とする場合においても、本発明を適用することができる。
本発明の部品実装装置および部品実装方法は、スタック実装のため3次元部品実装動作を効率よく行うことができるという効果を有し、基板に設けられた複数の部品積層位置に部品を階層毎に順次積層して実装する用途に利用可能である。
本発明の一実施の形態の部品実装装置の正面図 本発明の一実施の形態の部品実装装置の実装対象となる基板の説明図 本発明の一実施の形態の部品実装装置によって行われるスタック実装の説明図 本発明の一実施の形態の部品実装装置の制御系の構成を示すブロック図 本発明の一実施の形態の部品実装装置によるスタック実装のフロー図 本発明の一実施の形態の部品実装方法の工程説明図 本発明の一実施の形態の部品実装方法の工程説明図 本発明の一実施の形態の部品実装方法の工程説明図 本発明の一実施の形態の部品実装方法に使用される基板キャリアの断面図
符号の説明
3 部品供給部
4 ウェハ保持部
6 電子部品
6A 第1の電子部品
6B 第2の電子部品
10 半導体ウェハ
10a 部品積層位置
10b 部品積層区画
13 実装ヘッド
13a 部品保持ノズル
16 ノズル交換部
18 塗布ヘッド
18a 塗布ニードル
21 撮像部

Claims (6)

  1. 半導体ウェハに設けられた複数の部品積層位置に部品を階層毎に順次積層して実装する部品実装装置であって、
    前記半導体ウェハを保持するウェハ保持部と、前記部品を部品保持ノズルによって保持する実装ヘッドと、前記実装ヘッドを前記ウェハ保持部に対して相対的に移動させる実装ヘッド移動機構と、前記ヘッド移動機構を制御することにより前記複数の部品積層位置に第1階層から最終階層までの部品を順次積層して実装する部品積層制御部とを備え、
    前記部品積層制御部は、前記複数の部品積層位置を区分して設定された部品積層区画内において、同一階層に属する全ての部品を対象とした部品実装動作が完了した後に、当該階層の次の階層に属する部品を対象とした部品実装動作を開始するように、前記実装ヘッド移動機構を制御することを特徴とする部品実装装置。
  2. 前記半導体ウェハには、単一の前記部品積層区画が設けられていることを特徴とする請求項1記載の部品実装装置。
  3. 前記半導体ウェハもしくは既実装の部品において次の階層の部品が搭載される部品搭載位置を認識する認識手段と、前記部品搭載位置に樹脂を塗布する樹脂塗布手段と、前記実装ヘッドにおいて前記部品保持ノズルを保持対象とする部品に応じて交換するノズル交換手段とのうちの少なくともいずれかを備え、
    前記部品実装動作は、前記実装ヘッドによって前記部品搭載位置に部品を搭載する部品搭載動作に加えて、前記認識手段によって前記部品搭載位置を認識する認識動作と、前記樹脂塗布手段によって前記部品搭載位置に樹脂を塗布する樹脂塗布動作と、前記ノズル交換手段によって前記部品保持ノズルを次の階層の部品に応じて交換するノズル交換動作のうちの少なくともいずれかを含むことを特徴とする請求項1または2記載の部品実装装置。
  4. 複数の部品を積層することによって形成された積層部品を製造する積層部品製造方法であって、
    部品保持ノズルによって前記部品を保持した実装ヘッドを半導体ウェハに対して相対的に移動させ、前記半導体ウェハに設けられた複数の部品積層位置に第1階層から最終階層までの部品を順次積層して実装する部品積層工程と、前記部品積層工程後の前記半導体ウェハを前記部品積層位置毎に分割して個片の積層部品とする分割工程とを含み、
    前記部品積層工程において、前記複数の部品積層位置を区分して設定された部品積層区画内において同一階層に属する全ての部品を対象とした部品実装動作が完了した後に、当該階層の次の階層に属する部品を対象とした部品実装動作を開始することを特徴とする積層部品製造方法。
  5. 前記半導体ウェハには、単一の前記部品積層区画が設けられていることを特徴とする請求項4記載の部品実装方法。
  6. 前記部品実装動作は、前記基板もしくは既実装の部品において次の階層の部品が搭載される部品搭載位置に部品を搭載する部品搭載動作に加えて、前記部品搭載位置を認識する認識動作と、前記部品搭載位置に樹脂を塗布する樹脂塗布動作と、前記部品保持ノズルを次の階層の部品に応じて交換するノズル交換動作のうち少なくともいずれかを含むことを特徴とする請求項4または5記載の積層部品製造方法。
JP2005321974A 2005-11-07 2005-11-07 部品実装装置および積層部品製造方法 Pending JP2007129131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005321974A JP2007129131A (ja) 2005-11-07 2005-11-07 部品実装装置および積層部品製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005321974A JP2007129131A (ja) 2005-11-07 2005-11-07 部品実装装置および積層部品製造方法

Publications (1)

Publication Number Publication Date
JP2007129131A true JP2007129131A (ja) 2007-05-24

Family

ID=38151516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005321974A Pending JP2007129131A (ja) 2005-11-07 2005-11-07 部品実装装置および積層部品製造方法

Country Status (1)

Country Link
JP (1) JP2007129131A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056404A (ja) * 2008-08-29 2010-03-11 Canon Machinery Inc 半導体装置の製造装置及び半導体装置の製造方法
JP2011086763A (ja) * 2009-10-15 2011-04-28 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品
JP2013162082A (ja) * 2012-02-08 2013-08-19 Fuji Mach Mfg Co Ltd 部品積層精度測定治具セット及びその使用方法並びに部品実装機の部品積層精度測定装置及び3次元実装基板の生産方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273396A (ja) * 1988-04-26 1989-11-01 Marine Instr Co Ltd アウターリードボンディング装置
JPH03159197A (ja) * 1989-11-16 1991-07-09 Matsushita Electric Ind Co Ltd フリップチップのボンディング装置およびボンディング方法
JPH07321153A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd Tcp実装装置
JP2000022395A (ja) * 1998-04-30 2000-01-21 Toshiba Corp 電子部品の実装方法および実装装置
JP2003124238A (ja) * 2001-10-12 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
JP2005175263A (ja) * 2003-12-12 2005-06-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01273396A (ja) * 1988-04-26 1989-11-01 Marine Instr Co Ltd アウターリードボンディング装置
JPH03159197A (ja) * 1989-11-16 1991-07-09 Matsushita Electric Ind Co Ltd フリップチップのボンディング装置およびボンディング方法
JPH07321153A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd Tcp実装装置
JP2000022395A (ja) * 1998-04-30 2000-01-21 Toshiba Corp 電子部品の実装方法および実装装置
JP2003124238A (ja) * 2001-10-12 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
JP2005175263A (ja) * 2003-12-12 2005-06-30 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056404A (ja) * 2008-08-29 2010-03-11 Canon Machinery Inc 半導体装置の製造装置及び半導体装置の製造方法
JP2011086763A (ja) * 2009-10-15 2011-04-28 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品
JP2013162082A (ja) * 2012-02-08 2013-08-19 Fuji Mach Mfg Co Ltd 部品積層精度測定治具セット及びその使用方法並びに部品実装機の部品積層精度測定装置及び3次元実装基板の生産方法

Similar Documents

Publication Publication Date Title
JP4483765B2 (ja) 部品実装装置および部品実装方法
JP4650216B2 (ja) 部品実装装置および部品実装方法
WO2018147147A1 (ja) 部品実装システム、樹脂成形装置、樹脂載置装置、部品実装方法および樹脂成形方法
JP2010123770A (ja) 部品実装装置および部品実装方法
JP4372605B2 (ja) 電子部品搭載装置および電子部品搭載方法
JP2007184485A (ja) 電子部品実装装置
JP5018747B2 (ja) 部品実装装置および部品実装方法
JP4622980B2 (ja) 電子部品実装装置および電子部品実装方法
JP2007129131A (ja) 部品実装装置および積層部品製造方法
JP6802583B2 (ja) 実装装置および半導体装置の製造方法
JP4591484B2 (ja) 電子部品実装方法
JP4104062B2 (ja) 電子部品実装装置
JP3857949B2 (ja) 電子部品実装装置
JP2023060274A (ja) 部品装着機
JP5845417B2 (ja) 部品実装装置及び部品実装方法
JP6499286B2 (ja) 部品実装機
CN112331582A (zh) 芯片贴装装置以及半导体器件的制造方法
JP2004047927A (ja) 電子部品実装装置
JP2003282645A (ja) 部品実装方法及び装置
JP4291387B2 (ja) 電子部品実装方法
JP2003282632A (ja) 電子部品実装方法及び装置
WO2015079990A1 (ja) 実装装置および実装方法
JP4539678B2 (ja) 電子部品実装方法
JP6881995B2 (ja) 実装装置
JP2007035821A (ja) 部品実装装置および部品実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090318

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405