JP2010056404A - 半導体装置の製造装置及び半導体装置の製造方法 - Google Patents

半導体装置の製造装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010056404A
JP2010056404A JP2008221708A JP2008221708A JP2010056404A JP 2010056404 A JP2010056404 A JP 2010056404A JP 2008221708 A JP2008221708 A JP 2008221708A JP 2008221708 A JP2008221708 A JP 2008221708A JP 2010056404 A JP2010056404 A JP 2010056404A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
bonding
wafer
suction collet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008221708A
Other languages
English (en)
Other versions
JP4782177B2 (ja
Inventor
Shoji Kitamura
章司 喜多村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Machinery Inc
Original Assignee
Canon Machinery Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Machinery Inc filed Critical Canon Machinery Inc
Priority to JP2008221708A priority Critical patent/JP4782177B2/ja
Publication of JP2010056404A publication Critical patent/JP2010056404A/ja
Application granted granted Critical
Publication of JP4782177B2 publication Critical patent/JP4782177B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】既存の装置を大幅に設計変更することなく、ウエハ上にチップを積層することができ、精度良く、確実にボンディングすることができる半導体装置の製造装置および半導体装置の製造方法を提供する。
【解決手段】第1のポジション1と第2のポジション2との間の往復動が可能な吸着コレット4を備え、第1のポジション1で吸着コレット4にてチップ3をピックアップし、このチップ3を第2のポジション2に搬送して、第2のポジション2のウエハ上にチップ3をボンディングして半導体装置を形成し、第2のポジション2で吸着コレット4にて半導体装置をピックアップし、半導体装置を第3のポジション9へ搬送する。
【選択図】図1

Description

本発明は、半導体装置の製造装置及び半導体装置の製造方法に関するものである。
半導体装置の組立においては、半導体チップをはんだや樹脂を介して、リードフレームや電極を形成した基板などにボンディングしている。このボンディングを行なう場合、一般に、図4に示すように、水平移動動作A、D、G、下降動作B、Eおよび上昇動作C、F、さらに必要に応じて回転動作Hを行うコレット30を具備するダイボンダを用いている。
図4に示すダイボンダを使用したダイボンディング方法を説明する。まず、コレット30は、水平移動を行って(A)、ピックアップポジションで下降し(B)、半導体チップ40のピックアップを行う。この場合、ピックアップするポジションには、粘着シート60の直下にピックアップステージ70が固定配置され、そのピックアップステージ70内に、半導体チップ40を粘着シート60から剥離させるための突き上げピン80を上下動自在に収納配置している。そして、突き上げピン80を上昇させ、半導体チップ40の裏面を粘着シート60から剥離させてコレット30によるピックアップを容易にする。
その後、コレット30は上昇し(C)、水平移動を行って(D)、ボンディングポジションで下降し(E)、半導体チップ40をリードフレームや基板50にボンディングを行い上昇し(F)、水平移動を行う。この繰り返しによって、半導体チップ40を、ピックアップポジションでピックアップし、ボンディングポジションでリードフレームや基板50にボンディングしている。
ところで、ガラスエポキシ基板(ガラエポ基板)等のインターポーザーに半導体チップを実装してなる半導体装置がある。この場合、ガラエポ基板は、加熱すると歪みが生じて表面に凹凸ができる。これにより、凹凸のある基板に精度良くチップをボンディングすることは困難である。また、基板の熱膨張率は、通常、チップの熱膨張率とは異なっている。例えば、ガラエポ基板との熱膨張率は1×10-5〜1×10-4-1であるのに対し、チップの熱膨張率は2.6〜3.6×10-6-1であり大きく相違している。このような熱膨張率の違いは、基板からチップが剥がれる原因となる。
このため、近年では、基板に精度良く、しかも確実にチップをボンディングするために、加熱の際に歪みが生じない基板を用いることが要求されている。また、チップと基板との熱膨張率が略同一である場合、基板からチップが剥がれるのを防止できるため、チップと基板との材料を同一にすることが好ましい。このため、半導体ウエハの上にチップを積層すると、半導体ウエハは加工の際に歪みを生じず、また、チップと基板とが同一材料となって、精度良く、確実にボンディングすることができる。特許文献1には、従来のダイボンダにおいて、基板に複数のチップを積層するものが提案されている。
特開2003−86758号公報
しかしながら、前記したような半導体ウエハにチップを積層してなる半導体装置を製造するためには、特許文献1に記載のようにチップ積層用の他のステージを必要としたり、複数の装置を必要としたりする。このため、前記図4で示した従来のダイボンダをそのまま用いて、1つの装置で前記のような半導体装置を製造することは困難であった。
本発明は、上記課題に鑑みて、既存の装置を大幅に設計変更することなく、1つの装置でウエハ上にチップを積層することができ、精度良く、確実にボンディングすることができる半導体装置の製造装置および半導体装置の製造方法を提供する。
本発明の半導体装置の製造装置は、第1のポジションと第2のポジションとの間の往復動が可能な吸着コレットを備え、第1のポジションで吸着コレットにてチップをピックアップし、このチップを第2のポジションに搬送して、第2のポジションのウエハ上にチップをボンディングして半導体装置を形成し、この第2のポジションで吸着コレットにて半導体装置をピックアップし、半導体装置を第3のポジションへ搬送するものである。
本発明の半導体装置の製造装置によれば、第1のポジションにチップを配置して、第1のポジションからピックアップすべきチップをピックアップし、このチップを第2のポジションに搬送して第2のポジションのウエハ上にボンディングして半導体装置を製造することができる。その後、半導体装置を第3のポジションに搬送する。これにより、半導体装置を、ウエハを構成要素とするシリコンインターポーザにチップを積層した積層体によって構成することができる。ここで、シリコンインターポーザとは、シリコン基板上に配線のみを形成したもの、あるいはそれに容量素子または抵抗素子等の受動素子を組み込んだものをいう。
第3のポジションが前記第1のポジションであり、第1のポジションが、チップが供給される材料供給状態と、形成された半導体装置がボンディングされる半導体装置ボンディング状態との切り換えが可能とされ、ボンディング状態で第1のポジションが第3のポジションとすることができる。すなわち、第1のポジションにおいて、チップが供給される材料供給状態とするピックアップポジション、及び形成された半導体装置がボンディングされる半導体装置ボンディング状態とするボンディングポジションとを共通化して切換自在とすることができる。
前記第3のポジションを、第1のポジションと相違する位置に設けることができる。
第2のポジションに突き上げ機構と加熱手段とのいずれかが配置されるように切換自在にできる切換手段を備えることができる。第1のポジションがピックアップポジションとなった場合、第2のポジションはボンディングポジションとなって、第2のポジションの下方には加熱手段が配設される。一方、第1のポジションがボンディングポジションとなった場合、第2のポジションはピックアップポジションとなって、第2のポジションの下方には突き上げ機構が配設される。この場合、吸着コレットの制御に連動して切換手段を制御することができる。
前記の場合、チップをフリップチップとすることができる。
本発明の半導体装置の製造方法は、材料供給状態とした第1のポジションで吸着コレットにてチップをピックアップした後、このチップを第2のポジションに搬送して、第2のポジションでチップをボンディングして半導体装置を形成し、その後、この第2ポジションで吸着コレットにて半導体装置をピックアップし、半導体装置を第3のポジションに搬送するものである。
本発明では、既存のボンディング装置を大幅に設計変更することなく、1つの装置でウエハ上にチップを積層することができ、チップと基板とを同一材料とすることができるため、精度良く、確実にボンディングすることができる。
第1のポジションにおいて、ピックアップポジション及びボンディングポジションとを共通化して切換自在とすると、第3のポジションを別途設ける必要がなくなって、装置のコンパクト化を図ることができる。
前記第3のポジションを、第1のポジションと相違する位置に設けると、既存の装置を用いることができる。
第2のポジションに突き上げ機構と加熱手段とのいずれかが配置されるように切換自在にできる切換手段を備えると、第2のポジションがピックアップポジションとなった場合でもボンディングポジションとなった場合でも、確実に機能することができる。吸着コレットの制御に連動して切換手段が制御されると、各ポジションの変更があっても自動で第2のポジションが機能するように切り換えられる。
チップをフリップチップとすることもでき、汎用性に優れている。
本発明の半導体装置の製造方法では、チップと基板とを同一材料とすることができるため、精度良く、確実にボンディングすることができる。
以下本発明の実施の形態を図1〜図3に基づいて説明する。
図1に半導体装置の製造装置の簡略図を示し、この半導体装置の製造装置は、第1のポジション1で吸着コレット4にてチップ3をピックアップし、このチップ3を第2のポジション2に搬送して、第2のポジション2でチップ3を基板7にボンディングして半導体装置を形成し、この第2のポジション2で吸着コレット4にて半導体装置をピックアップし、半導体装置を第3のポジション9に搬送するものである。
このような半導体装置の製造装置は、図1に示すように、第1のポジション1と、第2のポジション2と、供給される半導体チップ3を吸着する吸着コレット4を有するアーム5と、第1のポジションを観察する認識用カメラ(図示省略)と、第2のポジションを観察する認識用カメラ(図示省略)とを備える。
半導体チップ3は半導体ウエハが多数に分割されてなるものであり、第1ポジション1にて搬送される。また、基板としての半導体ウエハ(シリコンインターポーザ)7が第2ポジションのウエハ支持台8に載置支持されている。また、このウエハ支持台8は、図示省略の制御手段の制御によって、このウエハ支持台8を支持しているXYステージがXY方向に駆動する。ウエハ支持台8の直下には、図示省略の突き上げ機構(突き上げピン)を上下動自在に収納配置している。ここで、シリコンインターポーザとは、半導体ウエハを構成要素とし、シリコン基板上に配線のみを形成したもの、あるいはそれに容量素子または抵抗素子等の受動素子を組み込んだものをいう。
第2のポジション2には、突き上げ機構と、加熱手段としてのヒータ11(図2参照)が自動で配設される図示省略の切換手段が接続されている。この切換手段は、例えばマイクロコンピュータにて構成されており、この切換手段の制御にて第2のポジション2に突き上げ機構と加熱手段とのいずれかが配置されるように切り換えられる。
吸着コレット4はコレットホルダ6に保持され、この吸着コレット4とコレットホルダ6がアーム5に連結されている。アーム5は搬送手段10に支持され、この搬送手段10にてXYZθ方向に移動することができ、第1のポジション1と第2のポジション2との間の往復動が可能である。このため、搬送手段10には、XYZθ軸ステージや、XYZθ方向に移動可能なロボットアーム等を使用することができる。
吸着コレット4は、その下端面に開口する吸着用の吸着孔が形成され、この吸着孔に図外の真空発生器が接続されている。この真空発生器の駆動にて吸着孔のエアが吸引され、チップ3が真空吸引され、吸着コレット4の下端面にチップ3が吸着する。なお、この真空吸引(真空引き)が解除されれば、吸着コレット4からチップ3が外れる。真空発生器としては、例えば、高圧空気を開閉制御してノズルよりディフューザに放出して拡散室に負圧を発生させるエジェクタ方式のものを採用できる。
この装置は、第1のポジション1が、チップ3が供給される材料供給状態と、形成された半導体装置がボンディングされる半導体装置ボンディング状態との切り換えが可能とされる。第1のポジション1をボンディングポジションとした場合は、第2のポジション2に半導体チップ3を配置し、搬送系である第1のポジション1に基板を配置する。そして半導体チップ3をピックアップポジションである第2のポジション2でピックアップする。ピックアップの際、第2のポジション2では、突き上げピンを上昇させて、半導体チップ3の裏面を粘着シートから剥離させて吸着コレット4によるピックアップを容易にする。その後、チップ3を、ボンディングポジションである第1のポジション1の基板に搬送してボンディングする。このように、第1のポジション1は、ボンディングポジションとして機能し、第2のポジション2は、ピックアップポジションとして機能する。
一方、第1のポジション1をピックアップポジションとした場合は、第1のポジション1は、チップ3が供給される材料供給状態とする場所であり、第2のポジション2は、第2のポジション2のウエハ上に、このチップ3をボンディングして半導体装置を形成する場所であり、第3のポジション9は、形成された半導体装置がボンディングされる半導体装置ボンディング状態とする場所とすることができる。そして、本実施形態では、第3のポジション9を第1のポジション1としている。すなわち、搬送系である第1のポジション1に半導体チップ3を配置し、第2のポジション2にウエハ7を配置する。そして半導体チップ3をピックアップポジションである第1のポジション1でピックアップし、ボンディングポジションである第2のポジション2のウエハ7に搬送してボンディングする。このように、第1のポジションは、ピックアップポジションとして機能し、第2のポジション2は、ボンディングポジションとして機能する。その後、製造された半導体装置を第3のポジション9(本実施形態では、第1のポジション1)に搬送する。
次に、図1に示した半導体装置の製造装置を使用した半導体装置の製造方法を説明する。まず、第1のポジション1を、チップをピックアップするピックアップポジションとして機能させるとともに、第2のポジション2を、チップがボンディングされるボンディングポジションとして機能させる。すなわち、搬送系である第1のポジション1にチップ3を搬送する。そして、ピックアップ位置である第1のポジション1の上方に配置される認識用カメラにてピックアップすべきチップ3を観察して、吸着コレット4をこのピックアップすべきチップ3の上方に位置させてこのチップ3をピックアップする。
その後、ボンディングポジションである第2のポジション2の上方に配置された認識用カメラにて、ボンディングすべきウエハ7の装着部を観察して、この装着部上に吸着コレット4を移動させる。
この場合、第2のポジション2の下方には、図2に示すように、突き上げ機構に換えて加熱手段としてのヒータ11が、切換手段にて自動で配設され、ウエハ7を載置した状態で加熱する。このヒータ11でウエハ7を加熱することにより、ウエハ7はボンディングされるチップ3と接合する。
このようにして、ピックアップポジションである第1のポジション1からチップ3をピックアップし、ボンディングポジションである第2のポジション2のウエハ7にボンディングを行って、積層体からなる半導体装置を形成する。
次に、第2のポジション2を、半導体装置をピックアップするピックアップポジションとして機能させるとともに、第3のポジション9を、半導体装置がボンディングされる半導体装置ボンディング状態とするボンディングポジションとして機能させる。本実施形態では、第1のポジション1を第3のポジション9としている。つまり、第2のポジション2の上方に配置される認識用カメラにてピックアップすべき半導体装置を観察して、吸着コレット4をこのピックアップすべき半導体装置の上方に位置させ、半導体装置をピックアップする。そして、第3のポジション9(第1のポジション1)の上に吸着コレット4を移動させて、第3のポジション9(第1のポジション1)に半導体装置を搬送する。
本発明では、既存のボンディング装置を大幅に設計変更することなく、1つの装置でウエハ上にチップ3を積層することができ、チップ3と基板とを同一材料とすることができるため、精度良く、確実にボンディングすることができる。
第1のポジション1において、ピックアップポジション及びボンディングポジションとを共通化して切換自在とすると、第3のポジション9を別途設ける必要がなくなって、装置のコンパクト化を図ることができる。
第2のポジション2に突き上げ機構と加熱手段11とのいずれかが配置されるように切換自在にできる切換手段を備えると、第2のポジション2がピックアップポジションとなった場合でもボンディングポジションとなった場合でも、確実に機能することができる。吸着コレット4の制御に連動して切換手段が制御されると、各ポジションの変更があっても自動で第2のポジション2が機能するように切り換えられる。
次に、本発明の第2実施形態について説明する。この場合、第3のポジション9を、第1のポジション1とは相違する位置に設ける。この場合、既存の装置に第3のポジション9を設けるのみでよく、コスト低減を図ることができる。
次に、本発明の第3実施形態について説明する。この場合、チップ3をフリップチップとしている。この半導体装置においては、図3に示すように、半導体チップ3の裏面に設けられたバンプ電極12を介して、ウエハ7にフリップチップ実装されている。
この半導体装置の製造方法は、チップ3の裏面が下側となるように(つまり、バンプ電極12が下側となるように)、搬送系である第1のポジション1にチップ3を搬送する。そして、前記第1実施形態と同様の方法にてウエハ7にチップ3をボンディングする。
第3実施形態においても、前記第1実施形態、第2実施形態と同様の作用効果を奏する。特に、チップをフリップチップとすることができるため、汎用性に優れている。
以上、本発明の実施形態につき説明したが、本発明は前記実施形態に限定されることなく種々の変形が可能であって、例えば、チップ3の大きさ、厚さ等は種々設定することができる。チップ3を積層する場合、その数は任意に設定することができる。
本発明の実施形態を示す半導体装置の製造装置の簡略図である。 本発明の実施形態を示す半導体装置の製造装置の吸着コレットの動きを示す図である。 本発明の第3実施形態を示す半導体装置の製造装置を使用して製造した半導体装置の断面図である。 従来の半導体装置の製造装置を使用してボンディング作業を行う場合の吸着コレットの動きを示す図である。
符号の説明
1 第1のポジション
2 第2のポジション
3 半導体チップ
4 吸着コレット
7 ウエハ

Claims (7)

  1. 第1のポジションと第2のポジションとの間の往復動が可能な吸着コレットを備え、第1のポジションで吸着コレットにてチップをピックアップし、このチップを第2のポジションに搬送して、第2のポジションのウエハ上にチップをボンディングして半導体装置を形成し、この第2のポジションで吸着コレットにて半導体装置をピックアップし、半導体装置を第3のポジションへ搬送することを特徴とする半導体装置の製造装置。
  2. 第3のポジションが前記第1のポジションであり、第1のポジションが、チップが供給される材料供給状態と、形成された半導体装置がボンディングされる半導体装置ボンディング状態との切り換えが可能とされ、ボンディング状態で第1のポジションが第3のポジションとなることを特徴とする請求項1の半導体装置の製造装置。
  3. 前記第3のポジションが、第1のポジションと相違する位置に設けられることを特徴とする請求項1の半導体装置の製造装置。
  4. 第2のポジションに突き上げ機構と加熱手段とのいずれかが配置されるように切換自在にできる切換手段を備えたことを特徴とする請求項1〜請求項3の半導体装置の製造装置。
  5. 前記吸着コレットの制御に連動して前記切換手段の制御を可能としたことを特徴とする請求項4の半導体装置の製造装置。
  6. 前記チップは、フリップチップであることを特徴とする請求項1〜請求項5のいずれか1項の半導体装置の製造装置。
  7. 材料供給状態とした第1のポジションで吸着コレットにてチップをピックアップした後、
    このチップを第2のポジションに搬送して、第2のポジションでチップをボンディングして半導体装置を形成し、
    その後、この第2のポジションで吸着コレットにて半導体装置をピックアップし、
    半導体装置を第3のポジションに搬送することを特徴とする半導体装置の製造方法。
JP2008221708A 2008-08-29 2008-08-29 チップ積層体の製造装置 Expired - Fee Related JP4782177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008221708A JP4782177B2 (ja) 2008-08-29 2008-08-29 チップ積層体の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008221708A JP4782177B2 (ja) 2008-08-29 2008-08-29 チップ積層体の製造装置

Publications (2)

Publication Number Publication Date
JP2010056404A true JP2010056404A (ja) 2010-03-11
JP4782177B2 JP4782177B2 (ja) 2011-09-28

Family

ID=42071981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221708A Expired - Fee Related JP4782177B2 (ja) 2008-08-29 2008-08-29 チップ積層体の製造装置

Country Status (1)

Country Link
JP (1) JP4782177B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151701A (ja) * 1992-11-09 1994-05-31 Sharp Corp 半導体装置の製造方法
JP2004071648A (ja) * 2002-08-01 2004-03-04 Rohm Co Ltd 半導体装置の製造方法
JP2005217071A (ja) * 2004-01-28 2005-08-11 Nec Electronics Corp マルチチップ半導体装置用チップ及びその製造方法
JP2006049417A (ja) * 2004-08-02 2006-02-16 Seiko Epson Corp 半導体装置の実装装置及び実装方法、並びに半導体装置、電子機器
JP2007129131A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 部品実装装置および積層部品製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151701A (ja) * 1992-11-09 1994-05-31 Sharp Corp 半導体装置の製造方法
JP2004071648A (ja) * 2002-08-01 2004-03-04 Rohm Co Ltd 半導体装置の製造方法
JP2005217071A (ja) * 2004-01-28 2005-08-11 Nec Electronics Corp マルチチップ半導体装置用チップ及びその製造方法
JP2006049417A (ja) * 2004-08-02 2006-02-16 Seiko Epson Corp 半導体装置の実装装置及び実装方法、並びに半導体装置、電子機器
JP2007129131A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 部品実装装置および積層部品製造方法

Also Published As

Publication number Publication date
JP4782177B2 (ja) 2011-09-28

Similar Documents

Publication Publication Date Title
JP6341641B2 (ja) ダイボンダ
CN108346585B (zh) 半导体制造装置及半导体器件的制造方法
JP6941513B2 (ja) 半導体製造装置および半導体装置の製造方法
KR20090025154A (ko) 확장 방법 및 확장 장치
WO2017156671A1 (zh) 芯片封装设备及其方法
JP2019068055A (ja) 素子実装装置、素子実装方法及び素子実装基板製造方法
JP2017224640A (ja) 半導体製造装置および半導体装置の製造方法
CN112447574A (zh) 裸片拾取模块和包括其的裸片接合装置
KR20110073453A (ko) 부품 실장 장치 및 부품 실장 방법
JP6211359B2 (ja) フリップチップボンダ及びボンディング方法
TWI808515B (zh) 用於在焊接設備中傳送晶粒的裝置以及方法、焊接設備
KR102649912B1 (ko) 본딩 모듈 및 이를 포함하는 다이 본딩 장치
JP7071839B2 (ja) ボンディング装置
JP3857949B2 (ja) 電子部品実装装置
JP4780858B2 (ja) 半導体装置の製造方法
JP6200735B2 (ja) ダイボンダ及びボンディング方法
KR101422401B1 (ko) 발광 소자 칩 본딩 장치
CN113436988B (zh) 芯片贴装装置、剥离夹具以及半导体器件的制造方法
JP4782177B2 (ja) チップ積層体の製造装置
JP5953068B2 (ja) 電子部品の載置テーブルと同テーブルを備えたダイボンダ
KR102430481B1 (ko) 다이 본딩 장치
KR102330661B1 (ko) 다이 픽업 모듈 및 이를 포함하는 다이 본딩 장치
KR102654727B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP5814713B2 (ja) ダイボンダ及びダイボンディング方法
JP5826701B2 (ja) チップ位置決め装置、チップ位置決め方法、およびダイボンダ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4782177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees