JP3791417B2 - 半導体装置、回路基板並びに電子機器 - Google Patents
半導体装置、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP3791417B2 JP3791417B2 JP2002006218A JP2002006218A JP3791417B2 JP 3791417 B2 JP3791417 B2 JP 3791417B2 JP 2002006218 A JP2002006218 A JP 2002006218A JP 2002006218 A JP2002006218 A JP 2002006218A JP 3791417 B2 JP3791417 B2 JP 3791417B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- bump
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
- H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、基板、回路基板並びに電子機器に関するものである。
【０００２】
【従来の技術】
半導体装置の１つの形態として、半導体チップを基板にフェースダウン実装する構造が知られている。そして、図１２（ａ）及び（ｂ）には、フリップチップ方式によるフェースダウン実装の従来例が示されている。
【０００３】
図１２（ａ）は、フェースダウン実装される前の半導体装置９１の要部断面図を、図１２（ｂ）はフェースダウン実装された後の半導体装置９１の要部断面図を示している。
【０００４】
図１２（ａ）に示すように、この半導体装置９１は半導体チップ９２と、平板状の基板９３とによって構成される。そして、半導体チップ９２の下面は能動面９４となっており、薄く平らに形成された電極９５が設けられている。そして、この電極９５には、金、ニッケル、銅、銀、すずなどによる半球状のバンプ９６が設けられている。
【０００５】
基板９３は、平板状のベース基板９７と、同ベース基板９７の表面上に形成された配線９８とを備える。
そして、前記半導体チップ９２を前記基板９３にフェースダウン実装させる場合には、図１２（ｂ）に示すように、半導体チップ９２の能動面９４と、基板９３の配線９８が設けられている面とを対向させ、バンプ９６と配線９８の位置があわされた状態で、半導体チップ９２を基板９３に対して押し付ける。これにより、バンプ９６は配線９８に押し付けられ、加圧された状態となる。また同時に、バンプ９６と配線９８との周辺部に対して加熱が行われ、バンプ９６と配線９８とが合金化される。すると、バンプ９６と配線９８を介して、半導体チップ９２と基板９３とが電気的に接続されるとともに、半導体チップ９２が基板９３に対して移動不能に実装される。
【０００６】
【発明が解決しようとする課題】
ところで、上記のフェースダウン実装においては、バンプ９６と配線９８に対して加圧や加熱が行われるが、これらの加圧や加熱のエネルギーが、半導体チップ９２の能動面９４に悪影響を及ぼすことがある。そして、半導体装置９１が所望の性能を得られなくなる問題が生じることがある。
【０００７】
特に、光集積デバイスのように、半導体チップ９２がガリウム砒素等の脆弱な材料で形成されている場合には、加圧や加熱による破損が生じやすくなっており、欠陥製品の増加によるコストアップという問題も生じる。
【０００８】
本発明は、上記問題点を解決するためのものであり、その目的は、所望の性能が得られると同時に、半導体チップを破損させることなく実装することができる半導体装置及びその製造方法、基板、回路基板並びに電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、一方の面に配線を有した基板に対して、バンプを備えた半導体チップが、そのバンプを介して前記配線に電気的に接続されるように実装されて構成される半導体装置において、前記配線には、貫通孔が形成され、前記基板には、前記貫通孔と連通するようにしてバンプ嵌合孔が形成され、前記バンプは、前記貫通孔を貫通した状態で前記バンプ嵌合孔に嵌合されている。
【００１０】
本発明によれば、基板のバンプ嵌合孔と半導体チップのバンプとの位置合わせをした後に、半導体チップを基板に対して小さな力で押圧して、バンプをバンプ嵌合孔に嵌合させれば、基板と半導体チップとを電気的に接続させると同時に固定させることができる。すなわち、基板と半導体チップとを電気的に接続させると同時に固定させるために、基板及び半導体チップに強い圧力や、熱を加える必要がないので、例えば脆弱な光デバイス等の半導体チップに、加圧や加熱による破損や性能悪化等の問題が起こりにくく、性能を良好に保つことが可能となる。
【００１１】
この半導体装置において、前記貫通孔及び前記バンプ嵌合孔は、１つの前記バンプに対して複数設けられており、前記バンプは、その複数の貫通孔を貫通した状態で複数の前記バンプ嵌合孔に嵌合されている。
【００１２】
これによれば、バンプとバンプ嵌合孔との接触面積が増え、結合力を強くすることが可能となり、基板と半導体チップとを強固に固定することが可能となる。
この半導体装置において、前記バンプ嵌合孔の開口部は、前記バンプ嵌合孔の前記基板の面方向における最大断面積が前記貫通孔の断面積より大きな面積を有するように形成されている。
【００１３】
これによれば、バンプがバンプ嵌合孔に嵌合した時に、バンプ嵌合孔の開口部がバンプの抜け止めの役割を果たすようになり、基板と半導体チップとを強固に固定することが可能となる。
【００１４】
この半導体装置において、前記バンプ嵌合孔は、半球状に設けられている。
これによれば、バンプとバンプ嵌合孔との形状がともに略球状であり、バンプがバンプ嵌合孔に嵌合するときの、バンプの変形がわずかとなる。その結果、基板及び半導体チップにバンプの変形によって加わる応力がわずかとなり、半導体チップの破損等が生じにくくなる。従って、半導体装置の性能を良好に保つことができる。
【００１５】
この半導体装置において、前記基板は、単結晶シリコンによって形成されたシリコン部と、同シリコン部の表面に形成された酸化シリコンによる酸化膜とが積層するようにして構成され、前記開口部は、前記酸化膜に設けられ、前記バンプ嵌合孔は、前記シリコン部に設けられている。
【００１６】
これによれば、シリコン部に、基板の面方向に開口部より大きな断面積を有するバンプ嵌合孔を形成することが容易となり、バンプがバンプ嵌合孔に嵌合したときに、開口部がバンプの抜け止めの役割を果たし、基板と半導体チップとが強固に固定される。
【００１７】
この半導体装置において、前記基板は、第１貫通孔を備えた第１基板部と、第２貫通孔を備えた第２基板部と、第３基板部とを、前記第１貫通孔と前記第２貫通孔とを連通させた状態で、前記配線側から積層することによって構成され、前記開口部は、前記第１基板部の第１貫通孔であり、前記バンプ嵌合孔は、前記第２基板部の第２貫通孔の一端を前記第３基板部で封止することによって形成されている。
【００１８】
これによれば、例えば、ガラスエポキシやセラミックなどの積層基板を、第１貫通孔を備えた第１基板部と、第２貫通孔を備えた第２基板部と、第３基板部とによって構成させることにより、開口部と、その開口部より基板の面方向に大きな断面積を有するバンプ嵌合孔を形成することが容易となる。その結果、バンプがバンプ嵌合孔に嵌合したときに、開口部がバンプの抜け止めの役割を果たし、基板と半導体チップとを強固に固定することが可能となる。
【００１９】
本発明は、第１の半導体チップの一方の面に配線を形成し、その配線に貫通孔を形成するとともに、その貫通孔に連通するバンプ嵌合孔を前記第１の半導体チップに形成し、前記第１の半導体チップに対してバンプを備えた第２の半導体チップを、そのバンプを前記貫通孔と連通するようにして前記バンプ嵌合孔に嵌合させて実装する。
【００２０】
本発明によれば、三次元実装などのように薄い半導体チップを積み重ねる場合に、半導体チップに強い圧力や熱を加える必要がないので、半導体チップに加圧や加熱による破損や性能悪化等の問題が起こりにくく、性能を良好に保つことが可能となる。
【００２１】
本発明は、半導体チップのバンプと電気的に接続される配線を備えた基板において、前記配線には、貫通孔が形成され、前記基板には、前記貫通孔と連通するようにしてバンプ嵌合孔が形成されている。
【００２２】
本発明によれば、基板の嵌合部と半導体チップのバンプとの位置合わせをした後に、半導体チップを基板に対して小さな力で押圧して、バンプをバンプ嵌合孔に嵌合させれば、基板と半導体チップとを電気的に接続させると同時に固定させることができる。すなわち、基板と半導体チップとを電気的に接続させると同時に固定させるために、基板及び半導体チップに強い圧力や、熱を加える必要がないので、脆弱な光デバイス等の半導体チップに、加圧や加熱による破損や性能悪化等の問題が起こりにくく、性能を良好に保つことが可能となる。
【００２３】
本発明は、単結晶シリコンによるシリコン部とその上側に酸化膜が形成されるとともに、その酸化膜の上側に配線を形成した基板に対して、バンプを備えた半導体チップを、前記バンプが前記配線に電気的に接続されるように実装されて構成される半導体装置の製造方法において、前記基板の前記酸化膜側からエッチング液を添加し、前記酸化膜に開口部を形成するとともに、前記開口部を介して前記シリコン部を等方性にエッチングし、前記基板の面方向に前記開口部より大きな断面積を有するバンプ嵌合孔を形成するバンプ嵌合孔形成工程と、前記酸化膜に、前記開口部と連通する貫通孔を有する前記配線を形成する配線形成工程と、前記バンプを前記貫通孔及び前記開口部に貫通させながら前記バンプ嵌合孔に嵌合する嵌合工程とを備えた。
【００２４】
本発明によれば、シリコン部に、基板の面方向に開口部より大きな断面積を有するバンプ嵌合孔を形成することが容易となり、バンプがバンプ嵌合孔に嵌合したときに、開口部がバンプの抜け止めの役割を果たし、基板と半導体チップとが強固に固定される。
【００２５】
本発明は、一方の面に配線を有した基板に対して、バンプを備えた半導体チップを、そのバンプが前記配線に電気的に接続されるように実装して構成される半導体装置の製造方法において、第１基板部に第１貫通孔を形成し、第２基板部に前記第１貫通孔より大きな内径を有する第２貫通孔を形成する貫通孔形成工程と、前記第２基板部に対して、第３基板部を重ね合わせ、前記第２貫通孔の一端側を封止し、バンプ嵌合孔を形成するバンプ嵌合孔形成工程と、前記第２基板部に対して、前記バンプ嵌合孔が前記第１貫通孔と連通するように前記第１基板部を重ね合わせ、前記第１基板部及び前記第２基板部、前記第３基板部によって前記基板を形成する基板形成工程と、前記基板の、前記第１基板部側の表面上に、前記第１貫通孔と連通する貫通孔を有する前記配線を形成する配線形成工程と、前記バンプを前記貫通孔及び前記第１貫通孔に貫通させながら前記バンプ嵌合孔に嵌合する嵌合工程とを備えた。
【００２６】
本発明によれば、例えば、ガラスエポキシやセラミックなどの積層基板を、第１貫通孔を備えた第１基板部と、第２貫通孔を備えた第２基板部と、第３基板部とによって構成させることにより、開口部と、その開口部より基板の面方向に大きな断面積を有するバンプ嵌合孔を形成することが容易となる。その結果、バンプがバンプ嵌合孔に嵌合したときに、開口部がバンプの抜け止めの役割を果たし、基板と半導体チップとを強固に固定することが可能となる。
【００２７】
この半導体装置の製造方法において、前記嵌合工程は、前記基板を加熱すると同時に、前記半導体チップを冷却する加熱冷却工程と、前記基板の前記バンプ嵌合孔の内部に前記半導体チップの前記バンプを移動させる移動工程と、前記基板の加熱と前記半導体チップの冷却を停止する停止工程とを備えた。
【００２８】
これによれば、バンプ嵌合孔にバンプを嵌合させるときに、基板及び半導体チップに強い圧力を加えなくても、バンプをバンプ嵌合孔に滑らかに嵌合させることができる。その結果、半導体チップに加圧による破損や性能悪化等の問題が起こりにくくなり、性能を良好に保つことが可能となる。
【００２９】
本発明に係る回路基板は、上記半導体装置が搭載される。
本発明によれば、半導体装置を搭載した回路基板の性能を良好に保つことができる。
【００３０】
本発明に係る電子機器は、上記半導体装置を有する。
本発明によれば、半導体装置を搭載した電子機器の性能を良好に保つことができる。
【００３１】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した一実施形態を図１及び図２に従って説明する。
【００３２】
図１は第１実施形態における半導体装置１１のフェースダウン実装前の斜視図を、図２は第１実施形態における半導体装置１１のフェースダウン実装前と実装後の要部断面図を示す。
【００３３】
図１に示すように、半導体装置１１は、平板状の基板１２と、同じく平板状に形成されたベアチップタイプの半導体チップ１３とによって構成されている。半導体チップ１３は、フリップチップ方式により基板１２に対して実装されるようになっている。
【００３４】
基板１２は、単結晶シリコンで形成されたベース基板１４と、ベース基板１４上に形成された酸化シリコン（ＳｉＯ２）によって形成される酸化膜１５と、酸化膜１５上に形成された複数（本実施形態では６つ）の配線１６とを備えている。配線１６は、前記基板１２の酸化膜１５の表面にスパッタ法により形成され、その各配線１６には、貫通孔１７が設けられている。
【００３５】
また、図２（ａ）に示すように、前記酸化膜１５には、複数の前記配線１６の貫通孔１７と相対向するそれぞれの位置に、貫通孔１７と同等の内径を有する開口部としての酸化膜側貫通孔１８が設けられている。さらに、前記ベース基板１４には、前記貫通孔１７及び酸化膜側貫通孔１８と重なる位置に、バンプ嵌合孔としての嵌合凹部１９が形成されている。この嵌合凹部１９は、半導体チップ１３側に開口するようにして半球状に設けられている。
【００３６】
なお、これら酸化膜側貫通孔１８及び嵌合凹部１９は、前記酸化膜１５が表面に形成された前記ベース基板１４に対して、フッ硝酸系水溶液、例えば２フッ化キセノン（ＸｅＦ４）等によってエッチング加工することにより形成されるものである。そして、ベース基板１４の単結晶シリコンは、エッチングされる方向に１１０の面方位を有しており、等方性にエッチングされるようになっている。従って、ベース基板１４の前記嵌合凹部１９は、前記酸化膜１５の酸化膜側貫通孔１８に対してアンダーカットされるように形成される。
【００３７】
すなわち、嵌合凹部１９のベース基板１４の面方向における最大断面積は、酸化膜１５の酸化膜側貫通孔１８の断面積と比較して大きくなっており、嵌合凹部１９と酸化膜側貫通孔１８とによって、環状の段差部２０が形成されるようになっている。
【００３８】
半導体チップ１３は、図１及び図２に示すように、下面が能動面２１となっており、この能動面２１には、薄く平らに形成された電極２２が複数（本実施形態では６つ）設けられている。この電極２２は、前記半導体チップ１３を前記基板１２に対してフリップチップ方式にて実装する時に、前記基板１２の前記貫通孔１７と相対向するような位置に設けられている。そして、この電極２２には、材質が金の略半球状のバンプ２３が突設されている。
【００３９】
そして、このように構成された半導体チップ１３は、前記バンプ２３と前記基板１２の貫通孔１７との位置を合わせながら基板１２に載置される。そして、半導体チップ１３に、能動面２１と反対の面から低加圧で押圧力が加えられることにより、バンプ２３が、貫通孔１７及び酸化膜側貫通孔１８を貫通し、嵌合凹部１９内に押し込まれる。すると、バンプ２３は、図２（ｂ）に示すように、貫通孔１７及び酸化膜側貫通孔１８、嵌合凹部１９に沿った形状に若干変形され、嵌合凹部１９に嵌合される。そして、この変形により、バンプ２３には、前記配線１６と接触する配線用接触面２４と、前記段差部２０と接触する段差部側接触面２５とが形成される。
【００４０】
バンプ２３は、この配線用接触面２４を介して、前記配線１６と環状に面接触するようになり、基板１２と半導体チップ１３とが電気的に接続されるようになる。また、バンプ２３の前記段差部側接触面２５が前記段差部２０と接触し、基板１２と半導体チップ１３とが離間する方向の移動が規制される。そして、同時に、バンプ２３は、前記嵌合凹部１９の内壁面に接触した状態となっており、基板１２が半導体チップ１３に対して図２（ｂ）の左右及び下方向へ移動することを制限する。
【００４１】
以上により、半導体チップ１３は基板１２に対して電気的に接続されるとともに、上下左右の方向への移動が規制されるようになる。
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
【００４２】
（１）本実施形態では、基板１２に貫通孔１７と嵌合凹部１９を設けるようにし、半導体チップ１３のバンプ２３をこの貫通孔１７に貫通させるとともに嵌合凹部１９に嵌合させることによって、基板１２と半導体チップ１３とを電気的に接続させると同時に、固定させるようにした。
【００４３】
従って、基板１２の嵌合凹部１９と半導体チップ１３のバンプ２３との位置合わせをした後に、半導体チップ１３を基板１２に対して小さな力で押圧して、バンプ２３を嵌合凹部１９に嵌合させれば、基板１２と半導体チップ１３とを電気的に接続させると同時に固定させることができる。すなわち、基板１２と半導体チップ１３とを接続させるために、基板１２と半導体チップ１３とに強い圧力や、熱を加える必要がないので、半導体チップ１３に、加圧や加熱による破損や性能悪化等の問題が起こりにくく、性能を良好に保つことが可能となる。
【００４４】
（２）本実施形態では、嵌合凹部１９のベース基板１４の面方向の最大断面積が、酸化膜１５の酸化膜側貫通孔１８の断面積と比較して大きくするようにし、嵌合凹部１９と酸化膜側貫通孔１８とによって、環状の段差部２０が形成されるようにした。
【００４５】
従って、バンプ２３を嵌合凹部１９に嵌合すると、バンプ２３は若干変形して、段差部２０と接触する段差部側接触面２５が形成される。そして、バンプ２３の段差部側接触面２５が段差部２０と接触し、基板１２と半導体チップ１３とが離間する方向の移動が規制され、基板１２と半導体チップ１３とを強固に固定することが可能となる。
【００４６】
（３）本実施形態では、嵌合凹部１９を半球状に設けるようにした。
従って、バンプ２３は略球状であるので、バンプ２３が嵌合凹部１９に嵌合するときの、バンプ２３の変形がわずかとなる。その結果、基板１２と半導体チップ１３とにバンプ２３の変形によって加わる応力がわずかとなり、半導体チップ１３に破損等が生じにくくなる。従って、半導体装置１１の性能を良好に保つことができる。
【００４７】
（４）本実施形態では、基板１２を、単結晶シリコンによって形成されたベース基板１４と、酸化シリコンによる酸化膜１５とによって構成されるようにした。そして、酸化膜１５側からエッチング液を添加することにより、酸化膜１５に酸化膜側貫通孔１８を形成するとともに、その酸化膜側貫通孔１８を介してベース基板１４を等方性にエッチングすることが可能となるようにした。
【００４８】
従って、ベース基板１４に、基板１２の面方向に酸化膜側貫通孔１８より大きな断面積を有する嵌合凹部１９を形成することが容易となる。
（第２実施形態）
以下、本発明を具体化した第２実施形態を図３及び図４に従って説明する。なお、第２実施形態は、第１実施形態の基板１２の形状を変更したのみの構成であるため、同様の部分についてはその詳細な説明を省略する。
【００４９】
図３は第２実施形態における半導体装置３１の基板３２の要部分解斜視図を、図４は第２実施形態における半導体装置３１のフェースダウン実装後の要部断面図を示す。
【００５０】
図３に示すように、第２実施形態の基板３２は、第１基板部３３及び第２基板部３４、第３基板部３５を備えており、これら第１、第２及び第３基板部３３，３４，３５は、セラミックで形成されている。また、基板３２は、第１基板部３３上に配線３６を備えている。
【００５１】
第１基板部３３には、第１貫通孔３７が設けられている。さらに、第２基板部３４には、前記第１貫通孔３７と重なる位置に、第２貫通孔３８が設けられている。そして、この第２貫通孔３８は、その内径の大きさが、前記第１貫通孔３７の内径の大きさよりも大きくなるようにして形成されている。そして、これら第１、第２及び第３基板部３３，３４，３５を積層し接着剤等によって接合することによって基板３２が構成されている。
【００５２】
なお、これら第１貫通孔３７及び第２貫通孔３８は、前記第１基板部３３および前記第２基板部３４を図示しないレーザーで貫通することにより形成されるものである。
【００５３】
また、配線３６は、前記第１基板部３３の表面にスパッタ法により形成されるものである。そして、配線３６には、前記第１貫通孔３７と相対向する位置に、同第１貫通孔３７と同等の内径を有する貫通孔３９が設けられている。
【００５４】
そして、以上のように構成された第１、第２及び第３基板部３３，３４，３５は、図４に示すように積層され、基板３２となる。そして、第２基板部３４の第２貫通孔３８と第３基板部３５の上面３５ａとによって円筒状のバンプ嵌合孔としての嵌合凹部４１が形成される。なお、この嵌合凹部４１の内径（第２貫通孔３８の内径）は、前記第１貫通孔３７及び前記貫通孔３９の内径と比較して大きくなっており、嵌合凹部４１と第１貫通孔３７とによって、環状の段差部４２が形成されるようになっている。
【００５５】
そして、以上のように構成された基板３２には、第１実施形態の基板１２と同様にして半導体チップ１３が載置され、バンプ２３が第１貫通孔３７を貫通しながら嵌合凹部４１に変形を伴って嵌合される。そして、この変形により、バンプ２３には前記配線３６と接触する配線用接触面２４と、前記段差部４２と接触する段差部側接触面２５とが形成される。
【００５６】
バンプ２３は、この配線用接触面２４を介して、前記配線３６と環状に面接触するようになり、基板３２と半導体チップ１３とが電気的に接続されるようになる。また、バンプ２３の前記段差部側接触面２５が前記段差部４２と接触し、基板３２と半導体チップ１３とが離間する方向の移動が規制される。そして、同時にバンプ２３は、前記嵌合凹部４１の内壁面に全体的に接触した状態となっており、基板３２が半導体チップ１３に対して図４の左右及び下方向へ移動することを制限する。
【００５７】
以上により、半導体チップ１３は基板３２に対して電気的に接続されるとともに、上下左右の方向への移動が規制されるようになる。
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
【００５８】
（１）本実施形態では、基板３２に第１貫通孔３７及び嵌合凹部４１を設けるようにし、バンプ２３を、この第１貫通孔３７を貫通させながら嵌合凹部４１に嵌合させることによって、バンプ２３と配線３６とを電気的に接続させるようにした。そして、基板３２と半導体チップ１３とを電気的に接続させると同時に、固定させるようにした。
【００５９】
従って、基板３２の嵌合凹部４１と半導体チップ１３のバンプ２３との位置合わせをした後に、半導体チップ１３を基板３２に対して小さな力で押圧して、バンプ２３を嵌合凹部４１に嵌合させれば、基板３２と半導体チップ１３とを電気的に接続させると同時に固定させることができる。すなわち、基板３２と半導体チップ１３とを接続させるために、基板３２と半導体チップ１３とに強い圧力や、熱を加える必要がないので、半導体チップ１３に、加圧や加熱による破損や性能悪化等の問題が起こりにくく、性能を良好に保つことが可能となる。
【００６０】
（２）本実施形態では、嵌合凹部４１の内径を、第１貫通孔３７及び貫通孔３９の内径と比較して大きくなるようにし、嵌合凹部４１と第１貫通孔３７とによって、環状の段差部４２が形成されるようにした。
【００６１】
従って、バンプ２３を嵌合凹部４１に嵌合すると、バンプ２３は若干変形して、段差部４２と接触する段差部側接触面２５が形成される。そして、バンプ２３の段差部側接触面２５が段差部４２と接触し、基板３２と半導体チップ１３とが離間する方向の移動が規制され、基板３２と半導体チップ１３とを強固に固定することが可能となる。
【００６２】
（３）本実施形態では、基板３２を、第１貫通孔３７を備えた第１基板部３３と、第１貫通孔３７より大きな径の第２貫通孔３８を備えた第２基板部３４と、第３基板部３５とを、第１貫通孔３７と第２貫通孔３８とを連通させた状態で配線３６側から積層して形成するようにした。
【００６３】
従って、セラミックのように脆弱な基板３２においては、積層構造とすることで、基板３２の面方向に第１貫通孔３７より大きな断面積を有する嵌合凹部４１形成すること容易となる。
【００６４】
なお、本発明の実施形態は以下のように変更してもよい。
・上記第１実施形態では、基板１２に６つの配線１６を設け、半導体チップ１３に配線１６と一致する位置に同数のバンプ２３を設けるようにしたが、配線１６及びバンプ２３の数はその他の数でもよい。例えば、図５に示すように、８個の配線１６とバンプ２３を設けるようにしてもよい。
【００６５】
また、第２実施形態についても同様に、配線３６とバンプ２３の数を６つ以外の数にしてもよい。
・上記第１実施形態においては、１つのバンプ２３に対して、貫通孔１７及び酸化膜側貫通孔１８、嵌合凹部１９を１つずつ設けるようにした。しかし、図６に示すように、１つのバンプ２３に対して、複数の貫通孔１７及び酸化膜側貫通孔１８、嵌合凹部１９を設けるようにしてもよい。
【００６６】
このようにすれば、バンプ２３と嵌合凹部１９との接触面積が増え、結合力を強くすることが可能となり、基板１２と半導体チップ１３とを強固に固定することが可能となる。
【００６７】
また、第２実施形態についても同様に、１つのバンプ２３に対して、複数の貫通孔３９及び第１貫通孔３７、嵌合凹部４１を設けるようにしてもよい。
・上記第１実施形態では、嵌合凹部１９は、図２（ａ）の下方に向かって、閉じた形状となるようにして設けたが、図７に示すように、嵌合凹部１９の内壁面１９ａから下方に向かって、ベース基板１４を貫通するように通気孔５１を設けるようにしてもよい。
【００６８】
このようにすれば、バンプ２３を嵌合凹部１９に嵌合させるときに、この通気孔５１を介して、嵌合凹部１９内の空気等の余分な気体を押し出すことができ、嵌合作業を円滑に行うことができる。また、半導体装置１１の性能試験等により、基板１２が加熱され、膨張しても、この通気孔５１により膨張による変形を吸収することができる。
【００６９】
また、第２実施形態においても同様にして、嵌合凹部４１に通気孔５１を設けるようにしてもよい。
・上記第１実施形態においては、基板１２の嵌合凹部１９に対して半導体チップ１３のバンプ２３を嵌合させ、基板１２と半導体チップ１３とを接続させるようにした。しかし、図８に示すように、基板１２と接続された半導体チップ（第１の半導体チップ）１３にバンプ嵌合孔としての嵌合凹部５２を設け、第２の半導体チップ５３のバンプ５４を半導体チップ１３の嵌合凹部５２に嵌合させるようにしてもよい。
【００７０】
従って、三次元実装などのように薄い半導体チップ１３を積み重ねる場合にも半導体チップに強い圧力や熱を加えることなく接続することができる。
また、第２実施形態についても同様に、基板３２と接続された半導体チップ１３に嵌合凹部５２を設け、第２の半導体チップ５３のバンプ５４を半導体チップ１３の嵌合凹部５２に嵌合させるようにしてもよい。
【００７１】
・上記第１実施形態における半導体装置１１は、図９に示すように、回路基板としての液晶パネル６１に搭載されるようにしてもよい。
また、第２実施形態における半導体装置３１も同様にして液晶パネル６１に搭載されるようにしてもよい。
【００７２】
・上記第１実施形態及び第２実施形態における半導体装置１１，３１は、図１０に示すような電子機器としてのノート型パーソナルコンピュータ７１及び、図１１に示すような電子機器としての携帯電話８１に搭載されるようにしてもよい。
【００７３】
・上記第１実施形態及び第２実施形態における半導体チップ１３は、ベアチップタイプとしたが、パッケージタイプとしてもよい。
・上記第１実施形態及び第２実施形態におけるバンプ２３は嵌合凹部１９，４１に対して嵌合されるのみとしたが、嵌合した後に、バンプ２３と嵌合凹部１９，４１との結合部を加熱し、合金化を促進して結合力を強めるようにしてもよい。
【００７４】
また、バンプ２３を嵌合凹部１９，４１に嵌合させた後に、基板１２，３２と半導体チップ１３との隙間にアンダーフィル樹脂を充填するようにしてもよい。
・上記第１実施形態及び第２実施形態におけるバンプ２３は、温度調節を行うことなく嵌合凹部１９，４１に対して嵌合されるようにした。しかし、基板１２，３２を加熱して嵌合凹部１９，４１の孔の大きさを拡大させると同時に、半導体チップ１３を冷却してバンプ２３を収縮させるようにしてもよい。
【００７５】
そして、孔の大きさが拡大された嵌合凹部１９，４１の内部に収縮したバンプ２３を移動させ、その後、基板１２，３２の加熱と半導体チップ１３の冷却を停止して、嵌合凹部１９，４１及びバンプ２３の拡大及び収縮を復帰させるようにしてもよい。
【００７６】
このようにすれば、嵌合凹部１９，４１にバンプ２３を嵌合させるときに、基板１２，３２及び半導体チップ１３に強い圧力を加えなくても、バンプ２３を嵌合凹部１９，４１に滑らかに嵌合させることができる。
【００７７】
・上記第２実施形態における第１、第２及び第３基板部３３，３４，３５はセラミックとしたが、ガラスエポキシとしてもよい。
・上記第１実施形態および第２実施形態におけるバンプ２３は、材質を金としたが、変形しやすい軟質のものであれば、その他の材質でもよい。
【００７８】
また、バンプ２３を半田バンプとし、融点以上の温度をかけて溶融させ、嵌合凹部１９，４１に流し込んで基板１２，３２と半導体チップ１３とを接続するようにしてもよい。
【００７９】
・上記第２実施形態では、第１及び第２貫通孔３７，３８は、レーザーで形成されるようにしたが、図示しないドリルで形成するようにしてもよい。
次に上記実施形態及び別例から把握できる技術的思想について、それらの効果とともに以下に追記する。
【００８０】
（１）請求項１〜７のいずれか１つに記載の半導体装置において、前記バンプ嵌合孔は、前記バンプ嵌合孔の内壁面から前記基板を貫通するようにして形成された通気孔を備えたことを特徴とする半導体装置。
【００８１】
従って、この（１）に記載の発明によれば、バンプをバンプ嵌合孔に嵌合させるときに、この通気孔を介して、バンプ嵌合孔内の空気等の余分な気体を押し出すことができ、嵌合作業を円滑に行うことができる。また、半導体装置の性能試験等により、半導体装置が加熱され、膨張しても、この通気孔により膨張による変形を吸収することができる。
【００８２】
【発明の効果】
以上、詳述したように、本発明によれば、半導体チップに、加圧による破損や性能悪化等の問題が生じにくくなり、半導体装置の性能を良好に保つことができる。
【００８３】
加えて、本発明によれば、単結晶シリコン及び酸化シリコンによって構成される基板や半導体チップを強固に実装した半導体装置を提供することができる。
【００８４】
加えて、本発明によれば、ガラスエポキシやセラミックによって構成される基板や半導体チップを強固に実装した半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態における半導体装置のフェースダウン実装前の斜視図である。
【図２】同じく、半導体装置のフェースダウン実装前と実装後の要部断面図である。
【図３】第２実施形態における基板の要部分解斜視図である。
【図４】同じく、半導体装置の要部断面図である。
【図５】別例の半導体装置のフェースダウン実装前の斜視図である。
【図６】別例の半導体装置の要部断面図である。
【図７】別例の半導体装置の要部断面図である。
【図８】別例の半導体装置の要部断面図である。
【図９】別例の半導体装置が搭載された液晶パネルを示す図である。
【図１０】別例の半導体装置を有するノート型パーソナルコンピュータを示す図である。
【図１１】別例の半導体装置を有する携帯電話を示す図である。
【図１２】従来技術における半導体装置のフェースダウン実装前と実装後の要部断面図である。
【符号の説明】
１１，３１ 半導体装置
１２，３２ 基板
１３ 半導体チップ
１４ シリコン部としてのベース基板
１５ 酸化膜
１６，３６ 配線
１７，３９ 貫通孔
１８ 開口部としての酸化膜側貫通孔
１９，４１，５２ バンプ嵌合孔としての嵌合凹部
２３，５４ バンプ
３３ 第１基板部
３４ 第２基板部
３５ 第３基板部
３７ 第１貫通孔
３８ 第２貫通孔
５３ 第２の半導体チップ
６１ 回路基板としての液晶パネル
７１ 電子機器としてのノート型パーソナルコンピュータ
８１ 電子機器としての携帯電話
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、基板、回路基板並びに電子機器に関するものである。
【０００２】
【従来の技術】
半導体装置の１つの形態として、半導体チップを基板にフェースダウン実装する構造が知られている。そして、図１２（ａ）及び（ｂ）には、フリップチップ方式によるフェースダウン実装の従来例が示されている。
【０００３】
図１２（ａ）は、フェースダウン実装される前の半導体装置９１の要部断面図を、図１２（ｂ）はフェースダウン実装された後の半導体装置９１の要部断面図を示している。
【０００４】
図１２（ａ）に示すように、この半導体装置９１は半導体チップ９２と、平板状の基板９３とによって構成される。そして、半導体チップ９２の下面は能動面９４となっており、薄く平らに形成された電極９５が設けられている。そして、この電極９５には、金、ニッケル、銅、銀、すずなどによる半球状のバンプ９６が設けられている。
【０００５】
基板９３は、平板状のベース基板９７と、同ベース基板９７の表面上に形成された配線９８とを備える。
そして、前記半導体チップ９２を前記基板９３にフェースダウン実装させる場合には、図１２（ｂ）に示すように、半導体チップ９２の能動面９４と、基板９３の配線９８が設けられている面とを対向させ、バンプ９６と配線９８の位置があわされた状態で、半導体チップ９２を基板９３に対して押し付ける。これにより、バンプ９６は配線９８に押し付けられ、加圧された状態となる。また同時に、バンプ９６と配線９８との周辺部に対して加熱が行われ、バンプ９６と配線９８とが合金化される。すると、バンプ９６と配線９８を介して、半導体チップ９２と基板９３とが電気的に接続されるとともに、半導体チップ９２が基板９３に対して移動不能に実装される。
【０００６】
【発明が解決しようとする課題】
ところで、上記のフェースダウン実装においては、バンプ９６と配線９８に対して加圧や加熱が行われるが、これらの加圧や加熱のエネルギーが、半導体チップ９２の能動面９４に悪影響を及ぼすことがある。そして、半導体装置９１が所望の性能を得られなくなる問題が生じることがある。
【０００７】
特に、光集積デバイスのように、半導体チップ９２がガリウム砒素等の脆弱な材料で形成されている場合には、加圧や加熱による破損が生じやすくなっており、欠陥製品の増加によるコストアップという問題も生じる。
【０００８】
本発明は、上記問題点を解決するためのものであり、その目的は、所望の性能が得られると同時に、半導体チップを破損させることなく実装することができる半導体装置及びその製造方法、基板、回路基板並びに電子機器を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、一方の面に配線を有した基板に対して、バンプを備えた半導体チップが、そのバンプを介して前記配線に電気的に接続されるように実装されて構成される半導体装置において、前記配線には、貫通孔が形成され、前記基板には、前記貫通孔と連通するようにしてバンプ嵌合孔が形成され、前記バンプは、前記貫通孔を貫通した状態で前記バンプ嵌合孔に嵌合されている。
【００１０】
本発明によれば、基板のバンプ嵌合孔と半導体チップのバンプとの位置合わせをした後に、半導体チップを基板に対して小さな力で押圧して、バンプをバンプ嵌合孔に嵌合させれば、基板と半導体チップとを電気的に接続させると同時に固定させることができる。すなわち、基板と半導体チップとを電気的に接続させると同時に固定させるために、基板及び半導体チップに強い圧力や、熱を加える必要がないので、例えば脆弱な光デバイス等の半導体チップに、加圧や加熱による破損や性能悪化等の問題が起こりにくく、性能を良好に保つことが可能となる。
【００１１】
この半導体装置において、前記貫通孔及び前記バンプ嵌合孔は、１つの前記バンプに対して複数設けられており、前記バンプは、その複数の貫通孔を貫通した状態で複数の前記バンプ嵌合孔に嵌合されている。
【００１２】
これによれば、バンプとバンプ嵌合孔との接触面積が増え、結合力を強くすることが可能となり、基板と半導体チップとを強固に固定することが可能となる。
この半導体装置において、前記バンプ嵌合孔の開口部は、前記バンプ嵌合孔の前記基板の面方向における最大断面積が前記貫通孔の断面積より大きな面積を有するように形成されている。
【００１３】
これによれば、バンプがバンプ嵌合孔に嵌合した時に、バンプ嵌合孔の開口部がバンプの抜け止めの役割を果たすようになり、基板と半導体チップとを強固に固定することが可能となる。
【００１４】
この半導体装置において、前記バンプ嵌合孔は、半球状に設けられている。
これによれば、バンプとバンプ嵌合孔との形状がともに略球状であり、バンプがバンプ嵌合孔に嵌合するときの、バンプの変形がわずかとなる。その結果、基板及び半導体チップにバンプの変形によって加わる応力がわずかとなり、半導体チップの破損等が生じにくくなる。従って、半導体装置の性能を良好に保つことができる。
【００１５】
この半導体装置において、前記基板は、単結晶シリコンによって形成されたシリコン部と、同シリコン部の表面に形成された酸化シリコンによる酸化膜とが積層するようにして構成され、前記開口部は、前記酸化膜に設けられ、前記バンプ嵌合孔は、前記シリコン部に設けられている。
【００１６】
これによれば、シリコン部に、基板の面方向に開口部より大きな断面積を有するバンプ嵌合孔を形成することが容易となり、バンプがバンプ嵌合孔に嵌合したときに、開口部がバンプの抜け止めの役割を果たし、基板と半導体チップとが強固に固定される。
【００１７】
この半導体装置において、前記基板は、第１貫通孔を備えた第１基板部と、第２貫通孔を備えた第２基板部と、第３基板部とを、前記第１貫通孔と前記第２貫通孔とを連通させた状態で、前記配線側から積層することによって構成され、前記開口部は、前記第１基板部の第１貫通孔であり、前記バンプ嵌合孔は、前記第２基板部の第２貫通孔の一端を前記第３基板部で封止することによって形成されている。
【００１８】
これによれば、例えば、ガラスエポキシやセラミックなどの積層基板を、第１貫通孔を備えた第１基板部と、第２貫通孔を備えた第２基板部と、第３基板部とによって構成させることにより、開口部と、その開口部より基板の面方向に大きな断面積を有するバンプ嵌合孔を形成することが容易となる。その結果、バンプがバンプ嵌合孔に嵌合したときに、開口部がバンプの抜け止めの役割を果たし、基板と半導体チップとを強固に固定することが可能となる。
【００１９】
本発明は、第１の半導体チップの一方の面に配線を形成し、その配線に貫通孔を形成するとともに、その貫通孔に連通するバンプ嵌合孔を前記第１の半導体チップに形成し、前記第１の半導体チップに対してバンプを備えた第２の半導体チップを、そのバンプを前記貫通孔と連通するようにして前記バンプ嵌合孔に嵌合させて実装する。
【００２０】
本発明によれば、三次元実装などのように薄い半導体チップを積み重ねる場合に、半導体チップに強い圧力や熱を加える必要がないので、半導体チップに加圧や加熱による破損や性能悪化等の問題が起こりにくく、性能を良好に保つことが可能となる。
【００２１】
本発明は、半導体チップのバンプと電気的に接続される配線を備えた基板において、前記配線には、貫通孔が形成され、前記基板には、前記貫通孔と連通するようにしてバンプ嵌合孔が形成されている。
【００２２】
本発明によれば、基板の嵌合部と半導体チップのバンプとの位置合わせをした後に、半導体チップを基板に対して小さな力で押圧して、バンプをバンプ嵌合孔に嵌合させれば、基板と半導体チップとを電気的に接続させると同時に固定させることができる。すなわち、基板と半導体チップとを電気的に接続させると同時に固定させるために、基板及び半導体チップに強い圧力や、熱を加える必要がないので、脆弱な光デバイス等の半導体チップに、加圧や加熱による破損や性能悪化等の問題が起こりにくく、性能を良好に保つことが可能となる。
【００２３】
本発明は、単結晶シリコンによるシリコン部とその上側に酸化膜が形成されるとともに、その酸化膜の上側に配線を形成した基板に対して、バンプを備えた半導体チップを、前記バンプが前記配線に電気的に接続されるように実装されて構成される半導体装置の製造方法において、前記基板の前記酸化膜側からエッチング液を添加し、前記酸化膜に開口部を形成するとともに、前記開口部を介して前記シリコン部を等方性にエッチングし、前記基板の面方向に前記開口部より大きな断面積を有するバンプ嵌合孔を形成するバンプ嵌合孔形成工程と、前記酸化膜に、前記開口部と連通する貫通孔を有する前記配線を形成する配線形成工程と、前記バンプを前記貫通孔及び前記開口部に貫通させながら前記バンプ嵌合孔に嵌合する嵌合工程とを備えた。
【００２４】
本発明によれば、シリコン部に、基板の面方向に開口部より大きな断面積を有するバンプ嵌合孔を形成することが容易となり、バンプがバンプ嵌合孔に嵌合したときに、開口部がバンプの抜け止めの役割を果たし、基板と半導体チップとが強固に固定される。
【００２５】
本発明は、一方の面に配線を有した基板に対して、バンプを備えた半導体チップを、そのバンプが前記配線に電気的に接続されるように実装して構成される半導体装置の製造方法において、第１基板部に第１貫通孔を形成し、第２基板部に前記第１貫通孔より大きな内径を有する第２貫通孔を形成する貫通孔形成工程と、前記第２基板部に対して、第３基板部を重ね合わせ、前記第２貫通孔の一端側を封止し、バンプ嵌合孔を形成するバンプ嵌合孔形成工程と、前記第２基板部に対して、前記バンプ嵌合孔が前記第１貫通孔と連通するように前記第１基板部を重ね合わせ、前記第１基板部及び前記第２基板部、前記第３基板部によって前記基板を形成する基板形成工程と、前記基板の、前記第１基板部側の表面上に、前記第１貫通孔と連通する貫通孔を有する前記配線を形成する配線形成工程と、前記バンプを前記貫通孔及び前記第１貫通孔に貫通させながら前記バンプ嵌合孔に嵌合する嵌合工程とを備えた。
【００２６】
本発明によれば、例えば、ガラスエポキシやセラミックなどの積層基板を、第１貫通孔を備えた第１基板部と、第２貫通孔を備えた第２基板部と、第３基板部とによって構成させることにより、開口部と、その開口部より基板の面方向に大きな断面積を有するバンプ嵌合孔を形成することが容易となる。その結果、バンプがバンプ嵌合孔に嵌合したときに、開口部がバンプの抜け止めの役割を果たし、基板と半導体チップとを強固に固定することが可能となる。
【００２７】
この半導体装置の製造方法において、前記嵌合工程は、前記基板を加熱すると同時に、前記半導体チップを冷却する加熱冷却工程と、前記基板の前記バンプ嵌合孔の内部に前記半導体チップの前記バンプを移動させる移動工程と、前記基板の加熱と前記半導体チップの冷却を停止する停止工程とを備えた。
【００２８】
これによれば、バンプ嵌合孔にバンプを嵌合させるときに、基板及び半導体チップに強い圧力を加えなくても、バンプをバンプ嵌合孔に滑らかに嵌合させることができる。その結果、半導体チップに加圧による破損や性能悪化等の問題が起こりにくくなり、性能を良好に保つことが可能となる。
【００２９】
本発明に係る回路基板は、上記半導体装置が搭載される。
本発明によれば、半導体装置を搭載した回路基板の性能を良好に保つことができる。
【００３０】
本発明に係る電子機器は、上記半導体装置を有する。
本発明によれば、半導体装置を搭載した電子機器の性能を良好に保つことができる。
【００３１】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した一実施形態を図１及び図２に従って説明する。
【００３２】
図１は第１実施形態における半導体装置１１のフェースダウン実装前の斜視図を、図２は第１実施形態における半導体装置１１のフェースダウン実装前と実装後の要部断面図を示す。
【００３３】
図１に示すように、半導体装置１１は、平板状の基板１２と、同じく平板状に形成されたベアチップタイプの半導体チップ１３とによって構成されている。半導体チップ１３は、フリップチップ方式により基板１２に対して実装されるようになっている。
【００３４】
基板１２は、単結晶シリコンで形成されたベース基板１４と、ベース基板１４上に形成された酸化シリコン（ＳｉＯ２）によって形成される酸化膜１５と、酸化膜１５上に形成された複数（本実施形態では６つ）の配線１６とを備えている。配線１６は、前記基板１２の酸化膜１５の表面にスパッタ法により形成され、その各配線１６には、貫通孔１７が設けられている。
【００３５】
また、図２（ａ）に示すように、前記酸化膜１５には、複数の前記配線１６の貫通孔１７と相対向するそれぞれの位置に、貫通孔１７と同等の内径を有する開口部としての酸化膜側貫通孔１８が設けられている。さらに、前記ベース基板１４には、前記貫通孔１７及び酸化膜側貫通孔１８と重なる位置に、バンプ嵌合孔としての嵌合凹部１９が形成されている。この嵌合凹部１９は、半導体チップ１３側に開口するようにして半球状に設けられている。
【００３６】
なお、これら酸化膜側貫通孔１８及び嵌合凹部１９は、前記酸化膜１５が表面に形成された前記ベース基板１４に対して、フッ硝酸系水溶液、例えば２フッ化キセノン（ＸｅＦ４）等によってエッチング加工することにより形成されるものである。そして、ベース基板１４の単結晶シリコンは、エッチングされる方向に１１０の面方位を有しており、等方性にエッチングされるようになっている。従って、ベース基板１４の前記嵌合凹部１９は、前記酸化膜１５の酸化膜側貫通孔１８に対してアンダーカットされるように形成される。
【００３７】
すなわち、嵌合凹部１９のベース基板１４の面方向における最大断面積は、酸化膜１５の酸化膜側貫通孔１８の断面積と比較して大きくなっており、嵌合凹部１９と酸化膜側貫通孔１８とによって、環状の段差部２０が形成されるようになっている。
【００３８】
半導体チップ１３は、図１及び図２に示すように、下面が能動面２１となっており、この能動面２１には、薄く平らに形成された電極２２が複数（本実施形態では６つ）設けられている。この電極２２は、前記半導体チップ１３を前記基板１２に対してフリップチップ方式にて実装する時に、前記基板１２の前記貫通孔１７と相対向するような位置に設けられている。そして、この電極２２には、材質が金の略半球状のバンプ２３が突設されている。
【００３９】
そして、このように構成された半導体チップ１３は、前記バンプ２３と前記基板１２の貫通孔１７との位置を合わせながら基板１２に載置される。そして、半導体チップ１３に、能動面２１と反対の面から低加圧で押圧力が加えられることにより、バンプ２３が、貫通孔１７及び酸化膜側貫通孔１８を貫通し、嵌合凹部１９内に押し込まれる。すると、バンプ２３は、図２（ｂ）に示すように、貫通孔１７及び酸化膜側貫通孔１８、嵌合凹部１９に沿った形状に若干変形され、嵌合凹部１９に嵌合される。そして、この変形により、バンプ２３には、前記配線１６と接触する配線用接触面２４と、前記段差部２０と接触する段差部側接触面２５とが形成される。
【００４０】
バンプ２３は、この配線用接触面２４を介して、前記配線１６と環状に面接触するようになり、基板１２と半導体チップ１３とが電気的に接続されるようになる。また、バンプ２３の前記段差部側接触面２５が前記段差部２０と接触し、基板１２と半導体チップ１３とが離間する方向の移動が規制される。そして、同時に、バンプ２３は、前記嵌合凹部１９の内壁面に接触した状態となっており、基板１２が半導体チップ１３に対して図２（ｂ）の左右及び下方向へ移動することを制限する。
【００４１】
以上により、半導体チップ１３は基板１２に対して電気的に接続されるとともに、上下左右の方向への移動が規制されるようになる。
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
【００４２】
（１）本実施形態では、基板１２に貫通孔１７と嵌合凹部１９を設けるようにし、半導体チップ１３のバンプ２３をこの貫通孔１７に貫通させるとともに嵌合凹部１９に嵌合させることによって、基板１２と半導体チップ１３とを電気的に接続させると同時に、固定させるようにした。
【００４３】
従って、基板１２の嵌合凹部１９と半導体チップ１３のバンプ２３との位置合わせをした後に、半導体チップ１３を基板１２に対して小さな力で押圧して、バンプ２３を嵌合凹部１９に嵌合させれば、基板１２と半導体チップ１３とを電気的に接続させると同時に固定させることができる。すなわち、基板１２と半導体チップ１３とを接続させるために、基板１２と半導体チップ１３とに強い圧力や、熱を加える必要がないので、半導体チップ１３に、加圧や加熱による破損や性能悪化等の問題が起こりにくく、性能を良好に保つことが可能となる。
【００４４】
（２）本実施形態では、嵌合凹部１９のベース基板１４の面方向の最大断面積が、酸化膜１５の酸化膜側貫通孔１８の断面積と比較して大きくするようにし、嵌合凹部１９と酸化膜側貫通孔１８とによって、環状の段差部２０が形成されるようにした。
【００４５】
従って、バンプ２３を嵌合凹部１９に嵌合すると、バンプ２３は若干変形して、段差部２０と接触する段差部側接触面２５が形成される。そして、バンプ２３の段差部側接触面２５が段差部２０と接触し、基板１２と半導体チップ１３とが離間する方向の移動が規制され、基板１２と半導体チップ１３とを強固に固定することが可能となる。
【００４６】
（３）本実施形態では、嵌合凹部１９を半球状に設けるようにした。
従って、バンプ２３は略球状であるので、バンプ２３が嵌合凹部１９に嵌合するときの、バンプ２３の変形がわずかとなる。その結果、基板１２と半導体チップ１３とにバンプ２３の変形によって加わる応力がわずかとなり、半導体チップ１３に破損等が生じにくくなる。従って、半導体装置１１の性能を良好に保つことができる。
【００４７】
（４）本実施形態では、基板１２を、単結晶シリコンによって形成されたベース基板１４と、酸化シリコンによる酸化膜１５とによって構成されるようにした。そして、酸化膜１５側からエッチング液を添加することにより、酸化膜１５に酸化膜側貫通孔１８を形成するとともに、その酸化膜側貫通孔１８を介してベース基板１４を等方性にエッチングすることが可能となるようにした。
【００４８】
従って、ベース基板１４に、基板１２の面方向に酸化膜側貫通孔１８より大きな断面積を有する嵌合凹部１９を形成することが容易となる。
（第２実施形態）
以下、本発明を具体化した第２実施形態を図３及び図４に従って説明する。なお、第２実施形態は、第１実施形態の基板１２の形状を変更したのみの構成であるため、同様の部分についてはその詳細な説明を省略する。
【００４９】
図３は第２実施形態における半導体装置３１の基板３２の要部分解斜視図を、図４は第２実施形態における半導体装置３１のフェースダウン実装後の要部断面図を示す。
【００５０】
図３に示すように、第２実施形態の基板３２は、第１基板部３３及び第２基板部３４、第３基板部３５を備えており、これら第１、第２及び第３基板部３３，３４，３５は、セラミックで形成されている。また、基板３２は、第１基板部３３上に配線３６を備えている。
【００５１】
第１基板部３３には、第１貫通孔３７が設けられている。さらに、第２基板部３４には、前記第１貫通孔３７と重なる位置に、第２貫通孔３８が設けられている。そして、この第２貫通孔３８は、その内径の大きさが、前記第１貫通孔３７の内径の大きさよりも大きくなるようにして形成されている。そして、これら第１、第２及び第３基板部３３，３４，３５を積層し接着剤等によって接合することによって基板３２が構成されている。
【００５２】
なお、これら第１貫通孔３７及び第２貫通孔３８は、前記第１基板部３３および前記第２基板部３４を図示しないレーザーで貫通することにより形成されるものである。
【００５３】
また、配線３６は、前記第１基板部３３の表面にスパッタ法により形成されるものである。そして、配線３６には、前記第１貫通孔３７と相対向する位置に、同第１貫通孔３７と同等の内径を有する貫通孔３９が設けられている。
【００５４】
そして、以上のように構成された第１、第２及び第３基板部３３，３４，３５は、図４に示すように積層され、基板３２となる。そして、第２基板部３４の第２貫通孔３８と第３基板部３５の上面３５ａとによって円筒状のバンプ嵌合孔としての嵌合凹部４１が形成される。なお、この嵌合凹部４１の内径（第２貫通孔３８の内径）は、前記第１貫通孔３７及び前記貫通孔３９の内径と比較して大きくなっており、嵌合凹部４１と第１貫通孔３７とによって、環状の段差部４２が形成されるようになっている。
【００５５】
そして、以上のように構成された基板３２には、第１実施形態の基板１２と同様にして半導体チップ１３が載置され、バンプ２３が第１貫通孔３７を貫通しながら嵌合凹部４１に変形を伴って嵌合される。そして、この変形により、バンプ２３には前記配線３６と接触する配線用接触面２４と、前記段差部４２と接触する段差部側接触面２５とが形成される。
【００５６】
バンプ２３は、この配線用接触面２４を介して、前記配線３６と環状に面接触するようになり、基板３２と半導体チップ１３とが電気的に接続されるようになる。また、バンプ２３の前記段差部側接触面２５が前記段差部４２と接触し、基板３２と半導体チップ１３とが離間する方向の移動が規制される。そして、同時にバンプ２３は、前記嵌合凹部４１の内壁面に全体的に接触した状態となっており、基板３２が半導体チップ１３に対して図４の左右及び下方向へ移動することを制限する。
【００５７】
以上により、半導体チップ１３は基板３２に対して電気的に接続されるとともに、上下左右の方向への移動が規制されるようになる。
以上詳述したように、本実施形態によれば、以下に示す効果が得られるようになる。
【００５８】
（１）本実施形態では、基板３２に第１貫通孔３７及び嵌合凹部４１を設けるようにし、バンプ２３を、この第１貫通孔３７を貫通させながら嵌合凹部４１に嵌合させることによって、バンプ２３と配線３６とを電気的に接続させるようにした。そして、基板３２と半導体チップ１３とを電気的に接続させると同時に、固定させるようにした。
【００５９】
従って、基板３２の嵌合凹部４１と半導体チップ１３のバンプ２３との位置合わせをした後に、半導体チップ１３を基板３２に対して小さな力で押圧して、バンプ２３を嵌合凹部４１に嵌合させれば、基板３２と半導体チップ１３とを電気的に接続させると同時に固定させることができる。すなわち、基板３２と半導体チップ１３とを接続させるために、基板３２と半導体チップ１３とに強い圧力や、熱を加える必要がないので、半導体チップ１３に、加圧や加熱による破損や性能悪化等の問題が起こりにくく、性能を良好に保つことが可能となる。
【００６０】
（２）本実施形態では、嵌合凹部４１の内径を、第１貫通孔３７及び貫通孔３９の内径と比較して大きくなるようにし、嵌合凹部４１と第１貫通孔３７とによって、環状の段差部４２が形成されるようにした。
【００６１】
従って、バンプ２３を嵌合凹部４１に嵌合すると、バンプ２３は若干変形して、段差部４２と接触する段差部側接触面２５が形成される。そして、バンプ２３の段差部側接触面２５が段差部４２と接触し、基板３２と半導体チップ１３とが離間する方向の移動が規制され、基板３２と半導体チップ１３とを強固に固定することが可能となる。
【００６２】
（３）本実施形態では、基板３２を、第１貫通孔３７を備えた第１基板部３３と、第１貫通孔３７より大きな径の第２貫通孔３８を備えた第２基板部３４と、第３基板部３５とを、第１貫通孔３７と第２貫通孔３８とを連通させた状態で配線３６側から積層して形成するようにした。
【００６３】
従って、セラミックのように脆弱な基板３２においては、積層構造とすることで、基板３２の面方向に第１貫通孔３７より大きな断面積を有する嵌合凹部４１形成すること容易となる。
【００６４】
なお、本発明の実施形態は以下のように変更してもよい。
・上記第１実施形態では、基板１２に６つの配線１６を設け、半導体チップ１３に配線１６と一致する位置に同数のバンプ２３を設けるようにしたが、配線１６及びバンプ２３の数はその他の数でもよい。例えば、図５に示すように、８個の配線１６とバンプ２３を設けるようにしてもよい。
【００６５】
また、第２実施形態についても同様に、配線３６とバンプ２３の数を６つ以外の数にしてもよい。
・上記第１実施形態においては、１つのバンプ２３に対して、貫通孔１７及び酸化膜側貫通孔１８、嵌合凹部１９を１つずつ設けるようにした。しかし、図６に示すように、１つのバンプ２３に対して、複数の貫通孔１７及び酸化膜側貫通孔１８、嵌合凹部１９を設けるようにしてもよい。
【００６６】
このようにすれば、バンプ２３と嵌合凹部１９との接触面積が増え、結合力を強くすることが可能となり、基板１２と半導体チップ１３とを強固に固定することが可能となる。
【００６７】
また、第２実施形態についても同様に、１つのバンプ２３に対して、複数の貫通孔３９及び第１貫通孔３７、嵌合凹部４１を設けるようにしてもよい。
・上記第１実施形態では、嵌合凹部１９は、図２（ａ）の下方に向かって、閉じた形状となるようにして設けたが、図７に示すように、嵌合凹部１９の内壁面１９ａから下方に向かって、ベース基板１４を貫通するように通気孔５１を設けるようにしてもよい。
【００６８】
このようにすれば、バンプ２３を嵌合凹部１９に嵌合させるときに、この通気孔５１を介して、嵌合凹部１９内の空気等の余分な気体を押し出すことができ、嵌合作業を円滑に行うことができる。また、半導体装置１１の性能試験等により、基板１２が加熱され、膨張しても、この通気孔５１により膨張による変形を吸収することができる。
【００６９】
また、第２実施形態においても同様にして、嵌合凹部４１に通気孔５１を設けるようにしてもよい。
・上記第１実施形態においては、基板１２の嵌合凹部１９に対して半導体チップ１３のバンプ２３を嵌合させ、基板１２と半導体チップ１３とを接続させるようにした。しかし、図８に示すように、基板１２と接続された半導体チップ（第１の半導体チップ）１３にバンプ嵌合孔としての嵌合凹部５２を設け、第２の半導体チップ５３のバンプ５４を半導体チップ１３の嵌合凹部５２に嵌合させるようにしてもよい。
【００７０】
従って、三次元実装などのように薄い半導体チップ１３を積み重ねる場合にも半導体チップに強い圧力や熱を加えることなく接続することができる。
また、第２実施形態についても同様に、基板３２と接続された半導体チップ１３に嵌合凹部５２を設け、第２の半導体チップ５３のバンプ５４を半導体チップ１３の嵌合凹部５２に嵌合させるようにしてもよい。
【００７１】
・上記第１実施形態における半導体装置１１は、図９に示すように、回路基板としての液晶パネル６１に搭載されるようにしてもよい。
また、第２実施形態における半導体装置３１も同様にして液晶パネル６１に搭載されるようにしてもよい。
【００７２】
・上記第１実施形態及び第２実施形態における半導体装置１１，３１は、図１０に示すような電子機器としてのノート型パーソナルコンピュータ７１及び、図１１に示すような電子機器としての携帯電話８１に搭載されるようにしてもよい。
【００７３】
・上記第１実施形態及び第２実施形態における半導体チップ１３は、ベアチップタイプとしたが、パッケージタイプとしてもよい。
・上記第１実施形態及び第２実施形態におけるバンプ２３は嵌合凹部１９，４１に対して嵌合されるのみとしたが、嵌合した後に、バンプ２３と嵌合凹部１９，４１との結合部を加熱し、合金化を促進して結合力を強めるようにしてもよい。
【００７４】
また、バンプ２３を嵌合凹部１９，４１に嵌合させた後に、基板１２，３２と半導体チップ１３との隙間にアンダーフィル樹脂を充填するようにしてもよい。
・上記第１実施形態及び第２実施形態におけるバンプ２３は、温度調節を行うことなく嵌合凹部１９，４１に対して嵌合されるようにした。しかし、基板１２，３２を加熱して嵌合凹部１９，４１の孔の大きさを拡大させると同時に、半導体チップ１３を冷却してバンプ２３を収縮させるようにしてもよい。
【００７５】
そして、孔の大きさが拡大された嵌合凹部１９，４１の内部に収縮したバンプ２３を移動させ、その後、基板１２，３２の加熱と半導体チップ１３の冷却を停止して、嵌合凹部１９，４１及びバンプ２３の拡大及び収縮を復帰させるようにしてもよい。
【００７６】
このようにすれば、嵌合凹部１９，４１にバンプ２３を嵌合させるときに、基板１２，３２及び半導体チップ１３に強い圧力を加えなくても、バンプ２３を嵌合凹部１９，４１に滑らかに嵌合させることができる。
【００７７】
・上記第２実施形態における第１、第２及び第３基板部３３，３４，３５はセラミックとしたが、ガラスエポキシとしてもよい。
・上記第１実施形態および第２実施形態におけるバンプ２３は、材質を金としたが、変形しやすい軟質のものであれば、その他の材質でもよい。
【００７８】
また、バンプ２３を半田バンプとし、融点以上の温度をかけて溶融させ、嵌合凹部１９，４１に流し込んで基板１２，３２と半導体チップ１３とを接続するようにしてもよい。
【００７９】
・上記第２実施形態では、第１及び第２貫通孔３７，３８は、レーザーで形成されるようにしたが、図示しないドリルで形成するようにしてもよい。
次に上記実施形態及び別例から把握できる技術的思想について、それらの効果とともに以下に追記する。
【００８０】
（１）請求項１〜７のいずれか１つに記載の半導体装置において、前記バンプ嵌合孔は、前記バンプ嵌合孔の内壁面から前記基板を貫通するようにして形成された通気孔を備えたことを特徴とする半導体装置。
【００８１】
従って、この（１）に記載の発明によれば、バンプをバンプ嵌合孔に嵌合させるときに、この通気孔を介して、バンプ嵌合孔内の空気等の余分な気体を押し出すことができ、嵌合作業を円滑に行うことができる。また、半導体装置の性能試験等により、半導体装置が加熱され、膨張しても、この通気孔により膨張による変形を吸収することができる。
【００８２】
【発明の効果】
以上、詳述したように、本発明によれば、半導体チップに、加圧による破損や性能悪化等の問題が生じにくくなり、半導体装置の性能を良好に保つことができる。
【００８３】
加えて、本発明によれば、単結晶シリコン及び酸化シリコンによって構成される基板や半導体チップを強固に実装した半導体装置を提供することができる。
【００８４】
加えて、本発明によれば、ガラスエポキシやセラミックによって構成される基板や半導体チップを強固に実装した半導体装置を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態における半導体装置のフェースダウン実装前の斜視図である。
【図２】同じく、半導体装置のフェースダウン実装前と実装後の要部断面図である。
【図３】第２実施形態における基板の要部分解斜視図である。
【図４】同じく、半導体装置の要部断面図である。
【図５】別例の半導体装置のフェースダウン実装前の斜視図である。
【図６】別例の半導体装置の要部断面図である。
【図７】別例の半導体装置の要部断面図である。
【図８】別例の半導体装置の要部断面図である。
【図９】別例の半導体装置が搭載された液晶パネルを示す図である。
【図１０】別例の半導体装置を有するノート型パーソナルコンピュータを示す図である。
【図１１】別例の半導体装置を有する携帯電話を示す図である。
【図１２】従来技術における半導体装置のフェースダウン実装前と実装後の要部断面図である。
【符号の説明】
１１，３１ 半導体装置
１２，３２ 基板
１３ 半導体チップ
１４ シリコン部としてのベース基板
１５ 酸化膜
１６，３６ 配線
１７，３９ 貫通孔
１８ 開口部としての酸化膜側貫通孔
１９，４１，５２ バンプ嵌合孔としての嵌合凹部
２３，５４ バンプ
３３ 第１基板部
３４ 第２基板部
３５ 第３基板部
３７ 第１貫通孔
３８ 第２貫通孔
５３ 第２の半導体チップ
６１ 回路基板としての液晶パネル
７１ 電子機器としてのノート型パーソナルコンピュータ
８１ 電子機器としての携帯電話
Claims (8)
- 一方の面に配線を有した基板に対して、バンプを備えた半導体チップが、そのバンプを介して前記配線に電気的に接続されるように実装されて構成される半導体装置において、
前記配線には、貫通孔が形成され、
前記基板には、前記貫通孔と連通するようにしてバンプ嵌合孔が形成され、
前記貫通孔及び前記バンプ嵌合孔は、１つの前記バンプに対して複数設けられており、
前記バンプは、前記貫通孔を貫通した状態で前記バンプ嵌合孔に嵌合されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記バンプ嵌合孔の開口部は、前記バンプ嵌合孔の前記基板の面方向における最大断面積が前記貫通孔の断面積より大きな面積を有するように形成されていることを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置において、
前記バンプ嵌合孔は、半球状に設けられていることを特徴とする半導体装置。 - 請求項２または３に記載の半導体装置において、
前記基板は、単結晶シリコンによって形成されたシリコン部と、同シリコン部の表面に形成された酸化シリコンによる酸化膜とが積層するようにして構成され、
前記開口部は、前記酸化膜に設けられ、
前記バンプ嵌合孔は、前記シリコン部に設けられていることを特徴とする半導体装置。 - 請求項２に記載の半導体装置において、
前記基板は、第１貫通孔を備えた第１基板部と、第２貫通孔を備えた第２基板部と、第３基板部とを、前記第１貫通孔と前記第２貫通孔とを連通させた状態で、前記配線側から積層することによって構成され、
前記開口部は、前記第１基板部の第１貫通孔であり、
前記バンプ嵌合孔は、前記第２基板部の第２貫通孔の一端を前記第３基板部で封止することによって形成されていることを特徴とする半導体装置。 - 第１の半導体チップの一方の面に配線を形成し、その配線に貫通孔を形成するとともに、その貫通孔に連通するバンプ嵌合孔を前記第１の半導体チップに形成し、
前記第１の半導体チップに対してバンプを備えた第２の半導体チップを、そのバンプを前記貫通孔と連通するようにして前記バンプ嵌合孔に嵌合させて実装することを特徴とする半導体装置。 - 請求項１〜６に記載の半導体装置が搭載された回路基板。
- 請求項１〜６に記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006218A JP3791417B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体装置、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006218A JP3791417B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体装置、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209139A JP2003209139A (ja) | 2003-07-25 |
| JP3791417B2 true JP3791417B2 (ja) | 2006-06-28 |
Family
ID=27645049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002006218A Expired - Fee Related JP3791417B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体装置、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3791417B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7456493B2 (en) * | 2005-04-15 | 2008-11-25 | Alps Electric Co., Ltd. | Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein |
| JP2007073748A (ja) * | 2005-09-07 | 2007-03-22 | Alps Electric Co Ltd | 半導体部品の実装構造、及びそれに使用される実装基板の製造方法 |
| JP2011014680A (ja) * | 2009-07-01 | 2011-01-20 | Casio Computer Co Ltd | 半導体装置の製造方法 |
-
2002
- 2002-01-15 JP JP2002006218A patent/JP3791417B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003209139A (ja) | 2003-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9617148B2 (en) | Interposer for hermetic sealing of sensor chips and for their integration with integrated circuit chips | |
| JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| EP3288077B1 (en) | Microelectronic package having a bumpless laminated interconnection layer | |
| JP3565334B2 (ja) | 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法 | |
| KR100698527B1 (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
| TWI552279B (zh) | 用於感測器晶片的氣密式密封的裝置、系統及平台 | |
| KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| WO2005119776A1 (ja) | 三次元積層構造を持つ半導体装置及びその製造方法 | |
| JP2000208698A (ja) | 半導体装置 | |
| KR20010098592A (ko) | 반도체패키지 및 그 제조방법 | |
| JP2004303992A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
| KR101245454B1 (ko) | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 | |
| JP2011003715A (ja) | 半導体装置 | |
| JP2001338945A (ja) | 半導体装置および液晶モジュール | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001068621A (ja) | 半導体装置及びその製造方法 | |
| US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
| JP3791417B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP4047819B2 (ja) | Ｂｇａハンダ・ボールによる相互接続部およびその作製方法 | |
| JPH11317468A (ja) | 半導体装置及びその実装方法並びに半導体チップ及びその実装方法 | |
| CN108074824B (zh) | 一种半导体器件的制作方法 | |
| CN111554628B (zh) | 一种芯片封装方法 | |
| JP2003037244A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| KR100426500B1 (ko) | 반도체패키지 | |
| US6683371B2 (en) | Methods of and apparatus for manufacturing ball grid array semiconductor device packages |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060314 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |