CN108074824B - 一种半导体器件的制作方法 - Google Patents
一种半导体器件的制作方法 Download PDFInfo
- Publication number
- CN108074824B CN108074824B CN201610979493.7A CN201610979493A CN108074824B CN 108074824 B CN108074824 B CN 108074824B CN 201610979493 A CN201610979493 A CN 201610979493A CN 108074824 B CN108074824 B CN 108074824B
- Authority
- CN
- China
- Prior art keywords
- packaging
- chip
- areas
- region
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000004806 packaging method and process Methods 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 57
- 238000000465 moulding Methods 0.000 claims description 10
- 230000008646 thermal stress Effects 0.000 abstract description 10
- 239000005022 packaging material Substances 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 description 16
- 239000000463 material Substances 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000007767 bonding agent Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种半导体器件的制作方法，所述方法包括:提供封装衬底，所述封装衬底具有彼此相对的第一表面和第二表面，所述第一表面上设置多个芯片预封装区域以及位于所述多个芯片预封装区域彼此之间的条状区域；至少蚀刻去除部分所述条状区域。根据本发明提供的半导体器件的制作方法，通过部分蚀刻封装衬底，降低由于封装材料热膨胀系数失配造成的各个芯片预封装区域之间的热应力影响，避免造成翘曲，从而保证半导体器件的性能稳定，提高生产效率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。
背景技术
在半导体工艺中，封装工艺用于将半导体芯片与封装衬底电连接，以及用于使用模塑材料来封装半导体芯片以保护半导体芯片不受外部环境影响。近年来，由于随着数字网络通信系统的快速发展，高性能和小尺寸电子系统的需求不断增长，集成电路封装趋于薄型、小型化。球栅阵列(BGA)作为一种广泛应用的封装技术，其特征在于使用封装衬底，该封装衬底的芯片侧安装有半导体芯片，且该封装衬底的下表面安装有焊球的栅格阵列。在表面安装技术工艺期间，BGA封装可以通过焊球的栅格阵列机械地焊接结合并电连接至印刷电路板(PCB)。
FCFBGA(Flip Chip Fine-pitch Ball Grid Array，倒装芯片细间距球栅格阵列)是一种BGA封装技术，以倒置方式将芯片的有源侧安装在封装衬底上，并通过使用附着至芯片输入/输出焊盘的焊料凸块结合至封装衬底。由于封装体各构成部分材料间的热膨胀系数(CTE)失配，在FCFBGA高温回流过程中易产生热应力，从而造成翘曲。翘曲易造成芯片与封装衬底之间接触不良，发生短路或开路，进一步导致半导体器件失效。此外，翘曲还会使后续制程难度加大，导致制程不良率升高。
因此，有必要提出一种半导体器件的制作方法，以解决上述问题，保证半导体器件的性能稳定，提高生产效率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供封装衬底，所述封装衬底具有彼此相对的第一表面和第二表面，所述第一表面上设置多个芯片预封装区域以及位于所述多个芯片预封装区域彼此之间的条状区域；
至少蚀刻去除部分所述条状区域。
进一步，所述芯片预封装区域为正方形或矩形。
进一步，所述芯片预封装区域包括位于中心的芯片粘接区域。
进一步，所述蚀刻完全去除与所述芯片粘接区域对应的条状区域。
进一步，与所述芯片粘接区域对应的条状区域的长度大于或等于对应的所述芯片粘接区域的长度。
进一步，与所述芯片粘接区域对应的条状区域的长度小于对应的所述芯片预封装区域的长度。
进一步，所述蚀刻的深度小于所述封装衬底的厚度。
进一步，所述蚀刻的深度大于或等于所述封装衬底厚度的一半。
进一步，所述封装衬底为多层结构。
进一步，至少蚀刻去除部分所述条状区域之后还包括在所述芯片预封装区域安装芯片以及模塑化的步骤。
根据本发明提供的半导体器件的制作方法，通过部分蚀刻封装衬底，降低由于封装材料热膨胀系数失配造成的各个芯片预封装区域之间的热应力影响，避免造成翘曲，从而保证半导体器件的性能稳定，提高生产效率。
附图说明
通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
附图中：
图1A是根据本发明示例性实施例所提供的封装衬底的示意性俯视图。图1B是沿着图1A的线Ⅰ-Ⅰ’截取的截面图。
图2A是根据本发明示例性实施例一的方法所获得的封装衬底的示意性俯视图。图2B是沿着图2A的线Ⅱ-Ⅱ’截取的截面图。图2C是图2A的局部放大图。
图3A是根据本发明示例性实施例二的方法所获得的封装衬底的示意性俯视图。图3B是沿着图3A的线Ⅲ-Ⅲ’截取的截面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
在半导体工艺中，封装工艺用于将半导体芯片与封装衬底电连接，以及用于使用模塑材料来封装半导体芯片以保护半导体芯片不受外部环境影响。近年来，由于随着数字网络通信系统的快速发展，高性能和小尺寸电子系统的需求不断增长，集成电路封装趋于薄型、小型化。球栅阵列(BGA)作为一种广泛应用的封装技术，其特征在于使用封装衬底，该封装衬底的芯片侧安装有半导体芯片，且该封装衬底的下表面安装有焊球的栅格阵列。在表面安装技术工艺期间，BGA封装可以通过焊球的栅格阵列机械地焊接结合并电连接至印刷电路板(PCB)。
FCFBGA(Flip Chip Fine-pitch Ball Grid Array，倒装芯片细间距球栅格阵列)是一种BGA封装技术，以倒置方式将芯片的有源侧安装在封装衬底上，并通过使用附着至芯片输入/输出焊盘的焊料凸块结合至封装衬底。由于各封装材料(如封装衬底、粘合剂等)之间的热膨胀系数(CTE)失配，在FCFBGA封装过程中经常产生热应力，从而造成翘曲。翘曲易造成芯片与封装衬底之间接触不良，进一步导致半导体器件失效。此外，翘曲还会使后续制程难度加大，导致制程不良率升高。
因此，有必要提出一种半导体器件的制作方法，以解决上述问题，保证半导体器件的性能稳定，提高生产效率。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，包括：
提供封装衬底，所述封装衬底具有彼此相对的第一表面和第二表面，所述第一表面上设置多个芯片预封装区域以及位于所述多个芯片预封装区域彼此之间的条状区域；
至少蚀刻去除部分所述条状区域。
其中，所述芯片预封装区域为正方形或矩形，所述芯片预封装区域包括位于中心的芯片粘接区域，所述蚀刻完全去除与所述芯片粘接区域对应的条状区域，与所述芯片粘接区域对应的条状区域的长度大于或等于对应的所述芯片粘接区域的长度，与所述芯片粘接区域对应的条状区域的长度小于对应的所述芯片预封装区域的长度，所述蚀刻的深度小于所述封装衬底的厚度，所述蚀刻的深度大于或等于所述封装衬底厚度的一半；所述封装衬底为多层结构；至少蚀刻去除部分所述条状区域之后还包括在所述芯片预封装区域安装芯片以及模塑化的步骤。
根据本发明提供的半导体器件的制作方法，通过部分蚀刻封装衬底，降低由于封装材料热膨胀系数失配造成的各个芯片预封装区域之间的热应力影响，避免造成翘曲，从而保证半导体器件的性能稳定，提高生产效率。
[实施例一]
下面参考图1A、1B和图2A、2B、2C，其中图1A是根据本发明示例性实施例所提供的封装衬底的示意性俯视图，图1B是沿着图1A的线Ⅰ-Ⅰ’截取的截面图，图2A是根据本发明示例性实施例一的方法所获得的封装衬底的示意性俯视图，图2B是沿着图2A的线Ⅱ-Ⅱ’截取的截面图。图2C是图2A的局部放大图。
下面，对本发明的半导体器件的制作方法的具体实施方式做详细的说明。
首先，提供封装衬底100，所述封装衬底100具有彼此相对的第一表面101和第二表面102，所述第一表面101上设置多个芯片预封装区域110以及位于所述多个芯片预封装区域彼此之间的条状区域120。
具体地，如图1A和1B所示，所述封装衬底100具有彼此相对的第一表面101和第二表面102；所述第一表面101上设置多个芯片预封装区域110以及位于所述多个芯片预封装区域彼此之间的条状区域120；所述芯片预封装区域110为正方形或矩形，所述芯片预封装区域包括位于中心的芯片粘接区域111。
示例性地，封装衬底100可以是基于环氧树脂的层压衬底，也可以是其他合适类型的衬底，包括例如由玻璃、陶瓷、或半导体材料形成的衬底。在本实施例中，所述封装衬底100为多层结构(未示出)，由于构成所述封装衬底的材料CTE不匹配，在后续制成中易产生热应力造成翘曲。
所述封装衬底100的第一表面101为芯片侧表面，可以与一个或多个芯片与封装衬底电和/或物理耦合；所述封装衬底的第二表面102为焊盘侧表面，可进一步与PCB电且物理耦合。示例性地，所述封装衬底100的第一表面101和第二表面102可由任何合适的导电材料(包括例如，铜(Cu)、镍(Ni)、钯(Pd)、金(Au)、银(Ag)和它们的组合的金属)组成。作为一个实例，所述封装衬底的第一表面为Cu。
所述第一表面101上设置多个芯片预封装区域110以及位于所述多个芯片预封装区域彼此之间的条状区域120；所述芯片预封装区域110为正方形或矩形，所述芯片预封装区域包括位于中心的芯片粘接区域111。
接着，至少蚀刻去除部分所述条状区域120。
具体地，如图2A、2B、2C所示，执行蚀刻步骤，完全去除与所述芯片粘接区域对应的条状区域130，与所述芯片粘接区域对应的条状区域130的长度a1/b1大于或等于对应的所述芯片粘接区域111的长度a2/b2，与所述芯片粘接区域对应的条状区域130的长度a1/b1小于对应的所述芯片预封装区域110的长度a3/b3，所述蚀刻的深度等于所述封装衬底的厚度。
示例性地，可以采用光刻工艺在所述条状区域120上形成具有与所述芯片粘接区域111对应的条状区域130图形的光刻胶层(未示出)。该具有与所述芯片粘接区域111对应的条状区域130图形的光刻胶层可以是通过旋涂工艺形成的光刻胶，然后经曝光、显影、清洗等工艺形成的。此外，为了增强光刻胶层的光吸收率，可以在旋涂光刻胶之前形成底部抗反射涂层等。
示例性地，刻蚀与所述芯片粘接区域111对应的条状区域130的方法可以采用本领域技术人员所熟习的任何现有技术，包括湿法刻蚀和干法刻蚀。在本实施例中，选用干法刻蚀蚀刻所述封装衬底100，干法刻蚀工艺包括但不限于：反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，也可以使用多于一个的刻蚀方法。作为一个实例，选用等离子体刻蚀蚀刻所述封装衬底100，可以根据所选材料的不同来选择蚀刻气体，例如在本发明中可以选择CF4、CO2、O2、N2中的一种或者多种作为蚀刻气体。所述蚀刻压力可以为20-300mTorr，优选为50-150mTorr，功率为200-600W。
如图2C所示，与所述芯片粘接区域对应的条状区域130的长度a1/b1大于或等于对应的所述芯片粘接区域111的长度a2/b2，与所述芯片粘接区域对应的条状区域130的长度a1/b1小于对应的所述芯片预封装区域110的长度a3/b3。
接下来，封装过程还包括芯片粘结、回流、模塑化、沿条带区域(切割区域)切割封装衬底得到分立的包装好的子芯片结构的步骤。
示例性地，所述芯片可以是采用硅晶片以及合适的制造技术制造的微机械传感器元件，具有采用合适的制造或印刷技术形成的一个或多个压力感测元件和/或其他电路。所述芯片与所述封装衬底100之间可以通过粘结剂粘接，例如采用充银环氧粘结剂将芯片粘结在封装衬底上，然后采用金线键合实现芯片与封装衬底的连接；也可以通过微焊点(Microbump)电连接，例如通过焊接球(ball)电连接。接下来，执行回流过程形成优质焊点。使用特殊设计的吸拾工具将Pb/Ag或Sn/Pb焊料球放置在焊盘上，在传统的回流焊炉内进行回流焊接。回流过程包括预热区、活性区、回流区，回流过程中的温度变化导致封装材料CTE失配产生热应力，但刻蚀后的封装衬底每个芯片预封装区域110之间相互影响减小，因此不易发生翘曲。接着执行模塑化包封，以保护芯片、焊接线和焊盘。示例性地，模塑化的成型技术可以采用本领域技术人员熟知的转移成型技术(TransferMolding)、喷射成型技术(Inject Molding)、预成型技术(Premolding)等。模塑化使用的材料一般为热固定聚合物。最后，利用切割刀具沿条带区域(切割区域)切割封装衬底，得到分立的包装好的子芯片结构。
[实施例二]
下面参考图1A、1B和图3A、3B，其中图1A是根据本发明示例性实施例所提供的封装衬底的示意性俯视图，图1B是沿着图1A的线Ⅰ-Ⅰ’截取的截面图，图3A是根据本发明示例性实施例二的方法所获得的封装衬底的示意性俯视图，图3B是沿着图3A的线Ⅲ-Ⅲ’截取的截面图。
下面，对本发明的半导体器件的制作方法的具体实施方式做详细的说明。
首先，提供封装衬底100，所述封装衬底100具有彼此相对的第一表面101和第二表面102，所述第一表面101上设置多个芯片预封装区域110以及位于所述多个芯片预封装区域彼此之间的条状区域120。
具体地，如图1A和1B所示，所述封装衬底100具有彼此相对的第一表面101和第二表面102；所述第一表面101上设置多个芯片预封装区域110以及位于所述多个芯片预封装区域彼此之间的条状区域120；所述芯片预封装区域110为正方形或矩形，所述芯片预封装区域包括位于中心的芯片粘接区域111。
示例性地，封装衬底100可以是基于环氧树脂的层压衬底，也可以是其他合适类型的衬底，包括例如由玻璃、陶瓷、或半导体材料形成的衬底。在本实施例中，所述封装衬底100为多层结构(未示出)，由于构成所述封装衬底的材料CTE不匹配，在后续制成中易产生热应力造成翘曲。
所述封装衬底100的第一表面101为芯片侧表面，可以与一个或多个芯片与封装衬底电和/或物理耦合；所述封装衬底的第二表面102为焊盘侧表面，可进一步与PCB电且物理耦合。示例性地，所述封装衬底100的第一表面101和第二表面102可由任何合适的导电材料(包括例如，铜(Cu)、镍(Ni)、钯(Pd)、金(Au)、银(Ag)和它们的组合的金属)组成。作为一个实例，所述封装衬底的第一表面为Cu。
所述第一表面101上设置多个芯片预封装区域110以及位于所述多个芯片预封装区域彼此之间的条状区域120；所述芯片预封装区域110为正方形或矩形，所述芯片预封装区域包括位于中心的芯片粘接区域111。
接着，至少蚀刻去除部分所述条状区域120。
具体地，如图3A、3B所示，执行蚀刻去除所述条状区域120，蚀刻的深度等于所述封装衬底的厚度的一半，本实施例对预封装区域之间的所有条状区域都进行同样深度的蚀刻。
示例性地，采用光刻工艺图案化所述条状区域120。可以通过旋涂工艺形成的光刻胶，然后经曝光、显影、清洗等工艺形成的。此外，为了增强光刻胶层的光吸收率，可以在旋涂光刻胶之前形成底部抗反射涂层等。
示例性地，刻蚀方法可以采用本领域技术人员所熟习的任何现有技术，包括湿法刻蚀和干法刻蚀。在本实施例中，选用干法蚀刻所述条状区域120，干法刻蚀工艺包括但不限于：反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法，也可以使用多于一个的刻蚀方法。作为一个实例，选用等离子体刻蚀蚀刻所述条状区域120，可以根据所选材料的不同来选择蚀刻气体，例如在本发明中可以选择CF4、CO2、O2、N2中的一种或者多种作为蚀刻气体。所述蚀刻压力可以为20-300mTorr，优选为50-150mTorr，功率为200-600W。
如图3B所示，蚀刻深度等于所述封装衬底厚度的一半。
接下来，封装过程还包括芯片粘结、回流、模塑化、沿条带区域(切割区域)切割封装衬底得到分立的包装好的子芯片结构的步骤。
示例性地，所述芯片可以是采用硅晶片以及合适的制造技术制造的微机械传感器元件，具有采用合适的制造或印刷技术形成的一个或多个压力感测元件和/或其他电路。所述芯片与所述封装衬底100之间可以通过粘结剂粘接，例如采用充银环氧粘结剂将芯片粘结在封装衬底上，然后采用金线键合实现芯片与封装衬底的连接；也可以通过微焊点(Microbump)电连接，例如通过焊接球(ball)电连接。接下来，执行回流过程形成优质焊点。使用特殊设计的吸拾工具将Pb/Ag或Sn/Pb焊料球放置在焊盘上，在传统的回流焊炉内进行回流焊接。回流过程包括预热区、活性区、回流区，回流过程中的温度变化导致封装材料CTE失配产生热应力，但刻蚀后的封装衬底每个芯片预封装区域110之间相互影响减小，因此不易发生翘曲。接着执行模塑化包封，以保护芯片、焊接线和焊盘。示例性地，模塑化的成型技术可以采用本领域技术人员熟知的转移成型技术(Transfer Molding)、喷射成型技术(Inject Molding)、预成型技术(Premolding)等。模塑化使用的材料一般为热固定聚合物。最后，利用切割刀具沿条带区域(切割区域)切割封装衬底，得到分立的包装好的子芯片结构。
根据本发明提供的半导体器件的制作方法，通过部分蚀刻封装衬底，降低由于封装材料热膨胀系数失配造成的各个芯片预封装区域之间的热应力影响，避免造成翘曲，从而保证半导体器件的性能稳定，提高生产效率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (4)
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供封装衬底，所述封装衬底具有彼此相对的第一表面和第二表面，所述第一表面上设置多个芯片预封装区域以及位于所述多个芯片预封装区域彼此之间的条状区域，所述芯片预封装区域包括位于中心的芯片粘接区域；
至少蚀刻去除相邻的所述芯片预封装区域之间的部分所述条状区域，保留所述芯片预封装区域顶角位置的条状区域，相邻的所述芯片预封装区域之间被刻蚀部分的刻蚀深度贯穿所述封装衬底；
其中，所述被刻蚀部分的长度大于或等于所述芯片粘接区域的长度，所述被刻蚀部分的长度小于所述芯片预封装区域的长度。
2.如权利要求1所述的方法，其特征在于，所述芯片预封装区域为正方形或矩形。
3.如权利要求1所述的方法，其特征在于，所述封装衬底为多层结构。
4.如权利要求1所述的方法，其特征在于，至少蚀刻去除部分所述条状区域之后还包括在所述芯片预封装区域安装芯片以及模塑化的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610979493.7A CN108074824B (zh) | 2016-11-08 | 2016-11-08 | 一种半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610979493.7A CN108074824B (zh) | 2016-11-08 | 2016-11-08 | 一种半导体器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108074824A CN108074824A (zh) | 2018-05-25 |
| CN108074824B true CN108074824B (zh) | 2020-03-10 |
Family
ID=62154148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610979493.7A Active CN108074824B (zh) | 2016-11-08 | 2016-11-08 | 一种半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108074824B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11056529B2 (en) * | 2019-10-11 | 2021-07-06 | Omnivision Technologies, Inc. | Image-sensor chip-scale package and method for manufacture |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103065984A (zh) * | 2011-10-18 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 用于半导体器件的封装方法 |
| CN104422605A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种tem样品的制备方法 |
| CN204596773U (zh) * | 2015-05-22 | 2015-08-26 | 中芯国际集成电路制造(北京)有限公司 | 一种防止芯片切割分层的结构 |
-
2016
- 2016-11-08 CN CN201610979493.7A patent/CN108074824B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103065984A (zh) * | 2011-10-18 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 用于半导体器件的封装方法 |
| CN104422605A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 一种tem样品的制备方法 |
| CN204596773U (zh) * | 2015-05-22 | 2015-08-26 | 中芯国际集成电路制造(北京)有限公司 | 一种防止芯片切割分层的结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108074824A (zh) | 2018-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220122938A1 (en) | Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same | |
| US7138706B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6566168B2 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| JP3619773B2 (ja) | 半導体装置の製造方法 | |
| US7763494B2 (en) | Semiconductor device package with multi-chips and method of the same | |
| JP4472682B2 (ja) | イメージセンサのウエハレベルチップスケールパッケージの製造方法 | |
| US7413925B2 (en) | Method for fabricating semiconductor package | |
| US7525185B2 (en) | Semiconductor device package having multi-chips with side-by-side configuration and method of the same | |
| US7820487B2 (en) | Manufacturing method of semiconductor device | |
| US20030227077A1 (en) | Microelectronic package having a bumpless laminated interconnection layer | |
| KR101117887B1 (ko) | 마이크로전자 워크피스 및 이 워크피스를 이용한 마이크로전자 디바이스 제조 방법 | |
| US20080251908A1 (en) | Semiconductor device package having multi-chips with side-by-side configuration and method of the same | |
| US20080197478A1 (en) | Semiconductor device package with die receiving through-hole and connecting through-hole and method of the same | |
| CN108538731B (zh) | 电子封装件及其制法 | |
| US20100190294A1 (en) | Methods for controlling wafer and package warpage during assembly of very thin die | |
| US20080197480A1 (en) | Semiconductor device package with multi-chips and method of the same | |
| CN108074824B (zh) | 一种半导体器件的制作方法 | |
| KR20170120752A (ko) | 반도체 소자 및 그 제조 방법 | |
| EP1035580A2 (en) | Method and structure for integrated circuit package | |
| KR100963201B1 (ko) | 칩 내장형 기판 및 그의 제조 방법 | |
| TWI425580B (zh) | 製造半導體晶片封裝模組之方法 | |
| JP2007142128A (ja) | 半導体装置およびその製造方法 | |
| JP5587464B2 (ja) | 半導体装置の製造方法 | |
| KR102609815B1 (ko) | 반도체 패키징 방법, 반도체 어셈블리 및 이를 포함하는 전자 디바이스 | |
| JP2004172647A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |