JP2011003715A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011003715A
JP2011003715A JP2009145430A JP2009145430A JP2011003715A JP 2011003715 A JP2011003715 A JP 2011003715A JP 2009145430 A JP2009145430 A JP 2009145430A JP 2009145430 A JP2009145430 A JP 2009145430A JP 2011003715 A JP2011003715 A JP 2011003715A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor chips
semiconductor
stacked body
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009145430A
Other languages
English (en)
Other versions
JP2011003715A5 (ja
JP5215244B2 (ja
Inventor
Akihito Takano
昭仁 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009145430A priority Critical patent/JP5215244B2/ja
Priority to US12/768,938 priority patent/US8058717B2/en
Publication of JP2011003715A publication Critical patent/JP2011003715A/ja
Publication of JP2011003715A5 publication Critical patent/JP2011003715A5/ja
Application granted granted Critical
Publication of JP5215244B2 publication Critical patent/JP5215244B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45684—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract


【課題】 半導体チップ積層体に関して、工程の簡略化と製品品質の向上を目的とする。
【解決手段】 接続端子６１を有する配線基板５１と、前記配線基板５１上に積層された、パッド３３を有する複数の半導体チップ３２と、一方の端部が前記複数の半導体チップ３２の前記パッド３３と接続され、他方の端部が前記複数の半導体チップ３２の側面から突出する導電性連結材３４ａと、前記複数の半導体チップ３２における前記導電性連結材３２ａの前記他方の端部と前記配線基板５１の前記接続端子６１とを接続する導電性部材４７と、を有し、前記複数の半導体チップ３２の側面には導電性材料が露出しており、前記複数の半導体チップ３２の側面と前記導電性部材４７との間には間隙Ｗ１が設けられていることを要件とする半導体チップ積層体２０Ａ。
【選択図】 図２

Description

本発明は、半導体チップを積層した半導体チップ積層体に関する。
携帯情報機器または小型電子機器の高性能化小型化等のニーズに応えるべく、半導体装置の高密度実装技術の研究開発が進められている。その中でも、半導体ウエハのサイズを維持した状態でパッケージが製造されるウエハレベルパッケージ（ＷＬＰ）の技術の役割が重要になっている。そして、個々の半導体チップパッケージに個片化されチップサイズパッケージ（ＣＳＰ）として、単体で、または、更に結合されて、新たなパッケージが形成され、応用機器に組み込まれている。最近のコンテンツ技術の進展及びメモリの大容量化の要求に応じて、ＣＳＰの一分野のチップの積層の技術が広く使用されるようになった。チップの積層の技術は、既知の信頼性を有する半導体チップを積層して新たなパッケージに組上げる技術である。
特開２０００−３４０６９４号公報 特許第３８９５７６８号公報
チップ積層に関する（特許文献１）には、半導体チップの積層の一形態が示されているが、ウエハのダイシング後の半導体チップの側面の外部接続に、複雑な製造工程を要していた。例えば、半導体チップを多段積層後、異方性導電膜又はフレキシブル回路基板を使用し又は絶縁膜と導電膜を成膜するなどの複雑な製造工程である。また、図１に示す他の半導体チップの積層の形態（特許文献２）においては、例えば、半導体チップのダイシング後、半導体チップ１１の側面１２の絶縁のための窒化物をスパッタリングする等の複雑な工程を要していた。このように、チップ積層の製造工程は、複雑であり、製品品質にも影響を与えていた。
本発明は、このような問題点を解決するためになされたものであって、工程の簡略化と製品品質の向上を目的とする。
上記目的を達成するため、本発明に係る半導体チップ積層体は、接続端子を有する配線基板と、前記配線基板上に積層された、パッドを有する複数の半導体チップと、一方の端部が前記複数の半導体チップの前記パッドと接続され、他方の端部が前記複数の半導体チップの側面から突出する導電性連結材と、前記複数の半導体チップにおける前記導電性連結材の前記他方の端部と前記配線基板の前記接続端子とを接続する導電性部材と、を有し、前記複数の半導体チップの側面には導電性材料が露出しており、前記複数の半導体チップの側面と前記導電性部材との間には間隙が設けられていることを要件とする。
本発明により、工程の簡略化と製品品質の向上の目的を実現することができる。
従来のチップの積層を例示する図である。 本発明の第１の実施の形態に係る半導体チップ積層体の構造を例示する断面図である。 本発明の第１の実施の形態に係る半導体チップ積層体の製造方法のステップを例示する図である。 本発明の第１の実施の形態に係るボンディングツールを例示する図である。 本発明の第１の実施の形態に係る半導体チップ積層体の製造方法を例示する図（その１）である。 本発明の第１の実施の形態に係る半導体チップ積層体の製造方法を例示する図（その２）である。 本発明の第１の実施の形態に係る半導体チップ積層体の製造方法を例示する図（その３）である。 本発明の第１の実施の形態に係る半導体チップ積層体の製造方法を例示する図（その４）である。 本発明の第１の実施の形態に係る半導体チップ積層体の製造方法を例示する図（その５）である。 本発明の第２の実施の形態に係る半導体チップ積層体の構造を例示する断面図である。 本発明の第３の実施の形態に係る半導体チップ積層体の構造を例示する断面図である。 本発明の第４の実施の形態に係る半導体チップ積層体の構造を例示する断面図である。 本発明の第５の実施の形態に係る半導体チップ積層体の構造を例示する断面図である。
以下、図面を参照して、本発明を実施するための最良の実施の形態を説明する。
〈第１の実施の形態〉
図２は、本発明の第１の実施の形態に係る半導体チップ積層体を例示する断面図である。図２を参照するに、半導体チップ積層体２０Ａは、配線基板５１と、配線基板５１上に載置されたチップ積層体５２Ｃとを有する。チップ積層体５２Ｃは、パッド３３を含む複数の半導体チップ３２と、それぞれのパッド３３に接続されたボンディングワイヤ３４ａと、導電性部材４７と、封止樹脂４８とを有する。
チップ積層体５２Ｃにおいて、複数の半導体チップ３２は絶縁樹脂４２を介して積層され、積層された複数の半導体チップ３２は絶縁樹脂４６を介して配線基板５１上に載置されている。又、チップ積層体５２Ｃにおいて、複数の半導体チップ３２の側面から突出する各ボンディングワイヤ３４ａの端部は導電性部材４７により配線基板５１の接続端子６１と導電接続され、その全体または一部が封止樹脂４８により封止されている。
半導体チップ３２は、例えばシリコン等であるが、その側面は二酸化珪素等の絶縁膜により保護・絶縁されてなく、導電性材料（シリコン等）が露出している。一方、導電性部材４７は、例えば、銀ペースト等の導電性ペーストや、はんだ等の導電性材料からなる。このように、近接して配置される各々の半導体チップ３２の側面と導電性部材４７とは共に導電性を有しているため、各々の半導体チップ３２の側面と導電性部材４７との接触を防止する必要がある。そのため、各々の半導体チップ３２の側面と導電性部材４７との間には間隙Ｗ１が設けられている。各々の半導体チップ３２の側面と導電性部材４７との接触を防止するためには、間隙Ｗ１は５０μｍ以上とすることが好ましい。
このように、半導体チップ積層体において、各々の半導体チップの側面と導電性部材との間に所定の間隔を設けるようにする。その結果、後述する半導体チップ積層体の製造方法において、各々の半導体チップの側面に絶縁膜を形成する工程が不要となり、半導体チップ積層体の形成工程を簡素化して、生産性の向上を図ることができる。
図３は、本発明の第１の実施の形態に係る半導体チップ積層体の製造方法のステップを例示する図である。製造方法のステップは、（Ｓ１００．準備）、（Ｓ１０１．連結材接続）、（Ｓ１０２．チップ積層）、（Ｓ１０３．積層体・基板接続）及び（Ｓ１０４．樹脂封止）の各ステップを有している。以下各ステップについて、対応する図を参照しながら、説明する。
（Ｓ１００．準備工程）
例えば、外径が６インチ、８インチまたは１２インチの半導体ウエハを準備し、バックグラインド等による薄型化を施し、さらに個々の半導体チップにダイシング（個片化）する。ダイシングを終えた半導体チップは、ダイシングテープ上に置かれている。
（Ｓ１０１．連結材接続）
工程ａ．において、Ｓ１００で準備した個々の半導体チップを、ダイシングテープからピックアップして、仮接着フィルム上に載置する。仮接着フィルムの材質としては、例えば、ポリエステルフィルムを使用することができる。
工程ｂ．において、半導体チップ上のパッドに、導電性連結材を接続する。導電性連結材としては、例えば、ボンディングワイヤを使用する。以下、導電性連結材としてボンディングワイヤを用いる場合を例に説明する。
図４は、連結材接続工程において使用するワイヤボンダ装置のボンディングツール７０の先端部を例示する図である。図４の（ａ）は、ボンディングツール７０の斜視図であり、（ｂ）は矢視Ｚの向きから見た底面図であり、（ｃ）は矢視Ｘ−Ｘの側面図であり、（ｄ）は矢視Ｙ−Ｙの側面図である。（ｂ）における中央の孔部７４は、ボンディングワイヤを通過させるための貫通孔であり、ボンディングツール７０がキャピラリの機能を有している。また、ボンディングツール７０は、底面部７１と、溝７２，７３とを有している。溝７２，７３の深さｈ１，ｈ２及び開口部の開口角度θ１，θ２は異なっており、用途により溝７２及び溝７３を適宜使い分けることができる。
図５は、ボンディングワイヤ３４ａを、仮接着フィルム３１上に載置された半導体チップ３２のパッド３３に接続した状態を示す図である。図５において、４１ａは半導体チップ３２の集積回路面を、４１ｂは半導体チップ３２の背面を示している。
なお、各ボンディングワイヤ３４ａの長さの設定については、配線基板上における熱圧着時等に変形するボンディングワイヤの変形量も、予め考慮する。ボンディングワイヤ３４ａの材質としては、金、銅、アルミニウム、タングステン、又はそれらの合金等を使用することができ、その直径としては、通常、１５μｍ〜３０μｍである。また、半導体チップ３２の厚さは、例えば、４０〜５０μｍであるが、半導体の機能、製品の用途等に応じて様々な値を有する。
ここで、各々の半導体チップ３２の角部に斜面等の切欠きを設けて、エッジ部付近の空間を広く保つことにより、ボンディングワイヤ３４ａの各々の半導体チップ３２のエッジ部等への接触を避けることも可能である。斜面等の切欠きの方法としては、例えば、半導体チップを個片化する際に、ダイサ装置を用いたベベルカットを行う等の方法を使用することができる。
図６は、図４に示したボンディングツール７０を用いて、図５に示した半導体チップ３２のパッド３３にボンディングワイヤ３４ａを接続する方法を例示する図である。始めに、図６の（ａ）に示すように、ボンディングツール７０の孔部７４から、予めボンディングワイヤ３４を所定の長さだけ送り出し、所定の形状に整形しておく。なお、ボンディングワイヤ３４は、最終的に切断されてボンディングワイヤ３４ａとなる。
次いで、図６の（ｂ）に示すように、ボンディングツール７０の底面部７１を半導体チップ３２のパッド３３に当接し、ボンディングワイヤ３４に超音波振動を付与するとともに加熱及び加圧して、ボンディングワイヤ３４をパッド３３に接続する。
次いで、図６の（ｃ）に示すように、ボンディングワイヤ３４を所定の長さだけ送り出しながらボンディングツール７０を移動させる。このとき、図６の（ｃ）の矢印部のボンディングワイヤ３４は細くなっているため、図６の（ｄ）に示すように、図６の（ｃ）の矢印部で容易に切断することができる。このようにして、図５に示した半導体チップ３２のパッド３３にボンディングワイヤ３４ａを接続することができる。
なお、図７に示すように、半導体チップ３２の間隙３５を跨ぐ形状をもって、パッド３３同士を導電性連結材３６で連結する。そして、導電性連結材３６を切断箇所３７において切断することにより、図５に示した半導体チップ３２のパッド３３にボンディングワイヤ３４ａを接続しても構わない（導電性連結材３６を切断したものをボンディングワイヤ３４ａとする）。
（Ｓ１０２．チップ積層 ａ．絶縁樹脂塗布）
個々の半導体チップ３２を前出の図５又は図７で示した仮接着フィルム３１上から剥離し、ボンディングワイヤ３４ａを有する半導体チップ３２の背面４１ｂに絶縁樹脂４２を塗布する。絶縁樹脂４２の塗布は、周知のスクリーン印刷法、スピンコート法またはフィルム状シートの貼り付け等により行うことができる。
絶縁樹脂４２の材質としては、例えば、エポキシ系樹脂等を使用する。また、熱可塑性の機能を有するものを使用することができる。次の工程（ｂ．チップ積層）に備えて、絶縁樹脂を仮硬化させる。仮硬化の温度としては、例えば、スクリーン印刷法の場合１２５℃、スピンコート法の場合１２５℃、フィルム状シート使用の場合８０℃である。
（Ｓ１０２．チップ積層 ｂ．チップ積層）
図８は、ボンディングワイヤ３４ａ及び絶縁樹脂４２を有する半導体チップ３２が、配線基板５１上に載置され、全体としてチップ積層体５２Ａが形成された状態を示している。個々の半導体チップをピックアップして、チップ積層を行うが、チップ積層体５２Ａの形成のためには、ダイマウント装置またはフリップチップマウンタ装置を使用し、半導体チップのアライメントと固定を行う。チップ積層体の配線基板への搭載における絶縁樹脂による固定は、例えば、１５０℃の温度で３０分の温度条件により行う。
ただし、最上層の半導体チップ３２の集積回路面４１ａ上の絶縁樹脂は不要である。一方、最下層の半導体チップ３２の背面４１ｂの配線基板への載置部分には、接着用の絶縁樹脂４６を設ける。絶縁樹脂４６の材質としては、ダイボンディングペーストを使用することができる。ダイボンディングペーストの材料としては、例えばアルミナをフィラーに含むエポキシ系のペーストを使用することができる。
最下層の半導体チップ３２の配線基板５１との対向面における絶縁樹脂４６の箇所においては、半導体チップが上向きのため、連結材（ボンディングワイヤ）が存在しない。従って、絶縁樹脂４６のスペーサとしての機能が不要であり、絶縁樹脂４６の厚さを薄くすることができる。半導体チップが下向きの場合と比較すると、チップ積層体５２Ａの全体の厚さを減少させることができる。なお、半導体チップ３２の側面は、二酸化珪素等の絶縁膜により保護・絶縁されてなく、導電性材料（シリコン等）が露出している。
（Ｓ１０３．積層体・基板接続）
図９は、半導体チップ３２の有するボンディングワイヤ３４ａの端部が、導電性部材４７により配線基板５１上の接続端子６１と導電接続され、全体としてチップ積層体５２Ｂが形成された状態を示している。前出の図８において積層された半導体チップ３２の側面から突出する各ボンディングワイヤ３４ａの端部は、導電性部材４７により配線基板５１の接続端子６１と導電接続されている。導電性部材４７としては、例えば、高粘度でチクソ性を有する銀ペーストやはんだ等を使用することができる。
半導体チップ３２の側面から突出する各ボンディングワイヤ３４ａの端部の、導電性部材４７による配線基板５１の接続端子６１との導電接続は、例えば以下のようにする。すなわち、始めに、導電性部材４７を供給するシリンジ４９を準備し、シリンジ４９を配線基板５１の接続端子６１近傍に移動する。次いで、シリンジ４９から接続端子６１に導電性部材４７を供給しながら、シリンジ４９の位置を図９の矢印方向に移動させる。
この際、半導体チップ３２の側面は、二酸化珪素等の絶縁膜により保護・絶縁されてなく、導電性材料（シリコン等）が露出しているため、導電性部材４７が半導体チップ３２の側面と接触する虞がある。そこで、半導体チップ３２の側面と導電性部材４７とは、間隙Ｗ１を空けなければならない。半導体チップ３２の側面と導電性部材４７との接触を防止するためには、間隙Ｗ１は５０μｍ以上とすることが好ましい。
導電性部材４７として高粘度でチクソ性を有する材料を使用することにより、導電性部材４７が半導体チップ３２と接触しない状態で（間隙Ｗ１を空けた状態で）、半導体チップ３２の側面から突出する各ボンディングワイヤ３４ａの端部を、導電性部材４７により配線基板５１の接続端子６１と導電接続することができる。なお、導電性部材４７の粘度は１００００ＣＰ以上であることが好ましく、チクソ性は４．０以上であることが好ましい。導電性部材４７の粘度及びチクソ性をこのような範囲とすることにより、導電性部材４７を垂直（Ｚ方向）に形成する際の液だれを防止することができる。
（Ｓ１０４．樹脂封止）
図９に示す積層体・基板接続工程の後に、チップ積層体、接続端子と接続された導電性連結材及び配線基板について、その全体または一部を封止樹脂４８により封止することにより、図２に示す半導体チップ積層体２０Ａが完成する。
樹脂封止の方法は、トンラスファーモールド法またはポッティング法等を使用する。図２の例では、半導体チップからの放熱等のために、最上層のチップの集積回路面を封止樹脂４８から露出させているが、半導体製品の使用条件に応じて、全面を封止することも可能であり、種々の封止の形態をとることができる。
また、半導体チップと配線基板との熱膨張差に起因する内部応力がパッドの箇所等に発生しうるような場合であっても、ボンディングワイヤの弾性によって熱膨張差を吸収することができる。そのため、封止樹脂によってボンディングワイヤの自由な動きが妨げられることがないように、封止箇所を限定して、樹脂封止を行うことができる。
〈第１の実施の形態の効果〉
各々の半導体チップに接続されたボンディングワイヤを、導電性部材により配線基板の接続端子と導電接続する際に、各々の半導体チップの側面と導電性部材との間に所定の間隔を空けるようにする。その結果、各々の半導体チップの側面に絶縁膜を形成する工程が不要となり、半導体チップ積層体の形成工程を簡素化して、生産性の向上を図ることができる。
又、配線基板上の接続端子に向けて、各々の半導体チップに接続されたボンディングワイヤを個別に引き回すことが不要であり、半導体チップに接続されたボンディングワイヤの長さを短縮することができる。従って、従来の積層型半導体装置と比較して、本発明の半導体チップ積層体の、パッケージのインダクタンス（Ｌ）についての電気的特性が大幅に向上する。
更に、各々の半導体チップの集積回路面が上向き（Ｚ＋側向き）になるように積層しているため、チップ積層体の最下層の半導体チップと配線基板との間隙を狭めることができる。従って、チップ積層体の全体の厚さをさらに薄くして、コンパクトな半導体チップ積層体を提供することができる。
〈第２の実施の形態〉
図１０は、本発明の第２の実施の形態に係る半導体チップ積層体を例示する断面図である。同図中、図２と同一の構成部分については同一符号を付し、その説明を省略する場合がある。
図１０を参照するに、半導体チップ積層体２０Ｂは、搭載する半導体チップ３２が半導体チップ３２Ａに置換された点を除いて図２に示す半導体チップ積層体２０Ａと同一の構造である。以下、半導体チップ積層体２０Ｂについて、半導体チップ積層体２０Ａと同一の部分についてはその説明を省略し、半導体チップ積層体２０Ａと異なる部分を中心に説明する。
チップ積層体５２Ｄにおいて、ボンディングワイヤ３４ａは、左右対称ではなく、任意の方向にのみ突出している。突出する方向は任意で構わないが、図１０の例では、ある半導体チップ３２Ａにおいてボンディングワイヤ３４ａの一端がＸ＋方向に突出していれば、隣接する半導体チップ３２Ａにおいてボンディングワイヤ３４ａの一端がＸ−方向に突出している。
このように、半導体チップ積層体において、ボンディングワイヤは左右対称ではなく、任意の方向にのみ突出していても構わない。
半導体チップ積層体２０Ｂは、図２「本発明の第１の実施の形態に係る半導体チップ積層体の製造方法のステップを例示する図」と同様の工程で製造できるため、その製造方法の説明は省く。
〈第２の実施の形態の効果〉
第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、半導体チップ積層体に搭載できる半導体チップの種類を増やすことができる。
〈第３の実施の形態〉
図１１は、本発明の第３の実施の形態に係る半導体チップ積層体を例示する断面図である。同図中、図２と同一の構成部分については同一符号を付し、その説明を省略する場合がある。
図１１を参照するに、半導体チップ積層体２０Ｃは、チップ積層体５２Ｅにおいて、搭載する半導体チップ３２が半導体チップ３２、３２Ｂ、及び３２Ｃに置換された点を除いて図２に示す半導体チップ積層体２０Ａと同一の構造である。以下、半導体チップ積層体２０Ｃについて、半導体チップ積層体２０Ａと同一の部分についてはその説明を省略し、半導体チップ積層体２０Ａと異なる部分を中心に説明する。
半導体チップ３２と、半導体チップ３２Ｂと、半導体チップ３２Ｃとは、それぞれチップサイズが異なる。又、半導体チップ３２Ｂ及び３２Ｃのパッド３３に接続されているボンディングワイヤ３４ｂ及び３４ｃは、半導体チップ３２のパッド３３に接続されているボンディングワイヤ３４ａよりも長くなっている。それぞれのボンディングワイヤの一端を導電性部材４７で導電接続するためである。
このように、半導体チップ積層体において、チップサイズが異なる半導体チップを積層しても構わない。又、半導体チップ積層体において、必要に応じて、ボンディングワイヤの長さを変えても構わない。
半導体チップ積層体２０Ｃは、図２「本発明の第１の実施の形態に係る半導体チップ積層体の製造方法のステップを例示する図」と同様の工程で製造できるため、その製造方法の説明は省く。
〈第３の実施の形態の効果〉
第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、半導体チップ積層体において、ボンディングワイヤの長さを調整することにより、チップサイズが異なる半導体チップを積層することができる。
〈第４の実施の形態〉
図１２は、本発明の第４の実施の形態に係る半導体チップ積層体を例示する断面図である。同図中、図２と同一の構成部分については同一符号を付し、その説明を省略する場合がある。
図１２を参照するに、半導体チップ積層体２０Ｄは、チップ積層体５２Ｆにおいて、半導体チップ３２が集積回路面を配線基板５１側（Ｚ−側）に向けて積層されている点を除いて図２に示す半導体チップ積層体２０Ａと同一の構造である。
このように、半導体チップ積層体において、各々の半導体チップの集積回路面が下向き（Ｚ−側向き）になるように積層しても構わない。
半導体チップ積層体２０Ｄは、図２「本発明の第１の実施の形態に係る半導体チップ積層体の製造方法のステップを例示する図」と同様の工程で製造できるため、その製造方法の説明は省く。
〈第４の実施の形態の効果〉
第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、図４又は図６に示す工程と同一工程において、各々の半導体チップの集積回路面側に絶縁樹脂を塗布することができるため、半導体チップ積層体の形成工程を簡素化して、生産性の向上を図ることができる。
〈第５の実施の形態〉
図１３は、本発明の第５の実施の形態に係る半導体チップ積層体を例示する断面図である。同図中、図２と同一の構成部分については同一符号を付し、その説明を省略する場合がある。
図１３を参照するに、半導体チップ積層体２０Ｅは、チップ積層体５２Ｇにおいて、最下層の半導体チップ３２Ｄが配線基板５１にフリップチップ接続されている点を除いて図２に示す半導体チップ積層体２０Ａと同一の構造である。以下、半導体チップ積層体２０Ｅについて、半導体チップ積層体２０Ａと同一の部分についてはその説明を省略し、半導体チップ積層体２０Ａと異なる部分を中心に説明する。
図１３において、バンプ８２は、最下層の半導体チップ３２Ｄの集積回路面のパッド８１上に形成され、バンプ８２の端面は、集積回路面上に塗布された絶縁樹脂８４の表面に露出している。
バンプ８２の形成の方法としては、ボンディングワイヤを用いたボールボンディング、または単独に形成したボールを載置固定するボールバンプ方法等を用いる。フリップチップ接続により、半導体チップ３２Ｄのバンプ８２を、配線基板５１上の接続端子８３と接続する。接続端子８３上には、スズ、銀等の成分のはんだを塗布してフリップチップ接続を行うことができる。
このように、半導体チップ積層体において、最下層の半導体チップを配線基板にフリップチップ接続しても構わない。
半導体チップ積層体２０Ｅは、フリップチップ接続以外の工程は図２「本発明の第１の実施の形態に係る半導体チップ積層体の製造方法のステップを例示する図」と同様の工程で製造できるため、その製造方法の説明は省く。
〈第５の実施の形態の効果〉
第１の実施の形態と同様の効果を奏するが、更に以下の効果を奏する。すなわち、例えば、ＫＧＤ（Known Good Die）としてのメモリとロジックの複合した半導体チップの積層体等を構成することができるので、半導体パッケージの設計において、半導体チップ積層体の形態を利用できる半導体チップの範囲を拡大することができる。そして、半導体チップの積層体をコンパクトな形態にすることができるので、さらに性能の向上を図ることができる。
〈本発明に係る他の実施の形態〉
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
２０Ａ、２０Ｂ、２０Ｄ、２０Ｅ 半導体チップ積層体
３１ 仮接着フィルム
３２、３２Ａ、３２Ｂ、３２Ｃ、３２Ｄ 半導体チップ
３３ パッド
３４、３４ａ、３４ｂ、３４ｃ ボンディングワイヤ
３５ 間隙
３６ 導電性連結材
３７ 切断箇所
４１ａ 集積回路面
４１ｂ 背面
４２、４６ 絶縁樹脂
４７ 導電性部材
４８ 封止樹脂
４９ シリンジ
５１ 配線基板
５２Ａ、５２Ｂ、５２Ｃ、５２Ｄ、５２Ｅ、５２Ｆ、５２Ｇ チップ積層体
６１ 接続端子
７０ ボンディングツール
７１ 底面部
７２、７３ 溝
７４ 孔部
８１ パッド
８２ バンプ
８３ 接続端子
８４ 絶縁樹脂
ｈ１、ｈ２ 深さ
θ１，θ２ 開口角度
Ｗ１ 間隔

Claims (6)

  1. 接続端子を有する配線基板と、
    前記配線基板上に積層された、パッドを有する複数の半導体チップと、
    一方の端部が前記複数の半導体チップの前記パッドと接続され、他方の端部が前記複数の半導体チップの側面から突出する導電性連結材と、
    前記複数の半導体チップにおける前記導電性連結材の前記他方の端部と前記配線基板の前記接続端子とを接続する導電性部材と、を有し、
    前記複数の半導体チップの側面には導電性材料が露出しており、前記複数の半導体チップの側面と前記導電性部材との間には間隙が設けられている半導体チップ積層体。
  2. 前記配線基板上に積層された前記複数の半導体チップのうち、隣接する半導体チップにおいて、前記導電性連結材の前記他方の端部が異なる方向に突出している請求項１記載の半導体チップ積層体。
  3. 前記配線基板上に積層された前記複数の半導体チップのうち、少なくとも１つの半導体チップは、他の半導体チップと大きさが異なる請求項１又は２記載の半導体チップ積層体。
  4. 前記配線基板上に積層された前記複数の半導体チップのうち、前記配線基板に対向する半導体チップは、前記配線基板とフリップチップ接続されている請求項１乃至３の何れか一項記載の半導体チップ積層体。
  5. 前記導電性部材は、チクソ性を有する材料である請求項１乃至４の何れか一項記載の半導体チップ積層体。
  6. 前記導電性部材は、導電性ペースト、又は、はんだの何れか一の材料である請求項１乃至５の何れか一項記載の半導体チップ積層体。
JP2009145430A 2009-06-18 2009-06-18 半導体装置 Expired - Fee Related JP5215244B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009145430A JP5215244B2 (ja) 2009-06-18 2009-06-18 半導体装置
US12/768,938 US8058717B2 (en) 2009-06-18 2010-04-28 Laminated body of semiconductor chips including pads mutually connected to conductive member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009145430A JP5215244B2 (ja) 2009-06-18 2009-06-18 半導体装置

Publications (3)

Publication Number Publication Date
JP2011003715A true JP2011003715A (ja) 2011-01-06
JP2011003715A5 JP2011003715A5 (ja) 2012-06-07
JP5215244B2 JP5215244B2 (ja) 2013-06-19

Family

ID=43353539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009145430A Expired - Fee Related JP5215244B2 (ja) 2009-06-18 2009-06-18 半導体装置

Country Status (2)

Country Link
US (1) US8058717B2 (ja)
JP (1) JP5215244B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680686B2 (en) * 2010-06-29 2014-03-25 Spansion Llc Method and system for thin multi chip stack package with film on wire and copper wire
US9530753B2 (en) * 2011-09-23 2016-12-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with chip stacking and method of manufacture thereof
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9064977B2 (en) 2012-08-22 2015-06-23 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9093457B2 (en) 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
US8860202B2 (en) * 2012-08-29 2014-10-14 Macronix International Co., Ltd. Chip stack structure and manufacturing method thereof
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9524950B2 (en) 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
KR102099878B1 (ko) * 2013-07-11 2020-04-10 삼성전자 주식회사 반도체 패키지
US9025340B2 (en) 2013-09-30 2015-05-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication
US9036363B2 (en) 2013-09-30 2015-05-19 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
US9263420B2 (en) 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
US9305911B2 (en) 2013-12-05 2016-04-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication
US10388607B2 (en) 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
US11031341B2 (en) * 2017-03-29 2021-06-08 Intel Corporation Side mounted interconnect bridges

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340694A (ja) * 1999-05-27 2000-12-08 Sharp Corp 半導体積層パッケージ、半導体パッケージユニットおよび半導体パッケージユニットの製造方法
JP2001257308A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置及びその製造方法
JP2002050737A (ja) * 2000-08-02 2002-02-15 Fujitsu Ltd 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
JP2009026969A (ja) * 2007-07-20 2009-02-05 Shinko Electric Ind Co Ltd 積層型半導体装置及びその製造方法
JP2010182904A (ja) * 2009-02-06 2010-08-19 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675180A (en) 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
JP3681155B2 (ja) * 1999-12-22 2005-08-10 新光電気工業株式会社 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
JP2002184937A (ja) * 2000-12-18 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置の実装構造
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7768795B2 (en) * 2004-09-08 2010-08-03 Panasonic Corporation Electronic circuit device, electronic device using the same, and method for manufacturing the same
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP4566866B2 (ja) * 2005-09-07 2010-10-20 新光電気工業株式会社 半導体パッケージ、半導体パッケージの実装構造、半導体パッケージの製造方法
KR100794658B1 (ko) * 2006-07-07 2008-01-14 삼성전자주식회사 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지
KR100813625B1 (ko) * 2006-11-15 2008-03-14 삼성전자주식회사 반도체 소자 패키지
SG146460A1 (en) * 2007-03-12 2008-10-30 Micron Technology Inc Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
JP5110995B2 (ja) * 2007-07-20 2012-12-26 新光電気工業株式会社 積層型半導体装置及びその製造方法
JP5110996B2 (ja) * 2007-07-20 2012-12-26 新光電気工業株式会社 積層型半導体装置の製造方法
US7781877B2 (en) * 2007-08-07 2010-08-24 Micron Technology, Inc. Packaged integrated circuit devices with through-body conductive vias, and methods of making same
JP2009071095A (ja) * 2007-09-14 2009-04-02 Spansion Llc 半導体装置の製造方法
KR101472900B1 (ko) * 2007-12-06 2014-12-15 페어차일드코리아반도체 주식회사 몰디드 리드리스 패키지 및 그 제조방법
TWI355061B (en) * 2007-12-06 2011-12-21 Nanya Technology Corp Stacked-type chip package structure and fabricatio
TW200931634A (en) * 2008-01-10 2009-07-16 Abounion Technology Corp Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340694A (ja) * 1999-05-27 2000-12-08 Sharp Corp 半導体積層パッケージ、半導体パッケージユニットおよび半導体パッケージユニットの製造方法
JP2001257308A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置及びその製造方法
JP2002050737A (ja) * 2000-08-02 2002-02-15 Fujitsu Ltd 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
JP2009026969A (ja) * 2007-07-20 2009-02-05 Shinko Electric Ind Co Ltd 積層型半導体装置及びその製造方法
JP2010182904A (ja) * 2009-02-06 2010-08-19 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20100320584A1 (en) 2010-12-23
US8058717B2 (en) 2011-11-15
JP5215244B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5215244B2 (ja) 半導体装置
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP5529371B2 (ja) 半導体装置及びその製造方法
US7485490B2 (en) Method of forming a stacked semiconductor package
US7332820B2 (en) Stacked die in die BGA package
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
JP4441328B2 (ja) 半導体装置及びその製造方法
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
TWI330872B (en) Semiconductor device
US8860215B2 (en) Semiconductor device and method of manufacturing the same
JP2005183923A (ja) 半導体装置およびその製造方法
CN112530880B (zh) 半导体装置及半导体装置的制造方法
JP2008166439A (ja) 半導体装置およびその製造方法
WO2007026392A1 (ja) 半導体装置およびその製造方法
WO2007052476A1 (ja) 電子回路装置およびその製造方法
US20230099787A1 (en) Semiconductor package and method of fabricating the same
JP4175138B2 (ja) 半導体装置
JP2011023709A (ja) 半導体装置及びその製造方法
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
JP4716836B2 (ja) 半導体装置
JP4620366B2 (ja) 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP2008147368A (ja) 半導体装置
JP3669986B2 (ja) 半導体装置及びその製造方法
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130228

R150 Certificate of patent or registration of utility model

Ref document number: 5215244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees