JP3669986B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3669986B2 JP3669986B2 JP2002332731A JP2002332731A JP3669986B2 JP 3669986 B2 JP3669986 B2 JP 3669986B2 JP 2002332731 A JP2002332731 A JP 2002332731A JP 2002332731 A JP2002332731 A JP 2002332731A JP 3669986 B2 JP3669986 B2 JP 3669986B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- electrode
- semiconductor
- wiring
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
- H01L2224/85207—Thermosonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する分野】
本発明は、半導体装置とその製造方法に関するものであり、特に配線基板上に複数の半導体チップを実装して形成されるチップスタック構造の半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
近年、実装高密度化と素子のシステム化を可能にするために半導体装置内に複数の半導体チップをスタックして搭載したチップスタック型半導体装置が提案されている。
【0003】
以下、図5を参照しながら従来の半導体装置について説明する。図5は従来の半導体装置断面構造の一例を示す。図5に示すように従来の半導体装置は、配線基板1上に第1の半導体チップ3上の半導体チップ上電極6と対向する形で形成された第1の配線基板上電極7とが、バンプ9を介して接続されており、第1の半導体チップ3と背中合わせに実装されたよりサイズの大きな第2の半導体チップ4がフェイスアップで実装され、第2の半導体チップ4の第1の半導体チップ3より張り出した部分を支える形で、第1の半導体チップ3と配線基板1との接合に使われる接合樹脂層10が形成された後に金属細線12にて第2の半導体チップ4上の半導体チップ上電極6と第2の配線基板上電極8との導通をとり封止樹脂13にて保護された構成となっている。(例えば特許文献1)。
【0004】
【特許文献1】
特開2000−299431号公報(第1−2頁、第1図)
【0005】
【発明が解決しようとする課題】
しかし、上記従来の半導体装置においては、高集積化を進めつつ外形サイズの小型化を進めることを阻害するという問題を有している。図5に示す従来の半導体装置においては、配線基板上にフリップチップ実装を行う際に、フェイスアップ実装されるチップの張り出した部分を支える形でフリップチップの接合樹脂層を形成し、ワイヤボンドを行う際のダメージを回避する構造を採用している。しかし、接合接着層の広がりはフリップチップ実装されるチップのセンターを中心として同心円状に広がるため、張り出し距離が最も長くなるチップコーナー部までしっかりと支えるためには、チップ各辺の中心部における接合樹脂層の広がりは一層大きくなる。また、フェイスアップ実装されたチップ上電極と接続を行う配線基板上の電極は、接合樹脂層の外側に配置する必要があり、接合樹脂層の過剰な広がりは半導体装置の小型化を阻害する要因となっている。しかしながら、接合樹脂層の広がりを抑えると、フェイスアップ実装されたチップにワイヤボンドを行う際にチップクラックを発生するという課題が生じる。それ以外にも従来の半導体装置は積層するチップが2個であり、それ以上の集積化を図れない。
【0006】
本発明は、上記の課題を解決すべく特殊な構造を必要とすることなく、加えて半導体装置内に実装される半導体チップの積層数を増やし高集積化を可能としつつチップ破損を防止し高密度で小型な半導体装置とその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
前記目的を達成するために、本発明の半導体装置は、配線基板の表面に第1と第2の配線電極が形成され、前記第1の配線電極の上に第1の半導体チップが搭載され、前記第1の半導体チップの上に第2の半導体チップと第3の半導体チップがこの順番に搭載されている半導体装置であって、前記第1の配線電極と第1の半導体チップの電極とが突起電極により電気的に接続され、前記第1の半導体チップの裏面と第2の半導体チップの裏面とが接着され、前記第2の半導体チップと第3の半導体チップとが接着され、前記配線基板と前記第1の半導体チップとの間には接合樹脂層が介在しており、前記接合樹脂層が前記配線基板に接触している面積は、前記第2の半導体チップの面積より狭く、前記配線基板の第2の配線電極と、前記第2の半導体チップの電極とが金属細線により電気的に接続され、前記配線基板上の前記第1の半導体チップと前記第2の半導体チップと前記第3の半導体チップと前記金属細線は、樹脂によって封止されていることを特徴とする。
【0008】
前記半導体装置においては、第3の半導体チップの電極と、配線基板の第3の配線電極とが金属細線により電気的に接続してもよい。
【0009】
前記第2の半導体チップの端部の少なくとも1辺が、前記第1の半導体チップの端部より突出しており、前記突出した断面領域において、前記第3の半導体チップの端部が前記第1の半導体チップの端部より突出し、かつ第2の半導体チップの端部より引っ込んでいることが好ましい。
【0010】
前記第2の半導体チップの電極と前記第3の半導体チップの電極とが突起電極により電気的に接続されていることが好ましい。
【0012】
次に本発明の半導体装置の製造方法は、配線基板の第1の配線電極と第1の半導体チップの電極とを突起電極により電気的に接続する工程と、前記配線基板と前記第1の半導体チップとの間に接合樹脂を注入する工程と、前記第1の半導体チップの裏面と第2の半導体チップの裏面とを接着する工程と、前記第2の半導体チップに第3の半導体チップを搭載する工程と、前記第2の半導体チップの電極と前記配線基板の第2の配線電極とを電気的に接続する工程と、前記第3の半導体チップの電極と前記配線基板の第2の配線電極とを電気的に接続する工程と、前記配線基板上の前記第1の半導体チップと前記第2の半導体チップと前記第3の半導体チップと前記金属細線を、樹脂によって封止する工程を含み、前記接合樹脂を注入する工程において、前記接合樹脂が前記配線基板と接触している面積が、第2の半導体チップの面積よりも狭くなるように注入することを特徴とする。
【0013】
前記方法においては、第3の半導体チップの電極と、配線基板の第3の配線電極とが金属細線により電気的に接続する工程を加えてもよい。
【0014】
前記第2の半導体チップを第1の半導体チップに接着する工程は、前記第2の半導体チップの端部の少なくとも1辺が第1の半導体チップの端部より突出するように接着し、第3の半導体チップを第2の半導体チップに搭載する工程は、前記第2の半導体チップが前記第1の半導体チップの端部よりも突出した領域において、第3の半導体チップの端部が、前記第1の半導体チップの端部より前記突出方向に突出するように前記第3の半導体チップを前記第2の半導体チップに搭載することが好ましい。
【0015】
【発明の実施の形態】
本発明の好ましい実施の形態においては、フリップチップされた第1の半導体チップ上にフェイスアップ実装される第2の半導体チップは少なくとも1辺が突出する形で前記第1の半導体チップ上に搭載される。また、第2の半導体チップの突出した辺に対応する最上段にフェイスアップ搭載された第3の半導体チップは、第2の半導体チップ上電極にかからず第1の半導体チップの外周より外側になるように搭載されることにより、第2の半導体チップにワイヤボンディングを行う際に、第1の半導体チップの第2の半導体チップとの接触端部を基点として発生する曲げの力に対し補強される構造となり、一部突出した形状を有する第2の半導体チップの突出部にダメージを与えることなく金属細線によるワイヤボンドを行うことができる。また、第1の半導体チップをフリップチップ実装する際に用いられる接合樹脂層のはみ出しを最小限に抑えることができるため、半導体装置外形を小型化すべく一部突出した構造を有す第2の半導体チップへのダメージを軽減し、破損のない小型、高密度な半導体装置の形成が可能となる。
【0016】
また、第1の半導体チップより一部突出する形状でフェイスアップ実装された第2の半導体チップ上に、第2の半導体チップ上電極にかからず第1の半導体チップの外周より外側になるようにフリップチップ実装される第3の半導体チップが搭載されることにより、第2の半導体チップにワイヤボンディングを行う際に、第1の半導体チップの第2の半導体チップとの接触端部を基点として発生する曲げの力に対し補強される構造となり、一部突出した形状を有する第2の半導体チップの突出部にダメージを与えることなく金属細線によるワイヤボンドを行うことができ小型、高密度な半導体装置の形成が可能となる。
【0017】
ここで、第2の半導体チップの第3の半導体チップより突出した箇所については、第2の半導体チップのみの厚みであり補強される構成とはなっていない。しかしワイヤボンド時に加えられる荷重および超音波が下方向に加わる際にもっとも問題となりうる下方向の支点、すなわち第1の半導体チップ端部においては補強される構造となっており、また第3の半導体チップ端は上方向からの支持であると共に第2の半導体チップ上の電極までの距離も短くなることにより問題なく金属細線によるワイヤボンディングを行うことが可能となる。
【0018】
(第1の実施形態)
以下、本発明の第1実施の形態に係る半導体装置について図1を参照しながら説明する。図1(a)〜(b)は本発明の第1の実施形態に係る半導体装置の断面図と平面図である。図1(a)に示すように、本発明の半導体装置は配線基板1上にバンプ9を介して第1の半導体チップ3がフリップチップ実装されて配線基板1と第1の半導体チップ3との間には接合樹脂層10が介在している。第1の半導体チップ3上には第1の半導体チップ3よりサイズが大きく、張り出した形状となる第2の半導体チップ4が接着層11にてフェイスアップ実装されている。さらにその上には第2の半導体チップ4上の半導体チップ上電極6にかからずかつ第2の半導体チップ4の半導体チップ上電極6を有する辺においては第1の半導体チップ3よりサイズの大きい第3の半導体チップ5がフェイスアップにて接着剤16を介して実装されている。第2の半導体チップ4、第3の半導体チップ5それぞれの半導体チップ上電極6,17と配線基板1上の電極8,15が金属細線12,14で結線され、その後、配線基板1上の全体を封止樹脂13にて保護し、ボール2の搭載により形成されている。
【0019】
前記において、配線基板1の平面面積を100としたとき、第1の半導体チップ3の平面面積は5〜70の範囲、第2の半導体チップ4の平面面積は25〜80の範囲、第3の半導体チップ5の平面面積は18〜75の範囲が好ましい。また、接合樹脂層10が配線基板1に付着している面積は5〜80の範囲が好ましい。
【0020】
図1(b)に示すように、第1の半導体チップ3より突出した第2の半導体チップ4の半導体チップ上電極6を有する辺においては、第3の半導体チップ5は第1の半導体チップ3より突出する形状であるが、第2の半導体チップ4の半導体チップ上電極6を有しない辺における第3の半導体チップ5の端部は図1(b)に示す通り必ずしも第1の半導体チップより突出する形状となる必要はない。
【0021】
なお、第1の実施形態にて使用される第1の半導体チップ3、第2の半導体チップ4、第3の半導体チップ5の厚みは50〜300μm、第2の半導体チップ4の第1の半導体チップ3よりの片側突出量は第2の半導体チップ4の長辺方向長さの35%以下となるように設定される。
【0022】
次に、第1の実施形態における半導体装置の製造方法について、図2(a)〜(c)及び図3(a)〜(b)を参照しながら説明する。図2(a)〜(c)及び図3(a)〜(b)は、第1の実施形態に関わる半導体装置の製造方法の一例を示す断面図である。
【0023】
図2(a)に示すように、セラミックの積層により形成された配線基板1上には第1の半導体チップ3の半導体チップ上電極6に対向する形で第1の配線基板上電極7が形成されており、第1の半導体チップ3上にあらかじめ形成されたバンプ9を介して導通がとられ、接合樹脂層10により接合が保たれる。ここで使われる基板は、例えば、アラミド繊維不織布又は織布にエポキシ樹脂を含浸させ、て形成された基板、ガラス繊維織布にエポキシ樹脂を含浸させて形成された基板、セラミック基板、またはテープ材料を用いた基板でもよい。またフリップチップの方法としては、バンプに導電性ペーストを転写した後に配線基板1と第1の半導体チップ3を接合し、毛細管現象を利用して液状樹脂を流し込む一般的にアンダーフィルという工法を用いたスタッドバンプ接続や、はんだバンプを用いて接合する一般的にC4接続といわれる方法、導電性シートを使用して圧着し、バンプ9と配線基板1の第1の配線基板上電極7との間に導電性の粒子にて接続を保ちつつ保持する方法、絶縁性シート、絶縁性ペーストを使用してバンプ9と配線基板1の第1の配線基板上電極7を接合する方法、配線基板1上に金めっき処理を施し金で形成されたバンプ9と超音波により接合をとる方法などにより形成が可能である。本工法では、図5に示す従来の半導体装置のように接合樹脂層を過剰にはみ出させる必要がないため、第2の配線基板上電極8を極力内側に配置することができ、半導体装置の高密度化を進めつつ小型化も促進することが可能である。
【0024】
次に、図2(b)に示すように接着層11を用いて第1の半導体チップ3より突出したサイズの第2の半導体チップ4をフェイスアップにて搭載し図2(c)に示すように第1の半導体チップ3の外形より大きく、第2の半導体チップ4の半導体チップ上電極6にかからないサイズの第3の半導体チップ5を接着層11を用いてフェイスアップにて実装を行う。ここで接着層11としては絶縁性の液状ペーストや絶縁性のテープ状接着シートなどが使用される。
【0025】
その後、図3(a)に示すように金属細線12により第2の半導体チップ4、第3の半導体チップ5の半導体チップ上電極6と配線基板1上の第2の配線基板上電極8とを結線し電気的な導通をとる。結線の方法としては超音波と熱と荷重により接合を行う超音波熱圧着式ワイヤボンド工法が用いられる。ここで、第3の半導体チップ5が第1の半導体チップ3の外形より大きいことにより、第2の半導体チップ4の半導体チップ上電極6に金属細線12にてワイヤボンディングを行う際の荷重、超音波といった負荷により下方向へ発生する曲げモーメントの起点である第1の半導体チップ3の端部において、第2の半導体チップ4が補強される形で第3の半導体チップ5が実装されているため、第1の半導体チップ3の端部を起点とした第2の半導体チップ4の破損を防ぐことが可能となる。
【0026】
その後、図3(b)に示すように封止樹脂13による樹脂封止、ボール2を搭載することにより小型高密度な半導体装置が形成される。ここで用いられる樹脂封止の方法としては、固形もしくは粉末の樹脂と熱せられた金型を用いて行われるトランスファー工法や、液状樹脂とマスクを用いて行われる印刷封止、液状樹脂を塗布することにより行われるポッティング封止のいずれを用いてもよい。
【0027】
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置について図4を参照しながら説明する。図4は第2の実施形態に係る半導体装置の断面図である。なお、すでに説明した部材には、同一の符号を付すことにより説明を省略する。図4に示すように、第2の実施形態に関わる半導体装置は第2の半導体チップ4を搭載するまでは第1の実施形態と同様であるが、その後、第2の半導体チップ4上には第2の半導体チップ4の半導体チップ上電極6にかからず、第1の半導体チップ3よりサイズの大きな第3の半導体チップがフリップチップにて実装されている。フリップチップの方法としては第1の実施形態にて説明した第1の半導体チップ3の実装方法と同様の方法が用いられる。ここで第3の半導体チップ5が第1の半導体チップ3の外形より大きいことにより、第1の実施形態と同様に第1の半導体チップ3の端部を起点とした第2の半導体チップ4のワイヤボンド時の荷重と超音波による破損を防ぐことが可能となる。また、本構造によればダイレクトに第2の半導体チップ4と第3の半導体チップ5が接続されているため、半導体チップ間の信号のやりとりを高速化することが出来ると共に、金属細線を用いてワイヤボンドを行う必要が無いため、積層数を増やし高集積化を図りつつ半導体装置全体の厚みを抑えることが可能である。
【0028】
【発明の効果】
以上説明したとおり、本発明の半導体装置とその製造方法によると、オーバーハング構造にてフェイスアップ実装された半導体チップ上に搭載する最上段の半導体チップサイズを、最下段に搭載された半導体チップの外形寸法より大きくすることにより、オーバーハングされた半導体チップへの、ワイヤボンドによる破損を抑えることができる。
【図面の簡単な説明】
【図1】(a)は本発明第1の実施形態に係る半導体装置の平面図、(b)は同断面図
【図2】(a)〜(c)は、本発明第1の実施形態に係る半導体装置の製造方法の一例を示す断面図
【図3】(a)〜(b)は、同製造方法の一例を示す断面図
【図4】本発明第2の実施形態に係る半導体装置の断面図
【図5】従来の半導体装置の断面図
【符号の説明】
1 配線基板
2 ボール
3 第1の半導体チップ
4 第2の半導体チップ
5 第3の半導体チップ
6,17 半導体チップ上電極
7 第1の配線基板上電極
8,15 第2の配線基板上電極
9 バンプ
10 接合樹脂層
11,16 接着層
12,14 金属細線
13 封止樹脂
Claims (6)
- 配線基板の表面に第1と第2の配線電極が形成され、前記第1の配線電極の上に第1の半導体チップが搭載され、前記第1の半導体チップの上に第2の半導体チップと第3の半導体チップがこの順番に搭載されている半導体装置であって、
前記第1の配線電極と第1の半導体チップの電極とが突起電極により電気的に接続され、
前記第1の半導体チップの裏面と第2の半導体チップの裏面とが接着され、
前記第2の半導体チップと第3の半導体チップとが接着され、
前記配線基板と前記第1の半導体チップとの間には接合樹脂層が介在しており、前記接合樹脂層が前記配線基板に接触している面積は、前記第2の半導体チップの面積より狭く、
前記配線基板の第2の配線電極と、前記第2の半導体チップの電極とが金属細線により電気的に接続され、
前記配線基板上の前記第1の半導体チップと前記第2の半導体チップと前記第3の半導体チップと前記金属細線は、樹脂によって封止されていることを特徴とする半導体装置。 - 前記第3の半導体チップの電極と、配線基板の第3の配線電極とが金属細線により電気的に接続されている請求項1に記載の半導体装置。
- 前記第2の半導体チップの端部の少なくとも1辺が、前記第1の半導体チップの端部より突出しており、前記突出した断面領域において、前記第3の半導体チップの端部が前記第1の半導体チップの端部より突出し、かつ第2の半導体チップの端部より引っ込んでいる請求項1に記載の半導体装置。
- 前記第2の半導体チップの電極と前記第3の半導体チップの電極とが突起電極により電気的に接続されている請求項1〜3のいずれかに記載の半導体装置。
- 配線基板の第1の配線電極と第1の半導体チップの電極とを突起電極により電気的に接続する工程と、
前記配線基板と前記第1の半導体チップとの間に接合樹脂を注入する工程と、
前記第1の半導体チップの裏面と第2の半導体チップの裏面とを接着する工程と、
前記第2の半導体チップに第3の半導体チップを搭載する工程と、
前記第2の半導体チップの電極と前記配線基板の第2の配線電極とを電気的に接続する工程と、
前記第3の半導体チップの電極と前記配線基板の第2の配線電極とを電気的に接続する工程と、
前記配線基板上の前記第1の半導体チップと前記第2の半導体チップと前記第3の半導体チップと前記金属細線を、樹脂によって封止する工程を含み、
前記接合樹脂を注入する工程において、前記接合樹脂が前記配線基板と接触している面積が、第2の半導体チップの面積よりも狭くなるように注入することを特徴とする半導体装置の製造方法。 - 前記第2の半導体チップを第1の半導体チップに接着する工程は、前記第2の半導体チップの端部の少なくとも1辺が第1の半導体チップの端部より突出するように接着し、第3の半導体チップを第2の半導体チップに搭載する工程は、前記第2の半導体チップが前記第1の半導体チップの端部よりも突出した領域において、第3の半導体チップの端部が、前記第1の半導体チップの端部より前記突出方向に突出するように前記第3の半導体チップを前記第2の半導体チップに搭載する請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002332731A JP3669986B2 (ja) | 2002-11-15 | 2002-11-15 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002332731A JP3669986B2 (ja) | 2002-11-15 | 2002-11-15 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004172162A JP2004172162A (ja) | 2004-06-17 |
JP3669986B2 true JP3669986B2 (ja) | 2005-07-13 |
Family
ID=32697667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002332731A Expired - Lifetime JP3669986B2 (ja) | 2002-11-15 | 2002-11-15 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3669986B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9159651B2 (en) | 2013-04-01 | 2015-10-13 | Samsung Electronics Co., Ltd. | Semiconductor packages having TSV and adhesive layer |
-
2002
- 2002-11-15 JP JP2002332731A patent/JP3669986B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9159651B2 (en) | 2013-04-01 | 2015-10-13 | Samsung Electronics Co., Ltd. | Semiconductor packages having TSV and adhesive layer |
Also Published As
Publication number | Publication date |
---|---|
JP2004172162A (ja) | 2004-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
US6555917B1 (en) | Semiconductor package having stacked semiconductor chips and method of making the same | |
KR100401020B1 (ko) | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 | |
US7521283B2 (en) | Manufacturing method of chip integrated substrate | |
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
US7332820B2 (en) | Stacked die in die BGA package | |
JP3839323B2 (ja) | 半導体装置の製造方法 | |
TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
KR100698527B1 (ko) | 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법 | |
JP2001144218A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2002110898A (ja) | 半導体装置 | |
JP2011003715A (ja) | 半導体装置 | |
KR20060101385A (ko) | 반도체 장치 및 그 제조 방법 | |
JP4175138B2 (ja) | 半導体装置 | |
JP4449258B2 (ja) | 電子回路装置およびその製造方法 | |
KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
JP3669986B2 (ja) | 半導体装置及びその製造方法 | |
JP2004079923A (ja) | 半導体装置及びその製造方法 | |
JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3965767B2 (ja) | 半導体チップの基板実装構造 | |
TWI297538B (en) | Thermally and electrically enhanced stacked semiconductor package and fabrication method thereof | |
JPH09139404A (ja) | 半導体装置およびその製造方法 | |
JP2005353704A (ja) | 積層型半導体装置及びその製造方法 | |
JP2002299548A (ja) | 積層型半導体装置およびその製造方法 | |
JP2005116573A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3669986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080422 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |