JP3669986B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3669986B2
JP3669986B2 JP2002332731A JP2002332731A JP3669986B2 JP 3669986 B2 JP3669986 B2 JP 3669986B2 JP 2002332731 A JP2002332731 A JP 2002332731A JP 2002332731 A JP2002332731 A JP 2002332731A JP 3669986 B2 JP3669986 B2 JP 3669986B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
semiconductor
wiring
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002332731A
Other languages
English (en)
Other versions
JP2004172162A (ja
Inventor
史人 伊藤
油井　　隆
良之 新井
安武 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002332731A priority Critical patent/JP3669986B2/ja
Publication of JP2004172162A publication Critical patent/JP2004172162A/ja
Application granted granted Critical
Publication of JP3669986B2 publication Critical patent/JP3669986B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する分野】
本発明は、半導体装置とその製造方法に関するものであり、特に配線基板上に複数の半導体チップを実装して形成されるチップスタック構造の半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、実装高密度化と素子のシステム化を可能にするために半導体装置内に複数の半導体チップをスタックして搭載したチップスタック型半導体装置が提案されている。
【０００３】
以下、図５を参照しながら従来の半導体装置について説明する。図５は従来の半導体装置断面構造の一例を示す。図５に示すように従来の半導体装置は、配線基板１上に第１の半導体チップ３上の半導体チップ上電極６と対向する形で形成された第１の配線基板上電極７とが、バンプ９を介して接続されており、第１の半導体チップ３と背中合わせに実装されたよりサイズの大きな第２の半導体チップ４がフェイスアップで実装され、第２の半導体チップ４の第１の半導体チップ３より張り出した部分を支える形で、第１の半導体チップ３と配線基板１との接合に使われる接合樹脂層１０が形成された後に金属細線１２にて第２の半導体チップ４上の半導体チップ上電極６と第２の配線基板上電極８との導通をとり封止樹脂１３にて保護された構成となっている。（例えば特許文献１）。
【０００４】
【特許文献１】
特開２０００−２９９４３１号公報（第１−２頁、第１図）
【０００５】
【発明が解決しようとする課題】
しかし、上記従来の半導体装置においては、高集積化を進めつつ外形サイズの小型化を進めることを阻害するという問題を有している。図５に示す従来の半導体装置においては、配線基板上にフリップチップ実装を行う際に、フェイスアップ実装されるチップの張り出した部分を支える形でフリップチップの接合樹脂層を形成し、ワイヤボンドを行う際のダメージを回避する構造を採用している。しかし、接合接着層の広がりはフリップチップ実装されるチップのセンターを中心として同心円状に広がるため、張り出し距離が最も長くなるチップコーナー部までしっかりと支えるためには、チップ各辺の中心部における接合樹脂層の広がりは一層大きくなる。また、フェイスアップ実装されたチップ上電極と接続を行う配線基板上の電極は、接合樹脂層の外側に配置する必要があり、接合樹脂層の過剰な広がりは半導体装置の小型化を阻害する要因となっている。しかしながら、接合樹脂層の広がりを抑えると、フェイスアップ実装されたチップにワイヤボンドを行う際にチップクラックを発生するという課題が生じる。それ以外にも従来の半導体装置は積層するチップが２個であり、それ以上の集積化を図れない。
【０００６】
本発明は、上記の課題を解決すべく特殊な構造を必要とすることなく、加えて半導体装置内に実装される半導体チップの積層数を増やし高集積化を可能としつつチップ破損を防止し高密度で小型な半導体装置とその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記目的を達成するために、本発明の半導体装置は、配線基板の表面に第１と第２の配線電極が形成され、前記第１の配線電極の上に第１の半導体チップが搭載され、前記第１の半導体チップの上に第２の半導体チップと第３の半導体チップがこの順番に搭載されている半導体装置であって、前記第１の配線電極と第１の半導体チップの電極とが突起電極により電気的に接続され、前記第１の半導体チップの裏面と第２の半導体チップの裏面とが接着され、前記第２の半導体チップと第３の半導体チップとが接着され、前記配線基板と前記第１の半導体チップとの間には接合樹脂層が介在しており、前記接合樹脂層が前記配線基板に接触している面積は、前記第２の半導体チップの面積より狭く、前記配線基板の第２の配線電極と、前記第２の半導体チップの電極とが金属細線により電気的に接続され、前記配線基板上の前記第１の半導体チップと前記第２の半導体チップと前記第３の半導体チップと前記金属細線は、樹脂によって封止されていることを特徴とする。
【０００８】
前記半導体装置においては、第３の半導体チップの電極と、配線基板の第３の配線電極とが金属細線により電気的に接続してもよい。
【０００９】
前記第２の半導体チップの端部の少なくとも１辺が、前記第１の半導体チップの端部より突出しており、前記突出した断面領域において、前記第３の半導体チップの端部が前記第１の半導体チップの端部より突出し、かつ第２の半導体チップの端部より引っ込んでいることが好ましい。
【００１０】
前記第２の半導体チップの電極と前記第３の半導体チップの電極とが突起電極により電気的に接続されていることが好ましい。
【００１２】
次に本発明の半導体装置の製造方法は、配線基板の第１の配線電極と第１の半導体チップの電極とを突起電極により電気的に接続する工程と、前記配線基板と前記第１の半導体チップとの間に接合樹脂を注入する工程と、前記第１の半導体チップの裏面と第２の半導体チップの裏面とを接着する工程と、前記第２の半導体チップに第３の半導体チップを搭載する工程と、前記第２の半導体チップの電極と前記配線基板の第２の配線電極とを電気的に接続する工程と、前記第３の半導体チップの電極と前記配線基板の第２の配線電極とを電気的に接続する工程と、前記配線基板上の前記第１の半導体チップと前記第２の半導体チップと前記第３の半導体チップと前記金属細線を、樹脂によって封止する工程を含み、前記接合樹脂を注入する工程において、前記接合樹脂が前記配線基板と接触している面積が、第２の半導体チップの面積よりも狭くなるように注入することを特徴とする。
【００１３】
前記方法においては、第３の半導体チップの電極と、配線基板の第３の配線電極とが金属細線により電気的に接続する工程を加えてもよい。
【００１４】
前記第２の半導体チップを第１の半導体チップに接着する工程は、前記第２の半導体チップの端部の少なくとも１辺が第１の半導体チップの端部より突出するように接着し、第３の半導体チップを第２の半導体チップに搭載する工程は、前記第２の半導体チップが前記第１の半導体チップの端部よりも突出した領域において、第３の半導体チップの端部が、前記第１の半導体チップの端部より前記突出方向に突出するように前記第３の半導体チップを前記第２の半導体チップに搭載することが好ましい。
【００１５】
【発明の実施の形態】
本発明の好ましい実施の形態においては、フリップチップされた第１の半導体チップ上にフェイスアップ実装される第２の半導体チップは少なくとも1辺が突出する形で前記第１の半導体チップ上に搭載される。また、第２の半導体チップの突出した辺に対応する最上段にフェイスアップ搭載された第３の半導体チップは、第２の半導体チップ上電極にかからず第１の半導体チップの外周より外側になるように搭載されることにより、第２の半導体チップにワイヤボンディングを行う際に、第１の半導体チップの第２の半導体チップとの接触端部を基点として発生する曲げの力に対し補強される構造となり、一部突出した形状を有する第２の半導体チップの突出部にダメージを与えることなく金属細線によるワイヤボンドを行うことができる。また、第１の半導体チップをフリップチップ実装する際に用いられる接合樹脂層のはみ出しを最小限に抑えることができるため、半導体装置外形を小型化すべく一部突出した構造を有す第２の半導体チップへのダメージを軽減し、破損のない小型、高密度な半導体装置の形成が可能となる。
【００１６】
また、第１の半導体チップより一部突出する形状でフェイスアップ実装された第２の半導体チップ上に、第２の半導体チップ上電極にかからず第１の半導体チップの外周より外側になるようにフリップチップ実装される第３の半導体チップが搭載されることにより、第２の半導体チップにワイヤボンディングを行う際に、第１の半導体チップの第２の半導体チップとの接触端部を基点として発生する曲げの力に対し補強される構造となり、一部突出した形状を有する第２の半導体チップの突出部にダメージを与えることなく金属細線によるワイヤボンドを行うことができ小型、高密度な半導体装置の形成が可能となる。
【００１７】
ここで、第２の半導体チップの第３の半導体チップより突出した箇所については、第２の半導体チップのみの厚みであり補強される構成とはなっていない。しかしワイヤボンド時に加えられる荷重および超音波が下方向に加わる際にもっとも問題となりうる下方向の支点、すなわち第１の半導体チップ端部においては補強される構造となっており、また第３の半導体チップ端は上方向からの支持であると共に第２の半導体チップ上の電極までの距離も短くなることにより問題なく金属細線によるワイヤボンディングを行うことが可能となる。
【００１８】
（第１の実施形態）
以下、本発明の第１実施の形態に係る半導体装置について図１を参照しながら説明する。図１（ａ）〜（ｂ）は本発明の第１の実施形態に係る半導体装置の断面図と平面図である。図１（ａ）に示すように、本発明の半導体装置は配線基板１上にバンプ９を介して第１の半導体チップ３がフリップチップ実装されて配線基板１と第１の半導体チップ３との間には接合樹脂層１０が介在している。第１の半導体チップ３上には第1の半導体チップ３よりサイズが大きく、張り出した形状となる第２の半導体チップ４が接着層１１にてフェイスアップ実装されている。さらにその上には第２の半導体チップ４上の半導体チップ上電極６にかからずかつ第２の半導体チップ４の半導体チップ上電極６を有する辺においては第１の半導体チップ３よりサイズの大きい第３の半導体チップ５がフェイスアップにて接着剤１６を介して実装されている。第２の半導体チップ４、第３の半導体チップ５それぞれの半導体チップ上電極６，１７と配線基板１上の電極８，１５が金属細線１２，１４で結線され、その後、配線基板１上の全体を封止樹脂１３にて保護し、ボール２の搭載により形成されている。
【００１９】
前記において、配線基板１の平面面積を１００としたとき、第１の半導体チップ３の平面面積は５〜７０の範囲、第２の半導体チップ４の平面面積は２５〜８０の範囲、第３の半導体チップ５の平面面積は１８〜７５の範囲が好ましい。また、接合樹脂層１０が配線基板１に付着している面積は５〜８０の範囲が好ましい。
【００２０】
図１（ｂ）に示すように、第１の半導体チップ３より突出した第２の半導体チップ４の半導体チップ上電極６を有する辺においては、第３の半導体チップ５は第１の半導体チップ３より突出する形状であるが、第２の半導体チップ４の半導体チップ上電極６を有しない辺における第３の半導体チップ５の端部は図１（ｂ）に示す通り必ずしも第１の半導体チップより突出する形状となる必要はない。
【００２１】
なお、第１の実施形態にて使用される第１の半導体チップ３、第２の半導体チップ４、第３の半導体チップ５の厚みは５０〜３００μｍ、第２の半導体チップ４の第１の半導体チップ３よりの片側突出量は第２の半導体チップ４の長辺方向長さの３５％以下となるように設定される。
【００２２】
次に、第１の実施形態における半導体装置の製造方法について、図２（ａ）〜（ｃ）及び図３（ａ）〜（ｂ）を参照しながら説明する。図２（ａ）〜（ｃ）及び図３（ａ）〜（ｂ）は、第１の実施形態に関わる半導体装置の製造方法の一例を示す断面図である。
【００２３】
図２（ａ）に示すように、セラミックの積層により形成された配線基板１上には第１の半導体チップ３の半導体チップ上電極６に対向する形で第１の配線基板上電極７が形成されており、第１の半導体チップ３上にあらかじめ形成されたバンプ９を介して導通がとられ、接合樹脂層１０により接合が保たれる。ここで使われる基板は、例えば、アラミド繊維不織布又は織布にエポキシ樹脂を含浸させ、て形成された基板、ガラス繊維織布にエポキシ樹脂を含浸させて形成された基板、セラミック基板、またはテープ材料を用いた基板でもよい。またフリップチップの方法としては、バンプに導電性ペーストを転写した後に配線基板１と第１の半導体チップ３を接合し、毛細管現象を利用して液状樹脂を流し込む一般的にアンダーフィルという工法を用いたスタッドバンプ接続や、はんだバンプを用いて接合する一般的にC4接続といわれる方法、導電性シートを使用して圧着し、バンプ９と配線基板１の第１の配線基板上電極７との間に導電性の粒子にて接続を保ちつつ保持する方法、絶縁性シート、絶縁性ペーストを使用してバンプ９と配線基板１の第１の配線基板上電極７を接合する方法、配線基板１上に金めっき処理を施し金で形成されたバンプ９と超音波により接合をとる方法などにより形成が可能である。本工法では、図５に示す従来の半導体装置のように接合樹脂層を過剰にはみ出させる必要がないため、第２の配線基板上電極８を極力内側に配置することができ、半導体装置の高密度化を進めつつ小型化も促進することが可能である。
【００２４】
次に、図２（ｂ）に示すように接着層１１を用いて第１の半導体チップ３より突出したサイズの第２の半導体チップ４をフェイスアップにて搭載し図２（ｃ）に示すように第１の半導体チップ３の外形より大きく、第２の半導体チップ４の半導体チップ上電極６にかからないサイズの第３の半導体チップ５を接着層１１を用いてフェイスアップにて実装を行う。ここで接着層１１としては絶縁性の液状ペーストや絶縁性のテープ状接着シートなどが使用される。
【００２５】
その後、図３（ａ）に示すように金属細線１２により第２の半導体チップ４、第３の半導体チップ５の半導体チップ上電極６と配線基板１上の第２の配線基板上電極８とを結線し電気的な導通をとる。結線の方法としては超音波と熱と荷重により接合を行う超音波熱圧着式ワイヤボンド工法が用いられる。ここで、第３の半導体チップ５が第１の半導体チップ３の外形より大きいことにより、第２の半導体チップ４の半導体チップ上電極６に金属細線１２にてワイヤボンディングを行う際の荷重、超音波といった負荷により下方向へ発生する曲げモーメントの起点である第１の半導体チップ３の端部において、第２の半導体チップ４が補強される形で第３の半導体チップ５が実装されているため、第１の半導体チップ３の端部を起点とした第２の半導体チップ４の破損を防ぐことが可能となる。
【００２６】
その後、図３（ｂ）に示すように封止樹脂１３による樹脂封止、ボール２を搭載することにより小型高密度な半導体装置が形成される。ここで用いられる樹脂封止の方法としては、固形もしくは粉末の樹脂と熱せられた金型を用いて行われるトランスファー工法や、液状樹脂とマスクを用いて行われる印刷封止、液状樹脂を塗布することにより行われるポッティング封止のいずれを用いてもよい。
【００２７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図４を参照しながら説明する。図４は第２の実施形態に係る半導体装置の断面図である。なお、すでに説明した部材には、同一の符号を付すことにより説明を省略する。図４に示すように、第２の実施形態に関わる半導体装置は第２の半導体チップ４を搭載するまでは第１の実施形態と同様であるが、その後、第２の半導体チップ４上には第２の半導体チップ４の半導体チップ上電極６にかからず、第１の半導体チップ３よりサイズの大きな第３の半導体チップがフリップチップにて実装されている。フリップチップの方法としては第1の実施形態にて説明した第1の半導体チップ３の実装方法と同様の方法が用いられる。ここで第３の半導体チップ５が第１の半導体チップ３の外形より大きいことにより、第1の実施形態と同様に第１の半導体チップ３の端部を起点とした第２の半導体チップ４のワイヤボンド時の荷重と超音波による破損を防ぐことが可能となる。また、本構造によればダイレクトに第２の半導体チップ４と第３の半導体チップ５が接続されているため、半導体チップ間の信号のやりとりを高速化することが出来ると共に、金属細線を用いてワイヤボンドを行う必要が無いため、積層数を増やし高集積化を図りつつ半導体装置全体の厚みを抑えることが可能である。
【００２８】
【発明の効果】
以上説明したとおり、本発明の半導体装置とその製造方法によると、オーバーハング構造にてフェイスアップ実装された半導体チップ上に搭載する最上段の半導体チップサイズを、最下段に搭載された半導体チップの外形寸法より大きくすることにより、オーバーハングされた半導体チップへの、ワイヤボンドによる破損を抑えることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明第１の実施形態に係る半導体装置の平面図、（ｂ）は同断面図
【図２】（ａ）〜（ｃ）は、本発明第１の実施形態に係る半導体装置の製造方法の一例を示す断面図
【図３】（ａ）〜（ｂ）は、同製造方法の一例を示す断面図
【図４】本発明第２の実施形態に係る半導体装置の断面図
【図５】従来の半導体装置の断面図
【符号の説明】
１ 配線基板
２ ボール
３ 第１の半導体チップ
４ 第２の半導体チップ
５ 第３の半導体チップ
６，１７ 半導体チップ上電極
７ 第１の配線基板上電極
８，１５ 第２の配線基板上電極
９ バンプ
１０ 接合樹脂層
１１，１６ 接着層
１２，１４ 金属細線
１３ 封止樹脂

Claims (6)

  1. 配線基板の表面に第１と第２の配線電極が形成され、前記第１の配線電極の上に第１の半導体チップが搭載され、前記第１の半導体チップの上に第２の半導体チップと第３の半導体チップがこの順番に搭載されている半導体装置であって、
    前記第１の配線電極と第１の半導体チップの電極とが突起電極により電気的に接続され、
    前記第１の半導体チップの裏面と第２の半導体チップの裏面とが接着され、
    前記第２の半導体チップと第３の半導体チップとが接着され、
    前記配線基板と前記第１の半導体チップとの間には接合樹脂層が介在しており、前記接合樹脂層が前記配線基板に接触している面積は、前記第２の半導体チップの面積より狭く、
    前記配線基板の第２の配線電極と、前記第２の半導体チップの電極とが金属細線により電気的に接続され、
    前記配線基板上の前記第１の半導体チップと前記第２の半導体チップと前記第３の半導体チップと前記金属細線は、樹脂によって封止されていることを特徴とする半導体装置。
  2. 前記第３の半導体チップの電極と、配線基板の第３の配線電極とが金属細線により電気的に接続されている請求項１に記載の半導体装置。
  3. 前記第２の半導体チップの端部の少なくとも１辺が、前記第１の半導体チップの端部より突出しており、前記突出した断面領域において、前記第３の半導体チップの端部が前記第１の半導体チップの端部より突出し、かつ第２の半導体チップの端部より引っ込んでいる請求項１に記載の半導体装置。
  4. 前記第２の半導体チップの電極と前記第３の半導体チップの電極とが突起電極により電気的に接続されている請求項１〜３のいずれかに記載の半導体装置。
  5. 配線基板の第１の配線電極と第１の半導体チップの電極とを突起電極により電気的に接続する工程と、
    前記配線基板と前記第１の半導体チップとの間に接合樹脂を注入する工程と、
    前記第１の半導体チップの裏面と第２の半導体チップの裏面とを接着する工程と、
    前記第２の半導体チップに第３の半導体チップを搭載する工程と、
    前記第２の半導体チップの電極と前記配線基板の第２の配線電極とを電気的に接続する工程と、
    前記第３の半導体チップの電極と前記配線基板の第２の配線電極とを電気的に接続する工程と、
    前記配線基板上の前記第１の半導体チップと前記第２の半導体チップと前記第３の半導体チップと前記金属細線を、樹脂によって封止する工程を含み、
    前記接合樹脂を注入する工程において、前記接合樹脂が前記配線基板と接触している面積が、第２の半導体チップの面積よりも狭くなるように注入することを特徴とする半導体装置の製造方法。
  6. 前記第２の半導体チップを第１の半導体チップに接着する工程は、前記第２の半導体チップの端部の少なくとも１辺が第１の半導体チップの端部より突出するように接着し、第３の半導体チップを第２の半導体チップに搭載する工程は、前記第２の半導体チップが前記第１の半導体チップの端部よりも突出した領域において、第３の半導体チップの端部が、前記第１の半導体チップの端部より前記突出方向に突出するように前記第３の半導体チップを前記第２の半導体チップに搭載する請求項５に記載の半導体装置の製造方法。
JP2002332731A 2002-11-15 2002-11-15 半導体装置及びその製造方法 Expired - Lifetime JP3669986B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002332731A JP3669986B2 (ja) 2002-11-15 2002-11-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002332731A JP3669986B2 (ja) 2002-11-15 2002-11-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004172162A JP2004172162A (ja) 2004-06-17
JP3669986B2 true JP3669986B2 (ja) 2005-07-13

Family

ID=32697667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002332731A Expired - Lifetime JP3669986B2 (ja) 2002-11-15 2002-11-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3669986B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159651B2 (en) 2013-04-01 2015-10-13 Samsung Electronics Co., Ltd. Semiconductor packages having TSV and adhesive layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159651B2 (en) 2013-04-01 2015-10-13 Samsung Electronics Co., Ltd. Semiconductor packages having TSV and adhesive layer

Also Published As

Publication number Publication date
JP2004172162A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
KR100401020B1 (ko) 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
JP5529371B2 (ja) 半導体装置及びその製造方法
US7332820B2 (en) Stacked die in die BGA package
US7521283B2 (en) Manufacturing method of chip integrated substrate
JP3839323B2 (ja) 半導体装置の製造方法
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP2001144218A (ja) 半導体装置及び半導体装置の製造方法
JP2002110898A (ja) 半導体装置
JP2002359346A (ja) 半導体装置および半導体チップの積層方法
JP2003078105A (ja) スタックチップモジュール
JPH07263587A (ja) 半導体パッケージ
KR100698527B1 (ko) 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
JP4175138B2 (ja) 半導体装置
JP4449258B2 (ja) 電子回路装置およびその製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP3669986B2 (ja) 半導体装置及びその製造方法
KR20010017143A (ko) 캐리어 테이프를 이용한 적층형 플립 칩 패키지
JP2004079923A (ja) 半導体装置及びその製造方法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TWI297538B (en) Thermally and electrically enhanced stacked semiconductor package and fabrication method thereof
JP2002299548A (ja) 積層型半導体装置およびその製造方法
JPH09139404A (ja) 半導体装置およびその製造方法
JP2005353704A (ja) 積層型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050412

R150 Certificate of patent or registration of utility model

Ref document number: 3669986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term