JP6597056B2 - 半導体実装装置の加熱ヘッダ及び半導体の接合方法 - Google Patents

半導体実装装置の加熱ヘッダ及び半導体の接合方法

Info

Publication number
JP6597056B2
JP6597056B2 JP2015166794A JP2015166794A JP6597056B2 JP 6597056 B2 JP6597056 B2 JP 6597056B2 JP 2015166794 A JP2015166794 A JP 2015166794A JP 2015166794 A JP2015166794 A JP 2015166794A JP 6597056 B2 JP6597056 B2 JP 6597056B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
solder
semiconductor
heating
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015166794A
Other languages
English (en)
Other versions
JP2017045837A (ja
Inventor
秀彦 吉良
卓己 増山
則夫 海沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015166794A priority Critical patent/JP6597056B2/ja
Priority to US15/209,846 priority patent/US9536857B1/en
Priority to KR1020160092458A priority patent/KR101750206B1/ko
Priority to TW105123064A priority patent/TWI619215B/zh
Publication of JP2017045837A publication Critical patent/JP2017045837A/ja
Application granted granted Critical
Publication of JP6597056B2 publication Critical patent/JP6597056B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/6015—Applying energy, e.g. for the soldering or alloying process using conduction, e.g. chuck heater, thermocompression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75304—Shape of the pressing surface being curved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75312—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体実装装置の加熱ヘッダ及び半導体の接合方法に関する。
サーバなどに使用されるプロセッサやメモリは、高性能化のため複数の半導体チップを積層した積層半導体チップを用いる場合がある。図１２に示すように、半導体チップ１０１上には、銅の柱（Ｃｕポスト又はＣｕピラー）の頭頂に半田１０３が付いた端子（マイクロバンプ）１０２が形成されている。複数の半導体チップ１０１の端子１０２同士を接合して、複数の半導体チップ１０１を積層する方法が用いられている。
複数の半導体チップ１０１を積層した後の接合信頼性を確保するため、図１３に示すように、半導体チップ１０１上にペースト状又はフィルム状の補強樹脂１０４を供給する。ペースト状の補強樹脂１０４は、ＮＣＰ（Non-conductive Paste）とも呼ばれ、フィルム状の補強樹脂１０４は、ＮＣＦ（Non-conductive Film）とも呼ばれる。図１４及び図１
５に示すように、フリップチップボンダーなどの半導体実装装置の加熱ヘッダ２０１を用いて、半導体チップ１０１Ａを加熱及び加圧しながら、半導体チップ１０１Ａの端子１０２Ａ及び半田１０３Ａで補強樹脂１０４を押し破る。半導体チップ１０１Ａの半田１０３Ａと半導体チップ１０１Ｂの半田１０３Ｂとを接合することにより、半導体チップ１０１Ａと半導体チップ１０１Ｂとの間の導通や剛性を確保している。
特開２０００−３３２３９０号公報 特開２０１１−６６０２７号公報 特開２０１５−１８８９７号公報
加熱ヘッダ２０１による加熱が行われることにより、半導体チップ１０１Ａの上部（加熱ヘッダ２０１側）と半導体チップ１０１Ａの下部（端子１０２Ａ側）とで温度差が生じる。そのため、半導体チップ１０１Ａの上部の熱膨張が、半導体チップ１０１Ａの下部の熱膨張よりも大きくなり、半導体チップ１０１Ａに反りが発生する。半導体チップ１０１Ａの端子１０２Ａと半導体チップ１０１Ｂの端子１０２Ｂとを接合するためには、半導体チップ１０１Ａの反り量を５μｍ以下に抑えることが好ましい。
チップの外形サイズが２０ｍｍ角以上である場合、半導体チップ１０１Ａの反り量が５μｍを越えることがある。また、半導体チップ１０１Ａと半導体チップ１０１Ｂとの間に介在する補強樹脂１０４が抵抗となり、補強樹脂１０４を押し破ることができない場合がある。そのため、図１６に示すように、半導体チップ１０１Ａの中央部分に形成された端子１０２Ａと、半導体チップ１０１Ｂの中央部分に形成された端子１０２Ｂとが接合しない可能性がある。端子の接触及び接合に要する絶対荷重は、半導体チップのサイズに比例して増加する。しかし、単純に荷重を増加すると、半導体チップの物理破壊が発生する可能性がある。
本願は、上記の課題に鑑みてなされたものであり、半導体チップの反りを抑制し、低荷重で端子同士の接合を行う技術を提供することを目的とする。
本願の一観点によると、第１材料と、前記第１材料に接合され、かつ、第１半導体チップを加圧する際に前記第１半導体チップに接触する第２材料と、を備え、前記第２材料における前記第１半導体チップとの接触面が、前記第１半導体チップ側に向かって凸の曲面であり、前記第１材料及び前記第２材料の温度が、前記第１半導体チップの第１端子と第２半導体チップの第２端子との間に形成された半田の溶融温度に到達すると、前記第２材料における前記第１半導体チップとの接触面が平面になる、半導体実装装置の加熱ヘッダが提供される。
本願の一観点によると、第１半導体チップ上に形成された複数の第１端子のそれぞれに第１半田を形成する工程と、第２半導体チップ上に形成された複数の第２端子のそれぞれに第２半田を形成する工程と、前記第２端子及び前記第２半田を覆うように、樹脂を前記第２半導体チップ上に形成する工程と、前記複数の第１端子と前記複数の第２端子とが対向するように、前記樹脂上に前記第１半導体チップを配置する工程と、第１材料と、前記第１材料に接合された第２材料と、を有する加熱ヘッダの前記第２材料を前記第１半導体チップに接触させる工程と、前記第１半導体チップを加熱及び加圧して、前記第１半田と前記第２半田とを接合する工程と、を備え、前記第２材料における前記第１半導体チップとの接触面が、前記第１半導体チップ側に向かって凸の曲面であり、前記接合する工程において、前記第１材料及び前記第２材料の温度が、前記第１半田及び前記第２半田の溶融温度に到達すると、前記第２材料における前記第１半導体チップとの接触面が平面になる、半導体の接合方法が提供される。
本願によれば、半導体チップの反りを抑制し、低荷重で端子同士の接合を行うことができる。
図１は、加熱ヘッドの断面図である。 図２は、加熱ヘッドの断面図である。 図３は、実施形態に係る実装フローの工程図である。 図４は、実施形態に係る実装フローの工程図である。 図５は、実施形態に係る実装フローの工程図である。 図６は、実施形態に係る実装フローの工程図である。 図７は、実施形態に係る実装フローの工程図である。 図８は、実施形態に係る実装フローの工程図である。 図９は、実施形態に係る実装フローの工程図である。 図１０は、各材料の材料名、熱膨張率及びヤング率の例を示す図である。 図１１は、各材料の反り量及び曲率半径を示す図である。 図１２は、半導体チップの接合方法の説明図である。 図１３は、半導体チップの接合方法の説明図である。 図１４は、半導体チップの接合方法の説明図である。 図１５は、半導体チップの接合方法の説明図である。 図１６は、半導体チップの接合方法の説明図である。
以下、図面を参照して、実施形態を説明する。実施形態の構成は例示であり、本発明は、実施形態の構成に限定されない。
図１及び図２は、半導体実装装置が有する加熱ヘッダ１の断面図である。半導体実装装置は、例えば、フリップチップボンダーである。加熱ヘッダ１は、断熱材２１及びヒータ
ー２２を有する上部２と、材料（部材）３１、３２を有する底部（下部）３とを備える。ヒーター２２は、断熱材２１に取り付けられている。断熱材２１は、吸着穴２３を有し、ヒーター２２は、吸着穴２４を有する。断熱材２１の吸着穴２３は、断熱材２１を貫通している。ヒーター２２の吸着穴２４は、ヒーター２２を貫通している。断熱材２１の上方には、不図示の吸着機構が設けられている。吸着機構によって、断熱材２１の吸着穴２３及びヒーター２２の吸着穴２４から吸引が行われ、加熱ヘッダ１の上部２に底部３が吸着する。
ヒーター２２は、加熱機構であり、材料３１、３２を加熱する。材料３１、３２は、例えば、金属材料、合金材料又はセラミック材料である。材料３１、３２は、良好な熱伝導性を有している。例えば、圧延接合により、材料３１と材料３２とが接合されている。材料３１の熱膨張率（熱膨張係数）と材料３２の熱膨張率とが異なっており、材料３１の熱膨張率は、材料３２の熱膨張率よりも大きい。材料３１が有する面のうち、材料３２との接合面の反対面（図１ではＳ１）は、平面である。材料３２が有する面のうち、材料３１との接合面の反対面（図１ではＳ２）は、材料３１の反対側に向かって凸である。したがって、材料３２は、凸形状（ドーム形状）を有し、かつ、材料３１の反対側に向かって凸である曲面を有する。材料３１は、第１材料の一例である。材料３２は、第２材料の一例である。
例えば、型にセラミック材料を流し込み、焼結することにより、材料３２を形成してもよい。例えば、平板上の金属材料、合金材料又はセラミック材料に対して、旋盤加工又はフライス加工を行うことにより、材料３２を形成してもよい。
図３〜図９を参照して、実施形態に係る実装フローを説明する。実施形態に係る実装フローは、半導体チップ４１、５１の接合方法として用いてもよいし、半導体チップ４１、５１を備える半導体装置の接合方法又は製造方法として用いてもよい。図３に示すように、半導体チップ４１上に形成された複数の端子４２のそれぞれに半田４３を形成する。複数の端子４２は、半導体チップ４１の回路が形成されている面（以下、「半導体チップ４１の回路面」と表記する。）に配置されている。半田４３は、例えば、半田粉末及びフラックスを含む半田ペーストである。半田粉末は、例えば、Ｓｎ又はＳｎを含む合金である。例えば、ディスペンサを用いて、複数の端子４２上に半田４３を形成してもよい。端子４２は、第１端子の一例である。半田４３は、第１半田の一例である。
次に、図４に示すように、半導体チップ５１上に形成された複数の端子５２のそれぞれに半田５３を形成する。複数の端子５２は、半導体チップ５１の回路が形成されている面（以下、「半導体チップ５１の回路面」と表記する。）に配置されている。半田５３は、例えば、半田粉末及びフラックスを含む半田ペーストである。半田粉末は、例えば、Ｓｎ又はＳｎを含む合金である。例えば、ディスペンサを用いて、複数の端子５２上に半田５３を形成してもよい。端子５２は、第２端子の一例である。半田５３は、第２半田の一例である。
次いで、図５に示すように、補強樹脂６１が端子５２及び半田５３を覆うように、補強樹脂６１を半導体チップ５１上に形成する。したがって、補強樹脂６１の内部に端子５２及び半田５３が埋まった状態となる。補強樹脂６１は、ペースト状のＮＣＰであってもよいし、フィルム状のＮＣＦであってもよい。補強樹脂６１は、樹脂の一例である。
上記では、図３に示す工程を行った後、図４に示す工程を行い、その後に、図５に示す工程を行う例を示したが、図３〜図５に示す工程の順番を、以下のように変更してもよい。図４に示す工程を行った後、図５に示す工程を行い、その後に、図３に示す工程を行ってもよい。また、図４に示す工程を行った後、図３に示す工程を行い、その後に、図５に
示す工程を行ってもよい。
次に、図６に示すように、複数の端子４２と複数の端子５２とが対向するように、補強樹脂６１上に半導体チップ４１を配置する。したがって、半導体チップ４１の回路面と半導体チップ５１の回路面とが対向している。次いで、図７に示すように、半導体チップ４１の回路面の反対側の面（以下、「半導体チップ４１の裏面」と表記する。）に、加熱ヘッダ１を押し当てる。したがって、加熱ヘッダ１が有する底部３の材料３２が、半導体チップ４１の裏面に押し当てられ、材料３２が半導体チップ４１の裏面に接触した状態となる。このとき、ヒーター２２による加熱は行われておらず、材料３１、３２の温度は、常温である。材料３１、３２の温度が常温である場合、材料３２における半導体チップ４１との接触面は、半導体チップ４１側に向かって凸の曲面である。常温は、例えば、５℃〜３５℃を含む。
材料３２における半導体チップ４１との接触面が、半導体チップ４１側に向かって凸の曲面であるため、半導体チップ４１の裏面の中央部分に材料３２が押し当てられている。すなわち、材料３２が半導体チップ４１の裏面の中央部分に接触している。材料３２が半導体チップ４１と接触した状態で、半導体チップ４１に対する加熱及び加圧が開始される。半導体チップ４１に対する加熱を開始した後に、半導体チップ４１に対する加圧を開始してもよいし、半導体チップ４１に対する加圧を開始した後に、半導体チップ４１に対する加熱を開始してもよい。このように、半導体チップ４１に対する加熱の開始時点と、半導体チップ４１に対する加圧の開始時点とを異ならせてもよい。また、半導体チップ４１に対する加熱及び加圧を同時に開始してもよい。
ヒーター２２による加熱温度が上昇することにより、半導体チップ４１に対する加熱が行われる。すなわち、ヒーター２２で発生する熱が、材料３１、３２に伝わることにより、半導体チップ４１が加熱される。断熱材２１の上方には、不図示の加圧機構が設けられている。加圧機構が駆動することにより、半導体チップ４１に荷重が加えられ、半導体チップ４１に対する加圧が行われる。
材料３２が半導体チップ４１の裏面に接触しているため、半導体チップ４１の裏面の温度が半導体チップ４１の回路面の温度より高くなり、半導体チップ４１の表裏に温度差が発生する。半導体チップ４１の裏面の中央部分に材料３１が接触し、半導体チップ４１の裏面の外周部分に材料３１が接触していない。したがって、半導体チップ４１の中央部分が加熱ヘッダ１側に持ち上がるようにして、半導体チップ４１の中央部分が反り始める。しかしながら、半導体チップ４１の裏面の中央部分に材料３１が接触しているため、半導体チップ４１の中央部分に荷重が集中し、半導体チップ４１の中央部分の反りが抑制される。
上記では、半導体チップ４１の裏面に加熱ヘッダ１を押し当てた後に、ヒーター２２による加熱温度を上昇させ、半導体チップ４１に対する加熱を開始している。実施形態は、上記例に限定されず、半導体チップ４１の裏面に加熱ヘッダ１を押し当てる前に、ヒーター２２による加熱温度を上昇させてもよい。この場合、材料３２が半導体チップ４１と接触すると同時に、半導体チップ４１に対する加熱が開始される。その後に、半導体チップ４１に対する加圧を開始してもよい。このように、半導体チップ４１に対する加熱の開始時点と、半導体チップ４１に対する加圧の開始時点とを異ならせてもよい。また、材料３２が半導体チップ４１と接触すると同時に、半導体チップ４１に対する加圧を開始することにより、半導体チップ４１に対する加熱の開始時点と、半導体チップ４１に対する加圧の開始時点とを同じにしてもよい。
端子４２及び半田４３を介して、半導体チップ４１から補強樹脂６１に熱が伝わる。補
強樹脂６１が加熱されることにより、補強樹脂６１が軟化する。補強樹脂６１が軟化した状態で、半導体チップ４１が加圧されることで、端子４２及び半田４３が補強樹脂６１に埋まるとともに、補強樹脂６１が押し出される。図８に示すように、半導体チップ４１の中央部分に荷重が集中するため、半導体チップ４１の中央部分と半導体チップ５１の中央部分との間の距離は、半導体チップ４１の外周部分と半導体チップ５１の外周部分との間の距離よりも短くなる。半導体チップ４１の中央部分の下方の補強樹脂６１が押し破られ、半導体チップ４１の中央部分の端子４２に形成された半田４３と、半導体チップ５１の中央部分の端子５２に形成された半田５３とが接触する。
材料３１の熱膨張率は、材料３２の熱膨張率よりも大きいため、ヒーター２２による加熱が進むと、材料３１は、材料３２側（半導体チップ４１側）に向かって反る。これにより、材料３２が凸形状から平板形状に変形し、材料３２における半導体チップ４１との接触面が平面になる。図９に示すように、材料３２における半導体チップ４１との接触面が平面であるため、半導体チップ４１の全体に荷重が掛かり、半導体チップ４１に対する荷重が均等化される。半導体チップ４１の外周部分が、半導体チップ５１側に押し込まれることにより、半導体チップ４１の反りが抑制される。この結果、半導体チップ４１の外周部分の端子４２に形成された半田４３と、半導体チップ５１の外周部分の端子５２に形成された半田５３とが接触する。
ヒーター２２による加熱が進むことにより、半導体チップ４１の端子４２と半導体チップ５１の端子５２との間に形成された半田４３、５３が溶融し、半田４３と半田５３とが接合される。また、端子４２と半田４３とが接合され、端子５２と半田５３とが接合される。半田４３、５３を介して、端子４２と端子５２とが接合されることにより、半導体チップ４１と半導体チップ５１とが機械的に接続され、かつ、半導体チップ４１と半導体チップ５１とが電気的に接続される。
材料３１、３２の温度が、半田４３、５３の溶融温度に到達した時点において、材料３２における半導体チップ４１との接触面が、平面であってもよい。また、材料３１、３２の温度が、半田４３、５３の溶融温度に到達する前の時点から半田４３、５３の溶融温度に到達した時点において、材料３２における半導体チップ４１との接触面が、平面であってもよい。したがって、材料３１、３２の温度が、半導体チップ４１の端子４２と半導体チップ５１の端子５２との間に形成された半田４３、５３の溶融温度に到達すると、材料３２における半導体チップ４１との接触面が平面になる。端子４２と端子５３との接合が完了するまで、材料３２における半導体チップ４１との接触面が平面となっているため、端子４２、５３における未接合の発生が抑制される。端子４２と端子５３との接合が完了することにより、半導体チップ４１、５１を備える半導体装置が製造される。補強樹脂６１は、半田４３、５３が溶融する温度において、仮硬化が完了する。
材料３２の外形サイズ（平面視における面積）は、半導体チップ４１の外形サイズ（平面視における面積）と同一であってもよいし、材料３２の外形サイズは、半導体チップ４１の外形サイズよりも大きくてもよい。材料３２の外形サイズを、半導体チップ４１の外形サイズと同一又は半導体チップ４１の外形サイズよりも大きくすることにより、半導体チップ４１に対する荷重の均等化が容易となる。
材料３２の外形サイズは、半導体チップ４１における端子４２の形成領域のサイズ（平面視における面積）と同一であってもよいし、材料３２の外形サイズは、半導体チップ４１における端子４２の形成領域のサイズよりも大きくてもよい。例えば、半導体チップ４１の回路面上の所定領域に複数の端子４２が配置されている場合、半導体チップ４１における端子４２の形成領域は、半導体チップ４１の所定領域のサイズ（平面視における面積）である。材料３２の外形サイズを、半導体チップ４１における端子４２の形成領域と同
一又は半導体チップ４１における端子４２の形成領域よりも大きくすることにより、半導体チップ４１の複数の端子４２に対する荷重の均等化が容易となる。
従来における実装装置では、半導体チップ４１に対して均等な荷重を加えるために、５０ｋｇ／２０ｍｍ２以上の荷重を半導体チップ４１に加えることが要求されている。実施形態に係る半導体実装装置では、半導体チップ４１に対する加圧の初期段階において、半導体チップ４１に対して局所荷重を行い、端子４２と端子５３との接合の際、半導体チップ４１に対して均等荷重を行う。これにより、半導体チップ４１の反りを抑制し、物理破壊が発生するような荷重を半導体チップ４１に加えることなく、端子４２と端子５３との接合を行うことが可能となる。実施形態に係る半導体実装装置によれば、例えば、５０ｋｇ／２０ｍｍ２以下の低荷重で半導体チップ４１を加圧することにより、２０ｍｍ角以上の半導体チップ４１、５１の接合を行うことができる。
〈実施例〉
ヒーター２２による加熱処理は、加熱が開始された後、段階的に温度を上昇させてもよい。加熱が行われる前の第１段階（常温時）では、材料３２が半導体チップ４１の裏面の中央部分に接触しており、半導体チップ４１に対する押圧が、半導体チップ４１の中央部分に集中した状態である（図７参照）。加熱が開始された後の第２段階では、補強樹脂６１が軟化しており、半導体チップ４１の中央部分に形成された端子４２及び半田４３により、補強樹脂６１の中央部分が優先的に押し破られる（図８参照）。これにより、余分な補強樹脂６１を、半導体チップ４１の中央部分と半導体チップ５１の中央部分との間に内包せずに、外側に送り出すことが可能となる。
第３段階において、第２段階よりも更に温度を上昇させる。材料３２における半導体チップ４１との接触面が、凸形状の曲面から平面に変形していくため、半導体チップ４１の中央部分に集中していた押圧が、半導体チップ４１の外周部分に分散した状態となる（図９参照）。最終的に、材料３１、３２の温度が、半田４３、５３の溶融温度に到達し、材料３２における半導体チップ５１との接触面は、反りが無い状態（≦１μｍ）の平面となる。
２０ｍｍ角以上の半導体チップ４１を、半導体チップ５１に実装する場合、材料３２の外形サイズは、半導体チップ４１の外形サイズと同一以上であることが好ましい。熱膨張率（α）及びヤング率（Ｅ）に基づいて、材料３１、３２を選定してもよいし、熱膨張率に基づいて、材料３１、３２を選定してもよい。図１０には、材料３１、３２の材料名、熱膨張率及びヤング率の例が示されている。実施形態は、図１０に示す例に限定されず、他の材料を用いてもよい。例えば、材料３１の熱膨張率と材料３２の熱膨張率との差が大きい場合、材料３１の反り量は大きい。この場合、ヤング率の大きい材料３１を選定することにより、材料３１の反り量が抑制される。
目標の加熱温度（例えば、半田４３、５３の溶融温度）に到達した際、材料３２における半導体チップ４１との接触面が、平面となるように、常温時における材料３２の凸形状（凸の曲面）の曲率半径を決定する。材料３１の反り量や材料３２の曲面の曲率半径は、選定された材料３１、３２の熱膨張率、ヤング率及び厚さに依存する。そのため、従来の実装方式によって、半導体チップ４１、５１を実装した場合に発生する端子間ギャップ量（＝半導体チップ５１に対する材料３１の押し込み量）と同等以上の反り量が材料３１で発生するように、材料３１、３２が選定され、材料３１、３２の厚さが決定される。材料３１、３２の厚さが薄すぎる場合、熱反り挙動が押圧に負ける可能性がある。一方、材料３１、３２の厚さが厚すぎる場合、伝熱性が悪くなり、加熱ヘッダ１としての性能が損なわれる可能性がある。そのため、材料３１、３２の選定に応じて、材料３１、３２の厚さをそれぞれ１ｍｍ以上３ｍｍ以下に調整することが好ましい。
図１１には、材料３１、３２の組み合わせについて、材料３１、３２の温度が半田４３、５３の溶融温度（例えば、２４０℃）に到達した場合の材料３１の反り量δ及び曲率半径Ｒが示されている。図１１では、材料３１の反り量δ及び曲率半径Ｒが、バイメタルの反り理論式によって求められている。図１１について、各欄の上段に材料３１の反り量δ（ｍｍ）が示されており、各欄の下段に材料３１の曲率半径Ｒ（ｍｍ）が示されている。ただし、図１１に示す値は、例示であり、実施形態は、図１１に示す値に限定されない。
例えば、従来の実装方式によって半導体チップ４１、５１を実装し、半導体チップ５１の反り量（＝端子間ギャップ量）が７μｍである場合、材料３１としてＡｌＮを選定し、材料３２としてＳｉＣを選定することが好ましい。また、加熱前の材料３２の初期形状として、材料３２の曲率半径Ｒを約７０００ｍｍとすることが好ましい。この場合、材料３１、３２の温度が、半田４３、５３の溶融温度に到達することにより、材料３２の反り量が７μｍとなり、材料３２における半導体チップ５１との接触面が平面となる。したがって、半導体チップ５１に対する材料３２の押し込み量が７μｍとなり、半導体チップ５１の反りが抑制される。
１ 加熱ヘッダ
２ 上部
３ 底部
２１ 断熱材
２２ ヒーター
２３、２４ 吸着穴
３１ 材料
３２ 材料
４１、５１ 半導体チップ
４２、５２ 端子
４３、５３ 半田

Claims (5)

  1. 第１材料と、
    前記第１材料に接合され、かつ、第１半導体チップを加圧する際に前記第１半導体チップに接触する第２材料と、
    を備え、
    前記第２材料における前記第１半導体チップとの接触面が、前記第１半導体チップ側に向かって凸の曲面であり、
    前記第１材料及び前記第２材料の温度が、前記第１半導体チップの第１端子と第２半導体チップの第２端子との間に形成された半田の溶融温度に到達すると、前記第２材料における前記第１半導体チップとの接触面が平面になることを特徴とする半導体実装装置の加熱ヘッダ。
  2. 前記第１材料の熱膨張率は、前記第２材料の熱膨張率より大きいことを特徴とする請求項１に記載の半導体実装装置の加熱ヘッダ。
  3. 前記第２材料のサイズは、前記第１半導体チップのサイズと同一又は前記第１半導体チップのサイズよりも大きいことを特徴とする請求項１又は２に記載の半導体実装装置の加熱ヘッダ。
  4. 前記第２材料のサイズは、前記第１端子の形成領域のサイズと同一又は前記第１端子の形成領域のサイズよりも大きいことを特徴とする請求項１又は２に記載の半導体実装装置の加熱ヘッダ。
  5. 第１半導体チップ上に形成された複数の第１端子のそれぞれに第１半田を形成する工程と、
    第２半導体チップ上に形成された複数の第２端子のそれぞれに第２半田を形成する工程と、
    前記第２端子及び前記第２半田を覆うように、樹脂を前記第２半導体チップ上に形成する工程と、
    前記複数の第１端子と前記複数の第２端子とが対向するように、前記樹脂上に前記第１
    半導体チップを配置する工程と、
    第１材料と、前記第１材料に接合された第２材料と、を有する加熱ヘッダの前記第２材料を前記第１半導体チップに接触させる工程と、
    前記第１半導体チップを加熱及び加圧して、前記第１半田と前記第２半田とを接合する工程と、
    を備え、
    前記第２材料における前記第１半導体チップとの接触面が、前記第１半導体チップ側に向かって凸の曲面であり、
    前記接合する工程において、前記第１材料及び前記第２材料の温度が、前記第１半田及び前記第２半田の溶融温度に到達すると、前記第２材料における前記第１半導体チップとの接触面が平面になることを特徴とする半導体の接合方法。
JP2015166794A 2015-08-26 2015-08-26 半導体実装装置の加熱ヘッダ及び半導体の接合方法 Expired - Fee Related JP6597056B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015166794A JP6597056B2 (ja) 2015-08-26 2015-08-26 半導体実装装置の加熱ヘッダ及び半導体の接合方法
US15/209,846 US9536857B1 (en) 2015-08-26 2016-07-14 Heating header of semiconductor mounting apparatus and bonding method for semiconductor
KR1020160092458A KR101750206B1 (ko) 2015-08-26 2016-07-21 반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법
TW105123064A TWI619215B (zh) 2015-08-26 2016-07-21 半導體安裝設備之加熱頭座及用於半導體之接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015166794A JP6597056B2 (ja) 2015-08-26 2015-08-26 半導体実装装置の加熱ヘッダ及び半導体の接合方法

Publications (2)

Publication Number Publication Date
JP2017045837A JP2017045837A (ja) 2017-03-02
JP6597056B2 true JP6597056B2 (ja) 2019-10-30

Family

ID=57682437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015166794A Expired - Fee Related JP6597056B2 (ja) 2015-08-26 2015-08-26 半導体実装装置の加熱ヘッダ及び半導体の接合方法

Country Status (4)

Country Link
US (1) US9536857B1 (ja)
JP (1) JP6597056B2 (ja)
KR (1) KR101750206B1 (ja)
TW (1) TWI619215B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024595B2 (en) 2017-06-16 2021-06-01 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods
JP7301468B2 (ja) * 2019-04-17 2023-07-03 株式会社ディスコ 被加工物の加工方法、熱圧着方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081615U (ja) * 1996-06-06 1996-11-22 沖電気工業株式会社 ボンディングツール
JP4356137B2 (ja) 1999-05-19 2009-11-04 パナソニック株式会社 半導体装置の製造方法
TWI283906B (en) * 2001-12-21 2007-07-11 Esec Trading Sa Pick-up tool for mounting semiconductor chips
JP2009252897A (ja) 2008-04-03 2009-10-29 Toyoda Gosei Co Ltd 接合体の製造方法及び接合体の製造装置
US8163599B2 (en) * 2008-04-18 2012-04-24 Panasonic Corporation Flip-chip mounting method, flip-chip mounting apparatus and tool protection sheet used in flip-chip mounting apparatus
JP2011066027A (ja) 2009-09-15 2011-03-31 Nec Corp 矯正キャップ
JP2015018897A (ja) * 2013-07-10 2015-01-29 マイクロン テクノロジー， インク． 半導体装置の製造方法
US9576827B2 (en) * 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding

Also Published As

Publication number Publication date
US9536857B1 (en) 2017-01-03
KR101750206B1 (ko) 2017-06-22
TW201712827A (zh) 2017-04-01
TWI619215B (zh) 2018-03-21
KR20170026119A (ko) 2017-03-08
JP2017045837A (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
TWI652743B (zh) 半導體晶片的封裝裝置以及半導體裝置的製造方法
TWI662671B (zh) 接合裝置
JP6582975B2 (ja) 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
TWI670776B (zh) 半導體裝置的製造方法以及封裝裝置
JP6455056B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法及び加圧装置
JP2017022301A (ja) 電子部品装置及びその製造方法
JP2003282819A (ja) 半導体装置の製造方法
JP2010129810A (ja) 半導体素子搭載用基板及び半導体装置
JP6608640B2 (ja) 実装構造体の製造方法
JP6597056B2 (ja) 半導体実装装置の加熱ヘッダ及び半導体の接合方法
JP4659634B2 (ja) フリップチップ実装方法
JP2014082281A (ja) 基板、半導体装置、基板の製造方法
TWI659479B (zh) 半導體裝置的製造方法以及封裝裝置
JP2013065761A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP6656836B2 (ja) 実装構造体及びその製造方法
TW571434B (en) Semiconductor device and the manufacturing method of the same
TW490774B (en) Semiconductor device having reliable electrical connection
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP3906130B2 (ja) 半導体装置の製造方法
JP7230602B2 (ja) 絶縁回路基板及びその製造方法
TWI264101B (en) Method of flip-chip packaging including chip thermocompression
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JP2002184792A (ja) 半導体装置および製造方法
JP2009094353A (ja) 半導体装置およびその製造方法
JPH1177559A (ja) ヒータテーブル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190916

R150 Certificate of patent or registration of utility model

Ref document number: 6597056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees