JP2002184792A - 半導体装置および製造方法 - Google Patents
半導体装置および製造方法Info
- Publication number
- JP2002184792A JP2002184792A JP2000383877A JP2000383877A JP2002184792A JP 2002184792 A JP2002184792 A JP 2002184792A JP 2000383877 A JP2000383877 A JP 2000383877A JP 2000383877 A JP2000383877 A JP 2000383877A JP 2002184792 A JP2002184792 A JP 2002184792A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal
- lead frame
- semiconductor device
- thermoplastic resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 Ｐｂを含まない低コストで、高い熱伝導性を
備え、かつ、すぐれた機械的強度、熱疲労特性およびワ
イヤボンディングの適合性を具えたダイボンディングに
より形成された半導体装置とその製造方法を提供するこ
と。 【解決手段】 予め裏面にＡｌ膜２を介して熱可塑性樹
脂３の層が形成されている半導体素子５をリードフレー
ム８に加熱加圧し、Ａｌ膜２とリードフレーム８との金
属拡散接合を形成させると共に、半導体素子５の周囲に
排除された熱可塑性樹脂３を冷却固化して半導体素子５
とリードフレーム８を固定補強する。
備え、かつ、すぐれた機械的強度、熱疲労特性およびワ
イヤボンディングの適合性を具えたダイボンディングに
より形成された半導体装置とその製造方法を提供するこ
と。 【解決手段】 予め裏面にＡｌ膜２を介して熱可塑性樹
脂３の層が形成されている半導体素子５をリードフレー
ム８に加熱加圧し、Ａｌ膜２とリードフレーム８との金
属拡散接合を形成させると共に、半導体素子５の周囲に
排除された熱可塑性樹脂３を冷却固化して半導体素子５
とリードフレーム８を固定補強する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】従来、半導体素子のダイボンディング
（半導体素子のリードフレームへの接合）には、はんだ
接合法、共晶接合法、導電ぺーストを使用した方法など
が用いられてきた。
（半導体素子のリードフレームへの接合）には、はんだ
接合法、共晶接合法、導電ぺーストを使用した方法など
が用いられてきた。
【０００３】はんだ接合法では、Ｐｂを主成分としたは
んだ材、例えば、Ｐｂに５ｗｔ％を添加したはんだや、
Ｐｂに５ｗｔ％のＳｎおよび１．５ｗｔ％Ａｇ等を添加
したはんだをシート状にして、半導体素子とリードフレ
ームの間に配置し、リフロー炉で２５０℃から３５０℃
で加熱することによって半導体素子とリードフレームの
接合を行なっている。この方法は、熱伝導性の高い金属
材料を使用するため、発熱の多い半導体素子やパワート
ランジスタに多く用いられている。また熱応力をはんだ
で吸収するためチップなどにクラックが生じにくいとい
う利点もあり、比較的大型の半導体素子などにも適用可
能である。
んだ材、例えば、Ｐｂに５ｗｔ％を添加したはんだや、
Ｐｂに５ｗｔ％のＳｎおよび１．５ｗｔ％Ａｇ等を添加
したはんだをシート状にして、半導体素子とリードフレ
ームの間に配置し、リフロー炉で２５０℃から３５０℃
で加熱することによって半導体素子とリードフレームの
接合を行なっている。この方法は、熱伝導性の高い金属
材料を使用するため、発熱の多い半導体素子やパワート
ランジスタに多く用いられている。また熱応力をはんだ
で吸収するためチップなどにクラックが生じにくいとい
う利点もあり、比較的大型の半導体素子などにも適用可
能である。
【０００４】一方、共晶接合法はＡｕ−Ｓｉ系（例え
ば、Ａｕに１〜３．１５ｗｔ％のＳｉを配合）の箔を半
導体素子とリードフレームの間に配置し不活性雰囲気下
で４００℃〜４５０℃で加熱加圧することによってＡｕ
−Ｓｉ共晶合金（共晶温度３６３℃）を形成して接合し
ている。リードフレームの表面には接合し易くするため
Ａｕめっきを施すことが多い。なお、共晶接合法の場
合、接合部の機械的強度や導電性にすぐれ、また融点が
高いため、上述のはんだ接合と比較し、ワイヤボンディ
ング工程がより高温度であっても適合できるという長所
がある。
ば、Ａｕに１〜３．１５ｗｔ％のＳｉを配合）の箔を半
導体素子とリードフレームの間に配置し不活性雰囲気下
で４００℃〜４５０℃で加熱加圧することによってＡｕ
−Ｓｉ共晶合金（共晶温度３６３℃）を形成して接合し
ている。リードフレームの表面には接合し易くするため
Ａｕめっきを施すことが多い。なお、共晶接合法の場
合、接合部の機械的強度や導電性にすぐれ、また融点が
高いため、上述のはんだ接合と比較し、ワイヤボンディ
ング工程がより高温度であっても適合できるという長所
がある。
【０００５】また、ぺーストを使用した接合方法は最も
広く用いられてきた。この方法は、Ａｇなどの導電性フ
ィラーを含んだ熱硬化性樹脂をディスぺンサでリードフ
レームの半導体素子の搭載部に所定量供給し、その後、
半導体素子をリードフレームの表面のぺーストを塗布し
た部分に搭載し、不活性雰囲気で所定の温度（１５０〜
２００℃程度）で加熱することによって、熱硬化性樹脂
を硬化させ接合させている。この方法は、材料が安価、
かつ、熱応力を吸収でき、大型の半導体素子に使用でき
るなどのメリットがあるので、現在主流を占めている。
広く用いられてきた。この方法は、Ａｇなどの導電性フ
ィラーを含んだ熱硬化性樹脂をディスぺンサでリードフ
レームの半導体素子の搭載部に所定量供給し、その後、
半導体素子をリードフレームの表面のぺーストを塗布し
た部分に搭載し、不活性雰囲気で所定の温度（１５０〜
２００℃程度）で加熱することによって、熱硬化性樹脂
を硬化させ接合させている。この方法は、材料が安価、
かつ、熱応力を吸収でき、大型の半導体素子に使用でき
るなどのメリットがあるので、現在主流を占めている。
【０００６】
【発明が解決しようとする課題】しかしながら、はんだ
接合方法では、接合材のはんだをシートとして供給する
ため、専用の比較的高価な供給装置が必要となる。ま
た、プロセスも複雑となるため量産性、コストの点で劣
っている。また、有毒なＰｂを含んでいるものを用いて
いるために、環境への影響上も好ましくない。最近、Ｐ
ｂを含まない高融点はんだ材の探索も行われているが、
高融点で、かつ、応力緩和性、ワイヤボンディングへの
適合性を兼ね備えた代替材が見つかったとの報告は見当
たらない。
接合方法では、接合材のはんだをシートとして供給する
ため、専用の比較的高価な供給装置が必要となる。ま
た、プロセスも複雑となるため量産性、コストの点で劣
っている。また、有毒なＰｂを含んでいるものを用いて
いるために、環境への影響上も好ましくない。最近、Ｐ
ｂを含まない高融点はんだ材の探索も行われているが、
高融点で、かつ、応力緩和性、ワイヤボンディングへの
適合性を兼ね備えた代替材が見つかったとの報告は見当
たらない。
【０００７】また、共晶接合法はでは、Ａｕ−Ｓｉ系合
金は、はんだと比較して硬い材料であるため、シリコン
チップと基板の熱膨張差に起因する熱応力を吸収しにく
く、シリコンチップにクラックが生ずることがあるとい
う問題点があった。
金は、はんだと比較して硬い材料であるため、シリコン
チップと基板の熱膨張差に起因する熱応力を吸収しにく
く、シリコンチップにクラックが生ずることがあるとい
う問題点があった。
【０００８】また高価なＡｕを使用するため、コストが
非常に高くなるというディメリットもあった。したがっ
て、比較的サイズが小さく高熱伝導性を要求されるよう
な特殊な半導体素子に用途が限られていた。
非常に高くなるというディメリットもあった。したがっ
て、比較的サイズが小さく高熱伝導性を要求されるよう
な特殊な半導体素子に用途が限られていた。
【０００９】また、ぺーストを使用した接合方法は、導
電性、熱伝導性を担う物質が、樹脂の中に分散させたＡ
ｇなどの導電性フィラーであるため、導電性や熱伝導性
は金属であるはんだを用いる接合などに比べると劣って
おり、その特性向上にも原理的な限界があるという欠点
が存在している。そのため、発熱量の大きいパワートラ
ンジスタなどには使用できないという問題があった。
電性、熱伝導性を担う物質が、樹脂の中に分散させたＡ
ｇなどの導電性フィラーであるため、導電性や熱伝導性
は金属であるはんだを用いる接合などに比べると劣って
おり、その特性向上にも原理的な限界があるという欠点
が存在している。そのため、発熱量の大きいパワートラ
ンジスタなどには使用できないという問題があった。
【００１０】本発明これらの事情にもとづいてなされた
もので、Ｐｂを含まない材料を用いた接合信頼性の高い
ダイボンディングとその接合構造を提供することを目的
としている。
もので、Ｐｂを含まない材料を用いた接合信頼性の高い
ダイボンディングとその接合構造を提供することを目的
としている。
【００１１】
【課題を解決するための手段】請求項１の発明による手
段によれば、一方の主面に素子が形成され他方の主面に
金属による導電体層が形成されている半導体素子と、こ
の半導体素子が前記導電体層が形成されている主面と対
向配置され固着された基台とを具える半導体装置であっ
て、前記基台を構成する金属材料と前記導電体層を構成
する金属との拡散による接合構造を有することを特徴と
する半導体装置である。
段によれば、一方の主面に素子が形成され他方の主面に
金属による導電体層が形成されている半導体素子と、こ
の半導体素子が前記導電体層が形成されている主面と対
向配置され固着された基台とを具える半導体装置であっ
て、前記基台を構成する金属材料と前記導電体層を構成
する金属との拡散による接合構造を有することを特徴と
する半導体装置である。
【００１２】また請求項２の発明による手段によれば、
前記基台は、リードフレームのダイ部であることを特徴
とする半導体装置である。
前記基台は、リードフレームのダイ部であることを特徴
とする半導体装置である。
【００１３】また請求項３の発明による手段によれば、
前記基台と前記導電体層との間に存する空隙に熱可塑性
樹脂が充填されていることを特徴とする半導体装置であ
る。
前記基台と前記導電体層との間に存する空隙に熱可塑性
樹脂が充填されていることを特徴とする半導体装置であ
る。
【００１４】また請求項４の発明による手段によれば、
一方の主面に素子が形成された素子本体と、この素子本
体の他方の主面に形成された金属による導電体層と、こ
の導電体層の表面に積層された熱可塑性樹脂層と、を有
する半導体素子を、前記熱可塑性樹脂層を、所望の金属
表面に対して対向配置させる工程と、前記熱可塑性樹脂
層が溶融するよう加熱された状態で前記金属表面に対し
て前記半導体素子を押し付ける工程と、前記押し付ける
工程により前記熱可塑性樹脂を流動させ前記導電体層と
前記金属表面とを直接接触させて金属拡散を生じさせる
工程と、を具備することを特徴とする半導体装置の製造
方法である。
一方の主面に素子が形成された素子本体と、この素子本
体の他方の主面に形成された金属による導電体層と、こ
の導電体層の表面に積層された熱可塑性樹脂層と、を有
する半導体素子を、前記熱可塑性樹脂層を、所望の金属
表面に対して対向配置させる工程と、前記熱可塑性樹脂
層が溶融するよう加熱された状態で前記金属表面に対し
て前記半導体素子を押し付ける工程と、前記押し付ける
工程により前記熱可塑性樹脂を流動させ前記導電体層と
前記金属表面とを直接接触させて金属拡散を生じさせる
工程と、を具備することを特徴とする半導体装置の製造
方法である。
【００１５】また請求項５の発明による手段によれば、
金属表面は、表面粗さが、最大高さＲｙが３μｍ以上と
なるように十分粗面に形成されているリードフレームの
ダイ部であることを特徴とする半導体装置の製造方法で
ある。
金属表面は、表面粗さが、最大高さＲｙが３μｍ以上と
なるように十分粗面に形成されているリードフレームの
ダイ部であることを特徴とする半導体装置の製造方法で
ある。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１７】図１（ａ）〜（ｅ）は、本発明の一実施例
の半導体装置の製造工程ごとの構造を示す構成図であ
る。なお、この製造工程で用いるダイボンダやワイヤボ
ンダは、一般に使用されている装置をそのまま用いてい
るので、それらの装置自体の説明は省略する。
の半導体装置の製造工程ごとの構造を示す構成図であ
る。なお、この製造工程で用いるダイボンダやワイヤボ
ンダは、一般に使用されている装置をそのまま用いてい
るので、それらの装置自体の説明は省略する。
【００１８】まず、図１（ａ）に示すように、Ｓｉウエ
ハ１の裏面にＡｌ膜２等の導電体層を表面に素子や電極
が複数配列された約１μｍの膜厚で形成した後、さらに
そこに熱圧着等によって、厚さ１００ミクロンの熱可塑
性樹脂３であるノルボルネン系樹脂（融点：２７０℃、
ガラス転移温度：１６５℃）のフィルムを積層させる。
次いでこのＳｉウエハ１をダイシングすることにより、
図１（ｂ）に示すような、素子本体であるＳｉチップ４
に金属による導電体層であるＡｌ膜２と熱可塑性樹脂３
の積層構造体が形成された所定数の半導体素子５が形成
されるように分割する。
ハ１の裏面にＡｌ膜２等の導電体層を表面に素子や電極
が複数配列された約１μｍの膜厚で形成した後、さらに
そこに熱圧着等によって、厚さ１００ミクロンの熱可塑
性樹脂３であるノルボルネン系樹脂（融点：２７０℃、
ガラス転移温度：１６５℃）のフィルムを積層させる。
次いでこのＳｉウエハ１をダイシングすることにより、
図１（ｂ）に示すような、素子本体であるＳｉチップ４
に金属による導電体層であるＡｌ膜２と熱可塑性樹脂３
の積層構造体が形成された所定数の半導体素子５が形成
されるように分割する。
【００１９】次に、図１（ｃ）に示すように、半導体素
子５の素子が形成されている側をダイボンダ（不図示）
のコレット６により吸着し、不活性雰囲気中でヒーター
ステージ７の上に載置されているＣｕ製のリードフレー
ム８の搭載位置（ダイ）に熱可塑性樹脂を対向させて押
圧し、加熱した。このときヒーターステージ７の温度は
３７０℃、コレットによる加圧力は３ｋｇｆ／ｃｍ２、
加圧時間は４０ｓｅｃであった。この加熱加圧によって
熱可塑性樹脂３は半導体素子５の周囲に流動し、Ｓｉチ
ップ４とリードフレーム８との間から排除され、半導体
素子５の裏面に形成されたＡｌ膜２と、Ｃｕ製のリード
フレーム８との表目には、は部分的に金属拡散接合が形
成された。
子５の素子が形成されている側をダイボンダ（不図示）
のコレット６により吸着し、不活性雰囲気中でヒーター
ステージ７の上に載置されているＣｕ製のリードフレー
ム８の搭載位置（ダイ）に熱可塑性樹脂を対向させて押
圧し、加熱した。このときヒーターステージ７の温度は
３７０℃、コレットによる加圧力は３ｋｇｆ／ｃｍ２、
加圧時間は４０ｓｅｃであった。この加熱加圧によって
熱可塑性樹脂３は半導体素子５の周囲に流動し、Ｓｉチ
ップ４とリードフレーム８との間から排除され、半導体
素子５の裏面に形成されたＡｌ膜２と、Ｃｕ製のリード
フレーム８との表目には、は部分的に金属拡散接合が形
成された。
【００２０】この場合、図２に示すように、半導体素子
５を加熱加圧すると、Ｃｕ製のリードフレーム８の表面
は、微視的に見るとうねり面のように、凹面８ａと凸面
８ｂに形成されているので、コレット６の押圧力により
大部分の熱可塑性樹脂３は半導体素子５の周囲へ流動し
て排除されるが、周囲へ排除されない熱可塑性樹脂３も
リードフレーム８の表面の凹面８ａに充填され、Ｃｕリ
ードフレーム８の表面の凸面８ｂは、熱可塑性樹脂３が
排除されたＣｕ面が露出した状態になるので、リードフ
レーム８の表面の凸面８ｂはＡｌ膜２と金属拡散を生
じ、機械的な接合構造を生じると共に良好な電気的接続
が行なえる。
５を加熱加圧すると、Ｃｕ製のリードフレーム８の表面
は、微視的に見るとうねり面のように、凹面８ａと凸面
８ｂに形成されているので、コレット６の押圧力により
大部分の熱可塑性樹脂３は半導体素子５の周囲へ流動し
て排除されるが、周囲へ排除されない熱可塑性樹脂３も
リードフレーム８の表面の凹面８ａに充填され、Ｃｕリ
ードフレーム８の表面の凸面８ｂは、熱可塑性樹脂３が
排除されたＣｕ面が露出した状態になるので、リードフ
レーム８の表面の凸面８ｂはＡｌ膜２と金属拡散を生
じ、機械的な接合構造を生じると共に良好な電気的接続
が行なえる。
【００２１】また、凹面８ａに充填された熱可塑性樹脂
は、Ａｌ膜２に対して接着作用を生じると共に、排除さ
れた熱可塑性樹脂も半導体素子５の周囲においてフィレ
ット形状なして、リードフレーム８と半導体素子５との
機械的な接合の強度を向上させるように寄与する。
は、Ａｌ膜２に対して接着作用を生じると共に、排除さ
れた熱可塑性樹脂も半導体素子５の周囲においてフィレ
ット形状なして、リードフレーム８と半導体素子５との
機械的な接合の強度を向上させるように寄与する。
【００２２】その後、リードフレーム８を冷却ステージ
（不図示）に移動させ、冷却することによって熱可塑性
樹脂３を硬化させ、図１（ｄ）に示すような半導体素子
５を搭載したリードフレーム８を作製した。
（不図示）に移動させ、冷却することによって熱可塑性
樹脂３を硬化させ、図１（ｄ）に示すような半導体素子
５を搭載したリードフレーム８を作製した。
【００２３】以後、図１（ｅ）に示すように、半導体素子
５の電極（不図示）とリードフレーム８の端子９とを、
ワイヤボンディングによりワイヤ１０で接続し、封止樹
脂１１で封止して半導体装置を形成した。
５の電極（不図示）とリードフレーム８の端子９とを、
ワイヤボンディングによりワイヤ１０で接続し、封止樹
脂１１で封止して半導体装置を形成した。
【００２４】なお、上記の実施の形態では、半導体素子
５の裏面に導電膜としてＡｌ膜２を設けたが、それ以外
に、導電膜としてＡｕ膜等を用いても同様な接合が可能
である。また、Ｃｕ製のリードフレーム８の表面にＡｕ
めっき等を施すと、さらに良好な接合ができた。
５の裏面に導電膜としてＡｌ膜２を設けたが、それ以外
に、導電膜としてＡｕ膜等を用いても同様な接合が可能
である。また、Ｃｕ製のリードフレーム８の表面にＡｕ
めっき等を施すと、さらに良好な接合ができた。
【００２５】また、上述のように、図２に示に示したよ
うに、Ｃｕ製のリードフレーム８の表面のダイボンディ
ングを行なう位置（ダイ部）をサンドブラストや、エッ
チングおよび研磨等の処理を施すことにより、凹凸の有
る粗面に形成することによって、接合性をに向上させる
ことができた。その場合、表面粗さは最高高さで約３μ
ｍ以上が適当である。
うに、Ｃｕ製のリードフレーム８の表面のダイボンディ
ングを行なう位置（ダイ部）をサンドブラストや、エッ
チングおよび研磨等の処理を施すことにより、凹凸の有
る粗面に形成することによって、接合性をに向上させる
ことができた。その場合、表面粗さは最高高さで約３μ
ｍ以上が適当である。
【００２６】また、上記の実施の形態では、熱可塑性樹
脂３としてアクリロ・ブタジエン・スチレン共重合体樹
脂フィルム（融点：２３０℃、ガラス転移温度：１００
〜１１０℃）を使用することによって同様なダイボンデ
ィングを実施することができた。なお、この場合は、ヒ
ーターステージ７温度は３５０℃、加圧力は３ｋｇｆ／
ｃｍ２、加圧時間４０ｓｅｃとした。
脂３としてアクリロ・ブタジエン・スチレン共重合体樹
脂フィルム（融点：２３０℃、ガラス転移温度：１００
〜１１０℃）を使用することによって同様なダイボンデ
ィングを実施することができた。なお、この場合は、ヒ
ーターステージ７温度は３５０℃、加圧力は３ｋｇｆ／
ｃｍ２、加圧時間４０ｓｅｃとした。
【００２７】なお、熱可塑性樹脂３としては、表１に示
すような材料を用いることによって、同様な接合が可能
である。
すような材料を用いることによって、同様な接合が可能
である。
【表１】 表 １これらの材料は、ダイボンディング後の工程のプ
ロセス条件に応じて適宜に選択可能であるが、素子の発
熱に対する耐性を高めるためには、ガラス転移点がなる
べく高い材料を選択する。
ロセス条件に応じて適宜に選択可能であるが、素子の発
熱に対する耐性を高めるためには、ガラス転移点がなる
べく高い材料を選択する。
【００２８】上述のように、本発明による半導体装置で
は、半導体素子を金属製のリードフレームにダイボンド
する工程を含む半導体装置で、半導体素子とリードフレ
ームとの間に絶縁性の熱可塑性樹脂層を挟んで、加熱押
圧することによって、半導体素子とリードフレームとの
間の熱可塑樹脂層を、半導体素子の接合面から周囲に排
除して、半導体素子の金属層とリードフレームとを部分
的あるいは全体的に金属拡散接合させる。また、金属拡
散接合させることに伴い、半導体素子の周囲にはみ出し
冷却固化した熱可塑性樹脂が半導体素子をリードフレー
ムに固定するため、接合強度にすぐれたダイボンディン
グ接合が可能となり、接合の信頼性を向上させることが
できる。
は、半導体素子を金属製のリードフレームにダイボンド
する工程を含む半導体装置で、半導体素子とリードフレ
ームとの間に絶縁性の熱可塑性樹脂層を挟んで、加熱押
圧することによって、半導体素子とリードフレームとの
間の熱可塑樹脂層を、半導体素子の接合面から周囲に排
除して、半導体素子の金属層とリードフレームとを部分
的あるいは全体的に金属拡散接合させる。また、金属拡
散接合させることに伴い、半導体素子の周囲にはみ出し
冷却固化した熱可塑性樹脂が半導体素子をリードフレー
ムに固定するため、接合強度にすぐれたダイボンディン
グ接合が可能となり、接合の信頼性を向上させることが
できる。
【００２９】また、半導体素子とリードフレームとを金
属同士の拡散により直接に接合するため、はんだを介す
る場合のようにワイヤボンディングの工程時に再溶融に
よる位置ずれなどが発生することがなく、ワイヤボンデ
ィング工程との適合性を向上させることができる。
属同士の拡散により直接に接合するため、はんだを介す
る場合のようにワイヤボンディングの工程時に再溶融に
よる位置ずれなどが発生することがなく、ワイヤボンデ
ィング工程との適合性を向上させることができる。
【００３０】また、熱可塑性樹脂など比較的安価な材料
を使用するため、半導体装置を低コスト化できる。
を使用するため、半導体装置を低コスト化できる。
【００３１】また、半導体素子と基台との接合が金属同
士の拡散接合であるから半導体素子から生じる熱の放熱
特性が良好である。
士の拡散接合であるから半導体素子から生じる熱の放熱
特性が良好である。
【００３２】また、半導体装置において、上記熱可塑性
樹脂のフィルムを半導体素子の裏面に、予め積層接着し
ておくことによって、樹脂フィルムの供給工程を省略し
ダイボンディング工程を簡略化でき、それにより、低コ
ストで量産性にすぐれた製造方法を実現できる。
樹脂のフィルムを半導体素子の裏面に、予め積層接着し
ておくことによって、樹脂フィルムの供給工程を省略し
ダイボンディング工程を簡略化でき、それにより、低コ
ストで量産性にすぐれた製造方法を実現できる。
【００３３】また、上述の半導体装置では、融点がワイ
ヤボンディング温度以上で、かつ、ガラス転移点がワイ
ヤボンディング温度の１／５以上である熱可熱塑性樹脂
フィルムを使用した場合は、ワイヤボンディング工程に
対して十分な適合性を保証できることを確認した。
ヤボンディング温度以上で、かつ、ガラス転移点がワイ
ヤボンディング温度の１／５以上である熱可熱塑性樹脂
フィルムを使用した場合は、ワイヤボンディング工程に
対して十分な適合性を保証できることを確認した。
【００３４】また、本発明に関わる半導体装置によれ
ば、ダイボンド材料としてＰｂを含んだはんだ材などを
使用しないために、将来の法的なＰｂ規制にも対応する
ことが可能である。
ば、ダイボンド材料としてＰｂを含んだはんだ材などを
使用しないために、将来の法的なＰｂ規制にも対応する
ことが可能である。
【００３５】
【発明の効果】本発明によれば、Ｐｂを含まない接合構
造を有するダイボンディング方法により形成された半導
体装置とその製造方法を提供することが可能となる。
造を有するダイボンディング方法により形成された半導
体装置とその製造方法を提供することが可能となる。
【図１】（ａ）〜（ｅ）は、本発明の一実施例の半導体
装置の製造工程ごとの構造を示す構成図。
装置の製造工程ごとの構造を示す構成図。
【図２】半導体素子とリードフレームの接合面の拡大
図。
図。
１…Ｓｉウエハ、２…Ａｌ膜、３…熱可塑性樹脂、４…
Ｓｉチップ、５…半導体素子、８…リードフレーム、８
ａ…凹面、８ｂ…凸面
Ｓｉチップ、５…半導体素子、８…リードフレーム、８
ａ…凹面、８ｂ…凸面
Claims (5)
- 【請求項１】 一方の主面に素子が形成され他方の主面
に金属による導電体層が形成されている半導体素子と、
この半導体素子が前記導電体層が形成されている主面と
対向配置され固着された基台とを具える半導体装置であ
って、 前記基台を構成する金属材料と前記導電体層を構成する
金属との拡散による接合構造を有することを特徴とする
半導体装置。 - 【請求項２】 前記基台は、リードフレームのダイ部で
あることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記基台と前記導電体層との間に存する
空隙に熱可塑性樹脂が充填されていることを特徴とする
請求項１記載の半導体装置。 - 【請求項４】 一方の主面に素子が形成された素子本体
と、この素子本体の他方の主面に形成された金属による
導電体層と、この導電体層の表面に積層された熱可塑性
樹脂層と、を有する半導体素子を、前記熱可塑性樹脂層
を、所望の金属表面に対して対向配置させる工程と、 前記熱可塑性樹脂層が溶融するよう加熱された状態で前
記金属表面に対して前記半導体素子を押し付ける工程
と、 前記押し付ける工程により前記熱可塑性樹脂を流動させ
前記導電体層と前記金属表面とを直接接触させて金属拡
散を生じさせる工程と、を具備することを特徴とする半
導体装置の製造方法。 - 【請求項５】 金属表面は、表面粗さが、最大高さＲｙ
が３μｍ以上となるように十分粗面に形成されているリ
ードフレームのダイ部であることを特徴とする請求項４
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000383877A JP2002184792A (ja) | 2000-12-18 | 2000-12-18 | 半導体装置および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000383877A JP2002184792A (ja) | 2000-12-18 | 2000-12-18 | 半導体装置および製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002184792A true JP2002184792A (ja) | 2002-06-28 |
Family
ID=18851449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000383877A Pending JP2002184792A (ja) | 2000-12-18 | 2000-12-18 | 半導体装置および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002184792A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335996A (ja) * | 2003-04-15 | 2004-11-25 | Ibiden Co Ltd | マスク構造体とその製造方法、および補強用マスクフレーム |
| JP2006140265A (ja) * | 2004-11-11 | 2006-06-01 | Denso Corp | 半導体装置および半導体装置に用いるリードフレームの製造方法 |
-
2000
- 2000-12-18 JP JP2000383877A patent/JP2002184792A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335996A (ja) * | 2003-04-15 | 2004-11-25 | Ibiden Co Ltd | マスク構造体とその製造方法、および補強用マスクフレーム |
| JP2006140265A (ja) * | 2004-11-11 | 2006-06-01 | Denso Corp | 半導体装置および半導体装置に用いるリードフレームの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4262672B2 (ja) | 半導体装置およびその製造方法 | |
| US7400002B2 (en) | MOSFET package | |
| JP3097644B2 (ja) | 半導体装置接続構造及び接続方法 | |
| CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
| US7833831B2 (en) | Method of manufacturing an electronic component and an electronic device | |
| JP2002289768A (ja) | 半導体装置およびその製法 | |
| CN101499450A (zh) | 半导体装置及其制造方法 | |
| JP2011222553A (ja) | 半導体チップ内蔵配線基板及びその製造方法 | |
| JP2007019360A (ja) | 電子部品の実装方法 | |
| TWI627684B (zh) | 半導體裝置之製造方法及半導體裝置 | |
| CN115274465A (zh) | 电力用半导体装置 | |
| JP3627591B2 (ja) | パワー半導体モジュールの製造方法 | |
| JP5659663B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2012074497A (ja) | 回路基板 | |
| WO2013108706A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3252745B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002184792A (ja) | 半導体装置および製造方法 | |
| JP3741553B2 (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
| JP5343932B2 (ja) | 半導体装置の製造方法 | |
| JPWO2020017574A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4379216B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11288975A (ja) | ボンディング方法及びボンディング装置 | |
| JP3906130B2 (ja) | 半導体装置の製造方法 | |
| JP2007222939A (ja) | ロウ材シートおよびその製造方法ならびに電子部品用パッケージ | |
| JP2006114649A (ja) | 半導体装置の製造方法およびその製造装置 |