TWI627684B - 半導體裝置之製造方法及半導體裝置 - Google Patents

半導體裝置之製造方法及半導體裝置 Download PDF

Info

Publication number
TWI627684B
TWI627684B TW102106787A TW102106787A TWI627684B TW I627684 B TWI627684 B TW I627684B TW 102106787 A TW102106787 A TW 102106787A TW 102106787 A TW102106787 A TW 102106787A TW I627684 B TWI627684 B TW I627684B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
cover
cover member
leads
resin
Prior art date
Application number
TW102106787A
Other languages
English (en)
Other versions
TW201401388A (zh
Inventor
高橋典之
Original Assignee
瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞薩電子股份有限公司 filed Critical 瑞薩電子股份有限公司
Publication of TW201401388A publication Critical patent/TW201401388A/zh
Application granted granted Critical
Publication of TWI627684B publication Critical patent/TWI627684B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明旨在提供一種半導體裝置之製造方法及半導體裝置，可提升樹脂封裝型半導體裝置之可靠度。
其中在配置蓋體(蓋構件)11，俾包覆半導體晶片1、6及複數金屬線5後，對由蓋體11形成之空間內供給樹脂7p，形成包覆半導體晶片1、6及複數金屬線5之封裝體7。且在形成封裝體7之步驟中，自以俯視視之形成於蓋體11之角部之開口部供給樹脂7p。封裝體7雖於蓋體11之角部露出，但可使封裝體7之露出部至金屬線5之距離夠遠。

Description

半導體裝置之製造方法及半導體裝置
本發明係關於半導體裝置及其製造技術，例如關於適用於以樹脂所構成之封裝體包覆半導體晶片之半導體裝置而有效之技術。
日本特開平4-157757號公報(專利文獻1)中記載有以鋁蓋包覆在印刷基板上搭載之半導體晶片，自鋁蓋中央部填充樹脂。
且日本特開2010-80931號公報(專利文獻2)中記載有在以放熱板與蓋體形成之內部空間配置電子零件，於內部空間填充樹脂。
【先前技術文獻】 【專利文獻】
【專利文獻1】
日本特開平4-157757號公報
【專利文獻2】
日本特開2010-80931號公報
本申請案發明人就以樹脂封裝半導體晶片，所謂樹脂封裝型半導體裝置(半導體封裝體)進行探討，發現以下課題。亦即，已知樹脂封裝型半導體裝置若暴露於高溫(例如約175℃~250℃)環境中，樹脂所構成之封裝體表面劣化，會成為可靠度降低之原因。
鑑於上述課題，本申請案中揭示之實施形態其目的在於提供提升半導體裝置可靠度之技術。
其他課題與其新穎之特徵會以本說明書之敘述及附圖明示之。
簡單說明本申請案中所揭示之代表性者之概要如下。
亦即，作為本申請案一態樣之半導體裝置之製造方法在配置蓋構件，俾包覆半導體晶片及複數金屬線後，對由該蓋構件形成之空間內供給樹脂，形成包覆該半導體晶片及該複數金屬線之封裝體。且在形成該封裝體之步驟中，自以俯視視之該蓋構件角部之位置供給該樹脂。
且作為本申請案另一態樣之半導體裝置之製造方法在形成封裝半導體晶片及複數金屬線之封裝體後，配置蓋構件，俾包覆該封裝體。且該蓋構件包含第1蓋構件，與藉由與該第1蓋構件重合形成收納該封裝體之空間之第2蓋構件。且以俯視視之，配置於該第1蓋構件與該第2蓋構件之周緣部之黏接部橫跨全周被密封。
簡單說明藉由本申請案中所揭示之代表性實施形態獲得之效果如下。
亦即，依本申請案中所揭示之代表性實施形態，可提升半導體裝置之可靠度。
1、6‧‧‧半導體晶片
1a、6a‧‧‧表面(主面、上表面)
1b、6b‧‧‧背面(主面、下表面)
1c、6c‧‧‧側面
1p、6p‧‧‧襯墊(電極、搭接襯墊)
2‧‧‧晶片焊墊(晶片搭載部)
2a‧‧‧上表面
2b‧‧‧下表面
3‧‧‧引線
3a‧‧‧內引線部
3b‧‧‧外引線部
3c‧‧‧接合區域
3d‧‧‧封裝區域
3e‧‧‧密封區域
5、5a、5b‧‧‧金屬線(導電性構件)
7‧‧‧封裝體
7a‧‧‧上表面
7b‧‧‧下表面
7c‧‧‧側面
7p‧‧‧樹脂
8‧‧‧懸吊引線
10、50、51、52、53、54‧‧‧半導體裝置
11‧‧‧蓋體(蓋構件、構件)
12‧‧‧上蓋體(蓋構件)
12a‧‧‧外面(上表面、露出面)
12b‧‧‧內面(下表面)
12c‧‧‧側面
12d‧‧‧凹部(空間形成部)
12e‧‧‧凸緣部(突出部、黏接區域)
12f‧‧‧黏接面
12h1、12h2、12h3、12h4‧‧‧邊
12k、12k1、12k2、12k3、12k4‧‧‧角部
13‧‧‧下蓋體(蓋構件)
13a‧‧‧內面(上表面)
13b‧‧‧外面(下表面、露出面、安裝面)
13c‧‧‧側面
13d‧‧‧凹部(空間形成部)
13e‧‧‧凸緣部(突出部、黏接區域)
13f‧‧‧黏接面
13h1、13h2、13h3、13h4‧‧‧邊
13k、13k1、13k2、13k3、13k4‧‧‧角部
14、14a、14b‧‧‧密封材
15‧‧‧下蓋體(蓋構件)
15a‧‧‧內面(上表面)
15b‧‧‧外面(下表面、露出面、安裝面)
15h1、15h2、15h3、15h4‧‧‧邊
15k、15k1、15k2、15k3、15k4‧‧‧角部
16‧‧‧黏接材
20‧‧‧引線框架
20a‧‧‧產品形成區域
20b‧‧‧外框(框體)
20c‧‧‧框部
20h、20h1、20h2、20h3、20h4‧‧‧邊
20k、20k1、20k2、20k3、20k4‧‧‧角部
21‧‧‧基材
22‧‧‧壩條(壩部、連桿)
30、31‧‧‧推壓工具
32‧‧‧平台
32a‧‧‧凹部
32b‧‧‧引線保持部
40‧‧‧成形模具
40B‧‧‧排氣孔部(排出部)
40G‧‧‧進模口部(供給部)
41‧‧‧上模具(第1模具)
41a‧‧‧內面(下表面)
41b‧‧‧模具面(夾持面)
42a‧‧‧內面(上表面)
42b‧‧‧模具面(夾持面)
42‧‧‧下模具(第2模具)
43、44‧‧‧模穴
45‧‧‧樹脂薄膜
MM‧‧‧金屬膜
S1‧‧‧黏接材
S2‧‧‧黏接材
SK‧‧‧間隙
TK‧‧‧空間
圖1係顯示作為一實施形態之半導體裝置上表面側之俯視圖。
圖2係顯示圖1所示之半導體裝置下表面側之俯視圖。
圖3係圖1所示之半導體裝置之側視圖。
圖4係沿圖1A-A線之剖面圖。
圖5係沿圖1B-B線之剖面圖。
圖6係透視圖1所示之半導體裝置上蓋體而顯示內部構造之透視俯視圖。
圖7係圖6一部分之放大俯視圖。
圖8係顯示圖4或圖5所示之蓋體之剖面圖。
圖9係沿圖6A-A線之剖面圖。
圖10係顯示圖1所示之半導體裝置組裝流程之說明圖。
圖11係顯示於圖10所示之引線框架準備步驟準備之引線框架整體構造之俯視圖。
圖12係圖11所示之複數產品形成區域中1個產品形成區域周邊之放大俯視圖。
圖13係沿圖12A-A線之放大剖面圖。
圖14係顯示在圖12所示之晶片焊墊上隔著黏接材搭載半導體晶片之狀態之放大俯視圖。
圖15係沿圖14A-A線之放大剖面圖。
圖16係顯示在圖14所示之半導體晶片上隔著黏接材搭載另一半導體晶片之狀態之放大俯視圖。
圖17係沿圖16A-A線之放大剖面圖。
圖18係顯示將圖16所示之半導體晶片與複數引線經由金屬線電性連接之狀態之俯視圖。
圖19係沿圖18A-A線之放大剖面圖。
圖20係顯示在圖18所示之複數引線上黏接固定蓋體之狀態之放大俯視圖。
圖21係沿圖20A-A線之放大剖面圖。
圖22係顯示使圖20所示之引線框架上下反轉之狀態之放大俯視圖。
圖23係沿圖22A-A線之放大剖面圖。
圖24係顯示在圖18所示之蓋體及複數引線上塗布密封材之狀態之放大俯視圖。
圖25係沿圖24A-A線之放大剖面圖。
圖26係顯示藉由圖24所示之密封材黏接固定安裝面側蓋體之狀態之放大俯視圖。
圖27係沿圖26A-A線之放大剖面圖。
圖28係沿圖26B-B線之放大剖面圖。
圖29係顯示在圖20所示之引線框架產品形成區域形成封裝體之狀態之放大俯視圖。
圖30係沿圖29A-A線之放大剖面圖。
圖31係顯示順著沿圖29所示之B-B線之剖面，在蓋體形成之空間內，供給封裝用樹脂之狀態之放大剖面圖。
圖32係顯示將圖29所示之外引線部切斷、成形之狀態之放大俯視圖。
圖33係顯示將圖32所示之產品形成區域自引線框架之框部切離而單片化之狀態之放大俯視圖。
圖34係顯示作為相對於圖2之變形例之半導體裝置下表面側之俯視圖。
圖35係作為相對於圖4之變形例之半導體裝置之剖面圖。
圖36係作為相對於圖5之變形例之半導體裝置剖面圖。
圖37係作為相對於圖6之變形例之半導體裝置透視俯視圖。
圖38係顯示作為相對於圖10之變形例之半導體裝置組裝流程之說明圖。
圖39係顯示作為相對於圖12之變形例之引線框架之放大俯視圖。
圖40係顯示作為相對於圖13之變形例之引線框架之放大剖面圖。
圖41係顯示相對於圖27之變形例之放大剖面圖。
圖42係顯示作為相對於圖10之變形例之半導體裝置組裝流程之說明圖。
圖43係作為相對於圖4之另一變形例之半導體裝置剖面圖。
圖44係作為相對於圖5之另一變形例之半導體裝置剖面圖。
圖45係作為相對於圖43之變形例之半導體裝置剖面圖。
圖46係顯示在圖42所示之封裝體形成步驟中，於圖18所示之引線框架形成封裝體之狀態之放大俯視圖。
圖47係顯示相對於圖1之變形例之俯視圖。
圖48係顯示相對於圖31之變形例之放大剖面圖。
(本申請案中記載形式、基本用語、用法之說明)
本申請案中，實施態樣之記載雖因應所需為便於說明分為複數區等記載，但除特別明示非如此之情形以外，此等者不相互獨立區別，無論記載先後，單一例之各部，一方皆係另一方之一部分詳細內容或一部分或全部之變形例等。且原則上，相同部分省略重複說明。且實施態樣中各構成要素除特別明示非如此之情形、理論上其數量被限定之情形及依前後文明顯可知非如此之情形以外，皆非必要者。
同樣地，實施態樣等記載中，關於材料、組成等，即使記載「A所構成之X」等，除特別明示非如此之情形及依前後文明顯可知非如此之情形以外，皆不排除包含A以外要素者。例如，就成分而言，意味著「作為主要成分包含A之X」等。例如，即使記載「矽構件」等，當然不限定於純粋的矽，SiGe(矽鍺)合金或其他以矽為主要成分之多元合金、包含其他添加物等之構件亦包含在內。且即使記載金電鍍、Cu層、鎳電鍍等，除特別明示非如此之情形以外，不僅包含純粋者，亦分別包含以金、Cu、鎳等為主要成分之構件。
且提及特定數值、數量時，亦除特別明示非如此之情形、理論上其數量被限定之情形及依前後文明顯可知非如此之情形以外，可為超過該特定數值之數值，亦可為未滿該特定數值之數值。
且於實施形態各圖中，同一或同樣部分以同一或類似記號或參照編號 表示，原則上不重複說明。
且附圖中，在反而會變得煩雜時或與空隙之區別明確時，有時即使係剖面亦省略影線等。於此相關聯，因說明等而變得明確時等，即使以俯視視之係封閉之孔，有時亦會省略背景之輪郭線。且即使非剖面，為明示其非空隙，或是為明示區域交界，有時亦會賦予影線或點狀。
(實施形態1)
<半導體裝置之構成>
首先，說明關於本實施形態半導體裝置之構成。圖1係顯示本實施形態半導體裝置上表面側之俯視圖，圖2係顯示圖1所示之半導體裝置下表面側之俯視圖，圖3係圖1所示之半導體裝置之側視圖。且圖4係沿圖1A-A線之剖面圖，圖5係沿圖1B-B線之剖面圖。且圖6係透視圖1所示之半導體裝置上蓋體而顯示內部構造之透視俯視圖。且圖7係圖6一部分之放大俯視圖。且圖8係顯示圖4或圖5所示之蓋體之剖面圖。且圖9係沿圖6A-A線之剖面圖。
本實施形態之半導體裝置10係作為基材使用引線框架，在引線框架晶片搭載部上搭載半導體晶片之引線框架型半導體封裝體。本實施形態中作為引線框架型半導體裝置之一例，如圖1及圖2所示，舉出封裝體外觀以俯視視之成四邊形，分別於四邊配置複數引線之QFP(Quad Flat Package)型半導體裝置10說明之。
<外觀構造>
首先，說明關於半導體裝置10之外觀構造。圖1所示之上表面側上蓋體(蓋構件)12包含外面(上表面)12a及配置於外面12a周圍之側面12c，以俯視視之成四角形(四邊形)。上蓋體12於周緣部具有以下四邊(四個主邊)。亦即，上蓋體12於周緣部包含沿X方向延伸之邊(主邊)12h1、與邊12h1交叉(正交)，沿Y方向延伸之邊(主邊)12h2、與邊12h1對向之邊(主邊)12h3及與邊(主邊)12h2對向之邊12h4。且上蓋體12具有位於邊12h1、邊12h2、邊12h3、邊12h4交叉之區域之四個角部12k。詳細而言，上蓋體12於邊12h1與邊12h2交 叉之區域具有角部12k1。且上蓋體12於邊12h3與邊12h4交叉之區域具有角部12k2。且上蓋體12於邊12h1與邊12h4交叉之區域具有角部12k3。且上蓋體12於邊12h2與邊12h3交叉之區域具有角部12k4。
所謂上蓋體12之角部12k包含作為上蓋體12四邊(四個主邊)中，交叉之任意二邊(二個主邊)之交點之角的周邊區域。嚴密地說，如圖1所示，上蓋體12之角部12k一部分經倒角加工，故主邊交點較上蓋體12之角部12k更配置於外側。然而，倒角加工部相較於主邊長度充分夠小，故於本申請案中，將倒角加工部中心視為上蓋體12之角說明之。亦即，本申請案中，其係上蓋體12之四邊(四個主邊)中任意二邊(二個主邊)交叉之區域，該區域經倒角加工時，該倒角加工部相當於角部12k，該區域未經倒角加工時，任意二邊(二個主邊)之交點相當於角部12k。以下，本申請案中，說明為蓋體角部時，除特別明記以不同意味、內容使用之情形以外，作為與上述相同之意味、內容使用。
且如圖2所示，下表面(安裝面)側之下蓋體(蓋構件)13包含外面(下表面)13b及配置於外面13b周圍之側面13c，以俯視視之成四角形(四邊形)。下蓋體13於周緣部具有以下四邊(四個主邊)。亦即，下蓋體13包含沿X方向延伸之邊(主邊)13h1、與邊13h1交叉(正交)，沿Y方向延伸之邊(主邊)13h2、與邊13h1對向之邊(主邊)13h3及與邊(主邊)13h2對向之邊13h4。且下蓋體13具有位於邊13h1、邊13h2、邊13h3、邊13h4交叉之區域之四個角部13k。詳細而言，下蓋體13於邊13h1與邊13h2交叉之區域具有角部13k1。且下蓋體13於邊13h3與邊13h4交叉之區域具有角部13k2。且下蓋體13於邊13h1與邊13h4交叉之區域具有角部13k3。且下蓋體13於邊13h2與邊13h3交叉之區域具有角部13k4。下蓋體13之角部13k之定義與上述上蓋體12之角部12k相同，故省略重複之說明。
且如圖3所示，上蓋體12之側面12c及下蓋體13之側面13c分別係傾斜面。且上蓋體12及下蓋體13分別具有朝側面12c、13c外側(較側面12c、13c更周緣部側)突出之凸緣部(突出部、黏接區域)12e、13e。如圖1及圖2所示， 凸緣部12e、13e形成於上蓋體12、下蓋體13之周緣部，俾包圍側面12c、13c周圍。半導體裝置10中，上蓋體12凸緣部12e內面(下表面，圖4所示之黏接面12f)側與下蓋體13凸緣部13e內面(上表面，圖4所示之黏接面13f)側相互對向，且以密封材14黏接各凸緣部12e、13e於引線3，藉此構成包覆封裝體7之蓋體(蓋構件、構件)11。
且如圖1及圖2所示，半導體裝置1中，沿蓋體11各邊(各主邊)分別配置複數引線3。詳細而言，分別沿圖1所示之上蓋體12邊12h1、12h2、12h3、12h4配置複數引線3(引線群組)。換言之，分別沿圖2所示之下蓋體13邊13h1、13h2、13h3、13h4配置複數引線3(引線群組)。且如圖3所示，在沿各邊之引線群組之配置端部配置懸吊引線8。
複數引線3(及懸吊引線8)分別由金屬材料構成，本實施形態中，其由在例如銅(Cu)或銅合金所構成之基材表面形成例如鎳(Ni)或鎳鈀所構成之金屬膜(圖示省略)之疊層金屬膜構成。又，所謂鎳鈀係指鎳(Ni)與鈀(Pd)之合金所構成之金屬膜構成材料。於以下述載此鎳與鈀之合金為鎳鈀或Ni/Pd，記載鎳鈀所構成之金屬膜(電鍍膜)為鎳鈀膜。
且如圖4所示，複數引線3自上蓋體12與下蓋體13之間朝外側突出，自蓋體11露出。複數引線3之露出部(外引線部3b)於蓋體11外側朝下蓋體13側呈鷗翼狀成形(彎折)，複數引線3下端之位置配置於較下蓋體13外面13b之位置更低之位置。
且在引線3自蓋體11突出之露出部(外引線部3b)形成金屬膜MM，包覆上述基材下表面。金屬膜MM係例如接合引線3與未圖示之安裝基板側端子時提升作為接合材之焊接材之可潤濕性之金屬膜，例如金屬膜MM由上述鎳(Ni)或是鎳鈀(Ni/Pd)構成。又，此鎳膜或是鎳鈀膜亦用作為提升晶片焊墊2、引線3或是蓋體11與封裝體7之密接性之密接性改善膜。因此，雖亦可不形成鎳膜或是鎳鈀膜至引線3自蓋體11突出之露出部(外引線部3b)，但為提升上述焊接材之可潤濕性，需另外在引線3外引線部3b形成金屬膜(外裝電鍍 膜)MM。
<內部構造>
其次，說明關於半導體裝置10之內部構造。如圖4所示，半導體裝置10包含半導體晶片1、半導體晶片6、晶片焊墊(晶片搭載部)2及配置於晶片焊墊2周圍之複數引線3。且半導體裝置10具有電性連接半導體晶片1與複數引線3之複數金屬線5。且半導體裝置10具有封裝半導體晶片1、6及複數金屬線5之封裝體7。且半導體裝置10具有包覆封裝體7之蓋體(蓋構件)11。
如圖4所示，半導體晶片1包含表面(主面、上表面)1a、位於表面1a相反側之背面(主面、下表面)1b及位在表面1a與背面1b之間之側面1c。於表面1a形成作為半導體晶片1電極之複數襯墊(電極、搭接襯墊)1p。此複數襯墊1p電性連接形成於未圖示之半導體基板主面(半導體元件形成面)之複數半導體元件(圖示省略)，構成電氣電路(圖示省略)。且半導體晶片6包含表面(主面、上表面)6a、位於表面6a相反側之背面(主面、下表面)6b及位在表面6a與背面6b之間之側面6c。於表面6a形成作為半導體晶片6之電極之複數襯墊6p。此複數襯墊6p電性連接形成於未圖示之半導體基板主面(半導體元件形成面)之複數半導體元件(圖示省略)，構成電氣電路(圖示省略)。
圖4~圖7所示之例中，半導體裝置10包含複數半導體晶片(半導體晶片1、6)，在半導體晶片6表面6a上搭載半導體晶片1。換言之，半導體裝置10係堆疊並搭載複數半導體晶片之半導體裝置。半導體晶片6藉由黏接材(晶粒結合材)S1搭載在晶片焊墊2上，半導體晶片1藉由黏接材(晶粒結合材)S2搭載在半導體晶片1之表面1a上。如圖4所示，半導體晶片6藉由所謂面朝上安裝方式搭載，俾背面6b與晶片焊墊2上表面2a對向。且半導體晶片1藉由所謂面朝上安裝方式搭載，俾背面1b與半導體晶片6表面6a對向。
黏接材S1雖只要可在晶片焊墊2上表面2a固定半導體晶片6，無特別限定，但本實施形態中，例如塗布環氧類熱硬化性樹脂所構成之膠狀樹脂黏接材，黏接半導體晶片6後，使其熱硬化，藉此固定。且黏接材S2雖亦係用 來在半導體晶片6上固定半導體晶片1之構件，但就將黏接材S2之一部分附著半導體晶片6之襯墊6p，於後述引線接合步驟中，難以連接襯墊6p與金屬線5加以抑制之觀點而言，黏接材S2宜係薄膜狀黏接材。薄膜狀黏接材不具有如膠狀黏接材般之流動性，故就不自配置此黏接材之區域朝其周圍擴散之點而言佳。薄膜狀黏接材中可使用例如係在基材上形成黏接層之構成，被稱為DAF(Die Attach Film)，一般作為在半導體晶片上堆疊另一半導體晶片之黏接材使用者。
如此在一個封裝體(半導體裝置)內搭載複數半導體晶片之構造例中，有被稱為SIP(System In Package)之半導體裝置。SIP構造之半導體裝置中，藉由將複數半導體晶片相互電性連接構成系統。例如，在圖6所示之半導體晶片1中形成記憶電路，在半導體晶片6中形成控制半導體晶片1記憶電路之控制電路。藉由如此在一個封裝體內搭載複數半導體晶片而構成系統，可減少安裝面積。惟半導體晶片數不限定於2個，作為變形例亦可適用於例如搭載1個半導體晶片之情形(圖示省略)，或是搭載3個以上半導體晶片之情形(圖示省略)。
搭載半導體晶片6之晶片焊墊2由與引線3(及懸吊引線8)相同之金屬材料構成，本實施形態中，由例如於銅(Cu)或銅合金所構成之基材表面形成例如鎳(Ni)或鎳鈀所構成之金屬膜(圖示省略)之疊層金屬膜所構成。如圖6所示，作為晶片焊墊2晶片搭載面之上表面2a以俯視視之成圓形狀，面積小於半導體晶片6表面6a。因此，如圖4所示，半導體晶片6背面6b其一部分自晶片焊墊2露出，密接封裝體7。如此因半導體晶片6背面6b的一部分密接封裝體7，可提升封裝體7與半導體晶片6之黏接強度。惟晶片焊墊2晶片搭載面之面積及形狀不由上述限定，例如可為大於半導體晶片6背面6b之面積的四角形俯視形狀。
且晶片焊墊2由複數懸吊引線8支持。如圖5所示，懸吊引線8一方之端部連結晶片焊墊2，朝角部12k、13k延伸。本實施形態中，如圖6所示，懸吊引線8在角部12k與晶片焊墊2之間分支為複數(圖6中分為二)，分支之各端 部於上蓋體12(參照圖1)各邊12h1、12h2、12h3、12h4自蓋體11(參照圖3)露出。換言之，配置懸吊引線8，俾雖自晶片焊墊2朝角部12k延伸，但迴避上蓋體12之角部12k。更換言之，懸吊引線8在角部12k與引線3之間自蓋體11露出。雖於後會敘述詳細內容，但在此可知因懸吊引線8在角部12k與晶片焊墊2之間分支為複數，懸吊引線8可用作為阻礙龜裂進展之止動部。且藉由採用於角部12k不配置懸吊引線8之構造，可於半導體裝置10之製造步驟中自角部12k(詳細而言自圖5所示角部12k1與13k1之間之開口部)高效率地供給樹脂。
且如圖4所示，半導體晶片1經由複數金屬線(導電性構件、金屬線)5電性連接複數引線3。詳細而言，金屬線5b一方之端部接合半導體晶片6之襯墊6p，另一方端部接合引線3。藉此，半導體晶片6經由金屬線5電性連接引線3。且上段側半導體晶片1經由複數金屬線5電性連接下段側半導體晶片6。詳細而言，金屬線5a一方之端部接合半導體晶片6之襯墊6p，另一方端部接合半導體晶片1之襯墊1p。藉此，半導體晶片1經由金屬線5a電性連接半導體晶片6。換言之，半導體晶片1經由半導體晶片6電性連接引線3。惟作為相對於圖6之變形例，亦可適用於經由金屬線5電性連接半導體晶片1與引線3之情形(圖示省略)。
且如圖4所示，藉由樹脂所構成之封裝體7封裝半導體晶片1、6及複數金屬線5。藉由以封裝體7封裝金屬線5，可保護金屬線5，防止或抑制因氧化或變形導致電特性劣化。且藉由以封裝體7封裝金屬線5，可防止或抑制相鄰之金屬線5彼此接觸。封裝體7之構成材料雖無特別限定，但可使用例如在環氧類熱硬化性樹脂中添加二氧化矽等填料材(粒子)之樹脂製封裝材料。
在此，若形成封裝體7，則即使不形成圖4所示之蓋體11亦可保護金屬線5。然而，依本申請案發明人探討，已知不形成蓋體11時，例如在約175℃~250℃之高溫環境下，有時於封裝體7會發生龜裂。詳細而言，本申請案發明人在175℃、200℃及250℃高溫環境下擱置未形成圖4所示之蓋體11之 狀態之半導體裝置並評價高溫耐受性。其結果，確認於封裝體7表面發生龜裂。且確認以發生於封裝體7表面之龜裂為起點，龜裂朝封裝體7內部進展。亦即，依龜裂發生場所及龜裂進展程度不同，龜裂會到達金屬線5、金屬線5與襯墊1p、6p之接合部或是半導體晶片1、6，成為半導體裝置可靠度降低(電特性降低)之原因。
吾人認為上述現象係因以下機制發生。亦即，封裝體7表面溫度為高溫時，於封裝體7表面部分會因氧化發生聚合裂解。且聚合裂解會與去聚合一齊發生。吾人認為於此封裝體7表面不均一地發生此去聚合時，於表面會產生應變，因此應變發生龜裂。
近年來，樹脂封裝型半導體裝置適用於各種用途，例如有時會作為搭載於汽車之半導體裝置使用。作為汽車搭載用時，相較於例如搭載於行動電話，使用環境溫度有時為高溫。因此，需在上述約175℃~250℃之高溫環境下確保樹脂封裝型半導體裝置之可靠度的技術。
且作為即使在龜裂發生時亦可防止龜裂到達金屬線5、金屬線5與襯墊1p、6p之接合部或是半導體晶片1、6之方法，亦可考慮增加封裝體7之厚度，延長自表面至金屬線5之距離之方法。然而，亦有人對半導體裝置要求薄型化，自封裝體7表面至金屬線5之距離傾向於縮短。特別是如本實施形態堆疊複數半導體晶片1、6之半導體裝置之情形，連接上段側半導體晶片1之金屬線5與封裝體7表面之距離近。
本申請案發明人依以上見解更進一步進行探討，發現如圖4所示以蓋體11包覆封裝體7之構成。蓋體11包含配置於半導體裝置10安裝面側之下蓋體(安裝面側蓋構件、構件、蓋體)13，與配置於與半導體裝置10安裝面相反之一側之上蓋體(上表面側蓋構件、構件、蓋體)12。且藉由以密封材14黏接固定上蓋體12與下蓋體13之周緣部，構成具有收納封裝體7之空間之蓋體11。
如圖8所示，上蓋體12包含外面(上表面、露出面)12a、位於外面12a之 相反側之內面(下表面)12b及配置於外面12a周圍之側面(外面)12c。且上蓋體12具有配置於內面(下表面)12b側略中央部之凹部(空間形成部)12d。且上蓋體12具有配置於凹部12d周圍之凸緣部(突出部、黏接區域)12e，凸緣部12e下表面側如圖4所示，係黏接密封材14之黏接面12f。
且下蓋體13包含外面(下表面、露出面、安裝面)13b、位於外面13b相反側之內面(上表面)13a及配置於外面13b周圍之側面(外面)13c。且下蓋體13具有配置於內面(上表面)13a側略中央部之凹部(空間形成部)13d。且下蓋體13具有配置於凹部13d周圍之凸緣部(突出部、黏接區域)13e，凸緣部13e上表面側如圖4所示，係黏接密封材14之黏接面13f。
圖8所示之上蓋體12、下蓋體13之形狀(具有凹部12d、13d或凸緣部12e、13e之形狀)可藉由例如對金屬板施行沖壓加工使其塑性變形成形之。
如圖4所示，蓋體11中，藉由使上蓋體12黏接面12f與下蓋體13黏接面13f對向，以密封材14將各黏接面12f、13f黏接於引線3，將半導體晶片1、半導體晶片6及複數金屬線5配置於凹部12d、13d形成之空間內。且藉由凹部12d、13d形成之空間包覆封裝體7。且藉由於上蓋體12凹部12d周圍設置凸緣部12e，於下蓋體13凹部13d周圍設置凸緣部13e，可擴大密封材14造成的黏接區域面積。因此，可提升上蓋體12與下蓋體13之黏接強度。
且藉由以蓋體11包覆封裝體7，蓋體11可用作為放熱構件(放熱板)，抑制封裝體7表面溫度上昇。亦即，在例如約175℃~250℃之高溫環境下擱置圖4所示之半導體裝置10時，蓋體11之溫度上昇。然而，若以輻射效率大於封裝體7之材料構成蓋體11，蓋體11熱的一部分即會作為輻射熱自蓋體11表面朝外部放熱。且藉由使封裝體7與蓋體11密接，自封裝體7朝蓋體11傳遞熱。其結果，可抑制封裝體7表面溫度上昇。又，若抑制封裝體7表面溫度上昇，即可抑制上述應變發生，故可抑制龜裂發生。亦即，半導體裝置10中，藉由將封裝體7之熱經由蓋體11朝半導體裝置10外部放出，可抑制龜裂發生，提升可靠度。
就使蓋體11用作為放熱構件之觀點而言，若蓋體11之輻射率大於封裝體7之輻射率，相較於不形成蓋體11時可提升放熱性。作為輻射率高於樹脂所構成之封裝體7之材料，可舉出金屬材料或、陶瓷材料等。且就於製造步驟中加工容易之觀點而言，宜以金屬材料形成蓋體11。且就提升自與封裝體7之接觸界面之熱傳遞率之觀點而言，宜為金屬材料。就提升熱傳遞率、輻射率(亦即放熱特性)之觀點而言特別適合之蓋體11之構成材料中，可舉出例如銅或銅合金。
且如半導體裝置10封裝體7與蓋體11密接時，就抑制因線膨張係數不同導致應變發生之觀點而言，封裝體7之線膨張係數與蓋體11之線膨張係數宜一致。封裝體7如上述添加二氧化矽等填料材，與半導體晶片1、6之線膨張係數差小。因此，若蓋體11構成材料與半導體晶片1、6構成材料之線膨張係數一致，即可使封裝體7線膨張係數與蓋體11線膨張係數一致。
例如於本實施形態中，半導體晶片1、6之半導體基板由矽(Si)構成，蓋體11(上蓋體12及下蓋體13)由作為線膨張係數與矽(Si)相近之金屬材料之鐵鎳鉻合金(於鐵中摻合鎳、鈷之合金)構成。且於鐵鎳鉻合金所構成之基材表面形成例如鎳或是鎳鈀所構成之金屬膜(電鍍膜)。此鎳或是鎳鈀所構成之電鍍膜(鎳膜或是鎳鈀膜)用作為防止蓋體11氧化之抗氧化膜。且形成於蓋體11內面(上蓋體12內面12b及下蓋體13內面13a)之金屬膜(鎳膜或是鎳鈀膜)用作為提升封裝體7與蓋體11界面之密接性之密接性改善膜。若提升封裝體7與蓋體11之密接性，熱傳遞效率即會上昇，故提升放熱性。
且密封材14係配置於上蓋體12與下蓋體13之黏接部(凸緣部12e、13e之間)之構件，故就提升蓋體11內密封性之觀點而言，宜有高密封特性(埋入相鄰之引線3之間之特性、自塗布至黏接固定期間內保持形狀之特性及黏接界面之密接性)。在此，就減少於相鄰之引線3之間產生之間隙之觀點而言，相較於如薄膜狀(膠帶狀)黏接材般以固形狀態黏接之材料，在硬化前具有膠狀性狀之材料更佳。
且在塗布密封材14至使其硬化期間內需保持塗布形狀，故某程度上黏度宜高。例如水般之黏度之密封材中，無法保持塗布形狀。另一方面，黏度若過高，有時會於相鄰之引線3之間產生間隙。且如本實施形態以金屬材料(例如鐵鎳鉻合金、銅或是銅合金)構成上蓋體12及下蓋體13時，引線3與上蓋體12、下蓋體13若接觸，即會成為引線3間短路不良之原因。在此，如圖9所示，為防止與引線3之接觸，在上蓋體12與引線3之間及下蓋體13與引線3之間需確實夾設作為絶緣體之密封材14。
在此，於塗布密封材14後，使其硬化，固定上蓋體12與下蓋體13之黏接面12f、13f止期間內，在可保持塗布形狀之範圍內，黏度宜低。例如於本實施形態中，黏接材S1雖使用於環氧類熱硬化性樹脂中混合填料(粒子)之黏接材，但密封材14硬化前之黏度低於黏接材S1硬化前之黏度。如此之黏度調整除添加於黏接材之填料形狀、粒徑外，更可藉由調整黏度調整用黏結劑材等添加材料之摻合比例進行。
且吾人要求密封材14硬化後，與上蓋體12、下蓋體13及引線3之黏接界面分別密接密封材14固定之。本實施形態中，於上蓋體12、下蓋體13之黏接面12f、13f及引線3表面分別形成相同金屬材料(例如鎳或是鎳鈀)所構成之電鍍膜。因此，可輕易提升與配置於黏接面12f、13f之間黏接部之各構件之密接性。
惟先將上蓋體12與下蓋體13中任一方(例如上蓋體12)黏接於引線3，其後將另一方(例如下蓋體13)黏接於引線3時，可藉由不同種類密封材14黏接。雖於後會敘述詳細內容，但在此簡單說明即知，例如，先在黏接時(例如於上蓋體12之黏接面12f)貼上未圖示之薄膜狀密封材14。另一方面，後在黏接時(例如黏接下蓋體13時)將膠狀密封材14塗布於複數引線3，或是下蓋體13之黏接面13f。
且下蓋體13係金屬製時，將半導體裝置10安裝於未圖示之安裝基板之 際，可藉由焊接材等金屬製接合材連接下蓋體13之外面13b與安裝基板之放熱端子。亦即，下蓋體13可用作為將蓋體11內部的熱朝半導體裝置10外部放熱之放熱構件(散熱片)。此時，除來自蓋體11之輻射造成的放熱通道外，可另追加另一放熱通道(通過下蓋體13及未圖示之金屬製接合材之放熱通道)，故可更提升放熱效率。
又，本實施形態中，為使封裝體7與蓋體11之內面密接，在以蓋體11包覆半導體晶片1、6及複數金屬線5後，藉由形成樹脂形成封裝體7(詳細後述)。如此，在形成蓋體11後形成封裝體7時，需樹脂之供給口。且就抑制在封裝體7內或封裝體7與蓋體11之間形成孔隙(氣泡)之觀點而言，形成封裝體7時，宜設置排出蓋體11內氣體之排出口。因此，如圖6所示，於上蓋體12(參照圖1)之邊12h1、12h2、12h3、12h4分別在上蓋體12周緣部沿各邊配置密封材14。然而，於上蓋體12之角部12k不配置密封材14。換言之，配置密封材，俾迴避上蓋體12之角部12k。藉此，形成圖5所示之封裝體7時，四個角部12k中一部分可作為樹脂供給用進模口部利用，其他部可作為排出蓋體11內氣體之排氣孔部利用。
如上述，於形成蓋體11後對蓋體11內供給樹脂，形成封裝體7時，樹脂供給口及氣體排出口開口，故如圖5所示，封裝體7之一部分於角部12k與角部13k之間露出。若將如此封裝體7的一部分露出之半導體裝置10擱置在高溫環境下，於露出部有時會發生龜裂。亦即，依封裝體7露出部之位置(龜裂發生位置)，龜裂有時會到達金屬線5、金屬線5與襯墊1p、6p之接合部或是半導體晶片1、6(參照圖4)。例如封裝體7上表面7a的一部分在圖4所示之金屬線5上露出時，龜裂到達金屬線5之可能性高。
另一方面，本實施形態中，如上述封裝體7在角部12k與角部13k之間露出。因此，即使龜裂於封裝體7之露出部發生，自龜裂發生處至金屬線5之距離仍相當遠。因此，可減少龜裂到達金屬線5之可能性。且於封裝體7上表面7a側上表面7a整體由上蓋體12包覆，故可抑制龜裂發生。因此，無需考慮到龜裂進展使封裝體7之厚度過剩地厚。換言之，封裝體7之厚度具有為 包覆金屬線5必要之厚度即可，故就結果而言可使半導體裝置10之厚度薄型化。
且本實施形態中，如圖6所示，懸吊引線8於角部12k與晶片焊墊2之間分支為複數(圖6中分為二)，分支之各端部於上蓋體12(參照圖1)各邊12h1、12h2、12h3、12h4自蓋體11(參照圖3)露出。因此，即使於圖5所示之封裝體7露出面發生龜裂，因沿龜裂進展方向配置有懸吊引線8，故在到達懸吊引線8之時點龜裂之進展即會終止。亦即，因以俯視視之在角部12k與晶片焊墊2之間懸吊引線8分支為複數，懸吊引線8可用作為阻礙龜裂進展之止動部。因此，可更確實地抑制龜裂到達金屬線5或引線3。
<半導體裝置之製造步驟>
其次，說明關於圖5~圖9所示之半導體裝置10製造步驟。沿圖10所示之組裝流程製造半導體裝置10。圖10係顯示本實施形態半導體裝置組裝流程之說明圖。使用圖11~圖33於以下說明關於各步驟詳細內容。
1.引線框架準備步驟：
圖11係顯示於圖10所示之引線框架準備步驟準備之引線框架整體構造之俯視圖，圖12係圖11所示之複數產品形成區域中，1個產品形成區域周邊之放大俯視圖。且圖13係沿圖12A-A線之放大剖面圖。
首先，作為圖10所示之引線框架準備步驟，準備如圖11所示之引線框架20。於本實施形態使用之引線框架20中，於外框(框體)20b內側具有複數產品形成區域20a。複數產品形成區域20a呈矩陣狀配置。且在相鄰之產品形成區域20a之間配置框部20c。框部20c連結各產品形成區域20a構成零件(例如圖12所示之複數引線3或晶片焊墊2)，支持此等者。且框部20c係配置有作為用來於後述封裝體形成步驟，將封裝用樹脂對配置於各產品形成區域20a內之蓋體內供給之供給通道之流槽部(圖示省略)之區域(流槽配置區域)。
且如作為圖11之部分放大圖之圖12所示，各產品形成區域20a於周緣部 具有沿X方向延伸之邊(主邊)20h1、沿與邊20h1交叉(正交)之Y方向延伸之邊(主邊)20h2、與邊20h1對向之邊(主邊)20h3及與邊(主邊)20h2對向之邊20h4。且產品形成區域20a具有位在四個邊20h交叉之區域之四個角部20k。詳細而言，產品形成區域20a於邊20h1與邊20h2交叉之區域具有角部20k1。且產品形成區域20a於邊20h3與邊20h4交叉之區域具有角部20k2。且產品形成區域20a於邊20h1與邊20h4交叉之區域具有角部20k3。且產品形成區域20a於邊20h2與邊20h3交叉之區域具有角部20k4。
且各產品形成區域20a中，於產品形成區域20a之中央部配置作為晶片搭載部之晶片焊墊2。且於晶片焊墊2周圍配置複數引線3，俾包圍晶片焊墊2周圍。於產品形成區域20a，沿產品形成區域20a之四個邊20h，分別配置複數引線3。晶片焊墊2預先經施行彎折加工，隔著具有傾斜部之複數懸吊引線8由框部20c支持。因此，如圖13所示，配置晶片焊墊2上表面2a之位置於較複數引線3上表面之位置更下方。亦即，預先對於引線框架準備步驟準備之引線框架20施行下移安置加工(偏移加工)。
且複數懸吊引線8一方端部分別連結晶片焊墊2，朝產品形成區域20a之角部20k延伸。本實施形態中，如圖12所示，懸吊引線8於角部20k與晶片焊墊2之間分支為複數(圖6中分為二)，分支之各端部於引線3與角部20k之間連結框部20c。換言之，配置懸吊引線8，俾雖自晶片焊墊2朝角部20k延伸，但迴避角部20k。
且複數引線3如圖4所示，由完成時以封裝體7及密封材14封裝之內引線部3a，與自蓋體11露出之外引線部3b構成。且如圖13所示，內引線部3a具有自引線3內側端部依序配置之接合區域3c、封裝區域3d及密封區域3e。接合區域3c係配置於引線3內側端部，於引線接合步驟(參照圖10)接合金屬線5(參照圖4)之區域。且封裝區域3d係配置於接合區域3c與密封區域3e之間，於封裝體形成步驟(參照圖10)由封裝體7(參照圖4)封裝之區域。且密封區域3e係配置於封裝區域3d與外引線部3b之間，於蓋體接合步驟(參照圖10)，在蓋體11(參照圖4)凸緣部12e、13e(參照圖4)之間由密封材14(參照圖4)密封(封 裝)之區域。且外引線部3b係配置於引線3外側端部，於引線成形步驟(參照圖10)經施行彎折加工為例如圖6所示之鷗翼狀之區域，及連接未圖示之安裝基板端子之區域。
且晶片焊墊2及複數引線3與引線框架20之框部20c一體形成，例如圖13所示，在銅(Cu)所構成之基材21表面預先形成例如鎳(Ni)或是鎳鈀(Ni/Pd)所構成之金屬膜(電鍍膜)MM。又，此金屬膜MM未必需如上述形成於各複數引線3全面。未全面形成時，如使用圖4所說明，在引線3自蓋體11露出之外引線部3b表面(上表面、下表面及側面)以例如電鍍法形成焊接材(包含無鉛焊料)所構成之金屬膜(外裝電鍍膜)MM。反過來說，若預先於包含外引線部3b之引線3整體形成金屬膜MM，即可省略形成圖4所示之金屬膜MM之步驟。
在此，如圖12所示，複數引線3雖分別連結框部20c，與框部20c一體化，但於框部20c內側不連結。雖於後會敘述詳細內容，但在此簡單說明即知，本實施形態中，於封裝體形成步驟(參照圖10)，對由蓋體11(參照圖4)與密封材14(參照圖4)密封之空間內供給樹脂，形成封裝體7(參照圖4)。因此，複數引線3若於框部20c連結，於框部20c以外之區域即可分別分離。
2.半導體晶片搭載步驟：
圖14係顯示在圖12所示之晶片焊墊上隔著黏接材搭載半導體晶片之狀態之放大俯視圖，圖15係沿圖14A-A線之放大剖面圖。且圖16係顯示在圖14所示之半導體晶片上隔著黏接材搭載另一半導體晶片之狀態之放大俯視圖，圖17係沿圖16A-A線之放大剖面圖。
其次，作為圖10所示之半導體晶片搭載步驟，如圖14~圖17所示，在晶片焊墊2上依序搭載半導體晶片6及半導體晶片1。本步驟中首先準備複數半導體晶片(半導體晶片1及半導體晶片6)。藉由例如以下步驟獲得半導體晶片1、6。例如準備矽所構成之半導體晶圓(圖示省略)，形成積體電路。此積體電路包含半導體元件、連接半導體元件之配線層、連接配線層之外部端子(襯 墊1p或襯墊6p)。其後，令切割刀(旋轉刃)沿半導體晶圓之切割線切割(圖示省略)，分割半導體晶圓，分別取得複數個複數種類半導體晶片。
又，使各半導體晶圓分別單片化，取得複數半導體晶片1及複數半導體晶片6。又，本實施形態中，半導體晶片1藉由例如被稱為DAF之薄膜狀黏接材S2搭載在半導體晶片6表面6a上，故於在本步驟取得之複數半導體晶片1背面1b分別貼有黏接材S2。
其次，如圖14及圖15所示，先在晶片焊墊2上表面2a上藉由黏接材S1搭載配置於下層之半導體晶片6。如圖15所示，藉由以半導體晶片6之背面6b與晶片焊墊2之上表面2a對向之狀態搭載，所謂面朝上安裝方式搭載之。
本實施形態中，例如藉由作為環氧類熱硬化性樹脂之黏接材S1搭載半導體晶片6，而黏接材S1係在硬化(熱硬化)前具有流動性之膠材。如此作為黏接材S1使用膠材時，首先在晶片焊墊2之上表面2a上塗布膠狀黏接材S1。其次，將例如圖15所示之推壓工具30抵靠半導體晶片6表面6a側，朝晶片焊墊2之上表面2a抵緊半導體晶片6之背面6b，藉此使黏接材S1於半導體晶片6之背面6b整體濕潤地擴散而黏接。又，黏接後，使黏接材S1硬化(例如施行熱處理)，即如圖14及圖15所示，藉由黏接材S1在晶片焊墊2上固定半導體晶片6。
又，作為變形例，黏接材S1亦可係薄膜狀黏接材。且若考慮到提升對晶片焊墊2之放熱性，亦可使用含有導熱係數高之導電性粒子之黏接材。惟就可提升與金屬(例如鎳或是鎳鈀)所構成之晶片焊墊2之上表面2a之黏接強度之點而言，宜係膠狀黏接材。
其次，如圖16及圖17所示，在半導體晶片6之表面6a上隔著黏接材S2搭載半導體晶片1。於本步驟中，以半導體晶片1之背面1b側(貼附黏接材S2之面)與半導體晶片6之表面6a對向之狀態在半導體晶片6之表面6a上配置。將例如圖17所示之推壓工具31抵靠於半導體晶片6之表面6a側，使半導體晶片 1之背面1b在半導體晶片6之表面6a上抵緊而黏接，藉此搭載半導體晶片1。在此，預先於半導體晶片1之背面1b貼有薄膜狀黏接材S2，故可以較搭載半導體晶片6時弱之抵緊力搭載半導體晶片1。因此，可抑制因本步驟導致半導體晶片1損傷。且如圖17所示，若使用薄膜狀黏接材S2，黏接材S2即不會較半導體晶片1背面1b之外緣更朝外側延伸，故可抑制黏接材一部分附著(汚染)半導體晶片6之襯墊6p。其次，使黏接材S2之黏接層硬化，將半導體晶片1固定在半導體晶片6之表面6a上。
3.引線接合步驟：
圖18係顯示將圖16所示之半導體晶片與複數引線藉由金屬線電性連接之狀態之俯視圖，圖19係沿圖18A-A線之放大剖面圖。
其次，如圖18及圖19所示，作為圖10所示之引線接合步驟，將半導體晶片之複數襯墊與複數引線3藉由複數金屬線5分別電性連接之。於本步驟中，將半導體晶片1之複數襯墊1p與半導體晶片6之複數襯墊6p藉由複數金屬線5a分別電性連接之。且將半導體晶片6之複數襯墊6p與複數引線3之接合區域3c(參照圖19)藉由複數金屬線5b分別電性連接之。
4.蓋體接合步驟：
圖20係顯示在圖18所示之複數引線上黏接固定蓋體之狀態之放大俯視圖，圖21係沿圖20A-A線之放大剖面圖。且圖22係顯示使圖20所示之引線框架上下反轉之狀態之放大俯視圖，圖23係沿圖22A-A線之放大剖面圖。且圖24係顯示在圖18所示之蓋體及複數引線上塗布密封材之狀態之放大俯視圖，圖25係沿圖24A-A線之放大剖面圖。且圖26係顯示圖24所示藉由密封材黏接固定安裝面側蓋體之狀態之放大俯視圖，圖27係沿圖26A-A線之放大剖面圖。且圖28係沿圖26B-B線之放大剖面圖。
其次，如圖27所示，作為圖10所示之蓋體接合步驟，配置蓋體11，俾包覆半導體晶片1、6及複數金屬線5，藉由密封材14將其黏接於複數引線3。於本步驟中，準備圖27所示之上蓋體12及下蓋體13，分別將上蓋體12搭載 於半導體晶片1之表面1a側，將下蓋體13搭載於半導體晶片1之背面1b側。
本實施形態之蓋體接合步驟中，搭載上蓋體12及下蓋體13之順序雖不由下述限定，但就以連接半導體晶片1或半導體晶片6之金屬線5經保護之狀態搭載下蓋體13之觀點而言，宜先搭載表面1a側之上蓋體12，其次搭載背面1b側之下蓋體13。詳細而言，首先，如圖21所示，準備包含凹部(凹部)32a及配置於凹部32a周圍之引線保持部32b之平台(支持台)32。接著，將引線框架20配置在平台32上，俾配置複數引線3在引線保持部32b上，配置晶片焊墊2之下表面2b在凹部32a上。
其次，配置上蓋體12俾包覆半導體晶片1、6及複數金屬線5，藉由密封材14將其黏接於複數引線3。如圖21所示，上蓋體12包含外面12a、外面12a之相反側內面(下表面)12b及位在外面12a與內面12b之間之側面12c。上蓋體12呈朝外面12a凹陷之形狀，於內面12b側具有凹部(空間形成部、凹部、晶片收納部)12d及配置成包圍凹部12d周圍之凸緣部(黏接部)12e。藉由對例如鐵鎳鉻合金所構成之平板施行沖壓加工，形成凹部12d及凸緣部12e，以獲得上蓋體12。又，作為上蓋體12之形成方法不限於此，亦可藉由去除(刨穿)一個厚的平板的一部分(中央部)，形成凹部12d及凸緣部12e(自平板底面突出之部分)。惟就減少使用材料之觀點，或是實現輕量化之觀點而言，宜如本實施形態使用以平板成形者。
且凹部12d之俯視尺寸為可將半導體晶片1、半導體晶片6、複數金屬線5及複數引線3的一部分(圖13所示之接合區域3c)收(收納)至內部之尺寸。因此，於本步驟中，半導體晶片1、半導體晶片6、複數金屬線5及複數引線3的一部分(接合區域3c)由上蓋體12包覆。換言之，於本步驟中，將上蓋體12黏接固定在複數引線3上，俾包覆半導體晶片1、半導體晶片6、複數金屬線5及複數引線3的一部分(接合區域3c)。且複數引線3中，內引線部3a與外引線部3b一體形成，故配置複數引線3，俾分別以俯視視之自上蓋體12之凹部12d內側朝凹部12d外側延伸。
且於本步驟中，就以密封材14填滿相鄰之引線3之間之觀點而言，宜使用膠狀樹脂。然而，本實施形態中，依序黏接固定上蓋體12、下蓋體13(參照圖27)，故黏接後固定之蓋體(例如下蓋體13)時，若使用膠狀樹脂，即可以密封材14填滿相鄰之引線3之間。
因此，如圖21所示，可藉由形成為薄膜狀(膠帶狀)之密封材14a黏接固定先固定之蓋體(例如上蓋體12)於引線3。此時，預先將例如形成為薄膜狀(膠帶狀)之密封材14a一方之黏接面貼在上蓋體12之黏接面12f。其次，以貼有密封材14a之狀態將上蓋體12貼在引線3之密封區域3e。藉此，可輕易將上蓋體12黏接固定於引線3上。又，於圖10所示之密封材塗布步驟中，包含將薄膜狀(膠帶狀)密封材14a貼在黏接面12f之步驟。
惟密封材14之性狀不由上述薄膜狀密封材14a限定，例如可與後述黏接下蓋體13時所使用者相同，作為密封材14使用膠狀樹脂。此時，在複數引線3之密封區域3e上塗布膠狀密封材14b。又，在晶片焊墊2上配置上蓋體12，俾塗布密封材14b之區域(密封區域3e)與上蓋體12凸緣部12e之黏接面12f對向。此時，將半導體晶片6、半導體晶片1、複數金屬線5、複數引線3之接合區域3c(參照圖19)及晶片焊墊2配置於上蓋體12之凹部12d內。又，例如藉由未圖示之推壓工具將上蓋體12自外面12a側朝平台32抵緊，藉此將凸緣部12e之黏接面12f朝平台32側推入後，密封材14即濕潤地擴散而埋入相鄰之引線3之間之間隙，凸緣部12e之黏接面12f與引線3之密封區域3e因密封材14黏接。膠狀密封材14b之塗布方法之詳細內容與後述黏接下蓋體13之步驟共通，故省略重複之說明。
其次，如圖22及圖23所示，使引線框架20上下(背面表面)反轉。亦即，如圖23所示，配置引線框架20，俾晶片焊墊2位在半導體晶片1、6之更上方。在此，如圖22所示，本實施形態中，密封材14不配置於角部20k，角部20k中，上蓋體12凸緣部12e之黏接面12f分別露出。此因於後述封裝體形成步驟(參照圖10)，角部20k係樹脂供給口(進模口部)或氣體排出口(排氣孔部)。
其次，如圖24及圖25所示，在複數引線3之密封區域3e(參照圖25)上，換言之，上蓋體12凸緣部12e(參照圖25)之黏接面12f(參照圖25)上塗布膠狀密封材14b。接著，如圖27所示，配置下蓋體13俾包覆半導體晶片1、6及複數金屬線5，藉由密封材14將其黏接於複數引線3。如圖28所示，配置下蓋體13，俾凸緣部13e與上蓋體12之凸緣部12e對向，藉由未圖示之抵緊工具，朝上蓋體12抵緊下蓋體13，藉此黏接下蓋體13。
如上述，膠狀密封材14b具有大致可保持塗布之形狀(例如圖25所示之形狀)之黏度。因此，可抑制塗布密封材14b後，黏接下蓋體13(參照圖27)止期間內密封材14b朝塗布區域周圍擴散。
且於塗布密封材14b之區域(黏接區域)配置有複數引線3，故相較於上蓋體12之黏接面12f呈較粗糙之凹凸面。因此如圖25所示，於塗布密封材14b之階段，在密封材14b、上蓋體12與相鄰之引線3之間有時會產生間隙。然而，如圖28所示，藉由抵緊下蓋體13，使膠狀密封材14b外擴，密封材14可埋入相鄰之引線3之間之間隙。特別是若使用黏度低於圖15所示之膠狀黏接材S1之密封材14b，可提升其埋入特性，故可有效抑制產生密封材14b未埋入之間隙。
且如圖24所示，於產品形成區域20a之角部20k不塗布密封材14b。例如圖25所示，於排成一列配置複數引線3之引線群組端部配置懸吊引線8時，雖連續塗布密封材14b俾包覆複數引線3之密封區域3e，但密封材14b之塗布於與懸吊引線8重疊之位置結束。於此狀態下，如圖28所示，將下蓋體13之凸緣部13e朝上蓋體12之凸緣部12e抵緊後，密封材14b即埋入相鄰之引線3之間，且可抑制密封材14b於角部20k擴散。藉此，密封材14埋入相鄰之引線3之間及懸吊引線8與引線3之間，且於產品形成區域20a(參照圖26)之角部20k形成開口部。
其次，使膠狀密封材14b加熱、硬化後，上蓋體12凸緣部12e之黏接面12f與下蓋體13凸緣部13e之黏接面13f即與硬化之密封材14黏接而固定。本 實施形態中，密封材14b內含有例如環氧類熱硬化性樹脂，故可藉由加熱密封材14使其硬化。
又，以圖24與圖25說明關於塗布密封材14之方法一例。然而，如圖28所示，在上蓋體12與下蓋體13經黏接之階段，密封材14埋入相鄰之引線3之間，且於角部20k形成開口部的話，塗布方法不特別限定。例如，圖24及圖25中顯示關於將膠狀密封材14b沿晶片焊墊2上表面2a之周緣部呈帶狀配置之態樣。然而，作為變形例，亦可係於引線3密封區域3e複數處間歇配置膠狀密封材14之所謂多點塗布方式。即使為多點塗布方式，只要抵緊下蓋體13而使膠狀密封材14b外擴，即可於引線3間之間隙埋入密封材14b。且以例如圖24及圖25說明關於在引線3上塗布膠狀密封材14b之方式。然而，塗布密封材14b之構件不由引線3限定，例如可於下蓋體13凸緣部13e之黏接面13f塗布。且例如可於下蓋體13之黏接面13f與引線3密封區域3e雙方塗布密封材14b。
藉由以上步驟，上蓋體12及下蓋體13相互以凹部12d、13d對向之狀態黏接固定。黏接固定下蓋體13後，如圖27所示，將半導體晶片1、半導體晶片6、複數金屬線5及複數引線3的一部分(接合區域3c)配置於因上蓋體12之凹部12d及下蓋體13之凹部13d重合而形成之空間TK內。
且於本步驟中，藉由絶緣材料所構成之密封材14分別黏接固定金屬材料所構成之上蓋體12、下蓋體13，俾不與複數引線3接觸。
5.封裝體形成步驟：
圖29係顯示於圖20所示之引線框架產品形成區域形成封裝體之狀態之放大俯視圖，圖30係沿圖29A-A線之放大剖面圖。且圖31係顯示順著沿圖29所示之B-B線之剖面，在蓋體形成之空間內供給封裝用樹脂之狀態之放大剖面圖。
其次，作為圖10所示之封裝體形成步驟，如圖29~圖31所示，在上蓋體 12、13形成之空間TK(參照圖31)內供給樹脂7p，以樹脂7p封裝複數金屬線5(參照圖30)及半導體晶片1、6(參照圖30、圖31)。
本實施形態中，封裝體7以所謂轉移成型方式形成。亦即，如圖31所示，在成形模具40之上模具41與下模具42之間固定引線框架20。接著，對上蓋體12與下蓋體13之間之空間TK內供給(壓入)經軟化(可塑化)之熱硬化性樹脂(樹脂7p)以使其成形，其後使其加熱硬化。又，於本實施形態所使用之熱硬化性樹脂(樹脂7p)含有樹脂(Resin)與混入此樹脂之填料(粒子)。
轉移成型方式可一併於複數產品形成區域20a形成封裝體7，故就可高效率進行製造之點而言佳。且轉移成型方式中對空間TK內供給軟化之樹脂7p，故可使上蓋體12之下表面(內面)12b及下蓋體13之上表面(內面)13a與樹脂7p輕易密接。亦即，如圖30所示，藉由使封裝體7與蓋體11密接，可高效率地自封裝體7對蓋體11進行熱傳遞。
於本步驟中，首先準備圖30及圖31所示之成形模具40。成形模具40包含包覆引線框架20上表面(搭載半導體晶片之面)側之上模具(第1模具)41，及包覆引線框架20下表面(搭載半導體晶片之面之相反面)側之下模具(第1模具)42。上模具41具有模穴(凹部、蓋體推壓部、蓋推壓部)43，下模具42具有模穴(凹部、蓋體推壓部、蓋推壓部)44，藉由使模穴43、44對向重合，形成收納蓋體11之空間。
模穴43、44分別呈模仿上蓋體12、下蓋體13之形狀。且樹脂薄膜45分別模仿內面41a、42a之形狀貼在上模具41內面(下表面)41a及下模具42內面(上表面)42a。換言之，於模穴43與上蓋體12之間及模穴44與下蓋體13之間配置樹脂薄膜45。樹脂薄膜45較成形模具40及蓋體11柔軟。換言之，樹脂薄膜45之彈性高於成形模具40及蓋體11。因此，以在上模具41與下模具42之間配置蓋體11之狀態將其夾入後(將其夾持後)，樹脂薄膜45即侵入蓋體11，可抑制樹脂7p漏溢。亦即，可對空間TK內供給樹脂7p。以下，稱使用樹脂薄膜45之方式為疊層成型方式。
又，本實施形態中，顯示在藉由成形模具40推壓上蓋體12周圍整體及下蓋體13周圍整體之狀態下供給樹脂7p之例。然而，供給樹脂7p之區域已由上蓋體12與下蓋體13包覆，上蓋體12與下蓋體13之黏接部因硬化之密封材14被固定。因此，至少推壓樹脂7p之供給口周邊的話，即可對空間TK內供給樹脂7p。惟就以平衡佳之方式對蓋體11整體施加力(夾持力)，穩定供給樹脂7p之觀點而言，宜如本實施形態，在藉由成形模具40推壓上蓋體12周圍整體及下蓋體13周圍整體之狀態下供給樹脂7p。
且如圖30所示，在上模具41模穴43周圍配置模具面(夾持面)41b。且在下模具42模穴44周圍配置模具面(夾持面)42b，與模具面41b對向配置。成形模具40藉由以對向配置之模具面41b、42b包夾引線框架20並推壓之，將引線框架20固定在上模具41與下模具42之間。
且如圖31所示，成形模具40包含作為樹脂7p供給口之進模口部40G，及作為空間TK內氣體(空氣)或剩餘的樹脂7p的排出口之排氣孔部40B。本實施形態中，圖29所示之產品形成區域20a具有四個角部20k，而於一個角部20k1配置進模口部40G(參照圖31)，於剩下的三個角部20k2、20k3、20k4配置排氣孔部40B(參照圖31)。換言之，產品形成區域之四個角部中，自角部20k1供給樹脂7a，自其他角部20k2、20k3、20k4排出氣體。藉由如此自複數角部20k排出氣體，可使空間TK內難以留下氣泡(孔隙)。
如以該蓋體接合步驟說明之圖28所示，在相鄰之引線3之間及懸吊引線8與引線3之間埋入密封材14，且於產品形成區域20a(參照圖26)之角部20k形成開口部。於本步驟中，作為用來供給樹脂7p之供給口(開口部)，及用來排出氣體之排出口(開口部)，利用形成於未埋入密封材14之角部20k之開口部。換言之，於本步驟中，自於圖31所示之角部12k1與角部13k1之間所形成之開口部供給(壓入)樹脂7p。且於本步驟中，自於角部12k1以外之角部12k與角部13k1以外之角部13k之間所形成之開口部排出蓋體11內之氣體。
如圖31所示，稱於模穴43側面配置進模口部40G之方式為側邊進模口方式。轉移成型方式中，自進模口部40G對圖31所示之空間TK內供給樹脂7p。又，於空間TK內擴散，俾包圍晶片焊墊2、半導體晶片1、6周圍，封裝空間TK內構件整體。藉由樹脂7p之供給壓力推出空間TK內之氣體(空氣)，自排氣孔部40B將其排出。
且如圖12所示，配置自晶片焊墊2朝角部20k1延伸之懸吊引線8，俾在角部12k與晶片焊墊2之間分支為複數(分為二)，迴避上蓋體12之角部12k。因此，可擴大圖31所示之角部12k1與13k1之間開口部之開口面積，故可自開口部高效率地供給樹脂7p。
在此，一般而言，使用成形模具以轉移成型方式形成封裝體時，設有連結相鄰之引線3彼此並稱為壩條(連桿)之構件。為抑制適用轉移成型方式時，樹脂7p自相鄰之引線3之間之間隙漏出而設置此壩條。然而，本實施形態中，於該蓋體接合步驟，密封材14埋入相鄰之引線3之間。又，密封材14具有抑制適用轉移成型方式時樹脂7p漏出之功能。換言之，於封裝體形成步驟，藉由絶緣材料所構成之密封材14連結相鄰之引線3。因此，於封裝體形成步驟後，不需進行拆除壩部(密封材14)之步驟(壩部去除步驟)。亦即，依本實施形態，可削減製造步驟的一部分，藉此可提升製造效率。
又，就使自封裝體7朝蓋體11之熱傳遞效率化之觀點而言，宜減少於蓋體11內部殘留之氣泡(孔隙)。就此減少氣泡之觀點而言，在圖31所示之空間TK內充滿樹脂7p後，為強制性地排出於樹脂7p內殘留之氣泡(孔隙)，宜對空間TK內施加高於供給壓力之壓力(孔隙去除壓力)。
惟去除氣泡之方法不由上述限定，可適用例如於未圖示之減壓室(真空腔室等)內配置引線框架20，對空間TK內供給樹脂7p之所謂減壓成形方式。此時，即使低度設定樹脂7p之供給壓力，亦可抑制氣泡殘留，故可減少對密封材14施加之應力。另一方面，上述對空間TK內施加高於供給壓力之壓力(孔隙去除壓力)之方法就可不使用減壓室等設備而去除氣泡之點而言較 減壓成形方式有利。
如上述，使空間TK內充滿樹脂7p，去除氣泡(孔隙)後，藉由加熱樹脂7p使其硬化，形成圖30所示之封裝體7。此加熱步驟(烘烤步驟)於例如成形模具40內使樹脂7p暫時硬化(雖不使樹脂7p整體硬化，但即使自成形模具40取出仍可保持形狀之狀態)。其後，自成形模具40取出引線框架20，將其移送至未圖示之加熱爐，使樹脂7p正式硬化(樹脂7p整體硬化之狀態)。
依以上步驟形成之封裝體7如圖30所示，上表面7a與上蓋體12之內面12b密接。且封裝體7之下表面7b與下蓋體13之內面(上表面)13a密接。且如圖29所示，於作為樹脂7p之供給口或是氣體之排出口利用之產品形成區域20a之角部20k，封裝體7自蓋體11露出。然而，藉由將封裝體7之露出部配置於角部20k，可使自封裝體7露出部至金屬線5(參照圖30)之距離遠。因此，即使於封裝體7之露出部發生龜裂，亦可減少龜裂到達金屬線5之可能性。且於封裝體7之上表面7a側，上表面7a整體由上蓋體12包覆，故可抑制龜裂發生。
6.引線成形步驟：
圖32係顯示切斷圖29所示之外引線部而成形之狀態之放大俯視圖。
又，沿圖32所示之A-A線之放大剖面圖與圖4相同故省略圖示，使用圖4說明。
其次，作為圖10所示之引線成形步驟，如圖32所示，切斷引線3之外引線部3b，自框部20c切離之。其後，如圖4所示，分別使複數引線3之外引線部3b呈鷗翼狀成形。複數引線3之外引線部3b之切斷方法例如於引線框架20上表面側配置未圖示之衝頭(切斷刃)，於下表面側配置未圖示之底模(支持工具)沖壓之，藉此將其切斷。且使引線3之外引線部3b成形之方法可使用成形用衝頭與底模沖壓，藉此使其成形。依本步驟，複數引線3分別分離，個別分開。且依本步驟將複數引線3自引線框架20切離。因此，若不藉由引線框架20之框部20c支持產品形成區域20a內各構件，即難以成形。在此於本實 施形態中，在未配置複數引線3之區域配置懸吊引線8，例如圖7所示，藉由封裝體7封裝懸吊引線8。藉此，至後述單片化步驟完畢止，產品形成區域20a因懸吊引線8連結於引線框架20之框部20c而被支持。
7.單片化步驟：
圖33係顯示將圖32所示之產品形成區域自引線框架之框部切離，經單片化之狀態之放大俯視圖。
其次，作為圖10所示之單片化步驟，如圖33所示，將產品形成區域20a自引線框架20之框部20c切離而單片化。於本步驟中，使用例如未圖示之衝頭(切斷刃)與底模(支持工具)對產品形成區域20a與作為框部20c連結部之懸吊引線8施行沖壓加工，藉此切斷之。此時，分別藉由衝頭拆除圖31所示形成於進模口部40G之進模口樹脂及形成於排氣孔部40B之排氣孔樹脂。
依以上各步驟，取得圖1~圖9所示之半導體裝置10。如圖11所示，本實施形態之引線框架20使用具有複數產品形成區域20a之引線框架20，故可自1片引線框架20取得複數個半導體裝置10。其後，進行外觀檢驗或電性試驗等必要的檢驗、試驗，出貨或是安裝於未圖示之安裝基板。
又，如以該引線框架準備步驟說明之圖13所示，本實施形態之引線框架20預先於例如銅(Cu)所構成之基材21之表面整體(上表面、下表面及側面)形成例如鎳(Ni)或是鎳鈀(Ni/Pd)所構成之金屬膜(電鍍膜)MM。亦即，如圖4所示，將半導體裝置10安裝於未圖示之安裝基板時與安裝基板側端子連接之外引線部3b由鎳(Ni)或是鎳鈀(Ni/Pd)所構成之金屬膜MM包覆。此金屬膜MM具有使將半導體裝置10安裝於安裝基板時作為接合構件之焊接材之可潤濕性提升之功能，故可省略圖10中以括弧表示之電鍍步驟。
惟作為變形例，於外引線部3b未形成鎳鈀(Ni/Pd)所構成之金屬膜(電鍍膜)MM時，如圖10中以括弧所示，在封裝體形成步驟後進行電鍍步驟。進行圖10所示之電鍍步驟時，於自封裝體7露出之複數引線3(外引線部3b)形成 例如焊接材所構成之金屬膜(外裝電鍍膜)。於本步驟中，將作為被電鍍加工物之引線框架20配置於經倒入電鍍液(圖示省略)之電鍍槽(圖示省略)內，例如藉由電解電鍍法形成外裝電鍍膜。依此電解電鍍法，可於自封裝體7露出之區域一併形成外裝電鍍膜。因此，於複數外引線部3b上表面、下表面及側面形成外裝電鍍膜。又，在各蓋體12、13與引線3之間如上述夾設絶緣材料所構成之密封材14。因此，作為電極使用引線框架20時，於此上蓋體12及下蓋體13未通電，故於蓋體11不形成外裝電鍍膜。在此，考慮到蓋體11之抗氧化時，宜在將蓋體11接合於引線3前，預先使金屬膜(電鍍膜)形成於蓋體11表面。
(實施形態2)
說明關於本實施形態中，作為以該實施形態1說明之半導體裝置10之變形例，在配置於半導體晶片背面側之蓋體不形成模穴部，使用作為平板之蓋體之封裝體構造。又，本實施形態中，以與藉由該實施形態1說明之半導體裝置及其製造方法之相異點為中心說明，共通之部分則省略說明。且關於圖式亦為說明與該實施形態1之相異點而揭示必要圖式，因應所需引用以該實施形態1說明之圖式說明之。
<與實施形態1之構造上之相異點>
圖34係顯示作為相對於圖2之變形例之半導體裝置下表面側之俯視圖。且圖35係作為相對於圖4之變形例之半導體裝置剖面圖，圖36係作為相對於圖5之變形例之半導體裝置剖面圖。且圖37係作為相對於圖6之變形例之半導體裝置透視俯視圖。又，圖34所示之半導體裝置之俯視圖與以該實施形態1說明之圖1相同故省略圖示。
圖34~圖37所示之半導體裝置50於在與上蓋體12對向之位置黏接作為平板之下蓋體(蓋構件)15之點與以該實施形態1說明之半導體裝置10相異。如圖34所示，配置半導體裝置50下表面(安裝面)側之下蓋體(蓋構件)15具有外面(下表面、露出面、安裝面)15b，以俯視視之成四角形(四邊形)。下蓋體15之俯視尺寸與上蓋體12(參照圖1)之俯視尺寸大小相同，黏接固定上蓋體 12之周緣部(凸緣部12e)與下蓋體15之周緣部俾相互重疊。與以該實施形態1說明之下蓋體13相同，下蓋體15於鐵鎳鉻合金所構成之基材表面形成例如鎳或是鎳鈀所構成之金屬膜(電鍍膜)MM(參照圖35)。如此，在配置於安裝面側之下蓋體15下表面(安裝面)15b形成金屬膜MM，藉此提升下蓋體15外面15b之可潤濕性(焊接材之可潤濕性)。其結果，於未圖示之安裝基板安裝半導體裝置50時，下蓋體15外面(下表面)15b與安裝基板側端子可連接，以提升放熱性。
且下蓋體15於周緣部具有以下四邊(四個主邊)。亦即，下蓋體15於周緣部具有沿X方向延伸之邊(主邊)15h1、沿與邊15h1交叉(正交)之Y方向延伸之邊(主邊)15h2、與邊15h1對向之邊(主邊)15h3及與邊(主邊)15h2對向之邊15h4。且下蓋體15具有位於邊15h1、邊15h2、邊15h3、邊15h4交叉之區域之四個角部15k。詳細而言，下蓋體15於邊15h1與邊15h2交叉之區域具有角部15k1。且下蓋體15於邊15h3與邊15h4交叉之區域具有角部15k2。且下蓋體15於邊15h1與邊15h4交叉之區域具有角部15k3。且下蓋體15於邊15h2與邊15h3交叉之區域具有角部15k4。下蓋體15角部15k之定義與上述上蓋體12之角部12k相同，故省略重複之說明。
且封裝體7之上表面7a不露出，且封裝體7在上蓋體12之角部12k與下蓋體15之角部15k之間露出。此點與以上述實施形態說明之半導體裝置10相同。
且如圖35所示，下蓋體15以剖面視之成平坦板(平板)狀，未形成如上蓋體12之凹部12d或凸緣部12e。半導體裝置50中，以成平坦板狀之下蓋體15包覆封裝體7，故作為搭載半導體晶片1、6之晶片搭載部可使用下蓋體15。換言之，半導體裝置50未配置圖1所示之晶片焊墊2，在下蓋體15之內面15a上搭載半導體晶片6，此點與以該實施形態1說明之半導體裝置10相異。詳細而言，藉由黏接材S1在作為晶片搭載部之下蓋體15之內面15a上搭載半導體晶片6，藉由黏接材S2在半導體晶片6之表面6a上搭載半導體晶片1。
藉由如此不設置晶片焊墊2(參照圖4)，作為晶片搭載部利用下蓋體15，可使其薄型化。或是藉由作為晶片搭載部利用下蓋體15，可增加下蓋體15之厚度(自內面15a至外面15b之距離)，故可提升下蓋體15之放熱特性。例如圖35及圖36所示之例中，下蓋體15之厚度較自上蓋體12之厚度外面12a至內面(下表面)12b之距離厚(大)。
且作為晶片搭載部利用下蓋體15時，作為變形例，可不設置懸吊引線8。然而，如以該實施形態1引線成形步驟說明之圖32所示，切斷引線3之外引線部3b後，若不以引線框架20之框部20c支持產品形成區域20a內各構件，引線3即難以成形。因此於本實施形態中，如圖35所示，因對引線3施行彎折加工，易於成形之觀點，設置懸吊引線8。如圖37所示，懸吊引線8以俯視視之，分別配置於下蓋體15之四個角部15k與半導體晶片6之四個角之間。且各懸吊引線8於半導體晶片6之角與下蓋體15之間分支為複數，分支之各端部於下蓋體15各邊15h1、15h2、15h3、15h4自蓋體11(參照圖35)露出。
<與實施形態1製法上之相異點>
其次，說明關於圖34~圖37所示之半導體裝置50之製造方法。本區中亦以與藉由該實施形態1說明之半導體裝置之製造方法之相異點為中心說明，共通之部分則省略說明。圖38係顯示作為相對於圖10之變形例之半導體裝置組裝流程之說明圖。
本實施形態半導體裝置之製造方法中，引線框架準備步驟及蓋體接合步驟與以該實施形態1說明之製造方法相異。又，詳細而言，半導體晶片搭載步驟雖於作為晶片搭載部利用下蓋體15的一部分(配置於中央之晶片搭載區域)之點亦與該實施形態1相異，但除內面(上表面)15a之平面積大於半導體晶片6之平面積之點外，可以下蓋體15取代以該實施形態1說明之晶片焊墊2而適用之，故省略圖示及說明。
首先，於引線框架準備步驟準備圖39及圖40所示之引線框架20。圖39係顯示作為相對於圖12之變形例之引線框架之放大俯視圖，圖40係顯示作 為相對於圖13之變形例之引線框架之放大剖面圖。
本實施形態中，於半導體晶片搭載步驟(參照圖38)將半導體晶片6(圖35參照)搭載在下蓋體15上，故下蓋體15需在半導體晶片搭載步驟前黏接於引線框架。因此，如圖39所示，配置下蓋體15於產品形成區域20a中央部。下蓋體15與引線框架20個別分開而形成，藉由密封材14與複數引線3(及複數懸吊引線8)黏接固定。於本步驟之時點，密封材14不需埋入相鄰之引線3之間，故可藉由以該實施形態1說明之薄膜狀密封材14a或膠狀密封材14b中任一者黏接。引線3及下蓋體15分別與密封材14黏接之黏接界面分別係鎳或是鎳鈀所構成之金屬膜MM，故可提升與密封材14之密接性。又，於本步驟中，如圖39所示，準備複數引線3與下蓋體15經黏接固定之狀態之引線框架20。
且在下蓋體15之晶片搭載區域(搭載半導體晶片6之預定區域：晶片搭載部)周圍配置複數引線3。引線3由圖35所示在完成時由封裝體7封裝之內引線部3a，與自封裝體7露出之外引線部3b構成。且如圖40所示，內引線部3a包含自引線3內側端部依序配置之接合區域3c、封裝區域3d及密封區域3e。在此於本實施形態中，成下蓋體15開啟之形狀，故內引線部3a中，於所有區域，下蓋體15與內引線部3a之距離近。因此，由於防止引線3與下蓋體15接觸之觀點，在接合區域3c與下蓋體15之間、封裝區域3d與下蓋體15之間及密封區域3e與下蓋體15之間分別配置密封材14。
且與以該實施形態1說明之蓋體接合步驟相同，在產品形成區域20a之角部20k未配置密封材14。藉此，於封裝體形成步驟可自角部20k(詳細而言，自圖36所示之角部12k1與角部15k1之間之開口部)供給樹脂。且可自其他角部20k排出氣體或剩餘之樹脂。藉此，與該實施形態1相同，可使封裝體自蓋體11露出之位置為蓋體11之角部(詳細而言，圖36所示之角部12k與角部15k之間)。換言之，可以封裝體7包覆封裝體7上表面7a整體。
其次，於圖38所示之蓋體接合步驟下蓋體15已被黏接，故只要黏接固定上蓋體12，即如圖41所示，可以上蓋體12之凹部12d與下蓋體15之內面15a 對向之狀態加以黏接固定，形成空間TK。且於本步驟中，配置並黏接上蓋體12周緣部與下蓋體15周緣部俾彼此重疊。圖41係顯示相對於圖27之變形例之放大剖面圖。於本步驟中，準備包含凹部12d、設於凹部12d周圍之凸緣部(突出部)12e之上蓋體(蓋構件)12，又，配置上蓋體12俾下蓋體15周緣部與上蓋體12周緣部重疊，藉由密封材14b於複數引線3黏接上蓋體12。本實施形態之蓋體接合步驟中，宜藉由搭載上蓋體12，在相鄰之引線3之間埋入密封材14，故宜使用以上述實施形態說明之膠狀密封材14b。
且雖省略圖示，但明顯可知本實施形態中，因下蓋體15為平板，相較於以該實施形態1說明之下蓋體13，於封裝體形成步驟中，成形模具40(參照圖31)與下蓋體15更易於密接。因此，即使例如在下蓋體15與成形模具40之間不夾設樹脂薄膜45(參照圖31)，亦可抑制樹脂7p(參照圖31)漏溢。亦即，可減少製造步驟中消耗構件之使用量。
又，本實施形態之半導體裝置及其製造方法除上述相異點外，與以該實施形態1說明之半導體裝置之製造方法相同。因此，雖省略重複之說明，但明顯可知除上述相異點外，可適用以該實施形態1說明之發明。
(實施形態3)
說明關於本實施形態中，作為以該實施形態1說明之半導體裝置10之變形例，在形成封裝體後，配置蓋體俾包覆封裝體之實施態樣。又，本實施形態中，以藉由該實施形態1說明之半導體裝置之製造方法及其構造之相異點為中心說明，共通之部分省略說明。且關於圖式亦為說明與該實施形態1之相異點揭示必要圖式，因應所需引用以該實施形態1說明之圖式說明之。
<與實施形態1之相異點>
首先，說明關於本實施形態半導體裝置之製造方法。圖42係顯示作為相對於圖10之變形例之半導體裝置組裝流程之說明圖。且圖43係作為相對於圖4之另一變形例之半導體裝置剖面圖，圖44係作為相對於圖5之另一變形例之半導體裝置剖面圖。且圖45係作為相對於圖43之變形例之半導體裝 置剖面圖。
如圖42所示，本實施形態之半導體裝置52於實施封裝體形成步驟後，實施蓋體接合步驟之點與以該實施形態1說明之半導體裝置10之製造方法相異。
如圖43及圖44所示，上蓋體12藉由與下蓋體13重合形成收納封裝體7之空間TK。又，藉由在配置於上蓋體12與下蓋體13之周緣部之黏接部(凸緣部12e、13e之間)配置密封材14，使收納封裝體7之空間呈氣密狀態(密封)。
在此，如本實施形態，先形成封裝體7(參照圖43)時，於封裝體形成步驟不需用來供給封裝用樹脂之開口部。亦即，可在上蓋體12之角部12k與下蓋體13之角部13k之間配置密封材14。換言之，可橫跨全周密封上蓋體12與下蓋體之黏接面。其結果，封裝體7不露出，不直接曝露於外部環境，故可抑制封裝體7溫度上昇。
惟以封裝體7已形成之狀態黏接固定上蓋體12、下蓋體13時，封裝體7之上表面7a與上蓋體12之內面(下表面)12b，及封裝體7之下表面7b與下蓋體13之內面(下表面)13a難以密接。換言之，如圖43所示，在蓋體11與封裝體7之間易於介在間隙SK。
存在此間隙SK時，如以該實施形態1或該實施形態2所說明，相較於封裝體7之上表面7a與蓋體11密接時，自封裝體7朝蓋體11之熱傳遞效率降低。且不僅自蓋體11朝半導體裝置51外部方向輻射，亦朝半導體裝置51內部方向(朝封裝體7之方向)輻射，故輻射之熱易於滯留於蓋體11內部空間TK內。其結果，依環境溫度與輻射條件不同，封裝體7之上表面7a之溫度有時反而會高於半導體裝置10。
在此，就抑制封裝體7溫度上昇之觀點而言，宜如圖45所示之半導體裝置53般，藉由黏接材16連接封裝體7之上表面7a與上蓋體12之內面12b。黏 接材16係例如於環氧類熱硬化性樹脂所構成之膠狀樹脂黏接材含有複數(多數)金屬粒子之黏接材，係導熱係數高於僅由樹脂所構成之黏接材之熱傳導性黏接材。
將此黏接材16夾設在特別是與金屬線5之距離近的封裝體7的上表面7a與上蓋體12之內面12b之間，分別與封裝體7之上表面7a及上蓋體12之內面12b密接，藉此可降低上表面7a之溫度。且配置黏接材16俾包覆上表面7a整體則更佳。且如圖45所示，在封裝體7之下表面7b與下蓋體13之內面13a之間亦配置黏接材16則非常理想。相較於上表面7a封裝體7之下表面7b與金屬線5之距離雖遠，但藉由於下表面7b側亦配置黏接材16，可降低封裝體7整體之溫度。
又，就減少間隙SK之觀點而言，宜於封裝體7之側面7c亦配置黏接材16。然而，黏接材16中，如上述含有金屬粒子，故就防止引線3與金屬粒子接觸之觀點而言，黏接材16宜不配置於封裝體7之側面7c側。
且本實施形態中，先形成封裝體7，故如圖46所示，需於引線框架20設置防止樹脂7p漏溢之壩條(壩部)22。圖46係顯示圖42所示之封裝體形成步驟中，於圖18所示之引線框架形成封裝體7之狀態之放大俯視圖。圖46所示之壩條(壩部)22係與引線3一體形成而連結相鄰之引線3之構件，配置成包圍封裝體7周圍。圖42所示之封裝體形成步驟中，藉由壩條22攔阻樹脂7p之漏溢。且需將封裝體7收納於蓋體11內，故壩條22需設於較密封區域3e(參照圖13)更內側(圖13所示之接合區域3c側)。
惟壩條22係連結複數引線3之金屬構件，故為使相鄰之引線3分離，在進行蓋體接合步驟(參照圖42)前需切斷壩條22。亦即，如圖42所示，需在封裝體形成步驟後，且在蓋體接合步驟前進行壩截斷步驟。壩截斷步驟中，分別將配置於相鄰之引線3之間之壩條22切斷。切斷方法雖未特別限定，但可藉由使用未圖示之衝頭與底模之沖壓加工切斷。以該實施形態1或該實施形態2說明之半導體裝置10、50之製造方法中，作為壩部利用密封材14，故 可省略此壩截斷步驟，就此點而言相當理想。
又，本實施形態之半導體裝置及其製造方法除上述相異點外，與以該實施形態1說明之半導體裝置之製造方法相同。因此，雖省略重複之說明，但明顯可知除上述相異點外，可適用以該實施形態1說明之發明。
且於本實施形態中，雖作為相對於以該實施形態1說明之半導體裝置10及其製造方法之變形例說明之，但可與以該實施形態2說明之變形例組合適用。
<其他變形例>
以上雖根據實施形態具體說明由本案發明人完成之發明，但本發明當然不由上述實施形態限定，可在不脫離其要旨之範圍內進行各種變更。
例如於該實施形態1~該實施形態3中，已說明關於在一個封裝體(半導體裝置)內搭載2個半導體晶片1、6時之實施態樣。然而，半導體晶片之數量不限定於2個，例如可適用於搭載1個半導體晶片之半導體裝置，或是搭載3個以上半導體晶片之半導體裝置。惟例如圖4所示，堆疊而搭載複數半導體晶片1、6之半導體裝置10中，金屬線5與封裝體7之上表面7a之距離近，故一旦於封裝體7之上表面7a發生龜裂，龜裂即易於到達金屬線5。因此，若適用以上述實施形態說明之技術，可特別有效地提升半導體裝置之可靠度。
例如於該實施形態1~該實施形態3中，已說明關於不僅在沿上蓋體12及下蓋體13各邊之部分，於角部12k、13k亦設置凸緣部12e、13e之實施態樣。然而，可如圖47中作為變形例揭示之半導體裝置54般，於封裝體形成步驟作為樹脂供給口利用之角部(圖47之角部12k1)不設置凸緣部12e。圖47係顯示相對於圖1之變形例之俯視圖，圖48係顯示相對於圖31之變形例之放大剖面圖。如圖48所示，於配置有成形模具40之進模口部40G之角部20k1、12k1、13k1不設置凸緣部12e、13e，藉此易於供給樹脂7p。另一方面，配置有排氣孔部40B之其他角部20k、12k、13k中設有凸緣部12e、13e，故靜壓大，因 此可減少樹脂7p之漏溢量。且藉由設置凸緣部12e、13e，密封材14造成的黏接面積擴大，故可提升上蓋體12與下蓋體13之黏接強度。
且可組合例如上述變形例與以該實施形態2、實施形態3說明之技術適用之。
[產業上利用性]
本發明可適用於樹脂封裝型半導體裝置。

Claims (19)

  1. 一種半導體裝置之製造方法，包含以下步驟：(a)準備引線框架，其包含：具有第1面之晶片搭載部；及配置於該晶片搭載部周圍之複數引線；(b)在該(a)步驟後，將包含表面、形成於該表面之複數電極、及與該表面相反之一側之背面的半導體晶片搭載在該晶片搭載部的該第1面上；(c)在該(b)步驟後，將該半導體晶片之該複數電極與該複數引線經由複數金屬線電性連接；(d)在該(c)步驟後，配置蓋構件，俾包覆該半導體晶片及該複數金屬線，藉由密封材黏接該蓋構件於該複數引線；及(e)在該(d)步驟後，對該蓋構件內之配置有該半導體晶片的空間內供給樹脂，以該樹脂封裝該複數金屬線及該半導體晶片；且在此，該蓋構件係由金屬構件形成，該蓋構件之俯視形狀由具有第1角部之四角形構成，於該(d)步驟中，以該密封材的一部分封閉該複數引線中彼此相鄰之引線之間，由該(e)步驟形成之封裝體包含與該晶片搭載部的該第1面係同側之面即上表面及與該上面係相反側之下表面；於該(e)步驟中，自未由該密封材封閉之該第1角部對該空間內供給該樹脂，施行該(e)步驟後，該蓋構件以與該半導體晶片的該表面之全體及該複數金屬線之全體重疊的方式包覆該封裝體的該上表面。
  2. 如申請專利範圍第1項之半導體裝置之製造方法，其中：於該(d)步驟中，藉由絶緣材料所構成之該密封材黏接該蓋構件與該複數引線，以使該蓋構件與該複數引線不相互接觸。
  3. 如申請專利範圍第1項之半導體裝置之製造方法，其中：該(d)步驟中包含下列步驟：(d1)準備包含第1凹部、與設於該第1凹部周圍之第1突出部之第1蓋構件，將該第1蓋構件配置成包覆於該半導體晶片及該複數金屬線，藉由第1密封材將其黏接於該複數引線；及(d2)準備包含第2凹部、與設於該第2凹部周圍之第2突出部之第2蓋構件，將該第2蓋構件配置成使該第1凹部與該第2凹部對向，藉由第2密封材將其黏接於該複數引線。
  4. 如申請專利範圍第3項之半導體裝置之製造方法，其中：於該(d2)步驟中，將該密封材埋入該複數引線中相鄰之引線之間。
  5. 如申請專利範圍第1項之半導體裝置之製造方法，其中：於該(e)步驟中，將該蓋構件內部之氣體自該蓋構件之與該第1角部不同之第2角部排出。
  6. 如申請專利範圍第1項之半導體裝置之製造方法，其中：該(a)步驟中準備之引線框架的該晶片搭載部連接著第1懸吊引線，將該第1懸吊引線配置成在該第1角部與該晶片搭載部之間分支為複數，迴避該第1角部。
  7. 如申請專利範圍第1項之半導體裝置之製造方法，其中：於該(e)步驟中，供給該樹脂，俾該蓋構件內面與該樹脂密接。
  8. 如申請專利範圍第1項之半導體裝置之製造方法，其中：於該(e)步驟中，以將該蓋構件收納於成形模具之模穴內之狀態供給該樹脂，在該成形模具與該蓋構件之間，夾設較該成形模具及該蓋構件更柔軟之樹脂薄膜。
  9. 如申請專利範圍第1項之半導體裝置之製造方法，其中：於該(e)步驟中，在減壓室內配置該引線框架，對該蓋構件內供給該樹脂。
  10. 如申請專利範圍第1項之半導體裝置之製造方法，其中：於該(e)步驟中，在該蓋構件內充滿樹脂後，對該蓋構件內施加高於供給該樹脂之壓力的壓力。
  11. 如申請專利範圍第1項之半導體裝置之製造方法，其中：於該(e)步驟中，分別藉由絶緣材料所構成之該密封材連結該複數引線中相鄰之引線。
  12. 如申請專利範圍第1項之半導體裝置之製造方法，其中：將以俯視視之呈四角形，並具有該晶片搭載部且為一平板之第1蓋構件，預先黏接於該(a)步驟中所準備之引線框架，藉由第1密封材將該複數引線黏接於該晶片搭載部周圍，於該(d)步驟中，準備包含凹部、與設於該凹部周圍之突出部之第2蓋構件，將該第2蓋構件配置成使該第1蓋構件之周緣部與該第2蓋構件之周緣部重合，藉由第2密封材將其黏接於該複數引線。
  13. 一種半導體裝置，包含：具有第1面之晶片搭載部；半導體晶片，包含表面、形成於該表面之複數電極、及與該表面相反之一側之背面，並搭載在該晶片搭載部的該第1面上；複數引線，配置於該半導體晶片周圍；複數金屬線，將該半導體晶片之該複數電極與該複數引線電性連接；封裝體，包含與該晶片搭載部係同側之面即上表面及該上表面之相反側之下表面，用以封裝該半導體晶片及該複數金屬線；及蓋構件，包覆該封裝體，其俯視形狀由具有第1角部之四角形所構成；該蓋構件係由金屬構件形成，該封裝體係由樹脂材料形成，於該封裝體中，該上表面以與該半導體晶片的該表面之全體及該複數金屬線之全體重疊的方式由該蓋構件包覆，且該封裝體於該蓋構件之該第1角部露出。
  14. 如申請專利範圍第13項之半導體裝置，其中：在該蓋構件與該複數引線之間夾設絶緣材料所構成之密封材。
  15. 如申請專利範圍第13項之半導體裝置，其中：該半導體晶片由矽構成，該蓋構件由鐵鎳鉻合金構成。
  16. 如申請專利範圍第13項之半導體裝置，其中：該蓋構件之內面與該封裝體之該上表面密接。
  17. 如申請專利範圍第13項之半導體裝置，其中：第1懸吊引線連接該晶片搭載部，將該第1懸吊引線配置成在該第1角部與該晶片搭載部之間分支為複數，迴避該第1角部。
  18. 如申請專利範圍第13項之半導體裝置，其中：該封裝體於該蓋構件之四個角部中與該第1角部不同之第2角部露出。
  19. 如申請專利範圍第18項之半導體裝置，其中：第1懸吊引線及第2懸吊引線連接該晶片搭載部，將該第1懸吊引線配置成在該第1角部與該晶片搭載部之間分支為複數，迴避該第1角部，將該第2懸吊引線配置成在該第2角部與該晶片搭載部之間分支為複數，迴避該第2角部。
TW102106787A 2012-03-02 2013-02-26 半導體裝置之製造方法及半導體裝置 TWI627684B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-046329 2012-03-02
JP2012046329A JP5956783B2 (ja) 2012-03-02 2012-03-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201401388A TW201401388A (zh) 2014-01-01
TWI627684B true TWI627684B (zh) 2018-06-21

Family

ID=49042370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106787A TWI627684B (zh) 2012-03-02 2013-02-26 半導體裝置之製造方法及半導體裝置

Country Status (4)

Country Link
US (2) US8841166B2 (zh)
JP (1) JP5956783B2 (zh)
CN (1) CN103295922B (zh)
TW (1) TWI627684B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257370B2 (en) * 2013-08-27 2016-02-09 Ubotic Company Limited Cavity package with pre-molded cavity leadframe
EP2843698A3 (en) 2013-08-27 2015-04-01 Ubotic Company Limited Cavity package with pre-molded substrate
US9627329B1 (en) * 2014-02-07 2017-04-18 Xilinx, Inc. Interposer with edge reinforcement and method for manufacturing same
JP2016072376A (ja) 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
JP6783128B2 (ja) * 2016-12-06 2020-11-11 三菱電機株式会社 リード加工装置
KR102554431B1 (ko) 2018-09-05 2023-07-13 삼성전자주식회사 반도체 장치 및 반도체 장치 제조 방법
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置
US11765836B2 (en) 2022-01-27 2023-09-19 Xilinx, Inc. Integrated circuit device with edge bond dam

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090502A1 (en) * 2005-10-20 2007-04-26 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4594770A (en) * 1982-07-15 1986-06-17 Olin Corporation Method of making semiconductor casing
JP2530056B2 (ja) * 1989-09-14 1996-09-04 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH04133453A (ja) * 1990-09-26 1992-05-07 Nec Corp 半導体装置用リードフレーム
JPH04157757A (ja) * 1990-10-22 1992-05-29 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
JPH077032A (ja) * 1993-06-16 1995-01-10 Hitachi Ltd 半導体装置の樹脂封止方法及びその実施装置
US5451715A (en) * 1993-08-11 1995-09-19 Sgs-Thomson Microelectronics, Inc. Molded package integrated circuit with electrochemical cell
JP3201180B2 (ja) * 1994-10-21 2001-08-20 株式会社村田製作所 電子部品のシール構造
JPH10144822A (ja) * 1996-11-05 1998-05-29 Ibiden Co Ltd 電子部品搭載用基板
TW400631B (en) * 1999-01-06 2000-08-01 Walsin Advanced Electronics Chip package structure
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
JP4286242B2 (ja) * 2001-11-12 2009-06-24 三洋電機株式会社 半導体装置の製造方法
JP2003247903A (ja) * 2002-02-21 2003-09-05 Denso Corp 圧力センサ
EP1933610A4 (en) * 2005-08-30 2009-05-06 Panasonic Corp PLATE STRUCTURE AND ELECTRONIC DEVICE
CN100477176C (zh) * 2006-06-01 2009-04-08 美国博通公司 集成电路封装体及其装配方法
JP2009049115A (ja) * 2007-08-17 2009-03-05 Seiko Epson Corp 半導体装置及びその製造方法
JP2010080931A (ja) 2008-08-27 2010-04-08 Kyocera Corp 電子部品モジュールおよびその製造方法
TWI392065B (zh) * 2009-06-08 2013-04-01 Cyntec Co Ltd 電子元件封裝模組
CN102589753B (zh) * 2011-01-05 2016-05-04 飞思卡尔半导体公司 压力传感器及其封装方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090502A1 (en) * 2005-10-20 2007-04-26 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages

Also Published As

Publication number Publication date
US20130228908A1 (en) 2013-09-05
JP2013183054A (ja) 2013-09-12
US8841166B2 (en) 2014-09-23
TW201401388A (zh) 2014-01-01
JP5956783B2 (ja) 2016-07-27
CN103295922A (zh) 2013-09-11
CN103295922B (zh) 2017-07-18
US20140353812A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
TWI627684B (zh) 半導體裝置之製造方法及半導體裝置
TWI639214B (zh) Semiconductor device and method of manufacturing the same
TWI515837B (zh) 半導體裝置及其製造方法
TWI502665B (zh) Semiconductor device and manufacturing method thereof
TWI620283B (zh) 半導體裝置
TW201312669A (zh) 半導體封裝結構的製造方法
TW200845351A (en) Semiconductor device, leadframe and manufacturing method of semiconductor device
JP2010062365A (ja) 半導体装置およびその製造方法
TW201232674A (en) Method and apparatus of compression molding for reducing viods in molding compound
TWI274409B (en) Process for manufacturing sawing type leadless semiconductor packages
WO2016125419A1 (ja) 半導体装置
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
CN111668196A (zh) 半导体封装件以及相关方法
JP2006516832A (ja) 薄い多重半導体ダイ・パッケージ
US20080157309A1 (en) Lead frame and method of manufacturing the same, and semiconductor device
TW200423342A (en) Chip package structure and process for fabricating the same
JP3561209B2 (ja) フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
JPH06275742A (ja) 樹脂封止型半導体装置
TW200409315A (en) Semiconductor package with stilts for supporting dice
JP2002093982A (ja) 半導体装置及びその製造方法
US11101246B2 (en) Semiconductor device having chips attached to support members through silver sintered bodies with particles
TWI250597B (en) Method for manufacturing multi-chip package having encapsulated bond-wires between stack chips
US20230017286A1 (en) Semiconductor die with stepped side surface
JP2018182125A (ja) 半導体素子及び半導体装置
TWI236718B (en) Chip packaging method without lead frame