JP2018182125A - 半導体素子及び半導体装置 - Google Patents
半導体素子及び半導体装置 Download PDFInfo
- Publication number
- JP2018182125A JP2018182125A JP2017081380A JP2017081380A JP2018182125A JP 2018182125 A JP2018182125 A JP 2018182125A JP 2017081380 A JP2017081380 A JP 2017081380A JP 2017081380 A JP2017081380 A JP 2017081380A JP 2018182125 A JP2018182125 A JP 2018182125A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor element
- semiconductor device
- resin
- resin frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
Description
上記ブレードダイシングによるウエハ分割方法は、加工が容易で製造コストが低いという利点がある。しかしながら、ブレードダイシングによる加工時に生じた応力によってチップにマイクロクラックやチッピングが発生することがある。
また、ブレードダイシングによって得られるチップは、角部が直角であり、耐衝撃性が低い。このため、個片化したチップを取り扱う際に、チップが回転刃などの加工ツールやチップ等の他の部品と衝突してチップに欠けが発生したりすることがある。このようなマイクロクラック等を有するチップは抗折強度が低いという問題がある。
また、本発明は、チップを用いた半導体装置の製造工程において、チップの割れ、欠け、チッピングが発生したり、チップと配線とが干渉したりしてチップが不良品化するのを防ぐことを可能にする半導体素子を提供することを目的とする。
(1)チップと、該チップの外周部に形成された絶縁性樹脂材料からなる樹脂枠と、を有する半導体素子。
(2)前記樹脂枠の断面を見たとき、チップの一方の側の樹脂枠が他方の側の樹脂枠よりも長尺に形成されている上記(1)に記載の半導体素子。
(3)前記チップの底面にダイアタッチ材の層を設けた、上記(1)又は(2)に記載の半導体素子。
(4)前記チップの底面に絶縁性樹脂材料からなる樹脂層を設けた、上記(1)又は(2)に記載の半導体素子。
(5)前記樹脂層が接着性を有する絶縁性樹脂材料から形成されている、上記(4)に記載の半導体素子。
(6)上記(1)〜(5)のいずれか1項に記載の半導体素子を有する半導体装置であって、
前記半導体素子の回路面とは反対の側が基板に接着されており、
前記半導体素子の回路面側の電極パッドと前記基板の端子とがワイヤによって接続されており、
前記半導体素子及びワイヤは封止樹脂によって封止されている、半導体装置。
(7)上記(1)〜(5)のいずれか1項に記載の半導体素子を有する半導体装置であって、
前記半導体素子の回路面とは反対の側が基板に接着されており、
前記半導体素子の回路面側の電極パッドと前記基板の端子とが、前記樹脂枠の表面に沿って形成された配線によって接続されており、
前記半導体素子及び前記配線は封止樹脂によって封止されている、半導体装置。
(8)上記(1)〜(5)のいずれか1項に記載の半導体素子を複数個有する半導体装置であって、
第1の半導体素子は回路面側とは反対の側が基板上に接着されており、
前記第1の半導体素子の回路面側には第2の半導体素子が回路面側とは反対の側で接着されて、積層されており、
前記第1の半導体素子の電極パッド及び前記第2の半導体素子の電極パッドと基板の端子とは配線によって接続されており、
前記配線は前記第1の半導体素子の樹脂枠の表面及び前記第2の半導体素子の樹脂枠の表面に沿って形成されており、前記第1の半導体素子、前記第2の半導体素子、及び前記配線は封止樹脂によって封止されている、半導体装置。
・チップとワイヤとの干渉を抑制することができる。
・チップのダメージを軽減させることができる。
・封止樹脂と半導体素子との密着性を向上させることができる。
・チップの反りを軽減させることができる。
・チップの外周部に設けた樹脂枠に沿って配線を形成することができるようになり、パッケージングの自由度が向上する。
・チップを積層する場合において、上方のチップのオーバーハング部を下方のチップの樹脂枠によって支持することができるようになりパッケージングの自由度が向上する。
図1は本発明の半導体素子100の一つの実施形態を示す図であり、半導体素子100の回路面側から見た平面図である。本発明の半導体素子100は、パッシベーション膜2及び電極パッド3を備えたチップ1の外周部に絶縁性樹脂材料からなる樹脂枠4を形成した構造を有する。
まず、樹脂枠4を設けない場合に、どのような問題が起こるかについて図2A〜図2Dに基づいて述べる。
図2Aは、ブレードダイシングの際にチップの側面にチッピング20が生じたチップ1を示す。
図2Bは、基板10にダイアタッチ材21を用いてチップ1を搭載した状態を示す。熱伝導性が高いダイアタッチ材21として銀ペーストを用いるとチップの薄型化がすすむにつれて、銀ペーストのチップ1の回路面への這い上がりが問題となる。ダイアタッチ材21がチップ1の側面に沿って這い上がると、ダイアタッチ材21がチップ1の回路面に接触することがあり、その結果、チップ1の機能が低下することがある。
図2Cはチップ1の電極パッド3と基板10の端子11とを電気的に接続するワイヤ12がチップ1のエッジ部に接触してエッジショート22を発生している状態を示す。このようなエッジショート22が生じるとチップ1の機能が損なわれる。
図2Dはチップ1を封止樹脂5で樹脂封止した状態を示したものである。チップ1、基板10、及び封止樹脂5はそれぞれ熱膨張率が異なるため、熱膨張率の差に起因してチップ1の角部に応力23が集中することによりチップ1にダメージが発生することがある。
以下、図に基づいて本発明を説明する。
また、チップ1に樹脂枠4を設けることによりチップ1の反りを軽減することができる。
図4に示すように、チップ1に樹脂枠4を設けることによって、ワイヤ12はチップ1のエッジと接触することなく、絶縁性樹脂材料からなる樹脂枠4と接触するためエッジショートが起こることはない。
また、チップ1がLow−K膜を有している場合には、チップ1が樹脂枠4を有していることによりLow−K膜剥離を改善することができる。
図7A〜図7Dはウエハの回路面側(表側面)をダイシングの開始面としてダイシングする場合を示したものである。
図7Aに示すように、ウエハ30の裏側面30bにダイシングテープ40を貼り付ける。
次に、図7Bに示すように、ダイシングブレード50によってウエハ30のダイシング領域を切断しチップ1を個片化する。
個片化されたチップ1を図7Cに示すように、ピックアップ装置51を用いてチップ1の表側面(回路面)を保護テープ60に間隔を開けて貼り付ける。
次に、図7Dに示すように、ディスペンサー53によって樹脂枠4を形成するための絶縁性樹脂材料4aをチップ1間の間隙に流し込んで間隙を絶縁性樹脂材料4aで充填する。
チップ1間の間隙に絶縁性樹脂材料4aを充填する方法としてはスピンコート法、印刷法及び圧縮成形法を用いてもよい。
図8Aに示すように、ウエハ30の表側面30aに保護テープ60を貼り付ける。
次に、図8Bに示すように、ダイシングブレード50によってウエハ30のダイシング領域を切断しチップ1を個片化する。
個片化されたチップ1を図8Cに示すように、保護テープ60の端部に引っ張り力を付与して、チップ1間に間隙を設ける。
次に、図8Dに示すように、ディスペンサー53によって樹脂枠4を形成するための絶縁性樹脂材料4aをチップ1間の間隙に流し込んで間隙を絶縁性樹脂材料4aで充填する。
チップ1間の間隙に絶縁性樹脂材料4aを充填する方法としてはスピンコート法、印刷法及び圧縮成形法を用いてもよい。
図9Aは図8Bに示す工程によってダイシングによってチップ1を個片化した状態を示す図である。
図9Bは図7Cまたは図8Cに示す工程によってチップ1間に間隙を設けた状態を示す図である。
図9Cは図7Dまたは図8Dに示す工程によってチップ1間の間隙に絶縁性樹脂材料4aを充填した状態を示す図である。図9Cにはチップ1の裏面にも絶縁性樹脂材料4aを塗布した例を示した。
この複合ウエハ31を、樹脂枠4を有する半導体素子に個片化する工程について図10に基づいて説明する。
図10Aに示すように、複合ウエハ31のチップ1の表側面(回路面)に保護テープ60を貼り付け、次いで研削材55でチップ1の裏側面を研削してチップ1を所望の厚さにする。
次いで、図10Bに示すようにチップ1の裏側面にダイアタッチ材21の層を形成する。
図10Cに示すように複合ウエハ31のダイアタッチ材21側をダイシングテープ40を備えたダイシングリング56に貼り付けることによって、複合ウエハ31をダイシングリング56にマウントする。
次いで、図10Dに示すようにダイシングブレード50によってチップ1間に存在する樹脂部分で切断し、個片化して樹脂枠4を外周部に有する半導体素子を得る。
図11Aはチップ1の裏側面を研削材55で研削した後の状態を示す。
図11Bはチップ1の裏側面にダイアタッチ材21の層を形成した状態を示す。
図11Cはチップ1のダイアタッチ材21側をダイシングテープ40に貼り付けた状態を示す。
図11Dはチップ1間に存在する絶縁性樹脂材料4aの部分でダイシングすることによって得られた樹脂枠4が形成されたチップ1を示す。
(第1の実施形態)
第1の実施形態の半導体素子100を図12に示す。
半導体素子100はチップ1の外周部に形成された樹脂枠4とチップ1の底面に形成されたダイアタッチ材21の層を有している。チップ1の回路面側にはポリイミド膜等からなるパッシベーション膜2及び電極パッド3が形成されている。
第2の実施形態の半導体素子100を図13に示す。
本実施形態では、第1の実施形態に示したチップ1の樹脂枠4の断面を見たとき右側の樹脂枠4’を左側の樹脂枠4よりも水平方向に長尺に形成したものであり、チップ1の底面にはダイアタッチ材21の層が設けられている。
半導体素子100を積層して設ける場合において、上側の半導体素子100が下側の半導体素子に対してオーバーハング部を有するように設ける場合がある。下側の半導体素子の樹脂枠4’が上側の半導体素子100のオーバーハング部に対応する長さを有していると、この樹脂枠4’がオーバーハング部の支持部として機能し、オーバーハング部に荷重が掛かった場合にオーバーハング部が撓んだり、損傷したりするのを防ぐことができる。
樹脂枠4の水平方向の長さは図7Cに示したような、チップ1をピックアップ装置51を用いて保護テープ60上に配置する場合にチップ1間の間隔を調整することによって決定することができる。
第3の実施形態の半導体素子を図14に示す。
本実施形態の半導体素子100はチップ1の外周部に樹脂枠4を形成し、裏面に絶縁性樹脂材料からなる樹脂層8を形成したものである。樹脂層8を形成する絶縁性樹脂材料は樹脂枠4を形成する絶縁性樹脂材料と同じものであってもよい。また、樹脂層8を形成する絶縁性樹脂材料として接着性を有するものを用いることによって樹脂層8はダイアタッチ材として機能する。
第4の実施形態の半導体素子を図15に示す。
本実施形態はチップ1の外周部に形成した樹脂枠を断面で見たとき、右側の樹脂枠4’を左側の樹脂枠4よりも水平方向に長尺に形成し、裏面に絶縁性樹脂材料からなる樹脂層8を形成したものである。樹脂層8を形成する絶縁性樹脂材料は樹脂枠4を形成する絶縁性樹脂材料と同じものであってもよい。また、樹脂層8を形成する絶縁性樹脂材料として接着性を有するものを用いることによって樹脂層8はダイアタッチ材として機能する。
第5の実施形態を図16に示す。
本実施形態は、本発明の実施形態に係る半導体素子100を有する半導体装置に係るものである。
この半導体装置は、図12に示された半導体素子100を基板10の実装面上にダイアタッチ材21を介してチップ実装し、チップ1に形成されている電極パッド3と基板10の表面に形成されている端子11とをワイヤ12によって電気的に導通させ、封止樹脂5によって樹脂封止したものである。
半導体素子100は外周部に樹脂枠4を有しているためワイヤ12がチップエッジと干渉することがなくエッジショートのリスクを抑制することができる。
第6の実施形態を図17に示す。
本実施形態は、本発明の実施形態に係る半導体素子100を有する半導体装置に係るものである。
この半導体装置は、基板10の実装面上に半導体素子100をダイアタッチ材21を介してチップ実装し、チップ1の電極パッド3上に形成されているバンプ7と基板10の表面に形成されている端子11とを配線6によって電気的に導通させ、封止樹脂5によって樹脂封止したものである。
図17に示すように、配線6はチップ1の外周部に設けられている樹脂枠4の表面を這わせるように設けられているので、パッケージの薄厚化、小型化が可能となる。
第7の実施形態を図18に示す。
本実施形態は、半導体素子101と半導体素子102とを積層した構造を有する半導体装置に係るものである。
この半導体装置は、第1の半導体素子101を基板10の実装面上にダイアタッチ材21を介してチップ実装し、この第1の半導体素子101の回路面上に、第2の半導体素子102を第2の半導体素子102の底面に設けた接着性を有する絶縁性樹脂材料からなる樹脂層8を介して積層し、第1の半導体素子101のチップ1の電極パッド3上に形成されているバンプ7、第2の半導体素子102のチップ1’の電極パッド3’上に形成されているバンプ7’、及び、基板10の表面に形成されている端子11を配線6によって電気的に導通させ、封止樹脂5によって樹脂封止したものである。
図18に示すように、チップ1及びチップ1’の外周部に設けられた樹脂枠4の表面に這わせるように設けられているので、パッケージの薄厚化、小型化が可能となる。
第8の実施形態を図19に示す。
本実施形態は、半導体素子101と半導体素子102とを積層した構造を有する半導体装置に係るものである。
この半導体装置は、図19に示すように樹脂枠の断面を見たとき、右側の樹脂枠4’を左側の樹脂枠4よりも水平方向に長尺に形成した第1の半導体素子101を基板10の実装面上にダイアタッチ材21を介してチップ実装し、この第1の半導体素子101の回路面上に、第2の半導体素子102を第2の半導体素子102の底面に設けた接着性を有する絶縁性樹脂材料からなる樹脂層8を介して実装したものである。この半導体装置は、第1の半導体素子101及び第2の半導体素子102に形成されている電極パッド3と基板10の表面に形成されている端子11とをワイヤ12によって電気的に導通させ、封止樹脂5によって樹脂封止することによって形成されている。
第1の半導体素子101における長尺に形成された樹脂枠4’によって第2の半導体素子102における電極パッド3が配置されているオーバーハング部が支持されており、ワイヤボンディング時にオーバーハング部にかかる衝撃荷重及び超音波振動を受け止められる様になり、チップ割れを抑制することができる。また、第2の半導体素子102の撓みによるワイヤボンディング時の衝撃荷重及び超音振動が減衰するのを抑制できることにより、ボンディングの接合性も向上する。
2 パッシベーション膜
3、3’ 電極パッド
4、4’ 樹脂枠
4a 絶縁性樹脂材料
5 封止樹脂
6 配線
7、7’ バンプ
8 樹脂層
10 基板
11 端子
12 ワイヤ
20 チッピング
21 ダイアタッチ材
22 エッジショート
23 応力
30 ウエハ
30a ウエハ表面
30b ウエハ裏面
31 複合ウエハ
40 ダイシングテープ
50 ダイシングブレード
51 ピックアップ装置
52 引っ張り力
53 ディスペンサー
54 樹脂充填用空間
55 研削材
56 ダイシングリング
60 保護テープ
100 半導体素子
101 第1の半導体素子
102 第2の半導体素子
Claims (8)
- チップと、該チップの外周部に形成された絶縁性樹脂材料からなる樹脂枠と、を有する半導体素子。
- 前記樹脂枠の断面を見たとき、チップの一方の側の樹脂枠が他方の側の樹脂枠よりも長尺に形成されている、請求項1に記載の半導体素子。
- 前記チップの底面にダイアタッチ材の層を設けた、請求項1又は2に記載の半導体素子。
- 前記チップの底面に絶縁性樹脂材料からなる樹脂層を設けた、請求項1又は2に記載の半導体素子。
- 前記樹脂層が接着性を有する絶縁性樹脂材料から形成されている、請求項4に記載の半導体素子。
- 請求項1〜5のいずれか1項に記載の半導体素子を有する半導体装置であって、
前記半導体素子の回路面とは反対の側が基板に接着されており、
前記半導体素子の回路面側の電極パッドと前記基板の端子とがワイヤによって接続されており、
前記半導体素子及びワイヤは封止樹脂によって封止されている、半導体装置。 - 請求項1〜5のいずれか1項に記載の半導体素子を有する半導体装置であって、
前記半導体素子の回路面とは反対の側が基板に接着されており、
前記半導体素子の回路面側の電極パッドと前記基板の端子とが、前記樹脂枠の表面に沿って形成された配線によって接続されており、
前記半導体素子及び前記配線は封止樹脂によって封止されている、半導体装置。 - 請求項1〜5のいずれか1項に記載の半導体素子を複数個有する半導体装置であって、
第1の半導体素子は回路面側とは反対の側が基板上に接着されており、
前記第1の半導体素子の回路面側には第2の半導体素子が回路面側とは反対の側で接着されて、積層されており、
前記第1の半導体素子の電極パッド及び前記第2の半導体素子の電極パッドと基板の端子とは配線によって接続されており、
前記配線は前記第1の半導体素子の樹脂枠の表面及び前記第2の半導体素子の樹脂枠の表面に沿って形成されており、前記第1の半導体素子、前記第2の半導体素子、及び前記配線は封止樹脂によって封止されている、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017081380A JP7086528B2 (ja) | 2017-04-17 | 2017-04-17 | 半導体素子及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017081380A JP7086528B2 (ja) | 2017-04-17 | 2017-04-17 | 半導体素子及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182125A true JP2018182125A (ja) | 2018-11-15 |
JP7086528B2 JP7086528B2 (ja) | 2022-06-20 |
Family
ID=64277243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017081380A Active JP7086528B2 (ja) | 2017-04-17 | 2017-04-17 | 半導体素子及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7086528B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11139275B2 (en) | 2019-07-16 | 2021-10-05 | Kioxia Corporation | Semiconductor device and method of manufacturing the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099740A (ja) * | 2010-11-04 | 2012-05-24 | Panasonic Corp | スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置 |
JP2012164739A (ja) * | 2011-02-04 | 2012-08-30 | Toshiba Corp | 半導体装置の製造方法 |
JP2020508569A (ja) * | 2017-02-21 | 2020-03-19 | マイクロン テクノロジー,インク. | ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ |
-
2017
- 2017-04-17 JP JP2017081380A patent/JP7086528B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012099740A (ja) * | 2010-11-04 | 2012-05-24 | Panasonic Corp | スタックチップ半導体装置の製造方法、スタックチップ半導体装置の実装方法、及びスタックチップ半導体装置 |
JP2012164739A (ja) * | 2011-02-04 | 2012-08-30 | Toshiba Corp | 半導体装置の製造方法 |
JP2020508569A (ja) * | 2017-02-21 | 2020-03-19 | マイクロン テクノロジー,インク. | ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11139275B2 (en) | 2019-07-16 | 2021-10-05 | Kioxia Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP7086528B2 (ja) | 2022-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
US9111896B2 (en) | Package-on-package semiconductor device | |
KR102649471B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
JP5215244B2 (ja) | 半導体装置 | |
US9887171B2 (en) | Semiconductor device having semiconductor chip with large and small irregularities on upper and lower side surface portions thereof | |
US8860215B2 (en) | Semiconductor device and method of manufacturing the same | |
US8093104B1 (en) | Multi-chip stacking method to reduce voids between stacked chips | |
KR20130122508A (ko) | 반도체 패키지 조립체를 위한 스터드 범프 구조 | |
JP2010010301A (ja) | 半導体装置及びその製造方法 | |
CN103855121A (zh) | 具有拉伸应力的封装半导体器件及其制造方法 | |
JP6213554B2 (ja) | 半導体装置 | |
US20170186674A1 (en) | Semiconductor packages and methods for forming same | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
KR20130022821A (ko) | 스택 패키지 및 그의 제조 방법 | |
WO2011030368A1 (ja) | 半導体装置とその製造方法 | |
JP5621712B2 (ja) | 半導体チップ | |
JP2018182125A (ja) | 半導体素子及び半導体装置 | |
TW202008529A (zh) | 半導體裝置及其製造方法 | |
TWI452667B (zh) | 具有空腔結構之半導體封裝元件及其封裝方法 | |
JP5601282B2 (ja) | 半導体装置 | |
JP6560496B2 (ja) | 半導体装置 | |
KR20100032309A (ko) | 반도체 디바이스의 제조 방법 | |
KR100455698B1 (ko) | 칩 싸이즈 패키지 및 그 제조 방법 | |
JP5234703B2 (ja) | 半導体装置の製造方法 | |
JP2012089579A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20190522 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200310 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210506 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7086528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |