JP2020508569A - ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ - Google Patents

ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ Download PDF

Info

Publication number
JP2020508569A
JP2020508569A JP2019544691A JP2019544691A JP2020508569A JP 2020508569 A JP2020508569 A JP 2020508569A JP 2019544691 A JP2019544691 A JP 2019544691A JP 2019544691 A JP2019544691 A JP 2019544691A JP 2020508569 A JP2020508569 A JP 2020508569A
Authority
JP
Japan
Prior art keywords
die
substrate
semiconductor
molding material
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019544691A
Other languages
English (en)
Other versions
JP6998963B2 (ja
Inventor
文友 渡邊
文友 渡邊
惠與 草▲薙▼
惠與 草▲薙▼
Original Assignee
マイクロン テクノロジー，インク．
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク．, マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2020508569A publication Critical patent/JP2020508569A/ja
Priority to JP2021181479A priority Critical patent/JP7253601B2/ja
Application granted granted Critical
Publication of JP6998963B2 publication Critical patent/JP6998963B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリが本明細書に開示される。一実施形態では、半導体ダイアセンブリは、パッケージ基板と、パッケージ基板に搭載された第１のダイと、第１のダイに搭載された第２のダイとを含み得る。第１のダイは第１のダイ基板を含み、第２のダイは、第１のダイ基板に取り付けられた第２のダイ基板を含む。第１及び第２のダイの内の少なくとも１つは、半導体基板と、半導体基板に隣接するダイ基板拡張部とを含む。ダイ基板拡張部は、平面図形を少なくとも部分的に画定する成型材料を含む。【選択図】図１Ａ

Description

開示される実施形態は、半導体ダイアセンブリと、そうしたアセンブリ内のダイ基板拡張部に関する。
メモリチップ、マイクロプロセッサチップ、及びイメージャチップを含むパッケージ化された半導体ダイは、パッケージ基板上に搭載された半導体ダイを含み得る。半導体ダイは、プラスチック保護カバー内に入れられ、各ダイは、メモリセル、プロセッサ回路、及びイメージャデバイス等の機能的機構を含む。ダイが外部回路に接続されることを可能にするために、機能的機構とパッケージ基板上の端子との間で、ダイ上のボンドパッドが電気的に接続される。
パッケージ内のダイの密度を増加させるために、ダイは、ケース内で相互に上に積み重ねられ得る。垂直に積み重ねられたダイでの一課題は、しかしながら、ダイが異なるサイズ又はフットプリントを有し得ることである。例えば、メモリパッケージでは、メモリコントローラダイは、パッケージ内のメモリダイよりも小さなフットプリントを有し得る。メモリコントローラダイは、メモリダイからずれるので、ワイヤボンディングすることがより困難であり得る。また、メモリダイは、より小さなメモリコントローラダイの上に積み重ねられた場合に時折傾き得、そのことは、ワイヤの未接合及び／又はチップの亀裂に繋がり得る。
本技術の実施形態に従って構成された半導体ダイアセンブリの断面図である。 半導体ダイアセンブリの一部の上面図である。 本技術の実施形態に従って半導体ダイアセンブリを製造する様々な段階における半導体デバイスを説明する断面図である。 本技術の実施形態に従って半導体ダイアセンブリを製造する様々な段階における半導体デバイスを説明する断面図である。 本技術の実施形態に従って半導体ダイアセンブリを製造する様々な段階における半導体デバイスを説明する断面図である。 本技術の実施形態に従って半導体ダイアセンブリを製造する様々な段階における半導体デバイスを説明する断面図である。 本技術の実施形態に従って半導体ダイアセンブリを製造する様々な段階における半導体デバイスを説明する断面図である。 本技術の実施形態に従って半導体ダイアセンブリを製造する様々な段階における半導体デバイスを説明する断面図である。 本技術の別の実施形態に従って構成された半導体ダイアセンブリの断面図である。 本技術の別の実施形態に従って構成された半導体ダイアセンブリの断面図である。 本技術の実施形態に従って構成された半導体ダイアセンブリを含むシステムの概略図である。
ダイ基板拡張部を有する積み重ねられたダイアセンブリの実施形態が以下で説明される。幾つかの実施形態では、積み重ねられたダイアセンブリは、半導体ダイと、アセンブリ
の付加的なダイがその上に積み重ねられ得るダイ基板又は同様の支持構造を共に形成する成型材料とを含む。用語“半導体デバイス”は、一般的に、半導体材料を含む固体状態デバイスを指す。半導体デバイスは、例えば、半導体基板、ウエハ、又はウエハ若しくは基板からシンギュレーションされたダイを含み得る。開示全体を通じて、半導体デバイスは、一般的に、半導体ダイの文脈で説明されるが、半導体デバイスは半導体ダイに限定されない。
用語“半導体デバイスパッケージ”は、共通のパッケージ内に組み込まれた１つ以上の半導体デバイスを用いた配置を指し得る。半導体パッケージは、少なくとも１つの半導体デバイスを部分的に又は完全に封止する筐体又はケースを含み得る。半導体デバイスパッケージは、１つ以上の半導体デバイスを積載し、且つケースに取り付けられるか、さもなければ組み込まれるインターポーザ基板をも含み得る。用語“半導体デバイスアセンブリ”は、１つ以上の半導体デバイス、半導体デバイスパッケージ、及び／又は基板（例えば、インターポーザ、支持、又はその他の適切な基板）のアセンブリを指し得る。半導体デバイスアセンブリは、例えば、別個のパッケージの形式、ストリップ若しくはマトリクスの形式、及び／又はウエハパネルの形式で製造され得る。
本明細書で使用されるように、用語“垂直な”、“水平な”、“上部の”、及び“下部の”は、図に示した方位の視点において半導体デバイス内の機構の相対的な方向又は位置を指し得る。例えば、“上部の”又は“最上部の”は、別の機構よりもページの最上により近く位置付けられた機構を指し得る。これらの用語は、しかしながら、最上の／底の、上方の／下方の、より上の／より下の、上／下、及び左／右が方位に依存して入れ替えられ得る反転した又は傾斜した方位等、その他の方位を有する半導体デバイスを含むように広く解釈されるべきである。
図１Ａは、本技術の実施形態に従って構成された半導体ダイアセンブリ１００（“アセンブリ１００”）の断面図であり、図１Ｂはその上面図である。図１Ａを参照すると、アセンブリ１００は、第１のダイ１１０及び第２のダイ１２０を積載するパッケージ基板１０２（例えば、プリント回路基板）を含み、第１のダイ１１０は第２のダイ１２０上に積み重ねられる（纏めて、“ダイスタック１０５”）。第１のダイ１１０は、例えば、第１の外縁１１３を有する第１のダイ基板１１１（例えば、半導体基板）を有する半導体ダイであり得る。第２のダイ１２０は、周辺部分１３４と、周辺部分１３４から第２のダイ１２０の第２の外縁１２３まで広がるダイ基板拡張部１３６（“基板拡張部１３６”）とを有する半導体基板１３０（例えば、シリコン基板）を含む。第２のダイ１２０の第２の外縁１２３は、第１のダイ１１０の第１の外縁１１３から差し込まれる（例えば、第１の外縁１１３の内側にある）。以下で説明する様々な実施形態では、基板拡張部１３６は、熱硬化性材料、エポキシ樹脂、又はその他の適切な化合物等の第１の成型材料１４０から形成され得る。第１の成型材料１４０及び半導体基板１３０は、第２のダイ１２０の第２のダイ基板１２２を形成する。
アセンブリ１００は、パッケージ基板１０２の上方にあり、且つ保護ケース１５８を形成するようにダイスタック１０５を封止する第２の成型材料１５０（例えば、エポキシ）を更に含む。ケース１５８は、機械的支持を提供するように、及び周囲の環境を（例えば、湿度を）遮るように構成され得る。ケース１５８はまた、ワイヤボンド間の電気的絶縁を維持する。幾つかの実施形態では、ケース１５８の第２の成型材料１５０は、第２のダイ基板１２２の第１の成型材料１４０と同じであり得、又は実質的に類似し得る。
図１Ｂを参照すると、アセンブリ１００のケース１５８（図１Ａ）は、第１のダイ１１０、第２のダイ１２０、及びアセンブリ１００のその他のコンポーネントを更に詳細にしめすために除去されている。第１のダイ基板１１１（図１Ａ）は、第２のダイ１２０の上
方の第１のダイ１１０の第１のフットプリント又は第１の外周Ｐ１を画定する。ダイ基板１２２の第１の成型材料１４０が平面図形を少なくとも部分的に画定すると共に、第２のダイ基板１２２は、第２のダイ１２０の第２のフットプリント又は第２の外周Ｐ２を画定する。第１のダイ基板１１１の第１の外縁１１３の領域がパッケージ基板１０２の一部を第１の距離ｄ１だけ張り出すように、及び第２のダイ基板１２２の第２の外縁１２３の領域が第１の外縁１１３を越えて第２の距離ｄ２に広がるように、第１の外周Ｐ１及び第２の外周Ｐ２は、相互に重なる。図１Ｂに説明する実施形態では、第２の距離ｄ２に広がる第２の外縁１２３の領域は、第１の成型材料１４０の一部と、第２のダイ１２０の半導体基板１３０の一部と含む。
使用中、基板拡張部１３６は、第１のダイ１１０の張り出す縁１１３を安定させ得る。様々な実施形態では、基板拡張部１３６は、第１のダイ１１０だけではなく、第１のダイ１１０上に積み重ねられた付加的なダイ（図示せず）をも安定させ得る。ダイの積み重ねられた配置は、ダイの全てがダイスタックの共通のフットプリント内に位置付けられるので、アセンブリ１００のサイズ全体を削減する。また、第１のダイ１１０の張り出し部分は、第２のダイ１２０の基板拡張部１３６によって支持されるので、第１のダイ１１０の厚さは削減され得る。幾つかの実施形態では、第１のダイ１１０はメモリダイであり得、第２のダイ１２０はコントローラダイであり得る。メモリダイは、メモリ回路を形成するように構成された集積回路コンポーネント１１７（概略的に図示される）を含み得る。コントローラダイは、典型的には、集積回路コンポーネント１２７（概略的に図示される）のよりコンパクトな及び／又はより小さい配置を有する。結果として、コントローラダイは、典型的には、メモリダイよりも小さなフットプリントを有する。より小さなコントローラダイの上により大きなメモリダイを積み重ねることの一課題は、コントローラダイ上に積み重ねられた時に適切に位置合わせされていない場合に、より大きなメモリダイが傾斜又は傾き得ることである。幾つかの実例では、傾いたダイは、保護ケースの外側に突き出し得、ダイの一部を周辺の環境に晒し得る。傾いたダイは、一般的に、チップの亀裂をより多く発生させ、ワイヤボンドは、ダイの両対辺で異なる長さを有するので、傾いたダイへのワイヤボンディングはより困難であり得る。この課題に対処するための従来の一製造技術は、下部のダイが挿入され得るパッケージ基板内に空洞を形成することを含む。この技術は、しかしながら、空洞を形成するためにパッケージ基板をミリング又はエッチングすることを要するので、製造を複雑にし得、コストを増加させ得る。別の既存の解決法は、パッケージ基板１０２にスペーサ又は支持を搭載することである。
本技術の様々な実施形態に従って構成されたダイアセンブリは、従来の積み重ねられたダイアセンブリのこれら又はその他の制限に対処し得る。例えば、幾つかの実施形態では、下部の第２のダイ１２０の基板拡張部１３６は、第１のダイ１１０のサイズ及び／又は形状に合致するように、第２のダイ基板１２２の外周に広がり得る。第２のダイ１２０の増加したサイズは、第１のダイ１１０に付加的な支持を提供し得、それは、ダイの傾きを順次削減又は防止する。様々な実施形態では、基板拡張部１３６は、第１のダイ１１０がパッケージ基板１０２をより少量だけ張り出す又は全く張り出さないように構成され得る。幾つかの実施形態では、半導体ダイアセンブリのその他のダイは基板拡張部を含み得、又はダイスタック内の複数のダイは、スタック内の機械的支持を強化するために基板拡張部を含み得る。これらの実施形態及びその他の実施形態では、基板拡張部を有するダイを含むダイアセンブリは、千鳥状の配置、重複した方位、及び／又は異種の形状を有する、ダイ及び対応する半導体基板を収容し得る。
図１Ａを再び参照すると、パッケージ基板１０２は、第１のワイヤボンドコネクタ１０７ａ（例えば、ワイヤボンド）によって第１のダイ１１０上の対応するボンドパッド１０９ａに結合された複数の第１の基板パッド１０８ａを含む。図１Ｂを参照すると、第１の基板パッド１０８ａは、第２のダイ１２０の第２の外周Ｐ２の両対辺に沿って整列される
。パッケージ基板１０２は更に、第２の外周Ｐ２の両対辺に位置付けられ、且つ第１の基板パッド１０８ａのアレイに概して垂直な方向に整列された第２の基板パッド１０８ｂを含む。第２の基板パッド１０８ｂは、第２のワイヤボンドコネクタ１０７ｂ（例えば、ワイヤボンド）によって、第２のダイ１２０の半導体基板１３０の上面１２４上の対応するボンドパッド１０９ｂに結合される。ボンドパッド１０９ａは、第１の成型材料１４０と概して位置合わせされ、このことは、ワイヤボンディングの信頼性を増加させること、及びチップの亀裂を防止することを助け得る。
図１Ａに更に示すように、パッケージ基板１０２は、パッケージ基板１０２の両対辺上に、及び／又はパッケージ基板１０２を通じて広がる（例えば、再配線構造体を形成する）金属トレース、ビア、又はその他の適切なコネクタ等の電気的コネクタ１０３（概略的に図示される）を含み得る。電気的コネクタ１０３は、パッケージ基板１０２の対面にパッケージ接触部１０６及び相互接続部１０４（例えば、バンプボンド）を介して外部回路（図示せず）に第１の基板パッド１０８ａ及び／又は第２の基板パッド１０８ｂ（図１Ｂ）を結合し得る。幾つかの実施形態では、電気的コネクタ１０３はまた、第１のダイ１１０と第２のダイ１２０とを電気的に相互に結合するために、個別の第１の基板パッド１０８ａを個別の第２の基板パッド１０８ｂと結合し得る。
第１のダイ１１０は更に、第１のダイアタッチ材料１３８（例えば、ダイアタッチフィルム）によって第２のダイ１２０に取り付けられた下面１１５を含む。図１Ａに説明する実施形態では、第１のダイアタッチ材料１３８は、第２のダイ１２０の基板拡張部１３６に取り付けられた第１の部分と、第２のダイ１２０の半導体基板１３０の上面１２４に取り付けられた第２の部分とを含む。他の実施形態では、第１のダイアタッチ材料１３８は、半導体基板１３０に取り付けられるが、基板拡張部１３６には取り付けられない（又は、その逆も同様である）。
第２のダイ１２０は、第２のダイアタッチ材料１３９（例えば、ダイアタッチフィルム）によってパッケージ基板１０２に取り付けられる。幾つかの実施形態では、ダイアタッチ材料１３８及び１３９は、同じ又は類似の材料から形成され得る。これら又はその他の実施形態では、ダイアタッチ材料１３８及び１３９の内の１つ以上は、被覆ワイヤ材料又はラミネートフィルム（例えば、エポキシベースの材料のラミネートフィルム）を含み得る。幾つかの実施形態では、ダイアタッチ材料は、例えば、（夫々“ＤＡＦ”又は“ＤＤＦ”として当該技術分野で周知の）ダイアタッチフィルム又はダイシングダイアタッチフィルムを含み得る。一実施形態では、ダイアタッチ材料及び／又はフィルム被覆ワイヤ材料は、中国上海のＨｅｎｋｅｌ ＡＧ＆Ｃｏ．により提供されるＤＡＦ又はＤＤＦ（例えば、型番Ａｂｌｅｓｔｉｃｋ ＡＴＢ−１００、１００Ｕ、１００Ａ、１００Ｕ）を各々含む。
第１のダイ１１０及び第２のダイ１２０の各々の半導体基板は、シリコン、シリコンオンインシュレータ、化合物半導体（例えば、窒化ガリウム）、又はその他の適切な基板等、様々な半導体材料の内の何れかから形成され得る。半導体基板は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、フラッシュメモリ、（メモリ、処理回路、イメージングコンポーネント、及び／又はその他の半導体デバイスを含む）集積回路デバイスのその他の形式等、様々な集積回路コンポーネント（概略的に図示される）の内の何れかを有する半導体ダイにカッティングされ得、又はシンギュレーションされ得る。選りすぐりの実施形態では、アセンブリ１００は、ダイ１１０及び１２０の内の一方又は両方がデータストレージ（例えば、ＮＡＮＤダイ）及び／又はメモリ制御（例えば、ＮＡＮＤ制御）を提供するメモリとして構成され得る。様々な実施形態では、アセンブリ１００は、第１のダイ１１０の上に積み重ねられた付加的なダイ等、付加的なダイを含み得る。幾つかの実施形態では、２つのメモリダイに代えて
、アセンブリ１００は、３つ以上のメモリダイ（例えば、４つのダイ、８つのダイ等）又は唯１つのメモリダイを含み得る。更に、様々な実施形態では、アセンブリ１００のダイは異なるサイズを有し得る。例えば、幾つかの実施形態では、第１のダイ１１０の第１の外周Ｐ１全体は、第２のダイ１２０の第２の外周Ｐ２全体の外側であり得る。
図２Ａ〜図２Ｆは、本技術の実施形態に従った製造の様々な段階における半導体デバイス２００を説明する断面図である。図２Ａをまず参照すると、複数の第２のダイ１２０の複数の半導体基板１３０の上面１２４は、接着剤２６５によって一時的積載部２６０に取り付けられる。一時的積載部２６０は、シリコン又はキャリアテープ等の、再利用及び／又は再生利用され得る安価な材料から作られ得る。
図２Ｂは、第１の成型材料１４０を用いて半導体基板１３０を封止した後の半導体デバイス２００を示す。様々な実施形態では、半導体基板１３０は、装置を成型する成型空洞（図示せず）中に受け入れられ得る。第１の成型材料１４０が溶解し、半導体基板１３０に渡って流れるように、第１の成型材料１４０は、加熱され得、空洞内に押し込まれ得る。第１の成型材料１４０は、その後、冷却して固まることが可能であり得る。一旦固まると、第１の成型材料１４０は、図２Ｃに示すように、第１の成型材料１４０上の第１の外面２２５ａを画定するように、（例えば、バックグラインドを介して）薄くされ得る。第１の成型材料１４０を薄くすることはまた、対応する半導体基板１３０の第２の外面２２５ｂ（例えば、裏面）を露出する。第１の成型材料１４０及び半導体基板１３０は、薄くした後に実質的に同一平面にあり得る。
図２Ｄは、第１の成型材料１４０及び半導体基板１３０の外面２２５ａ及び２２５ｂの上方に第２のダイアタッチ材料１３９が形成された後、及び第２のダイアタッチ材料１３９の上方に移送構造体２７０を形成した後の反転した方位における半導体デバイス２００を示す。移送構造体２７０は、例えば、ダイアタッチテープを含み得る。幾つかの実施形態では、一時的積載部２６０及び接着剤２６５は、図２Ｅに示すように、移送構造体２７０を形成した後に除去され得る。
図２Ｅは、第２のダイ１２０のシンギュレーション後の半導体デバイス２００を示す。シンギュレーション中、第１の成型材料１４０は、ダイシングレーン２７２において第２のダイアタッチ材料１３９と共にカッティングされ得る。シンギュレーションは、第２のダイ１２０の基板拡張部１３６を画定する。シンギュレーションは、基板拡張部１３６を画定し、且つ機械的に分離するためのその他の適切なプロセスと共に、ブレード、ソー、又はレーザのカッティングプロセスを含み得る。幾つかの実施形態では、第１の成型材料１４０が対応する半導体基板１３０を完全に取り囲むように、第２のダイ１２０はシンギュレーションされ得る。その他の実施形態では、第２のダイ２２０は、ダイの全ての縁よりも少ない周囲に成型材料が広がるようにシンギュレーションされ得る。
幾つかの実施形態では、第２のダイ１２０は、デバイスの取り扱いを容易にするために、後続のプロセス段階中に移送構造体２７０上に留められ得る。シンギュレーションされた第２のダイ１２０の製造は、デバイスの検査又は組み立て等のその他の製造段階に続き得る。図２Ｆを参照すると、シンギュレーションされたダイアタッチ材料１３９は、切り離された第２のダイ１２０の上に留まると共に、第２のダイ１２０は、移送構造体２７０から除去され得る（１つのみ図示する）。第２のダイ１２０は、半導体基板１３０と基板拡張部１３６とを含み、それらは、第２のダイ基板１２２を共に形成する。シンギュレーションされたダイアタッチ材料１３９は、第２のダイ１２０をパッケージ基板１０２（図１Ａ）に取り付けるために使用され得る。第２のダイ１２０は、ダイスタック１０５を形成するために、第１のダイアタッチ材料１３８（図１Ａ）によって第１のダイ１１０（図１Ａ）に取り付けられ得る。第２の成型材料１５０（図１Ａ）等の封止材料（図示せず）
は、上で説明したように、ワイヤボンディング後にダイ１１０及び１２０を入れるためにダイスタック及びパッケージ基板１０２に渡って流れ得る。
図３は、本技術の別の実施形態に従って構成された半導体ダイアセンブリ３００（“アセンブリ３００”）の断面図である。アセンブリ３００は、上で詳細に説明したアセンブリ１００の機構と概して類似する機構を含み得る。例えば、アセンブリ３００は、半導体基板３３０及び基板拡張部から形成されたダイ基板３２２を有する中間ダイ３２０を含む。図３に説明する例では、基板拡張部は、半導体基板３３０の対縁３３２ａ及び３３２ｂに夫々隣接する第１及び第２の拡張部分３３６ａ及び３３６ｂを含む。
図３に更に示すように、アセンブリ３００は、パッケージ基板１０２に搭載された下部のダイ３８２ａ及び３８２ｂのスタック（纏めて“下部のダイスタック３８２”）を含む。中間ダイ３２０は、下部のダイスタック３８２の最上部のダイ３８２ａに取り付けられる。下部のダイ３８２ａ及び３８２ｂは、最上部のダイ３８２ａがパッケージ基板１０２の一部を張り出すようにずれ、中間ダイ３２０の一部は、最上部のダイ３８２ａの外周を越えて広がる。
アセンブリ３００は更に、中間ダイ３２０により積載された上部のダイ３８５ａ〜ｃのスタック（纏めて“上部のダイスタック３８５”）を含む。上部のダイスタック３８５は、パッケージ基板１０２を部分的に張り出し、下部のダイスタック３８２と同様の方法ではあるが、反対方向にずれる。第１の拡張部分３３６ａは、パッケージ基板１０２を張り出し、上部のダイスタック３８５の最下部のダイ３８５ｃの下で、半導体基板３３０の第１の縁３３２ａから突き出る。第１の拡張部分３３６ａは、上で説明した方法と同様の方法でスタックの傾斜又は傾きを防止又は削減するように、張り出す上部のダイスタック３８５を支持し得る。
第２の拡張部分３３６ｂは、下部のダイスタック３８２の最上部のダイ３８２ａの隣接部分の上方で、半導体基板３３０の第２の縁３３２ｂから広がる。様々な実施形態では、第２の拡張部分３３６ｂは、下部のダイスタック３８２への取り付けを容易にするように、中間ダイ３２０の搭載面のサイズを増加させ得る。図３に説明する実施形態では、第２の拡張部分３３６ｂは、第１の拡張部分３３６ａよりも小さな外形を有する。他の実施形態では、第２の拡張部分３３６ｂは、第１の拡張部分３３６ａよりも大きくでき、又は第２の拡張部分３３６ｂは、第１の拡張部分３３６ａと同じ形状及び／又はサイズを有し得る。幾つかの実施形態では、第２の拡張部分３３６ｂは省かれ得る。
図４は、本技術の別の実施形態に従って構成された半導体ダイアセンブリ４００（“アセンブリ４００”）の断面図である。アセンブリ４００は、上で詳細に説明したダイアセンブリの機構と概して類似する機構を含み得る。例えば、アセンブリ４００は、下部のダイスタック３８２と、下部のダイスタック３８２に搭載された中間ダイ３２０と、中間ダイ３２０に搭載された上部のダイスタック３８５とを含む。図４に示す配置では、アセンブリ４００は、上部のダイスタック３８５により積載されたコントローラダイ４３１を含む。幾つかの実施形態では、中間ダイ３２０並びに下部及び上部のダイスタック３８２及び３８５はメモリダイを含み得る。これら又はその他の実施形態では、アセンブリ４００は、メモリカードとして構成され得る。例えば、アセンブリ４００は、ホストデバイス（図示せず）のメモリスロット（図示せず）中に受け入れられ得る筐体４５８及びパッケージ基板４０２を含み得る。筐体４５８は、アセンブリ４００のダイを入れる成型材料４５０から形成され得る。成型材料４５０は、ホストデバイス内に取り付けられた時にメモリスロットに隣接する外側の突出物又はフックタブ４５６を画定するように成型され得る。パッケージ基板４０２は、筐体４５８内のダイに電気的に接続された外部端子４０４（図４には１つの端子のみを見せる）を含み得る。
図１〜図４を参照しながら上で説明した積み重ねられた半導体ダイアセンブリの内の何れか１つは、無数のより大きな及び／又はより多くの複合システムの内の何れかに組み込まれ得、その代表例は、図５に概略的に示されたシステム５９０である。システム５９０は、半導体ダイアセンブリ５００、電源５９２、ドライバ５９４、プロセッサ５９６、及び／又はその他のサブシステム若しくはコンポーネント５９８を含み得る。半導体ダイアセンブリ５００は、上で説明した積み重ねられた半導体ダイアセンブリの機構と概して類似する機構を含み得る。もたらされるシステム５９０は、メモリストレージ、データ処理、及び／又はその他の適切な機能等、多種多様な機能の内の何れかを実施し得る。したがって、代表的なシステム５９０は、携帯デバイス（例えば、携帯電話、タブレット、デジタルリーダ、及びデジタルオーディオプレーヤー）、コンピュータ、及び電化製品を非限定的に含み得る。システム５９０のコンポーネントは、単一のユニットに収容され得、又は相互接続された複数のユニットに渡って（例えば、通信ネットワークを通じて）分散され得る。システム５９０のコンポーネントはまた、遠隔デバイスと、多種多様なコンピュータ可読媒体の内の何れかとを含み得る。
上述したことから、技術の具体的実施形態は、説明の目的で本明細書に記述されているが、開示から逸脱することなく様々な変更がなされ得ることが分かるであろう。また、特定の実施形態の文脈で説明した新たな技術の幾つかの側面はまた、その他の実施形態では組み合わせられてもよく、又は省かれてもよい。更に、新たな技術の幾つかの実施形態と関連する利点は、それらの実施形態の文脈で説明されているが、その他の実施形態もこうした利点を示してもよく、本技術の範囲内にあるために、全ての実施形態がこうした利点を必ずしも示す必要はない。したがって、開示及び関連する技術は、本明細書に明白には示されない又は説明されないその他の実施形態を包含し得る。
図１Ｂを参照すると、アセンブリ１００のケース１５８（図１Ａ）は、第１のダイ１１０、第２のダイ１２０、及びアセンブリ１００のその他のコンポーネントを更に詳細にしめすために除去されている。第１のダイ基板１１１（図１Ａ）は、第２のダイ１２０の上方の第１のダイ１１０の第１のフットプリント又は第１の外周Ｐ１を画定する。第２のダイ基板１２２の第１の成型材料１４０が平面図形を少なくとも部分的に画定すると共に、第２のダイ基板１２２は、第２のダイ１２０の第２のフットプリント又は第２の外周Ｐ２
を画定する。第１のダイ基板１１１の第１の外縁１１３の領域がパッケージ基板１０２の一部を第１の距離ｄ１だけ張り出すように、及び第２のダイ基板１２２の第２の外縁１２３の領域が第１の外縁１１３を越えて第２の距離ｄ２に広がるように、第１の外周Ｐ１及び第２の外周Ｐ２は、相互に重なる。図１Ｂに説明する実施形態では、第２の距離ｄ２に広がる第２の外縁１２３の領域は、第１の成型材料１４０の一部と、第２のダイ１２０の半導体基板１３０の一部と含む。
第２のダイ１２０は、第２のダイアタッチ材料１３９（例えば、ダイアタッチフィルム）によってパッケージ基板１０２に取り付けられる。幾つかの実施形態では、ダイアタッチ材料１３８及び１３９は、同じ又は類似の材料から形成され得る。これら又はその他の実施形態では、ダイアタッチ材料１３８及び１３９の内の１つ以上は、被覆ワイヤ材料又はラミネートフィルム（例えば、エポキシベースの材料のラミネートフィルム）を含み得る。幾つかの実施形態では、ダイアタッチ材料は、例えば、（夫々“ＤＡＦ”又は“ＤＤＦ”として当該技術分野で周知の）ダイアタッチフィルム又はダイシングダイアタッチフィルムを含み得る。一実施形態では、ダイアタッチ材料及び／又はフィルム被覆ワイヤ材料は、中国上海のＨｅｎｋｅｌ ＡＧ＆Ｃｏ．により提供されるＤＡＦ又はＤＤＦ（例えば、型番Ａｂｌｅｓｔｉｃｋ ＡＴＢ−１００、１００Ｕ、１００Ａ）を各々含む。
図２Ｅは、第２のダイ１２０のシンギュレーション後の半導体デバイス２００を示す。シンギュレーション中、第１の成型材料１４０は、ダイシングレーン２７２において第２のダイアタッチ材料１３９と共にカッティングされ得る。シンギュレーションは、第２のダイ１２０の基板拡張部１３６を画定する。シンギュレーションは、基板拡張部１３６を画定し、且つ機械的に分離するためのその他の適切なプロセスと共に、ブレード、ソー、又はレーザのカッティングプロセスを含み得る。幾つかの実施形態では、第１の成型材料１４０が対応する半導体基板１３０を完全に取り囲むように、第２のダイ１２０はシンギュレーションされ得る。その他の実施形態では、第２のダイ１２０は、ダイの全ての縁よりも少ない周囲に成型材料が広がるようにシンギュレーションされ得る。

Claims (24)

  1. パッケージ基板と、
    前記パッケージ基板に取り付けられたダイのスタックであって、前記ダイのスタックは、
    第１のダイ基板を有する第１のダイと、
    前記第１のダイ基板に取り付けられた第２のダイ基板を有する第２のダイであって、前記第２のダイは、（１）周辺部分を有する半導体基板と（２）前記周辺部分から広がる第１の成型材料とを含み、前記周辺部分及び前記第１の成型材料は前記第２のダイ基板を画定する、前記第２のダイと
    を含む、前記ダイのスタックと、
    前記ダイのスタックを封止する第２の成型材料と
    を含む、半導体ダイアセンブリ。
  2. 前記第２のダイは前記パッケージ基板と前記第１のダイとの間にあり、前記第１のダイ基板は、前記第２のダイの前記半導体基板に取り付けられた第１の部分と、前記第２のダイの前記第１の成型材料に取り付けられた第２の部分とを含む、請求項１に記載の半導体ダイアセンブリ。
  3. 前記第１のダイ基板は外周を有し、前記第２のダイの前記第１の成型材料及び前記半導体基板の両方は前記外周を越えて広がる、請求項２に記載の半導体ダイアセンブリ。
  4. 前記第１の成型材料は、前記第２のダイの前記半導体基板を完全に取り囲む、請求項１に記載の半導体ダイアセンブリ。
  5. 前記第２のダイの前記第１の成型材料及び前記半導体基板は同一平面にある、請求項１に記載の半導体ダイアセンブリ。
  6. 前記第１のダイ基板は、前記第２のダイの前記第１の成型材料の一部の上方に広がる外縁を含み、
    前記パッケージ基板は、前記パッケージ基板の周辺に基板パッドを含み、
    前記第１のダイは、前記第１のダイの周辺にボンドパッドを含み、
    前記第１のボンドパッドの各々は、前記第２のダイの前記第１の成型材料と概して位置合わせされ、前記基板パッド及び対応するボンドパッドは、ワイヤボンドを介して電気的に接続される、
    請求項１に記載の半導体ダイアセンブリ。
  7. 前記第１のダイは、前記パッケージ基板と前記第２のダイとの間にあり、前記第２のダイの前記第１の成型材料は、前記第１のダイを越えて広がり、前記パッケージ基板を張り出す、請求項１に記載の半導体ダイアセンブリ。
  8. 前記パッケージ基板と前記第２のダイ基板との間のダイアタッチフィルムを更に含み、前記ダイアタッチフィルムは、前記第２のダイの前記第１の成型材料及び前記半導体基板の両方に取り付けられる、請求項１に記載の半導体ダイアセンブリ。
  9. 前記第２のダイの前記第１の成型材料は、エポキシ樹脂及び熱硬化性材料の内の少なくとも１つを含む、請求項１に記載の半導体ダイアセンブリ。
  10. 前記第１及び前記第２のダイの内の少なくとも１つはメモリダイである、請求項１に記載の半導体ダイアセンブリ。
  11. パッケージ基板と、
    前記パッケージ基板に搭載された第１のダイであって、前記第１のダイは第１のダイ基板を含む、前記第１のダイと、
    前記第１のダイに搭載された第２のダイであって、前記第２のダイは、前記第１のダイ基板に取り付けられた第２のダイ基板を含む、前記第２のダイと
    を含み、
    前記第１及び前記第２のダイ基板の内の少なくとも１つは、半導体基板と、前記半導体基板の外周に結合されたダイ基板拡張部とを含み、前記ダイ基板拡張部は成型材料を含み、前記成型材料は平面図形を少なくとも部分的に画定する、
    半導体デバイス。
  12. 前記成型材料は第１の成型材料であり、前記半導体デバイスは、前記第１及び前記第２のダイを封止する第２の成型材料を更に含む、請求項１１に記載の半導体デバイス。
  13. 前記第１のダイを前記第２のダイに取り付けるダイアタッチフィルムを更に含み、前記半導体基板は、前記ダイアタッチフィルムに取り付けられた第１の面を含み、前記成型材料は、前記ダイアタッチフィルムに取り付けられた第２の面を含む、請求項１１に記載の半導体デバイス。
  14. 前記ダイアタッチフィルムは第１のダイアタッチフィルムであり、前記第１のダイは、前記半導体基板と前記基板拡張部とを含み、前記半導体デバイスは、前記第１のダイの前記半導体基板及び前記基板拡張部の両方に前記パッケージ基板を取り付ける第２のダイアタッチフィルムを更に含む、請求項１３に記載の半導体デバイス。
  15. 半導体デバイスを製造する方法であって、
    半導体基板の一部の上方に成型材料を成型することであって、前記成型材料は、前記半導体基板の前記一部から外側に広がり、第１のダイの平面図形を画定する、前記成型することと、
    ダイスタックを形成するために、前記第１のダイに第２のダイを取り付けることであって、前記第２のダイを取り付けることは、前記第２のダイを前記半導体基板及び前記成型材料に取り付けることを含む、前記取り付けることと、
    前記ダイスタックをパッケージ基板に搭載することと
    を含む、
    方法。
  16. 前記搭載することは、前記第１のダイの前記半導体基板及び前記成型材料の両方に前記パッケージ基板を取り付けることを含む、請求項１５に記載の方法。
  17. 前記搭載することは、前記第２のダイを前記パッケージ基板に取り付けることを含む、請求項１５に記載の方法。
  18. 前記成型材料は第１の成型材料であり、前記方法は、パッケージケースを形成するために、前記第１の成型材料の上方に第２の成型材料を成型することを更に含む、請求項１８に記載の方法。
  19. 前記成型することは、
    前記第１のダイの前記半導体基板を一時的積載部に取り付けることと、
    前記半導体基板及び前記一時的積載部の上方に前記成型材料を成型することと、
    前記半導体基板の第１の面と前記成型材料の第２の面とを露出するために、前記成型材
    料を薄くすることであって、前記第１の面は前記第２の面に隣接する、前記薄くすることと
    を含む、請求項１５に記載の方法。
  20. 前記パッケージ基板を前記第１及び前記第２の面に取り付けることを更に含む、請求項１９に記載の方法。
  21. 前記第２のダイを前記第１及び前記第２の面に取り付けることを更に含む、請求項１９に記載の方法。
  22. 前記成型することの後に前記パッケージ基板及び前記ダイスタックの上方に封止材料を流すことを更に含む、請求項１９に記載の方法。
  23. 前記第１及び前記第２のダイの内の少なくとも１つはメモリダイである、請求項１５に記載の方法。
  24. 前記第１のダイの前記半導体基板はコントローラ回路を含む、請求項２３に記載の方法。
JP2019544691A 2017-02-21 2018-02-20 ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ Active JP6998963B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021181479A JP7253601B2 (ja) 2017-02-21 2021-11-05 ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/438,691 US10147705B2 (en) 2017-02-21 2017-02-21 Stacked semiconductor die assemblies with die substrate extensions
US15/438,691 2017-02-21
PCT/US2018/018805 WO2018156512A1 (en) 2017-02-21 2018-02-20 Stacked semiconductor die assemblies with die substrate extensions

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021181479A Division JP7253601B2 (ja) 2017-02-21 2021-11-05 ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ

Publications (2)

Publication Number Publication Date
JP2020508569A true JP2020508569A (ja) 2020-03-19
JP6998963B2 JP6998963B2 (ja) 2022-01-18

Family

ID=63166210

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019544691A Active JP6998963B2 (ja) 2017-02-21 2018-02-20 ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ
JP2021181479A Active JP7253601B2 (ja) 2017-02-21 2021-11-05 ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021181479A Active JP7253601B2 (ja) 2017-02-21 2021-11-05 ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ

Country Status (7)

Country Link
US (3) US10147705B2 (ja)
EP (1) EP3586362A4 (ja)
JP (2) JP6998963B2 (ja)
KR (1) KR102305390B1 (ja)
CN (1) CN110178217B (ja)
TW (1) TWI680541B (ja)
WO (1) WO2018156512A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182125A (ja) * 2017-04-17 2018-11-15 株式会社ジェイデバイス 半導体素子及び半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
KR102576764B1 (ko) * 2016-10-28 2023-09-12 에스케이하이닉스 주식회사 비대칭 칩 스택들을 가지는 반도체 패키지
US10147705B2 (en) 2017-02-21 2018-12-04 Micron Technology, Inc. Stacked semiconductor die assemblies with die substrate extensions
KR20210077290A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
US11195820B2 (en) 2020-03-03 2021-12-07 Sandisk Technologies Llc Semiconductor device including fractured semiconductor dies
US11424213B2 (en) * 2020-09-10 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure including a first surface mount component and a second surface mount component and method of fabricating the semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337226B1 (en) * 2000-02-16 2002-01-08 Advanced Micro Devices, Inc. Semiconductor package with supported overhanging upper die
JP2002373968A (ja) * 2001-06-15 2002-12-26 Sony Corp 電子回路装置およびその製造方法
US20130147062A1 (en) * 2011-12-09 2013-06-13 Samsung Electronics Co., Ltd. Multi-chip package and method of manufacturing the same
WO2013153742A1 (ja) * 2012-04-11 2013-10-17 パナソニック株式会社 半導体装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07117134A (ja) * 1993-10-21 1995-05-09 Takayoshi Iwao プラスチック部材のかしめ方法及びその装置
US6541870B1 (en) * 2001-11-14 2003-04-01 Siliconware Precision Industries Co., Ltd. Semiconductor package with stacked chips
CN100336221C (zh) * 2002-11-04 2007-09-05 矽品精密工业股份有限公司 可堆栈半导体封装件的模块化装置及其制法
JP4203031B2 (ja) 2004-03-18 2008-12-24 株式会社東芝 積層型電子部品の製造方法
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US7498667B2 (en) * 2006-04-18 2009-03-03 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
KR101123797B1 (ko) * 2006-09-29 2012-03-12 주식회사 하이닉스반도체 적층 반도체 패키지
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US20110024890A1 (en) * 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
KR101329355B1 (ko) * 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
US7956449B2 (en) 2008-06-25 2011-06-07 Stats Chippac Ltd. Stacked integrated circuit package system
TWI570879B (zh) * 2009-06-26 2017-02-11 英維瑟斯公司 半導體總成及晶粒堆疊總成
KR101026488B1 (ko) * 2009-08-10 2011-04-01 주식회사 하이닉스반도체 반도체 패키지
JP2011061004A (ja) * 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
US8552546B2 (en) * 2009-10-06 2013-10-08 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor package structure including the semiconductor package, and mobile phone including the semiconductor package structure
KR101774938B1 (ko) * 2011-08-31 2017-09-06 삼성전자 주식회사 지지대를 갖는 반도체 패키지 및 그 형성 방법
KR101887084B1 (ko) * 2011-09-22 2018-08-10 삼성전자주식회사 멀티-칩 반도체 패키지 및 그 형성 방법
KR101906269B1 (ko) * 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
CN103474421B (zh) * 2013-08-30 2016-10-12 晟碟信息科技（上海）有限公司 高产量半导体装置
US10297571B2 (en) 2013-09-06 2019-05-21 Toshiba Memory Corporation Semiconductor package
KR102116987B1 (ko) * 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
KR102205044B1 (ko) * 2014-01-06 2021-01-19 에스케이하이닉스 주식회사 칩 적층 패키지 및 그 제조방법
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
US9406660B2 (en) * 2014-04-29 2016-08-02 Micron Technology, Inc. Stacked semiconductor die assemblies with die support members and associated systems and methods
KR102261814B1 (ko) * 2014-06-16 2021-06-07 삼성전자주식회사 반도체 패키지의 제조 방법
US9548248B2 (en) 2014-08-07 2017-01-17 Infineon Technologies Ag Method of processing a substrate and a method of processing a wafer
US10147705B2 (en) 2017-02-21 2018-12-04 Micron Technology, Inc. Stacked semiconductor die assemblies with die substrate extensions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337226B1 (en) * 2000-02-16 2002-01-08 Advanced Micro Devices, Inc. Semiconductor package with supported overhanging upper die
JP2002373968A (ja) * 2001-06-15 2002-12-26 Sony Corp 電子回路装置およびその製造方法
US20130147062A1 (en) * 2011-12-09 2013-06-13 Samsung Electronics Co., Ltd. Multi-chip package and method of manufacturing the same
WO2013153742A1 (ja) * 2012-04-11 2013-10-17 パナソニック株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182125A (ja) * 2017-04-17 2018-11-15 株式会社ジェイデバイス 半導体素子及び半導体装置
JP7086528B2 (ja) 2017-04-17 2022-06-20 株式会社アムコー・テクノロジー・ジャパン 半導体素子及び半導体装置

Also Published As

Publication number Publication date
KR102305390B1 (ko) 2021-09-28
WO2018156512A1 (en) 2018-08-30
JP6998963B2 (ja) 2022-01-18
JP2022010117A (ja) 2022-01-14
US10553566B2 (en) 2020-02-04
US20190043840A1 (en) 2019-02-07
EP3586362A4 (en) 2020-09-09
US11335667B2 (en) 2022-05-17
EP3586362A1 (en) 2020-01-01
CN110178217B (zh) 2023-05-30
KR20190104236A (ko) 2019-09-06
US10147705B2 (en) 2018-12-04
US20200321316A1 (en) 2020-10-08
JP7253601B2 (ja) 2023-04-06
CN110178217A (zh) 2019-08-27
TWI680541B (zh) 2019-12-21
TW201842631A (zh) 2018-12-01
US20180240782A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
JP7253601B2 (ja) ダイ基板拡張部を有する積み重ねられた半導体ダイアセンブリ
US11855065B2 (en) Stacked semiconductor die assemblies with support members and associated systems and methods
EP3221888B1 (en) Memory device comprising a controller underneath a stack of memory packages and associated method of manufacturing
US8664780B2 (en) Semiconductor package having plural semiconductor chips and method of forming the same
TWI512942B (zh) 具有堆疊式封裝堆疊之積體電路封裝系統及其製造方法
US8637978B2 (en) System-in-a-package based flash memory card
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
TWI425615B (zh) 具有偏移式堆疊晶粒之積體電路封裝件系統
US8368199B2 (en) Integrated circuit package system for stackable devices and method for manufacturing thereof
CN114695307A (zh) 半导体装置组合件和其形成方法
US20070085184A1 (en) Stacked die packaging system
US8642382B2 (en) Integrated circuit packaging system with support structure and method of manufacture thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211105

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211115

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211221

R150 Certificate of patent or registration of utility model

Ref document number: 6998963

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150