TWI502665B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI502665B
TWI502665B TW099142656A TW99142656A TWI502665B TW I502665 B TWI502665 B TW I502665B TW 099142656 A TW099142656 A TW 099142656A TW 99142656 A TW99142656 A TW 99142656A TW I502665 B TWI502665 B TW I502665B
Authority
TW
Taiwan
Prior art keywords
wiring substrate
semiconductor device
heat dissipation
main surface
convex portion
Prior art date
Application number
TW099142656A
Other languages
English (en)
Other versions
TW201133669A (en
Inventor
Noriyuki Takahashi
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201133669A publication Critical patent/TW201133669A/zh
Application granted granted Critical
Publication of TWI502665B publication Critical patent/TWI502665B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

半導體裝置及其製造方法
本發明涉及一種半導體裝置及其製造方法。特別涉及一種適用於高散熱性半導體封裝體及其製造方法之有效技術。
將半導體晶片安裝在佈線基板上，並用焊線將半導體晶片之電極和佈線基板之連接端子電連接以後，再對半導體晶片與焊線進行樹脂封裝，將焊球連接在佈線基板之背表面，由此即製造出BGA封裝體形態之半導體裝置。
在日本特開平11-163230號公報(專利文獻1)中公開了以下半導體裝置之技術，即在前述半導體裝置中，半導體晶片以面朝下之結構配置在封裝體基板之開孔部，半導體晶片之背表面與封裝體基板之背表面與熱傳導材料接觸，且半導體晶片上之焊墊和封裝體基板上之外部端子電連接。
[先前技術文獻] [專利文獻]
專利文獻1：日本特開平11-163230號公報
根據本申請發明人之研究結果，得知以下情況。
與使用由金屬製成之引線框，並將半導體晶片安裝在前述引線框上之半導體裝置相比，使用具有絕緣層之佈線基板並將半導體晶片安裝在前述佈線基板上之半導體裝置之 散熱性低。
因此，對於使用佈線基板製成之半導體裝置之散熱對策一般考慮如下，先在佈線基板之安裝面上設置散熱用外部端子(焊球)，使熱通過前述散熱用外部端子從半導體裝置向安裝基板(安裝有半導體裝置之安裝基板)散出。
但是，在前述半導體裝置之情況下，需要事先在安裝基板一側設置與散熱用外部端子電連接之凸起焊盤(電極墊)，因而導致安裝基板之佈線佈局之自由度降低。
因此，本申請發明人按照上述專利文獻1所記載之做法，對上述專利文獻1所記載之發明內容做了研究探討，即：將由金屬製成之散熱板作為熱傳導材料固定在佈線基板上，再將半導體晶片安裝到前述散熱板上。專利文獻1前述之結構不僅能夠提高散熱性，還可通過在將半導體裝置安裝在安裝基板以後，再將其他散熱材料(散熱器，heat sink)連接在前述散熱板上之方式，進一步提高散熱性。
但是，如前述專利文獻1可知，在將散熱板粘結在佈線基板之方法中，由於將半導體晶片安裝到前述散熱板時所產生之熱或者負荷之影響等，有可能造成散熱板從佈線基板上脫落。佈線基板和散熱板之熱膨脹係數不同也是造成前述不良現象之原因之一。佈線基板與散熱板都會因受熱之影響而膨脹和收縮，但是由於前述膨脹和收縮量互不相同，所以應力會集中在粘結層，而導致前述粘結層出現斷裂。而且，在將突出之晶片安裝部(散熱板之晶片安裝部)插入佈線基板之通孔內時，考慮到散熱板相對於佈線基板 之插入性問題，而在晶片安裝部之側表面和佈線基板之通孔內壁之間形成間隙，所以支撐散熱板之力度就變小了。
本發明之目的在於，提供一種能夠提高半導體裝置之散熱特性之技術。
本發明之另一目的在於，提供一種能夠改善半導體裝置可靠性之技術。
本發明之前述內容及前述內容以外之目的和新特徵在本說明書之描述及圖式簡單說明中寫明。
下面簡要說明關於本專利申請書中所公開之發明中根據具有代表性之實施方式之概要。
在具有代表性之實施方式之半導體裝置之製造方法中，以散熱板凸部之側表面與佈線基板通孔之內壁對向之方式將散熱板配置在佈線基板之第一主要表面上以後，再將形成於散熱板凸部之主要表面上之槽拓寬，使散熱板凸部之側表面之一部分與佈線基板通孔內壁接觸，從而將散熱板固定在佈線基板上。
下面簡要說明關於本專利申請書中所公開之發明中根據具有代表性之實施方式所得到之效果。
根據具有代表性之實施方式，能夠提高半導體裝置之散熱特性。
可提高半導體裝置之可靠性。
在以下實施方式中，為了方便，在必要時將幾個部分或將實施方式分割來說明，除了需要特別說明的以外，這些都不是彼此獨立且無關係的，而係與其他一部分或者全部之變形例、詳細內容及補充說明等相互關聯的。另外，在以下實施方式中提及要素數等(包括個數、數值、量、範圍等)時，除了特別說明及原理上已經明確限定了特定之數量等除外，前述特定數並非指固定之數量，而係可大於等於前述特定數或可小於等於前述特定數。而且，在以下實施方式中，除了特別說明及原理上已經明確了是必要時除外，前述構成要素(包括要素步驟等)也並非必須之要素。同樣地，在以下實施方式中提及之構成要素等之形狀、位置關係等時，除了特別說明時及原理上已經明確了並非如此時，實質上包括與前述形狀等相近或者類似的。同理，前述之數值及範圍也同樣包括與其相近的。
以下根據附圖詳細說明本發明之實施方式。為了說明實施方式之所有圖中，原則上對具有同一功能之構件採用同一符號，省略掉重複的說明。另外，在除了需要特別說明的以外，對具有同一或同樣之部分原則上不進行重複說明。
另外，在實施方式所用之圖中，為了使圖面簡單易懂，有時會省略掉剖面圖之剖面線或者給平面圖加上剖面線。
(實施方式1)
參照附圖對本發明一實施方式中半導體裝置及其製造方法(製造製程)進行說明。
<有關半導體裝置之結構>
圖1與圖2係本發明一實施方式中半導體裝置1之剖面圖(側視剖面圖)；圖3與圖4係半導體裝置1之主要部分剖面圖(部分放大剖面圖)；圖5係半導體裝置1之上表面圖(平面圖)；圖6係半導體裝置1之下表面圖(底面圖、背面圖、平面圖)；圖7係透視封裝部7時半導體裝置1之上表面側之平面透視圖(上表面圖)；圖8係透視封裝部8時半導體裝置1之下表面側之平面透視圖(下表面圖)；圖9係在圖8中將焊線BW除去後(透視)之狀態下半導體裝置1之平面透視圖(下表面圖)。圖10係在圖9中進一步除去半導體晶片5後(透視)之狀態下半導體裝置1之平面透視圖(下表面圖)。此外，圖5至圖10中A1-A1線之剖面大致與圖1相對應；圖5至圖10中A2-A2線之剖面大致與圖2相對應。圖3與圖1中用圓圈圍起之區域RG1之部分放大圖相對應；圖4與圖2中圓圈圍起之區域RG2之部分放大圖相對應。圖11係本實施方式中半導體裝置1所用佈線基板2之上表面圖(平面圖)；圖12係本實施方式中半導體裝置1所用佈線基板2之下表面圖(平面圖)；圖13係本實施方式中半導體裝置1所用散熱板4之上表面圖(平面圖)；圖14係本實施方式中半導體裝置1所用散熱板4之下表面圖(平面圖)；圖15係本實施方式中半導體裝置1所用散熱板4之側視圖；圖16與圖17係本實施方式中半導體裝置1所用散熱板4之剖面圖(側視剖面圖)。此外，圖13與圖14中B1-B1線之剖面大致與圖16相對應；圖13與圖14中B2-B2線之剖面大致與圖17相對應；圖13與圖14中B1- B1線之位置大致與圖5至圖10中A1-A1線之位置相對應；圖13與圖14中B2-B2線之位置與圖5至圖10中A2-A2線之位置相對應。因此，圖16係與圖1相同之剖面，圖17係與圖2相同之剖面。而且，為便於理解，在圖7中，用虛線表示即使對封裝部7進行透視，也因被散熱板4遮掩而無法看到通孔3之位置；在圖8中用虛線表示透視之封裝部8之外形位置。
圖1至圖10所示之本實施方式中半導體裝置1係樹脂封裝型半導體封裝形態之半導體裝置。
本實施方式中之半導體裝置1具有：佈線基板2、一部分(凸部12)插在佈線基板2之通孔3內之散熱板4、安裝在散熱板4之凸部12上之半導體晶片5、將半導體晶片5之複數個電極墊PD和佈線基板2之多條接合引線BL電連接之多條焊線BW。半導體裝置1還具有：覆蓋佈線基板2之上表面2a一部分之封裝部7、覆蓋包括半導體晶片5與焊線BW之佈線基板2之下表面2b一部分之封裝部8以及設在佈線基板2之下表面2b上之複數個焊球9。
圖1至圖12所示之佈線基板(基板、封裝體基板、封裝體用佈線基板)2具有：一主要表面即上表面(表面)2a和位於上表面2a相反一側之主要表面即下表面(背表面)2b。在將半導體裝置1安裝到後述之安裝基板21等上時，由於佈線基板2之下表面2b一側成為安裝面(與後述之安裝基板21相對之一側之面)，所以也可以將佈線基板2之下表面2b看成安裝面。佈線基板2之上表面2a和下表面2b大致平行。在 佈線基板2之中央部附近設置有從佈線基板2之上表面2a到達下表面2b之通孔(孔部、開口部)3。
圖1至圖10及圖13至圖17所示之散熱板(散熱用材料、熱傳導材料、散熱器)4具有形成為一體之基材部11、凸部12以及支持部13。前述基材11具有與佈線基板2之上表面2a對向之主要表面11a；前述凸部12位於前述基材部11之主要表面11a之中央部位，且從基材部11突出；前述支持部13形成於基材部11之主要表面11a上，且與佈線基板2之上表面2a接觸。散熱板4以凸部12位於通孔3內之方式配置並固定在佈線基板2之上表面2a上。
散熱板4之基材部(底座部、平板部、散熱部)11為平板狀，具有：與佈線基板2之上表面2a對向之主要表面11a、位於主要表面11a相反一側之主要表面即背表面11b。前述基材部11之背表面11b從封裝部7(之上表面7a)露出而成為散熱板4之露出面(散熱面、散熱部)。能夠使基材部11之背表面11b大致平坦。基材部11之側表面11c被封裝部7覆蓋。散熱板4之基材部11越大，越能夠提高散熱性。
在基材部11之主要表面11a之中央部位附近形成有與主要表面11a大致垂直並突出之凸部(突出部、晶片安裝部)12。前述凸部12配置(插入)在佈線基板2之通孔3內。並且，半導體晶片5安裝在凸部12之主要表面(表面)12a上。因此，也能夠將散熱板4之凸部12看作晶片安裝部。即，由於在佈線基板2之下表面2b一側，配置在佈線基板2之通孔3內之散熱板4之凸部12上安裝有半導體晶片5(die bonding，即貼片)，所以呈現為半導體晶片5配置在佈線基板2之下表面2b一側之狀態。
由於凸部12配置在佈線基板2之通孔3內，所以在基材部11之主要表面11a中，凸部12設置在與佈線基板2之通孔3平面重合(內包在其中)之位置上。另一方面，由於支持部13位於佈線基板2之通孔3外，並與佈線基板2之上表面2a接觸，所以在基材部11之主要表面11a中，支持部13設置在不與佈線基板2之通孔3平面重合之位置。這裏所謂「平面重合」、「平面不重合」或者「看上去成平面狀」等，係指從與佈線基板2之上表面2a或者下表面2b平行之平面看到(投影看到)之情形。
在半導體裝置1中，散熱板4之基材部11之主要表面11a和佈線基板2之上表面2a大致平行。散熱板4之凸部12具有主要表面(晶片安裝面)12a和側表面(側壁)12b，凸部12之主要表面12a被凸部12之側表面12b包圍。換句話說，凸部12之側表面12b位於凸部12之主要表面12a和基材部11之主要表面11a之間。由於散熱板4之凸部12之主要表面12a與基材部11之主要表面11a大致平行，所以散熱板4之凸部12之主要表面12a與佈線基板2之下表面2b也大致平行。從平面之角度看，凸部12平面地內包在基材部11內。半導體晶片5經由接合材(粘結材、貼片材)14接合固定在凸部12之主要表面12a上。凸部12之側表面12b與佈線基板2之通孔3內壁對向。
凸部12之側表面12b與基材部11之主要表面11a大致垂 直。但是，如後前述，在半導體裝置1之製造製程(與後述之步驟S6相對應之製程)中將凸部12之槽16拓寬，並將散熱板4(之凸部12)斂縫到佈線基板2(具體地說為後述之佈線基板31)內，如圖3所示，凸部12之側表面12b中離主要表面11a近之區域，朝著靠近佈線基板2之通孔3內壁之一側變形(傾斜)並與佈線基板2之通孔3內壁接觸。因此，在進行後述之步驟S6之斂縫製程之前之階段，散熱板4之凸部12之整個側表面12b與基材部11之主要表面11a大致垂直，凸部12之側表面12b中離主要表面11a近之區域也未變形(傾斜)(參照後述之圖49)。
設置在基材部11之主要表面11a上之支持部13具有與佈線基板2之上表面2a接觸之支持面13a。前述支持面13a可為平坦面。基材部11之主要表面11a、支持部13之支持面13a以及凸部12之主要表面12a之高度位置相互不同。如果以基材部11之主要表面11a為基準，則支持部13之支持面13a位於較基材部11之主要表面11a還高之位置，凸部12之主要表面12a位於較基材部11之主要表面11a和支持部13之支持面13a都高之位置(這裏，將從基材部11之主要表面11a到凸部12之主要表面12a一側之高度定為高度高之方向)。換句話說，支持部13(之支持面13a)較凸部12(之主要表面12a)低，基材部11之主要表面11a(凸部12和支持部13均未形成之區域)較支持部13(之支持面13a)低。
因此，成為下述狀態：凸部12配置(插入)在佈線基板2之通孔3內，支持部13之支持面13a與佈線基板2之上表面 2a接觸，基材部11之主要表面11a中未設置凸部12和支持部13之區域與佈線基板2之上表面2a為分離開之狀態。因此，在基材部11之主要表面11a上未設置凸部12和支持部13之區域和佈線基板2之上表面2a之間形成有間隙(間隙部)18，在前述間隙18填充有封裝部7之一部分(即封裝部7用之樹脂材料MR)。
如上前述，為了使支持部13與在通孔3之外部位於佈線基板2之上表面2a一側之基材部11、配置(插入)在佈線基板2之通孔3內之凸部12、以及與佈線基板2之上表面2a接觸且用以將基材部11之主要表面11a和佈線基板2之上表面2a分離開(即在基材部11之主要表面11a和佈線基板2之上表面2a之間形成間隙18)而形成為一體，並構成散熱板4。
凸部12之主要表面12a為晶片安裝面(安裝半導體晶片5之面)，散熱板4之晶片安裝面(即凸部12之主要表面12a)與佈線基板2之下表面2b大致在同一個平面上。可通過使支持部13之支持面13a和凸部12之主要表面12a之高低差(高度差)和佈線基板2之厚度(即佈線基板2之上表面2a和下表面2b之高低差)大致相等而使散熱板4之晶片安裝面(即凸部12之主要表面12a)與佈線基板2之下表面2b大致位於同一個平面。
散熱板4係一個晶片安裝用導體部(金屬部)和散熱用導體部(金屬部)兼備之散熱板。通過將凸部12配置在佈線基板2之通孔3內之方式將散熱板4配置在佈線基板2之上表面2a一側，並將半導體晶片5配置在前述散熱板4之凸部12 上，由此，在使用半導體裝置1時，可使半導體晶片5產生之熱傳導給散熱板4，並從散熱板4之露出部(基材部11之背表面11b)向半導體裝置1外部散熱。
由於散熱板4係用以對在半導體晶片5所產生之熱進行散熱之部件，所以優選熱傳導性高之散熱板4。散熱板4之熱傳導性(熱傳導率)至少需較佈線基板2與封裝部7、8之熱傳導性(熱傳導率)高。由於導電性材料(特別是金屬材料)之熱傳導性高，所以優選由導電性材料製成之散熱板4，尤其優選由金屬材料製成之散熱板4。如果用銅(Cu)或者銅(Cu)合金類的以銅(Cu)為主要成份之金屬材料製成散熱板4，散熱板4之熱傳導性就高，也更容易進行加工(散熱板4之形成)，這是最理想之情況。
佈線基板2之通孔3和位於通孔內3之凸部12，在佈線基板2之上表面2a上平行之剖面形狀大致相同，凸部12之側表面12b有一部分與佈線基板2之通孔3內壁(側壁、側表面)直接接觸(緊密接觸)。但並不意味著晶片安裝部12之側表面12b整個面直接與佈線基板2之通孔3內壁接觸(緊密接觸)。
即，在佈線基板2之通孔3內壁和凸部12之側表面12b之間之至少一處(優選多處)具有間隙部15，前述間隙部15將通孔3內壁和凸部12之側表面12b分離開且從佈線基板2之上表面2a一側接通(連通、貫通)到下表面2b一側。而且，前述間隙部15由與封裝部7、8一體形成之樹脂材料填充(充滿)。
可以使凸部12與通孔3形成各種平面形狀，但優選矩形形狀(近似矩形)。圖1至圖17係使凸部12與通孔3之平面形狀成為矩形形狀之情形。但是，為了能夠形成上述間隙部15，不是使凸部12之平面形狀和通孔3之平面形狀完全一致，而係使通孔3之平面形狀之局部較凸部12之平面形狀大一些，或者使凸部12之平面形狀之局部較通孔3之平面形狀小一些。
例如，如圖11與圖12所示，先使佈線基板2上之通孔3之平面形狀為四個角近似直角之矩形，另一方面，如圖14所示，使凸部12之平面形狀為矩形形狀，但前述矩形形狀並非四個角完全為直角之矩形，而係矩形之四個角被切掉了之形狀。或者，使佈線基板2上之通孔3之平面形狀為矩形形狀，但前述矩形形狀並非四個角完全為直角之矩形，而係矩形之四個角成被局部地擴大了之形狀，另一方面，也可使凸部12之平面形狀為四個角近似直角之矩形。這裏，通孔3之平面形狀係在與佈線基板2之上表面2a或者下表面2b平行之平面形狀，凸部12之平面形狀與在與基材部11之主要表面11a或者凸部12之主要表面12a平行之平面形狀相對應。如果對圖14之構成例進行更具體地說明就是：在圖14之符號17所示之四個角(構成凸部12之平面形狀之矩形之四個角)，形成有例如為圓之約1/4(1/4個圓)之平面形狀(在與凸部12之主要表面平行之平面形狀)且沿凸部12之側表面12b從凸部12之主要表面12a延伸到基材部11之主要表面11a之槽。
進行如上前述之加工以後，如果散熱板4之凸部12配置(插入)在佈線基板2之通孔3內，則在靠近矩形(構成凸部12與通孔3之平面形狀之矩形)之四個角以外之處，凸部12之側表面12b和佈線基板2之通孔3內壁接近，與此相比，在矩形之四個角附近，凸部12之側表面12b和佈線基板2之通孔3內壁是分離開的，在矩形之四個角附近產生間隙部15。
在後述之步驟S5、S6中，將散熱板4之凸部12配置(插入)在通孔3內並固定(斂縫)之階段中，在凸部12之側表面12b和通孔3內壁之間形成前述間隙部15。而且，在形成封裝部7、8之前，前述間隙部15是空的，前述間隙部15處於尚未填充樹脂材料MR之狀態，在形成封裝部7、8時，間隙部15成為樹脂材料MR之流通路徑，且被樹脂材料MR填充。
即，如後詳細前述，在形成封裝部7、8時(與後述之步驟S8中之注塑製程相對應)，將用於形成封裝部7、8之樹脂材料MR供給到佈線基板2之上表面2a一側，並將前述樹脂材料MR經由上述間隙8和前述間隙部15也供給到佈線基板2之下表面2b一側，由此而在佈線基板2之上表面2a與下表面2b形成封裝部7與封裝部8。因此，在形成封裝部7、8時，用於形成封裝部7、8之樹脂材料MR能夠流動之程度決定了各個間隙部15之尺寸，各個間隙部15從佈線基板2之上表面2a一側連續延伸到下表面2b一側而連通(貫通)。因此，各個間隙部15在佈線基板2之上表面2a一側，在與 基材部11之主要表面11a和佈線基板2之上表面2a之間之上述間隙18相通；在佈線基板2之下表面2b一側與封裝部8相通。而且，封裝部7和封裝部8由相同之樹脂材料MR形成，在間隙18與間隙部15內也填充(充滿)了與此相同之樹脂材料MR。即封裝部7和封裝部8成為經由充滿間隙部15內之樹脂材料MR而連為一體之狀態。
在散熱板4之凸部12之主要表面12a上形成有槽(凹部、凹陷部)16。前述槽16形成於凸部12之主要表面12a之周邊部。半導體晶片5安裝在凸部12之主要表面12a中，較形成有槽16之區域更靠近中央一側。即，在凸部12之主要表面12a中，槽16形成於較安裝有半導體晶片5之區域更靠外之周邊一側。槽16在凸部12之主要表面12a中，最好為沿主要表面12a之各條邊形成。如圖14所示，在主要表面12a為矩形形狀之情況下，優選除了四個角附近以外，沿主要表面12a之四條邊形成槽16。
在製造半導體裝置1時，槽16用以將散熱板4(之凸部12)斂縫並固定到佈線基板2中。即，在製造半導體裝置1時，在將散熱板4之凸部12插入佈線基板2之通孔3內以後，用後述之夾具46等將凸部12之主要表面12a上之槽16拓寬，散熱板4(之凸部12)斂縫並固定到佈線基板2中。如果將凸部12之主要表面12a上之槽16拓寬，則凸部12之一部分就會在水準方向上以拓寬槽16部分的體積增大，從而能夠使凸部12之側表面12b之一部分與佈線基板2之通孔3內壁接觸(緊密接觸)。前述反作用使佈線基板2之通孔3內壁與凸 部12之側表面12b之一部分緊密接觸並產生推壓作用，由此而能夠使散熱板4(之凸部12)斂縫到佈線基板2中，從而將散熱板4固定在佈線基板2上。由此，在形成封裝部7、8之前，便可將散熱板4固定在佈線基板2上，從而使半導體裝置1更易於製造。
半導體晶片5的與其厚度方向交叉之平面形狀為矩形(四角形)。例如，在由單晶矽等製成之半導體基板(半導體晶片)之主要表面上形成各種半導體元件或者半導體積體電路等以後，再根據需要對半導體基板之背表面進行磨削，利用切割等將半導體基板分離開為各個半導體晶片5。半導體晶片5具有相互位於相反一側之兩個主要表面即表面(半導體元件形成一側之主要表面、上表面)5a與背表面(位於表面相反一側之主要表面、下表面)5b。在半導體晶片5之表面5a上形成有複數個電極墊(電極、焊墊、墊電極)PD。各個電極墊PD與形成於半導體晶片5內部或者表層部分之半導體元件或者半導體積體電路電連接。
半導體晶片5面朝上焊接在散熱板4之凸部12上，半導體晶片5之背表面5b經由接合材(粘結材、貼片材)14結結固定在散熱板4之凸部12之主要表面12a上。佈線基板2之通孔3與散熱板4之凸部12之平面尺寸各自較半導體晶片5之平面尺寸大，安裝在散熱板4之凸部12上之半導體晶片5以平面地內包在佈線基板2之通孔3及散熱板4之凸部12內之方式配置。接合材14優選使用熱傳導性高之接合材。例如，可使用焊劑、導電性膏材(作為導電性膏材優選銀膏)等。
佈線基板2具有：絕緣性基材層(絕緣基板、芯材)和形成於基材層之上表面與下表面之導體層(導體圖案、導體膜圖案、佈線層)。既可以使用在一個絕緣層(基材層)之上表面與下表面形成有導體層之基板作為佈線基板2，也可以使用複數個絕緣層(基材層)和複數個導體層(佈線層)多層交替形成(疊層而成)且被一體化之多層佈線基板(多層基板)作為佈線基板2。但是從佈線之難易度來考慮，優選使用多層佈線基板。在圖1至圖4中，省略了佈線基板2內部(基材層之層間)之佈線層之圖示。例如可以使用樹脂材料(如玻璃環氧樹脂)等作為佈線基板2之基材層。
在本實施方式之半導體裝置1中，將半導體晶片5配置在佈線基板2之下表面2b一側(凸部12上)，且將外部端子(這裏係指焊球9)配置在佈線基板2之下表面2b一側。因此，在佈線基板2之上表面2a一側，可以為沒有構成端子(接合引線、凸起焊盤)或佈線之導體層。另一方面，在佈線基板2之下表面2b上，形成有用以連接焊線BW之多條接合引線(電極墊、連接端子、電極、焊墊、墊電極)BL和用以連接凸起電極即焊球9之複數個凸起焊盤(電極墊、導電性焊盤、電極、焊盤電極、墊、端子)LA。多條接合引線BL與複數個凸起焊盤LA由導體層之一部分製成。在本實施方式中，可以使用例如通過鍍膜法等形成之銅薄膜等導電性材料製成多條接合引線BL與複數個凸起焊盤LA。
如圖12所示，在佈線基板2之下表面2b中，多條接合引線BL配置(形成)在通孔3周圍，在佈線基板2之下表面2b中 複數個凸起焊盤LA配置(形成)在配置有多條接合引線BL之區域之周邊。
在佈線基板2中，多條接合引線BL和複數個凸起焊盤LA經由佈線基板2之佈線分別進行電連接。這裏，為了將各條接合引線BL和各個凸起焊盤LA進行電連接，根據需要使用連接佈線基板2之下表面2b之佈線層、連接佈線基板2之上表面2a之佈線層、連接佈線基板2內部之佈線層、連接佈線基板2之不同佈線層之間之埋孔佈線等。和接合引線BL與凸起焊盤LA一樣，前述佈線也由佈線基板2之導體層之一部分構成。雖然圖中未示出，但也可根據需要在佈線基板2之上表面2a與下表面2b上形成錫抗蝕層(絕緣層、絕緣膜)。此時，在佈線基板2之下表面2b中，接合引線BL與凸起焊盤LA從錫抗蝕層(之開口部)露出，佈線基板2之下表面2b之佈線(連接接合引線BL與凸起焊盤LA之佈線)被錫抗蝕層覆蓋。在佈線基板2(31)之上表面2a(31a)上形成了錫抗蝕層(絕緣層、絕緣膜)之情況下，也可將前述錫抗蝕層(絕緣層、絕緣膜)表面看成佈線基板2(31)之上表面2a(31a)，散熱板4之支持部13之支持面13a與前述錫抗蝕層(絕緣層、絕緣膜)之表面接觸。在佈線基板2(31)之下表面2b(31b)上形成了錫抗蝕層(絕緣層、絕緣膜)時，也可將前述錫抗蝕層(絕緣層、絕緣膜)之表面看成佈線基板2(31)之下表面2b(31b)。
因此，半導體晶片5之複數個電極墊PD經由多條焊線BW與佈線基板2之下表面2b之多條接合引線BL電連接，並進 一步經由佈線基板2之佈線等與佈線基板2之下表面2b上之複數個凸起焊盤LA(及複數個凸起焊盤LA連接之複數個焊球9)電連接。各條焊線(導電性細線、導電性連接部件)BW起到了將半導體晶片5之各個電極墊PD和佈線基板2之各條接合引線BL進行電連接之導電性連接部件之作用，優選由導電性細線(連接部件)構成之各條焊線(導電性細線、導電性連接部件)BW，例如由金線等金屬細線構成。
在佈線基板2之下表面2b中，複數個凸起焊盤LA呈陣列狀配置在未配置封裝部8之區域，並且焊球(球電極、焊錫凸起、凸起電極、突起電極)9與各個凸起焊盤LA連接。因此，在佈線基板2之下表面2b中尚未配置封裝部8之區域中，作為外部端子之複數個焊球9呈陣列狀配置。
配置有焊球9之佈線基板2之下表面2b成為半導體裝置1之下表面，這將成為半導體裝置1之安裝面(安裝在安裝基板上之一側之主要表面)。因此，本實施方式中半導體裝置1係一種球柵陣列封裝(BGA：Ball Grid Array Package)形態之半導體裝置。焊球9由焊劑材料形成，具有作為半導體裝置1之凸起電極(突起電極、焊錫凸起)之作用，還具有作為半導體裝置1之外部端子(外部連接用端子)之作用。結果，可以說，在佈線基板2上之複數個凸起焊盤LA上一一對應形成有複數個外部端子(這裏係指焊球9)。
封裝部(封裝樹脂部、樹脂封裝部、封裝樹脂、封裝體)7、8例如由熱固化性樹脂材料等樹脂材料形成，也可以含有填料等。例如，也可以使用含有填料之環氧樹脂等 形成封裝部7、8。
封裝部7形成於佈線基板2之上表面2a一側，封裝部8形成於佈線基板2之下表面2b一側，但封裝部8之主要表面(離佈線基板2之下表面2b遠之一側之主要表面)8a位於較焊球9之下端(與連接在凸起焊盤LA上之一側為相反一側之端部，即焊球9之頂端)之位置更靠近佈線基板2之下表面2b一側。即，在將半導體裝置1配置在平坦面上時，焊球9之下端與前述平坦面接觸，但不與封裝部8(之主要表面8a)接觸。因此，在將半導體裝置1安裝到安裝基板上時，能夠防止封裝部8成為障礙。
封裝部8形成於佈線基板2之下表面2b及散熱板4之凸部12之主要表面12a上，並覆蓋半導體晶片5與多條焊線BW。通過封裝部8將半導體晶片5與多條焊線BW封裝並加以保護。在佈線基板2之下表面2b中，多條接合引線BL被封裝部8覆蓋，但是複數個凸起焊盤LA和連接在複數個凸起焊盤LA上之複數個焊球9未被封裝部8覆蓋。即複數個焊球9在佈線基板2之下表面2b露出，並具有作為半導體裝置1之外部端子之作用。
封裝部7將散熱板4之一部分進行封裝，在佈線基板2之上表面2a上覆蓋散熱板4之基材部11之側表面，但是，散熱板4之基材部11之背表面11b從封裝部7(之上表面7a)露出。可以使封裝部7之上表面7a和從前述封裝部7之上表面7a露出之散熱板4之基材部11之背表面11b分別形成為大致平坦之面，但是最好是從封裝部7之上表面7a露出之散熱 板4之基材部11之背表面11b與封裝部7之上表面7a大致在同一個平面上，或者從封裝部7之上表面7a稍微突出一些。而且，封裝部7之一部分形成於前述間隙18內。
如上前述，封裝部7和封裝部8通過填滿了前述間隙部15中之樹脂材料MR形成連為一體之狀態，其中，前述間隙部15設在散熱板4之凸部12之側表面12b和通孔3內壁之間。因此，封裝部7(封裝部7也包括前述間隙18內之樹脂材料MR)、封裝部8以及上述間隙部15內之樹脂形成為一體，且相互由相同之樹脂材料MR形成。
如上前述，本實施方式中半導體裝置1係一種安裝在散熱板4之凸部12上之半導體裝置(半導體封裝體)，其中，前述散熱板4中，將半導體晶片5安裝到配置在佈線基板2之通孔3內。作為外部端子之焊球9接合在佈線基板2之下表面2b上，而散熱板4(之基材部11)從佈線基板2之上表面2a之封裝部7露出。半導體晶片5之熱能夠經接合材14傳導給散熱板4(之凸部12)，再從散熱板4中在半導體裝置1之上表面(佈線基板2之上表面2a)一側露出之部分(散熱板4之基材部11之背表面11b)向半導體裝置1之外部散熱。因此，在本實施方式中，能夠提高半導體裝置之散熱性(散熱特性)，所以本實施方式中半導體裝置1係一種高散熱型半導體裝置(半導體封裝體)。而且，雖然與通過散熱板4進行散熱相比散熱效果較小，但是焊球9也能夠有助於向半導體裝置1之外部進行散熱。
通過使封裝部7、8與佈線基板2和散熱板4分別緊密接觸 (粘結)，佈線基板2、散熱板4與封裝部7、8互相結合；而且，通過在上述間隙部15和間隙18也填充與封裝部7、8為一體之樹脂，佈線基板2、散熱板4與封裝部7、8之間之結合就更加牢固。
<有關半導體裝置之安裝>
下面對半導體裝置1之安裝情況進行說明。
圖18係本實施方式中半導體裝置1安裝例之剖面圖(側視剖面圖)，係將半導體裝置1安裝在安裝基板(佈線基板)21上之狀態。
圖18所示之安裝基板21係用以安裝半導體裝置1之佈線基板(安裝基板)，在安裝半導體裝置1之安裝面即上表面具有分別連接半導體裝置1之複數個焊球9之複數個基板側端子(端子、電極、墊電極、導電性焊盤)22。此外，在圖18中，僅簡略地示出了安裝基板21之剖面結構，但是安裝基板21優選使用將複數個絕緣體層(介電體層、絕緣性基材層)和複數個佈線層(導體層、導體圖案層)疊層並一體化形成之多層佈線基板。基板側端子22係用以連接半導體裝置1之外部端子即焊球9(凸起電極)之端子，在將半導體裝置1安裝在安裝基板21之上表面上時，基板側端子22配置在與焊球9對向之位置上。
當在安裝基板21上安裝半導體裝置1時，先利用印刷法等將焊膏(前述焊膏通過焊接回流與焊球9成一體化)供給到安裝基板21之複數個基板側端子22上，再使半導體裝置1之焊球9和安裝基板21之基板側端子22之位置對齊後來將 半導體裝置1安裝(配置)在安裝基板21上，之後進行焊接回流處理。
如上前述，如圖18所示，半導體裝置1被安裝(焊接安裝)在安裝基板21上，半導體裝置1被固定在安裝基板21，同時，作為半導體裝置1之外部端子之複數個焊球9分別與安裝基板21之複數個基板側端子22一一對應地電連接。
在圖18所示安裝例之情況下，從半導體晶片5發出之熱傳導給散熱板4(之上述凸部12)，再從散熱板4中之半導體裝置1之上表面一側露出之部分(散熱板4之上述基材部11之背表面11b)向半導體裝置1之外部(這裏指空氣中)散熱。而且，雖然與通過散熱板4進行散熱相比散熱效果較小，但是焊球9也能夠有助於向安裝基板21一側散熱。
圖19係本實施方式中半導體裝置1之另一安裝例之剖面圖(側視剖面圖)，係將半導體裝置1安裝在安裝基板(佈線基板)21上之狀態。
圖19之安裝例在以下方面與圖18之安裝例不同。
即，半導體裝置1安裝在安裝基板21上，且半導體裝置1之各個焊球9與安裝基板21之各個基板側端子22連接，這一點與圖18一樣，但是在圖19所示之情況下，安裝在安裝基板21上之半導體裝置1被罩體24覆蓋(被收容在罩體24內)。而且，在半導體裝置1之上表面一側露出之散熱板4(之上述基材部11之背表面11b)經由導電性薄片(粘結材)23與罩體24連接。前述罩體24為散熱型罩體，具有導電性，最好由金屬材料形成。罩體24之一部分(引線部分) 經由焊劑25a等連接固定在安裝基板21之基板側端子22a上。
在圖19所示之安裝例之情況下，從半導體晶片5發出之熱傳導給散熱板4(之上述凸部12)，再經導電性薄片23從散熱板4散熱(傳導)到罩體24。從散熱板4傳導(散熱)到罩體24之熱經由從罩體24散熱到空氣中之路徑和從罩體24經由焊劑25a散熱給安裝基板21之路徑散熱。通過將半導體裝置1之散熱板4連接在罩體24上，可進一步提高半導體裝置1之散熱特性。
圖20係本實施方式中半導體裝置1之另一安裝例之剖面圖(側視剖面圖)，係將半導體裝置1安裝在安裝基板(佈線基板)21上之狀態。
圖20所示之安裝例在以下各方面與圖18所示之安裝例不同。
即，半導體裝置1安裝在安裝基板21上，且半導體裝置1之各個之各個焊球9安裝在安裝基板21之各個基板側端子22上，這一點與圖18一樣，但是在圖20所示之情況下，半導體裝置1以外之部件例如晶片部件26、半導體裝置(半導體封裝體)27也安裝在安裝基板21上。晶片部件26由晶片電容器、晶片電感線圈等被動部件等構成，而且，晶片部件26之電極經由焊劑25b等固定且電連接在安裝基板21之基板側端子22b上。另外，半導體裝置(半導體封裝體)27之外引線部28經由焊劑25c等固定且電連接在安裝基板21之基板側端子22c。安裝在安裝基板21上之部件種類和數量 可根據需要進行各種選擇。
圖21係本實施方式中半導體裝置1之其他安裝例之剖面圖(側視剖面圖)，係將半導體裝置1安裝在安裝基板(佈線基板)21上之狀態。
圖21之安裝例在以下方面與圖20之安裝例不同。
即，半導體裝置1、晶片部件26及半導體裝置27安裝在安裝基板21上，這一點與圖20一樣，但是在圖21所示之情況下，安裝在安裝基板21上之半導體裝置1、晶片部件26及半導體裝置27被罩體24覆蓋(收容在罩體24內)。而且，在半導體裝置1之上表面一側露出之散熱板4(之上述基材部11之背表面11b)經導電性薄片23與罩體24連接。前述罩體24為散熱型罩體，具有導電性，最好由金屬材料形成。罩體24之一部分(引線部)經由焊劑25a等連接固定在安裝基板21之基板側端子22a上。
在圖21之安裝例之情況下，半導體晶片5所發出之熱傳導給散熱板4(之上述凸部12)，再從散熱板4經由導電性薄片23將熱散給(傳導給)罩體24。從散熱板4傳導給(散熱給)罩體24之熱經過從罩體24將熱傳到空氣中之路徑和從罩體24經由焊劑25a將熱傳給安裝基板21之路徑而散熱。通過將半導體裝置1之散熱板4連接在罩體24上，能夠進一步提高半導體裝置1之散熱特性。
<半導體裝置之製造製程>
接下來，參照附圖對本實施方式中半導體裝置1之製造方法進行說明。圖22係本實施方式中半導體裝置1之製造 製程之製程流程圖。圖23至圖46係本實施方式中半導體裝置1之製造製程之平面圖或者剖面圖。
此外，在本實施方式中，對利用複數個佈線基板2排成一列或者陣列狀地連接而形成的、可獲得複數個佈線基板(佈線基板母體)31製造各個半導體裝置1之情況加以說明。
首先，如圖23至圖26所示，準備佈線基板31(圖22中之步驟S1)。圖23係佈線基板31之上表面圖；圖24與圖25係佈線基板31之下表面圖；圖23係佈線基板31之整個上表面31a；圖24係佈線基板31之整個下表面31b；圖25係將圖24之一部分(也就是佈線基板31之下表面31b中三個半導體裝置區域32)放大後之圖；圖26係佈線基板31之剖面圖(主要部分剖面圖)，係沿圖25之C1-C1線之剖面。此外，圖25之C1-C1線之位置與圖5至圖10中之A1-A1線之位置相對應。因此，圖26係與圖1一樣之剖面。
佈線基板31係上述佈線基板2之母體，在後述之切割製程中將佈線基板31進行切割，所分離開之各個半導體裝置區域(基板區域、單位基板區域)32與上述半導體裝置1之佈線基板2相對應。佈線基板31具有複數個半導體裝置區域32排列成一列或者排列成矩陣狀之結構。其中，前述半導體區域器件32形成一個半導體裝置1之區域。因此，佈線基板31中各個半導體裝置區域32之結構與上述佈線基板2相同。如果將佈線基板31之各個半導體裝置區域32之上表面(主要表面)31a和下表面(背表面)31b放大，則分別與圖11及圖12相同。
因此，佈線基板31具有一主要表面即上表面(主要表面)31a和位於上表面31a相反一側之主要表面即下表面(背表面)31b。佈線基板31之上表面31a之後將成為佈線基板2之上表面2a，佈線基板31之下表面31b之後將成為佈線基板2之下表面2b。而且，在佈線基板31之各個半導體裝置區域32中形成有從佈線基板31之上表面31a到達下表面31b之上述通孔3，在佈線基板31之下表面31b之各個半導體裝置區域32中形成有上述多條接合引線BL與複數個凸起焊盤LA。
在佈線基板31之下表面31b之各個半導體裝置區域32中，上述多條接合引線BL形成於通孔3周圍，複數個凸起焊盤LA在佈線基板31之下表面31b之各個半導體裝置區域32中，形成於排列配置有多條接合引線BL之區域之周邊。佈線基板31之下表面31b之各個半導體裝置區域32中，多條接合引線BL和複數個凸起焊盤LA分別經由佈線基板31之各個半導體裝置區域32之佈線電連接。
此外，在圖23至圖25中各個半導體裝置區域32用虛線圍起表示。在圖23及圖24(佈線基板31之整體平面圖)中，係排列有5行×2列共計10個半導體裝置區域32，並構成佈線基板31之示例。但並不僅限於此，半導體裝置區域32所排列之行數與列數可根據需要進行各種變更。
如圖27和圖28所示，準備散熱板4用之框41(圖22中之步驟S2)。圖27係框41之平面圖，係散熱板4中形成有凸部12之一側。圖28與圖27之D1-D1線之剖面圖相對應。此外， 圖27係平面圖，但為了容易識別框41之形狀，對框41加了剖面線。由於圖27中之D1-D1線之位置與圖5至圖10中之A1-A1線之位置以及圖13中之B1-B1線之位置相對應，所以，雖然圖28係與圖16相同之剖面，但在圖28和圖16中所示之剖面上下相反。
框41具有複數個散熱板4一體地連接在框架(架部)42上之結構。即，複數個散熱板4以規定之間隔配置在沿同一個方向延伸之兩個框架42之間，而且，各個散熱板4之基材部11之四個角附近經由連結部43與框架42相連結。框41例如可以通過利用模具加工銅板等來形成。在框41中，在相鄰之散熱板4之間，連結框架42與框架42之連結部44係為了加強框41而設置的。如不需要，連結部43也可以省略不用。在框41中，散熱板4、框架42、連結部43與連結部44由同種材料一體地形成。
如上前述，各個散熱板4具有形成為一體之基材部11、凸部12以及支持部13，前述基材部11具有主要表面11a和位於主要表面11a相反一側之背表面11b；前述凸部12a位於基材部11之主要表面11a之中央部位且從主要表面11a突出；前述支持部13形成於基材部11之主要表面11a上且較凸部12低。其中，在凸部12之主要表面12a上形成有槽(凹部、凹陷部)16。
接下來，進行貼片製程，利用接合材14將半導體晶片5安裝接合在框41之各個散熱板4之凸部12之主要表面12a上(圖22中之步驟S3)。步驟S3中之半導體晶片5之接合製程 (即貼片製程)可按如下進行。
即，如圖29(與圖27相同區域之平面圖)與圖30(與圖28相對應之剖面圖)所示，在框41之各個散熱板4之凸部12之主要表面12a面朝上、且框41之下表面一側表面朝上之狀態下，將焊劑14a塗布(配置)在框41之各個散熱板4之凸部12之主要表面12a上。接著，根據需要對框41之各個散熱板4之凸部12之主要表面12a上之焊劑14a加以攪拌，再如圖31(與圖27和圖29相同之區域之平面圖)及圖32(與圖28、圖30相對應之剖面圖)所示，經由焊劑14a將半導體晶片5安裝(配置)在框41之各個散熱板4之凸部12之主要表面12a上。前述製程即往框41之各個散熱板4之凸部12塗布焊劑14a之塗布製程、焊劑14a之攪拌製程以及將安裝半導體晶片5安裝到散熱板4之凸部12之安裝製程，都是在對包含散熱板4之整個框41加熱之同時進行的，並且在將半導體晶片5安裝到散熱板4之凸部12之安裝製程後，將框41冷卻至室溫為止。如上前述，在安裝半導體晶片5時係使熔融狀態之焊劑14a固化，並經由固化之焊劑14a將半導體晶片5接合固定在散熱板4之凸部12(之主要表面12a)上。前述固化之焊劑14a成為上述接合材14。
焊劑14a優選使用高熔點焊劑，優選使用焊劑14a，前述焊劑14a之熔點至少較後述之形成於凸起焊盤LA上之外部端子(這裏係指焊球9)所用焊劑之熔點高為。如上前述，在後述之步驟S9之焊球9連接製程及安裝完成之半導體裝置1之安裝製程(將半導體裝置1安裝在上述安裝基板21之製程) 中，即使使焊球9熔化，也可防止對半導體晶片5和散熱板4之凸部12進行接合之焊劑14a(即由焊劑14a構成之接合材14)熔化。由此可改善半導體晶片5與散熱板4之凸部12接合之可靠性，從而提高從半導體晶片5向散熱板4傳熱之熱傳導性，進而能夠改善半導體裝置1之散熱性。
在步驟S3之半導體晶片5之接合製程中，將半導體晶片5安裝在各個散熱板4之凸部12之主要表面12a中，且較形成有槽16之區域更靠近中央一側，並且，不可使焊劑14a(接合材14)附著於設置在各個散熱板4之凸部12之主要表面12a上之槽16內。此外，通過在槽16和半導體晶片5之間進一步設置槽，則可更確實地防止各個散熱板4之凸部12之主要表面12a上之槽16被接合材14埋沒。
接下來，從框41之框架42開始切割，將安裝了半導體晶片5之各個散熱板4切割並進行分離(圖22中之步驟S4)。即通過切割散熱板4和框架42之連結部43，將安裝了半導體晶片5之各個散熱板4從框41之框架42上分離。如圖33(平面圖)與圖34(與圖28、圖30、圖32相對應之剖面圖)所示，安裝了半導體晶片5之散熱板4將被一片一片地分割開了。
在本實施方式中對以下情況進行了說明：步驟S3中，在複數個散熱板4連結在框41上之狀態下，將複數個半導體晶片5分別接合到前述複數個散熱板4上以後，在步驟S4中，將安裝了半導體晶片5之各個散熱板4進行單片分割。在其他形態下，還可以將步驟S3和步驟S4順序顛倒。在將步驟S3和步驟S4順序顛倒之情況下，進行步驟S3之貼片製 程之前，先進行步驟S4，將散熱板4從框架42上分離並進行散熱板4之單片分割之後，再進行步驟S3既可，即，經由接合材14將半導體晶片5接合在單片分割後之各個散熱板4之凸部12之主要表面12a上。此時，步驟S3之貼片製程之具體做法，除了將散熱板4進行單片分割之內容外，其他做法大致和上述做法相同。
接下來，如圖35至圖37所示，將安裝了半導體晶片5之散熱板4之凸部12配置(插入)在佈線基板31之各個半導體裝置區域32之通孔3內(圖22中之步驟S5)。接著，通過將各個散熱板4(之凸部12)斂縫到佈線基板31(之各個通孔3)中，以將各個散熱板4固定在佈線基板31上(圖22中之步驟S6)。圖35至圖37係進行步驟S5、S6時之平面圖(圖35與圖36)或者剖面圖(圖37)。圖35與圖36係與圖25相同之區域(即三個半導體裝置區域32)，其中，圖35係佈線基板31之下表面31b一側；圖36係佈線基板31之上表面31a一側。圖37係與圖26相對應之剖面圖(即圖35與圖36之C1-C1線之剖面圖)。此外，如果進行步驟S5、S6，則上述C1-C1線之位置和上述D1-D1線之位置就會一致。
即，在步驟S5之散熱板4之配置製程中，使散熱板4之基材部11之主要表面11a與佈線基板31之上表面31a對向，散熱板4之凸部12位於佈線基板31之通孔3內，並以散熱板4之支持部13(之支持面13a)與佈線基板31之上表面31a接觸之方式，將散熱板4配置在佈線基板31之上表面31a一側。由此，成為散熱板4之凸部12插(配置)在佈線基板31之各個 通孔3之狀態，配置在通孔3內之凸部12之側表面12b與通孔3內壁對向，但是在前述階段，散熱板4尚未固定在佈線基板31上。接著，在步驟S6中，通過將設置在散熱板4之凸部12之主要表面12a上之槽16拓寬(例如用後述夾具46類夾具將槽16拓寬)，使凸部12之側表面12b之一部分與通孔3內壁直接接觸，來使各個散熱板4(之凸部12)斂縫並固定到佈線基板31(之各個通孔3)上。
在進行前述步驟S5、S6之前，需要事先準備在上述步驟S1中之佈線基板31。因此，上述步驟S1之佈線基板31之準備製程，可以在步驟S2之前進行，或者與步驟S2同時進行，或者在步驟S2之後且在步驟S3之前進行，或者與步驟S3同時進行，或者在步驟S3之後且在步驟S4之前進行，或者與步驟S4同時進行，或者在步驟S4之後且在步驟S5之前進行。
對步驟S5、S6中之散熱板4之配置製程及固定(斂縫)製程將在後面做更加詳細說明。
接下來，如圖38與圖39所示進行線焊工序，經由導電性連接部件即焊線BW將半導體晶片5之各個電極墊PD和形成於與之相對應之佈線基板31上之接合引線BL電連接(圖22中之步驟S7)。圖38與圖39係進行步驟S7之線焊工序之平面圖(圖38)與剖面圖(圖39)。圖38與圖25和圖35所示的為相同之區域(即三個半導體裝置區域32)，係佈線基板31之下表面31b一側。圖39係與圖37相對應之剖面圖(即在與上述C1-C1線相對應之位置之剖面圖)。
即，在步驟S7之線焊工序中，在佈線基板31之下表面31b面朝上之狀態下，利用多條焊線(導電性連接部件)BW將佈線基板31之下表面31b之各個半導體裝置區域32之多條接合引線BL和半導體晶片5之複數個電極墊PD電連接。其中，前述半導體晶片5之複數個電極墊PD接合(安裝)於配置在半導體裝置區域32通孔3內之散熱板4之凸部12上。
在與本實施方式不同，省略步驟S6(通過斂縫到散熱板4所進行之固定製程)之情況下，在步驟S7之線焊工序和後述之步驟S8之注塑製程中散熱板4有可能從佈線基板31上脫落。對此，在本實施方式中，通過在步驟S6將散熱板4斂縫並固定到佈線基板31上，可防止之後進行步驟S7之線焊工序等(即在後述之步驟S8之注塑製程形成封裝部7c、8之前)時，可防止散熱板4從佈線基板31上脫落。
在步驟S7之線焊工序後，如圖40至圖42所示，利用注塑製程(例如傳遞注塑製程)進行樹脂封裝形成封裝部7c、8(圖22中之步驟S8)。利用封裝部8在佈線基板31之下表面31b一側將各個半導體裝置區域32之半導體晶片5及多條焊線BW封裝(樹脂封裝)。因此，可以將步驟S8之注塑製程視作對各個半導體裝置區域32之半導體晶片5與多條焊線(導電性連接部件)BW進行樹脂封裝之製程。
圖40至圖42係利用步驟S8之注塑製程形成封裝部7c、8之平面圖(圖40與圖41)或者剖面圖(圖42)。圖40與圖41係與圖36、圖35相同之區域(即三個半導體裝置區域32)；圖40係佈線基板31之上表面31a一側(即封裝部7c一側)；圖41 係佈線基板31之下表面31b一側。圖42係與圖37、圖39相對應之剖面圖(即圖40與圖41之C1-C1線之剖面圖)。圖37與圖39係佈線基板31之下表面31b一側表面朝上之情況；圖42之剖面圖係佈線基板31之上表面31a一側表面朝上之情況。
在本實施方式中，在步驟S8之注塑製程中，一併(一次)形成佈線基板31之上表面31a一側之封裝部7c和下表面31b一側之封裝部8。封裝部7c以覆蓋佈線基板31之上表面31a之複數個半導體裝置區域32整體之方式形成。另一方面，在佈線基板31下表面31b之複數個半導體裝置區域32之各個半導體裝置區域中，封裝部8以覆蓋半導體晶片5與焊線BW之方式形成，而且，對於各個半導體裝置區域32而形成之封裝部8各自相互分離開。
在本實施方式中步驟S8之注塑製程中，供給到佈線基板31之上表面31a一側(具體係指後述之空腔CAV1)之樹脂材料MR通過上述間隙部15也被供給到佈線基板31之下表面31b一側(具體係指後述之空腔CAV2)，利用前述樹脂材料MR形成佈線基板31之上表面31a一側之封裝部7c和佈線基板31之下表面31b一側之封裝部8。關於前述步驟S8之注塑製程後面將做詳細說明。
從在上述步驟S6中將散熱板4之凸部12斂縫並固定到佈線基板31上以後，到進行步驟S8之注塑製程為止，散熱板4通過前述斂縫而被固定在佈線基板31上。由此，能夠防止在形成封裝部7c、8之前，散熱板4從佈線基板31之通孔 3脫落。如果形成封裝部7c、8，散熱板4和佈線基板31就由封裝部7c、8牢固地結合在一起，所以形成了封裝部7c、8以後，即使施加有負荷、載重等，也可確實防止散熱板4從佈線基板31之通孔3中脫落。
接下來，如圖43所示，將複數個焊球9一一對應地連接(接合)在佈線基板31之下表面31b之複數個凸起焊盤LA上(圖22中之步驟S9)。圖43係進行步驟S9之焊球9之連接製程之剖面圖，係與圖37、圖39以及圖42相對應之剖面圖(即在與上述C1-C1線相對應之位置之剖面圖)。但是，與圖42一樣，圖43之剖面圖係佈線基板31之上表面31a一側表面朝上之情況。
在步驟S9之焊球9之連接製程中，例如，在佈線基板31之下表面31b面朝上之狀態下，將複數個焊球9配置在佈線基板31之下表面31b之複數個凸起焊盤LA上，並利用助熔劑等暫時固定，通過進行焊接回流處理(回流處理、熱處理)使焊劑熔化，並再次固化，由此能夠將焊球9和佈線基板31之下表面31b之凸起焊盤LA接合並進行電連接。之後，根據需要進行清洗製程，將附著在焊球9之表面上之助熔劑等除去。如上前述，在步驟S9中，作為半導體裝置1外部端子之焊球9形成於佈線基板31之下表面31b之凸起焊盤LA上。因此，能夠將步驟S9之焊球9之連接製程看作將複數個外部端子一一對應地形成於佈線基板31下表面31b之複數個凸起焊盤LA上之製程(即形成外部端子之製程)。
能夠將接合在佈線基板31之下表面31b上之焊球9看成凸起電極(焊接凸起)。此外，在本實施方式中，對於將作為半導體裝置1外部端子之焊球9接合在凸起焊盤LA之情況進行了說明，但並不限於此。例如，還可利用印刷法等將焊劑供給到凸起焊盤LA上以代替焊球9，而使作為半導體裝置1之外部端子之凸起電極(焊接凸起)形成於凸起焊盤LA上。半導體裝置1之外部端子(這裏係指焊球9)之材質，可以使用含鉛焊劑或不含鉛之無鉛焊劑中之任意一種，優選使用不含鉛之無鉛焊劑。
接著，在各個半導體裝置區域32將佈線基板31和形成於前述佈線基板31上表面31a上之封裝部7c進行切割(dicing)並分離(分割)開(圖22中之步驟S10)。圖44與圖45係即將進行步驟S10之切割製程之前之狀態之平面圖(整體平面圖)，係與圖23、圖24相同之區域，即整個佈線基板31，圖44係佈線基板31之上表面31a一側之平面圖，圖45係佈線基板31之下表面31b一側之平面圖。雖然圖44與圖45都為平面圖，但為了使圖面簡單易懂，給封裝部7c、8加上了剖面線，而且用雙點劃線表示在步驟S10進行切割時之切片線DL。
在步驟S10之切割製程中，沿著圖44與圖45所示之切片線(切割線、切割位置)DL將佈線基板31和前述佈線基板31上表面31a上之封裝部7c一起切割。將圖44及圖45與圖23及圖24做一比較即可得知，切片線DL在沿著上述半導體裝置區域32之周邊位置延伸。即，在步驟S10之切割製程 中，佈線基板31和前述佈線基板31之上表面31a上之封裝部7c以各個半導體裝置區域32為單位分割開來。而且，由於封裝部8未形成於各個半導體裝置區域32之邊界(即切片線DL)上，所以在步驟S10之切割製程中封裝部8不會被切割。
如上前述，在步驟S10中進行切割、並進行單個分割後，便可製造出如圖46所示之半導體裝置1(即圖1至圖10所示之半導體裝置1)。此外，圖46為和圖1一樣之剖面圖。被切割分離(分割)為各個半導體裝置區域32之佈線基板31與佈線基板2相對應，被切割分離為各個半導體裝置區域32之封裝部7c與封裝部7相對應。佈線基板31之上表面31a成為佈線基板2之上表面2a，佈線基板31之下表面31b成為佈線基板2之下表面2b。
<有關將散熱板固定在佈線基板上之情況>
以下對上述步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程進行更詳細說明。
參照圖47至圖55，對步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程之具體做法進行說明。圖47至圖55係步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程之說明圖，圖47、圖48、圖50、圖51、圖53與圖55係與圖37相對應之剖面圖(即在與上述C1-C1線與D1-D1線相對應之位置之剖面圖)。圖49與圖48中用圓圈圍起之區域RG3、RG4之部分放大圖相對應，圖52與圖51中用圓圈圍起之區域RG3、RG4之部分放大圖相對應，圖54與圖53中用圓圈圍 起之區域RG3、RG4之部分放大圖相對應。
首先，以凸部12之主要表面12a面朝上之方式排列配置散熱板4，其中，散熱板4之數量與構成佈線基板31之半導體裝置區域32之數量相對應。此時，對應於佈線基板31上複數個半導體裝置區域32之排列情況排列配置複數個散熱板4。例如，如圖47所示，將前述複數個散熱板4配置在托盤或者載體45等上。而且，前述托盤或者載體45只要具有以下結構即可：以可將複數個散熱板4之各凸部12一併插入佈線基板31各個通孔3內之方式決定各個散熱板4之位置並配置前述各個散熱板4之結構。配置有複數個散熱板4之托盤或者載體45放置(配置)在圖中未示出之承載台(臺子、工作臺)等上。此外，圖47與圖48係對應於一個半導體裝置區域32之區域，如上前述，複數個散熱板4實際上配置在托盤或者載體45中。
接著，以佈線基板31之上表面31a朝向散熱板4之凸部12一側之方式，將佈線基板31配置在複數個散熱板4之上方，再使佈線基板31以接近複數個散熱板4之方式(即圖47中箭頭所指之方向)移動(下降)，如圖48所示，複數個散熱板4之各個凸部12一一對應地插入(進入)設置在佈線基板31上之複數個半導體裝置區域32之各個通孔3中。
此時，如圖47所示，優選在將複數個散熱板4固定(例如固定在托盤或者載體45上)之狀態下移動佈線基板31，以使各個散熱板4之凸部12分別插入佈線基板31之各個通孔3內。在其他形態下，也可在將佈線基板31固定好之狀態下 移動散熱板4，以將各個散熱板4之凸部12分別插入佈線基板31之各個通孔3內。即在步驟S5中，通過使佈線基板31和複數個散熱板4之相對位置進行移動，使各個散熱板4之凸部12分別插入佈線基板31之各個通孔3內。無論如何，在步驟S5中，將安裝上了半導體晶片5之散熱板4之凸部12從佈線基板31之上表面31a一側(與佈線基板2之上表面2a相對應之一側)插入佈線基板31之通孔3內。
如上前述，散熱板4包括基材部11、凸部12和支持部13。在步驟S5中，成為以下狀態：即前述凸部12配置(插入、収容)在佈線基板31之通孔3內，並且基材部11位於佈線基板31之上表面31a一側，支持部13之支持面13a與佈線基板31之上表面31a接觸。
由圖47至圖49還可得知，佈線基板31之通孔3內壁與佈線基板31之上表面31a和下表面31b大致垂直，散熱板4之凸部12之側表面12b與散熱板4之凸部12之主要表面12a、基材部11之主要表面11a以及支持部13之支持面13a大致垂直。而且，使散熱板4之凸部12之剖面形狀(在與散熱板4之基材部12之主要表面12a、支持部13之支持面13a大致平行之剖面上之形狀)和佈線基板31中之通孔3之剖面形狀(在與佈線基板31之上表面31a與下表面31b大致平行之剖面上之形狀)基本相同或者稍微小一些，優選稍小一些的。通過使散熱板4之凸部12之剖面形狀較佈線基板31上之通孔3之剖面形狀稍微小一些，以便在步驟S5中易於將散熱板4之凸部12插入佈線基板31之通孔3內。
如上前述進行上述步驟S5，實現了散熱板4之凸部12插入(配置)在佈線基板31之各個通孔3內之狀態，但是在前述階段，散熱板4尚未被固定在佈線基板31上。因此，在步驟S6，將設置在各個散熱板4之凸部12之主要表面12a上之槽16拓寬，由此來將各個散熱板4(之凸部12)斂縫並固定到佈線基板31(之各個通孔3)內。這能夠通過利用夾具(斂縫用夾具)46類夾具拓寬散熱板4之凸部12之主要表面12a之槽16來實現。
具體為：使配置在散熱板4之凸部12之主要表面12a上方之斂縫用夾具46按圖50中箭頭所指之方向(即與散熱板4之凸部12之主要表面12a大致垂直且靠近前述主要表面12a之方向)朝著槽16移動(下降)。如圖51所示，用夾具46之頂端部47叩擊槽16。換句話說，就是以夾具46之頂端部47與槽16重合之方式將夾具46之頂端部47壓進(頂入)槽16。
此時，從與槽16之延伸方向垂直之剖面(圖50至圖52之剖面圖)觀看，夾具46之頂端部47具有頂端細之錐狀。夾具46之頂端部47之最頂端與槽16之寬度(係一個與槽16之延伸方向垂直之方向上之寬度，凸部12之主要表面12a一側開口之寬度)W1大致相等，或者較寬度W1稍微小一些。此外，寬度W1圖示在圖49中。但是，由於夾具46之頂端部47具有錐形狀，所以如圖51與圖52所示，當夾具46之頂端部47之最頂端到達槽16底部時，在散熱板4之凸部12之主要表面12a之位置，夾具46之頂端部47具有較槽16之寬度W1還大之尺寸。
因此，如上前述，如果用夾具46之頂端部47叩擊槽16(夾具46之頂端部47頂壓在槽16上)，則如圖52所示，槽16被夾具46之頂端部47拓寬(即上述寬度W1在槽16之上部被擴大)。凸部12之一部分就會在水準方向(與凸部12之主要表面12a平行之方向)上以拓寬部分之體積增大，散熱板4之凸部12之側表面12b之一部分(側表面12b之上部)就直接與佈線基板31之通孔3內壁面緊密接觸。通過前述反作用使佈線基板31之通孔3內壁與凸部12之側表面12b之一部分緊密結合，並發揮推壓之作用力，由此散熱板4之凸部12之側表面12b被佈線基板31之通孔3內壁緊緊固定住。如上前述，便可將散熱板4(之凸部12)和佈線基板31擠在一起，從而能夠將散熱板4固定在佈線基板31上。
使夾具46之頂端部47頂壓在槽16上，將散熱板4之凸部12之主要表面12a上之槽16拓寬後，如圖53所示，使夾具46上升而脫離散熱板4之凸部12。如上前述，夾具46之頂端部47脫離了槽16，但如圖54所示，散熱板4之凸部12之側表面12b之一部分(側表面12b之上部)直接接觸佈線基板31之通孔3之內壁面，並且維持緊密接觸之狀態。即散熱板4(之凸部12)維持斂縫並固定到佈線基板31上之狀態。
此外，對夾具46之形狀等可以做各種變更，只要能夠用以拓寬散熱板4之凸部12之主要表面12a上之槽16，並將散熱板4(之凸部12)斂縫(固定)在佈線基板31上之夾具即可。
如上前述，進行上述步驟S6，將散熱板4(之凸部12)斂縫並固定到佈線基板31以後，如圖55所示，使固定在(斂 縫)佈線基板31之複數個散熱板4脫離(取下)托盤或者載體45。就托盤或者載體45而言，只要具有易於使散熱板4從托盤或者載體45脫離(可取下)之結構即可。之後，將固定(斂縫)了複數個散熱板4之佈線基板31送到下一道下製程(這裏指上述步驟S7之線焊工序)。
在本實施方式中，通過在步驟S6中將散熱板4斂縫並固定到佈線基板31上，可防止在形成封裝部7c、8之前，散熱板4從佈線基板31上脫落。
設置在散熱板4之凸部12之主要表面12a上之槽16，係通過使用夾具46進行拓寬，以將散熱板4(之凸部12)斂縫並固定到佈線基板31(之通孔3)內時使用之槽。因此，如圖8至圖10與圖14所示，最好為將槽16設置在散熱板4之凸部12之主要表面12a之周邊部。而且，優選在散熱板4之凸部12之主要表面12a中，至少相對之兩條邊中之各條邊上設置槽16；尤其優選在散熱板4之凸部12之主要表面12a中，沿著四條邊中之各條邊上設置槽16。如上前述，在用夾具46拓寬槽16時，能夠使凸部12之側表面12b之一部分與佈線基板31之通孔3內壁直接接觸，從而可確實可靠地將散熱板4斂縫並固定到佈線基板上。即能夠用散熱板4之支持部13之支持面13a和散熱板4之凸部12之側表面12b將佈線基板31之一部分夾住。
與本實施方式不同，在散熱板4之凸部12之主要表面12a中，僅在安裝了半導體晶片5之區域(與安裝之半導體晶片5平面重合之區域)形成槽16，在安裝了半導體晶片5之區 域以外之區域沒有形成槽16之情況下，在步驟S6中，半導體晶片5則成為障礙，而無法用夾具46將凸部12之主要表面12a上之槽16拓寬。
對此，在本實施方式中，在散熱板4之凸部12之主要表面12a中，用於斂縫之槽16形成於安裝了半導體晶片5之區域(與安裝之半導體晶片5平面重合之區域)以外之區域。優選將槽16形成於安裝了半導體晶片5之區域周圍。如上前述，在步驟S6中，安裝在凸部12上之半導體晶片5就不會成為障礙，而能夠用夾具46將凸部12之主要表面12a上之槽16拓寬，由此能夠將散熱板4斂縫並固定到佈線基板31上。這裏，凸部12之主要表面12a中如果安裝半導體晶片5而被半導體晶片5覆蓋之區域與安裝半導體晶片5之區域相對應。因此，在上述步驟S3之半導體晶片5之安裝製程中，將半導體晶片5安裝在散熱板4之凸部12之主要表面12a中較形成有槽16之區域更靠近中央一側。
最好是散熱板4之凸部12之外形尺寸較佈線基板31之通孔3之內形尺寸小。這是為了抑制在將散熱板4之凸部12插入通孔3內時，散熱板4之凸部12之一部分與佈線基板31接觸，而導致在佈線基板31上產生裂紋。取而代之，僅憑將散熱板4之凸部12插入佈線基板31之通孔3內，是無法將散熱板4固定在佈線基板31上的。但是，在本實施方式中，由於在步驟S6中需要將散熱板4之凸部12之主要表面12a之槽16拓寬，所以凸部12之頂端部附近(側表面12b中主要表面12a附近之部分)在水準方向(在與凸部12之主要表面12a 平行之方向)上擴大，而外形尺寸局部增大，從而使散熱板4之凸部12之側表面12b之一部分直接與佈線基板31之通孔3內壁面緊密接觸。由此可將散熱板4(之凸部12)斂縫並固定到佈線基板31上。
在步驟S5中將散熱板4之凸部12配置(插入)在佈線基板31之通孔3內之階段，上述間隙部15形成於散熱板4之凸部12之側表面12b和佈線基板31之通孔3內壁之間，而且，上述間隙18形成於散熱板4之基材部11之主要表面11a(未設置有凸部12和支持部13之區域)和佈線基板31之上表面31a之間。且在步驟S6中被固定為前述狀態。在進行步驟S8之注塑製程之前，前述間隙部15與間隙18是空的，係一種樹脂材料MR尚未填充在間隙部15與間隙18內之狀態。間隙部15和間隙18之具體結構，除了在前述階段(將樹脂材料MR注入後述模具51、52之空腔之前之階段)尚未填充有樹脂材料MR這一點不同以外，其他各方面都如上前述。
<有關注塑製程>
下面對步驟S8之注塑製程進行更加詳細說明。
在本實施方式之步驟S8之注塑製程中，一併形成佈線基板31之上表面31a一側之封裝部7c和下表面31b一側之封裝部8。下面參照圖56至圖67說明前述步驟S8之注塑製程之具體做法。
圖56至圖67係步驟S8之注塑製程之說明圖。其中，圖56係用模具51、52夾緊佈線基板31之前之階段之示意剖面圖(整體剖面圖)；圖57係用模具51、52夾緊佈線基板31之階 段之剖面圖(整體剖面圖)；圖58至圖61係用模具51、52夾緊佈線基板31之階段之主要部分剖面圖；圖58與圖59係與一個半導體裝置區域32大致相對應之區域之剖面圖；圖58係與圖1、圖39以及圖42相同之剖面(即在與上述A1-A1線、圖40與圖41之C1-C1線相對應之位置之剖面)；圖59係與圖2相同之剖面(即在與上述A2-A2線、圖40與圖41之C2-C2線相對應之位置之剖面)；圖60與圖58中用圓圈圍起之區域RG5、RG6之部分放大圖相對應；圖61與圖59中用圓圈圍起之區域RG7、RG8之部分放大圖相對應。此外，區域RG6與上述區域RG1、RG3相對應；區域RG5與上述區域RG4相對應；區域RG8與上述區域RG2相對應。
在步驟S8之注塑製程中，首先，進行步驟S1至S7，如圖56所示，將固定(斂縫)了散熱板4之狀態下之佈線基板31配置在上模具之模具51和下模具之模具52之間。接著如圖57至圖59所示，用模具51、52從上、下夾緊(固定)。此時，以佈線基板31之上表面31a面朝上與模具(上模具)51相對、佈線基板31之下表面31b面朝下與模具(下模具)52相對之方式，用模具51、52夾住佈線基板31。
從圖56至圖59還可得知，在用模具51、52夾緊佈線基板31時，最好設定成如利用吸附等將薄片(薄膜、疊層薄膜)53貼在模具(下模具)52之上表面(與模具51、佈線基板31相對一側之主要表面)之狀態，且模具(下模具)52和佈線基板31之下表面31b不直接接觸，其間夾著薄片53。前述薄片53較模具(下模具)52更具有彈性，而且還具有經得住 注塑製程之溫度之耐熱性，例如可用聚醯亞胺樹脂等之樹脂薄片構成。使用薄片53以後，佈線基板31之下表面31b之各個半導體裝置區域32之複數個凸起焊盤LA與薄片53接觸，能夠防止複數個凸起焊盤LA與模具52接觸，因此能夠防止佈線基板31之下表面31b之複數個凸起焊盤LA被高剛性之模具52劃傷。薄片53能夠通過輥54、55卷起、傳送。
用模具51、52夾緊佈線基板31之後，如圖57至圖62所示，在佈線基板31之上表面31a和模具(上模具)51之間形成空腔CAV1，在佈線基板31之下表面31b和模具(下模具)52之間形成空腔CAV2。空腔CAV1為封裝部7c形成用空腔(空洞)；空腔CAV2為封裝部8形成用空腔(空洞)。此外，由於封裝部7c隨後以每一個半導體裝置區域32為單位進行分割而成為上述封裝部7，所以也能夠將空腔CAV1看作用於形成封裝部7之空腔。
空腔CAV2形成於佈線基板31之下表面31b和模具(下模具)52之間，在使用薄片53之情況下，成為下述狀態：即在沿著模具(下模具)52之上表面配置之薄片53和佈線基板31之下表面31b之間形成有空腔CAV2之狀態。
對於佈線基板31之下表面31b之複數個半導體裝置區域32中之各個半導體裝置區域32，各設置一個形成於佈線基板31之下表面31b和模具(下模具)52之間之空腔CAV2。即在每一個半導體裝置區域32設置有一個空腔CAV2。
另一方面，形成於佈線基板31之上表面31a和模具(上模 具)51之間之空腔CAV1，以內包佈線基板31之上表面31a之整個複數個半導體裝置區域32之方式設置。即對複數個半導體裝置區域32設置有一個空腔CAV1。但是，散熱板4之上述基材部11之背表面11b與模具(上模具)51之下表面接觸。
用模具51、52夾緊佈線基板31以後，如圖62所示，從樹脂入口(樹脂澆口、樹脂注入口)56向形成於佈線基板31之上表面31a和模具(上模具)51之間之空腔CAV1注入(引入)形成封裝部7c、8之樹脂材料MR。這裏，樹脂入口56配置在空腔CAV1旁邊，模具51、52係側澆口(side gate)方式注塑模具。
圖62係樹脂材料MR注入模具51、52空腔內之狀態(階段)剖面圖(整體剖面圖)；圖63至圖66係樹脂材料MR注入模具51、52之空腔內之狀態(階段)之主要部分剖面圖；圖63係與圖58相同之剖面(即在與上述A1-A1線、圖40和圖41之C1-C1線相對應之位置之剖面)；圖64係與圖59相同之剖面(即在與上述A2-A2線、圖40和圖41之C2-C2線相對應之位置之剖面)；圖65係與圖60相同之剖面；圖66係與圖61相同之剖面。因此圖65與圖63中用圓圈圍起之區域RG5、RG6之部分放大圖相對應；圖66與圖64中用圓圈圍起之區域RG7、RG8之部分放大圖相對應。
如圖59和圖61所示，在佈線基板31之各個通孔3內壁和插在前述通孔3內之散熱板4之凸部12之側表面12b之間至少一處(優選多處)，具有使通孔3內壁和凸部12之側表面 12b分開且連接(連通、貫通)佈線基板31之上表面31a一側和下表面31b一側之間隙部15。而且，由於支持部13之支持面13a和佈線基板31之上表面31a接觸，所以在散熱板4之基材部11之主要表面11a(凸部12和支持部13均未設置之區域)和佈線基板31之上表面31a之間形成有間隙18。前述間隙部15與間隙18在上述步驟S5中將散熱板4之凸部12插入佈線基板31之各個通孔3之階段形成，前述狀態在步驟S6得以固定，之後，到步驟S8之注塑製程中從樹脂入口56注入樹脂材料MR之前為止，間隙部15與間隙18保持著空洞狀態。
因此，如果用模具51、52夾緊佈線基板31，則空腔CAV1和空腔CAV2之間成為通過間隙18及間隙部15而連接之狀態，其中，空腔CAV1形成於佈線基板31之上表面31a和模具51之間，空腔CAV2形成於佈線基板31之下表面31b和模具52之間，間隙18位於散熱板4之基材部11之主要表面11a和佈線基板31之上表面31a之間，間隙部15位於散熱板4之凸部12之側表面12b和通孔3內壁之間。
由於空腔CAV1和空腔CAV2之間通過間隙18和間隙部15連通，所以從樹脂入口56注入空腔CAV1內之樹脂材料MR，不僅遍及整個空腔CAV1，且填充在整個空腔CAV1內，還通過間隙18和間隙部15注入(引入)到形成於佈線基板31之下表面31b和模具(下模具)52之間之空腔CAV2內。即，間隙18和間隙部15成為樹脂材料MR之流通路徑，通過將樹脂材料MR從樹脂入口56注入空腔CAV1內，則不僅 能夠將樹脂材料MR填充在空腔CAV1內，還能夠將樹脂材料MR填充在空腔CAV2內。而且，在空腔CAV1中，散熱板4之基材部11之主要表面11a和佈線基板31之上表面31a之間之間隙18也成為填充有樹脂材料MR之狀態(被樹脂材料MR充滿之狀態)。上述間隙部15也成為填充有樹脂材料MR之狀態(被樹脂材料MR充滿之狀態)。
此外，隨著樹脂材料MR填充在空腔CAV1、CAV2內，空腔CAV1、CAV2內之空氣將從空氣口(氣口、氣體排出口)57漏出(排出)。樹脂入口56與空氣口57形成於上模具即模具51一側，即佈線基板31之上表面31a和模具(上模具)51之間。
所使用之樹脂材料MR例如由熱固化性樹脂材料等組成，也可以含有填料等。例如可用含填料之環氧樹脂等形成樹脂材料MR，只要對樹脂材料MR之流動性等進行調整，使注入空腔CAV1內之樹脂材料MR通過上述間隙18和間隙部15也能流入空腔CAV2內即可。
在樹脂材料MR含有填料之情況下，優選上述間隙18和間隙部15具有能夠通過含在樹脂材料MR中之填料之尺寸。由此，如將含填料之樹脂材料MR引入空腔CAV1，就能夠經過上述間隙18與間隙部15將含填料之樹脂材料MR引入空腔CAV2。如上前述，由於空腔CAV1內之樹脂材料MR和空腔CAV2內之樹脂材料MR之成分(或者填料含有率)大致相等，所以能夠使封裝部7c(7)和封裝部8之成分(或者填料含有率)大致相等。
樹脂材料MR填充到空腔CAV1、CAV2內以後，通過加熱等使空腔CAV1、CAV2內之樹脂材料MR固化。空腔CAV1內之樹脂材料MR固化後成為封裝部7c，空腔CAV2內之樹脂材料MR固化後成為封裝部8，上述間隙部15成為充滿了固化樹脂材料MR之狀態，上述間隙18也成為充滿固化之樹脂材料MR之狀態，其中，充滿前述間隙18之樹脂材料MR也構成封裝部7c之一部分。之後，將模具51、52脫模，取出形成有封裝部7c、8之佈線基板31。
封裝部7c以覆蓋佈線基板31之上表面31a之整個複數個半導體裝置區域32之方式形成，各個散熱板4之基材部11之背表面11b從封裝部7c之上表面露出。在各個散熱板4之基材部11之背表面11b上形成有樹脂毛刺之情況下，只要在步驟S8之注塑製程以後進行毛刺除去製程即可。
另一方面，在佈線基板31之下表面31b之各個半導體裝置區域32中，在凸起焊盤LA之排列區域上未形成封裝部8，在較凸起焊盤LA之排列區域更靠近中央之區域形成有封裝部8。因此，封裝部8形成為：在佈線基板31之下表面31b之各個半導體裝置區域32中，覆蓋半導體晶片5、散熱板4之凸部12之主要表面12a、焊線BW及接合引線BL，但不覆蓋凸起焊盤LA。
<關於主要特徵>
在本實施方式中，通過使用散熱板4，可提高半導體裝置之散熱特性。在製造半導體裝置時，如果不將前述散熱板4固定在佈線基板31，則線上焊工序、注塑製程或者是 製程間之運送過程中，散熱板4有可能脫離佈線基板31。因此，在製造半導體裝置時，需要將散熱板4固定在佈線基板31上。
在本實施方式中，將散熱板4固定在佈線基板31上時不使用粘結材，而係通過將散熱板4斂縫並固定到佈線基板31上。即，在上述步驟S6中，將散熱板4凸部12之主要表面12a上之槽16拓寬，使凸部12之側表面12a之一部分與佈線基板31之通孔3內壁直接接觸，從而將散熱板4斂縫並固定到佈線基板31上。
與本實施方式不同，在使用粘結材將散熱板4固定在佈線基板3上之情況下，如果佈線基板31之通孔3之尺寸(內尺寸)和散熱板4之凸部12之尺寸(外形尺寸)發生變化，則會導致粘結材不足或者過剩，從而有可能導致散熱板4之固定不良。而且，如果散熱板4固定用之粘結材在佈線基板31之下表面31b，溢出到通孔3周圍，附著到接合引線BL上，就有可能導致線焊不良。在用粘結材進行固定之情況下，在將散熱板4之凸部12插入佈線基板31之通孔3內時，考慮到散熱板4之插入性問題，在凸部12之側表面12b和通孔3內壁之間形成間隙，所以有可能降低保持散熱板4之力度。前述這些都將導致半導體裝置之可靠性下降。
對此，在本實施方式中，通過拓寬凸部12之槽16來將散熱板4斂縫(固定)在佈線基板31上，所以即使佈線基板31之通孔3之尺寸(內尺寸)和散熱板4之凸部12之尺寸(外形尺寸)發生一些變化，也易於固定散熱板4；由於不使用散熱 板4固定用粘結材，所以不會出現粘結材附著在接合引線BL上之情況，結果，可防止出現線焊不良；與使用粘結材固定散熱板4之情況相比，也可以將佈線基板31之通孔3和散熱板4之凸部12之尺寸精度(公差)設定得較低，從而能夠降低半導體裝置之製造成本。
在本實施方式中，由於通過拓寬散熱板4之凸部12上之槽16來將散熱板4斂縫(固定)佈線基板31，所以如圖54與圖60所示，凸部12之側表面12b中離主要表面11a近之區域與佈線基板31之通孔3內壁接觸，但是離基材部11近之區域，在和佈線基板31之通孔3內壁之間存在若干間隙19。即除間隙部15以外之凸部12之側表面12b具有與佈線基板31之通孔3內壁接觸之區域(離主要表面12a近之區域)和不接觸之區域。因此，如果進行步驟S8之注塑製程，將如圖65所示，樹脂材料MR也將填充到散熱板4凸部12之側表面12b和通孔3內壁之間之間隙19中。即，在與散熱板4之凸部12之側表面12b中，與通孔3內壁不直接接觸之部分和通孔3內壁之間也會填充上樹脂材料MR。對前述間隙19填充樹脂材料MR，可以通過樹脂材料MR從上述間隙18、上述間隙部15侵入間隙19來實現。因此，如果進行步驟S8之注塑製程來形成封裝部7c、8，則會成為除間隙部15以外之散熱板4之凸部12之側表面12b中，部分(離主要表面12a近之區域)區域與佈線基板31之通孔3內壁接觸，其他部分固定之樹脂材料MR存在於佈線基板31之通孔3內壁之間之狀態，前述狀態在製造之半導體裝置1時也得以維持不變。 間隙19之尺寸較上述間隙18、間隙部15之尺寸小，樹脂材料MR所含之填料即使無法通過也沒有問題。
如上前述，在本實施方式中，係通過拓寬凸部12之槽16來將散熱板4斂縫(固定)在佈線基板31上，而非散熱板4之凸部12之側表面12b全部與通孔3內壁接觸，所以可以因樹脂材料MR進入(填充在)上述間隙19內，而提高散熱板4和佈線基板2(31)之緊密接觸性。因此，所製造之半導體裝置1中因能夠改善散熱板4和佈線基板2之緊密接觸性(粘結性)，所以能夠將散熱板4牢固地固定在佈線基板2、封裝部7、8上。結果，可提高半導體裝置1之可靠性。
由於步驟S7之線焊工序係在使佈線基板31之下表面31b面朝上之狀態下進行，步驟S8之注塑製程係在使佈線基板31之上表面31a面朝上之狀態下進行，所以從步驟S7到步驟S8需要將佈線基板31進行上下顛倒。在本實施方式中，通過拓寬散熱板4凸部12之槽16將散熱板4斂縫(固定)在佈線基板31上，所以即使從步驟S7到步驟S8將佈線基板31進行上下顛倒，在使佈線基板31之上表面31a面朝上之狀態下進行步驟S8之注塑製程，也能夠防止散熱板4脫離佈線基板31。因此，可確實可靠地進行半導體裝置之製造製程。
在本實施方式中，將半導體晶片5配置在形成外部連接端子(這裏係指焊球9)一側之主要表面即佈線基板2之下表面2b一側。因此，需要在佈線基板2(31)之下表面2b(31b)側形成封裝部8，但是不可在外部端子形成用端子即凸起 焊盤LA上形成封裝部8。因此，需要對每一個半導體裝置區域32分別形成佈線基板2(31)之下表面2b(31b)一側之封裝部8。
因此，在本實施方式步驟S8之注塑製程中，將供給到佈線基板31之上表面31a一側(即空腔CAV1)之樹脂材料MR，經過上述間隙部15(與上述間隙18)也供給到佈線基板31下表面31b一側(即空腔CAV2)，由此分別在佈線基板31之上表面31a一側形成了封裝部7c，在佈線基板31之下表面31b一側形成了封裝部8。由此，能夠很容易且可靠地形成不覆蓋凸起焊盤LA之佈線基板31下表面31b一側之封裝部8。而且，由於可以一次形成佈線基板31之上表面31a一側之封裝部7c和佈線基板31之下表面31b一側之封裝部8，所以能夠抑制半導體裝置之製造製程數。
由於佈線基板2之上表面2a一側之封裝部7和佈線基板2之下表面2b一側之封裝部8，通過充滿間隙部15內樹脂材料MR而成為連為一體之狀態，所以能夠抑制或者防止半導體裝置1之封裝部7、8脫落(從佈線基板2上脫落)。結果，可進一步提高半導體裝置之可靠性。
將供給到佈線基板31之上表面31a一側(之空腔CAV1)之樹脂材料MR，在經過上述間隙部15(與上述間隙18)供給佈線基板31之下表面31b一側(之空腔CAV2)時，由於樹脂材料MR也容易填充在散熱板4之凸部12之側表面12b和通孔3內壁之間之上述間隙19，所以可提高散熱板4和佈線基板2(31)之緊密接觸性。結果，可提高半導體裝置1之可靠 性。
對各個半導體裝置區域32(即對一個散熱板4)至少設置一個上述間隙部15，但最好是設置複數個上述間隙部15。圖67係樹脂材料MR部分填充到空腔CAV2中之階段之剖面圖。
從上述樹脂入口56注入到空腔CAV1之樹脂材料MR通過間隙18和間隙部15被引入空腔CAV2。此時，如果各個半導體裝置區域32(之空腔CAV2)具有複數個間隙部15，則樹脂材料MR從複數個間隙部15中離樹脂入口56近之一側之間隙部15a被引入空腔CAV2，空腔CAV2內之空氣則從其他間隙部(離空氣口57近之間隙部)15b向空腔CAV1被排出，並進一步從上述空氣口57排向模具51、52外。
因此，如果對各個半導體裝置區域32(即對一個散熱板4)設置複數個上述間隙部15，則前述複數個間隙部15中，對空腔CAV2具有樹脂注入口(樹脂入口)作用之間隙部和對空腔CAV2具有氣體排出口(空氣口)作用之間隙部，要確保各有一個以上。由此，經由間隙部15可確實地將注入空腔CAV1之樹脂材料MR引入空腔CAV2內，從而能夠可靠地形成封裝部8。
對各個半導體裝置區域32(即對一個散熱板4)設置之複數個間隙部15最好是具有大致相等之尺寸。這是由於從間隙部15(這裏間隙部15a)引入空腔CAV2內之樹脂材料MR，能夠從其他間隙部15(這裏間隙部15b)返回空腔CAV1，並用於形成封裝部7c、其他封裝部8。由此，易於形成封裝 部7c、8。因此，在樹脂材料MR注入空腔CAV2時，作為樹脂注入口(樹脂入口)之間隙部15(這裏係指間隙部15a)和作為氣體排出口(空氣口)之間隙部15(這裏係指間隙部15b)之尺寸大致相等，封裝部8利用通孔注塑(through mould)形成。另一方面，樹脂材料MR能夠通過上述樹脂入口56，但是由於空氣口57係用於排氣的，樹脂材料MR幾乎不會通過，所以上述空氣口57(之間隙)較上述樹脂入口56、上述間隙部15以及上述間隙18都小。
更好的是使佈線基板31(2)之通孔3之平面形狀和散熱板4之凸部12之平面形狀分別為矩形形狀，使間隙部15分別形成於前述矩形形狀之四個角之位置(上述四個角17之位置)上。由此，能夠使注入空腔CAV1之樹脂材料MR經由間隙部15保持良好平衡地引入空腔CAV2，從而能夠更加可靠地形成封裝部8。
(實施方式2)
在上述實施方式1所說明之製造製程中，先將半導體晶片5安裝在散熱板4之凸部12上，接著再將安裝了半導體晶片5之散熱板4配置在佈線基板31之通孔3內。在本實施方式中，在將半導體晶片5安裝在散熱板4之凸部12之前，先將散熱板4配置在佈線基板31之通孔3內，接著再將半導體晶片5安裝到配置在佈線基板31通孔3內之散熱板4之凸部12上。下面參照圖68至圖74對前述情形進行說明。
圖68係本實施方式中半導體裝置1之其他製造製程之製程流程圖，與上述實施方式1之圖22相對應。圖69至圖74 為本實施方式半導體裝置1之製造製程中之平面圖或者剖面圖。圖69至圖74中之圖69、圖71及圖73為平面圖，圖70、圖72及圖74為剖面圖。
首先，在步驟S1、S2中準備佈線基板31與框41。可以先準備佈線基板31，或者先準備框41，也可以是同時準備佈線基板31與框41。
接下來，在本實施方式中，不進行貼片製程，而係在步驟S4中，將框41之框架42進行切割以分離框41之各個散熱板4。由此將散熱板4進行單片分割。
接下來，如圖69與70所示，在步驟S5中，將散熱板4(這裏指尚未安裝半導體晶片5之散熱板4)之凸部12配置(插入)在佈線基板31之各個半導體裝置區域32之通孔3內，接著，在步驟S6中，將各個散熱板4(之凸部12)斂縫到佈線基板31(之各個通孔3)內，以將各個散熱板4固定在佈線基板31上。圖69與圖70係完成步驟S6之階段之平面圖(圖69)與剖面圖(圖70)。圖69係與圖35相同之區域(即三個半導體裝置區域32)，係佈線基板31之下表面31b一側。圖70係與圖37相對應之剖面圖(即圖69之C1-C1線之剖面圖)。
除了在半導體晶片5尚未安裝在散熱板4上這一點上不同以外，步驟S5中散熱板4之配置製程與步驟S6中散熱板4之固定(斂縫)製程同樣係按照上述實施方式1之前述方式進行的，所以這裏不再進行詳細說明。結果，在完成步驟S6中散熱板4之固定(斂縫)製程之階段，在被斂縫並固定到佈線基板31上之各個散熱板4之凸部12上尚未安裝有半導體晶 片5。
接下來，進行步驟S3之貼片製程，經由接合材14將半導體晶片5安裝接合在各個散熱板4之凸部12之主要表面12a上，其中，前述散熱板4固定(斂縫)在佈線基板31上。在本實施方式中，步驟S3之貼片製程可以如下進行。
即，如圖71(與圖69相同區域之平面圖)及圖72(與圖70相對應之剖面圖)所示，先將導電性膏材(優選銀膏14b)塗布在各個散熱板4之凸部12之主要表面12a上，其中，各個散熱板4之凸部12之主要表面12a配置並固定在佈線基板31之各個半導體裝置區域32之通孔3內。接著，如圖73(與圖69、圖71相同區域之平面圖)、圖74(與圖70、圖72相對應之剖面圖)所示，經由銀膏14b將半導體晶片5安裝到各個散熱板4之凸部12之主要表面12a上，其中，各個散熱板4之凸部12之主要表面12a配置並固定在佈線基板31之各個半導體裝置區域32之通孔3內。之後，通過進行加熱處理等使銀膏14b固化。如上前述，在安裝半導體晶片5時，是先使膏狀態之銀膏14b固化，並利用固化之銀膏14b將半導體晶片5接合並固定在散熱板4之凸部12上。固化後之銀膏14b將成為上述粘結材14。此外，由圖71至圖74也可得知，步驟S5之貼片製程係在佈線基板31之下表面31b面朝上之狀態下進行的。
此後之製程，與實施方式1中前述之製造製程一樣。即進行上述步驟S7之線焊工序、上述步驟S8之注塑製程、上述步驟S9之焊球9連接製程、及上述步驟S10之切割製程。 由此便可製造出圖1至圖10所示之半導體裝置1。
與利用金屬材料形成之框41(散熱板4)相比，由樹脂基板構成之佈線基板31對高溫熱處理之耐久性低。在上述實施方式1中所說明之製造製程中，由於在步驟S5、S6中將散熱板4配置並固定在佈線基板31之前，先在步驟S3中將半導體晶片5接合在散熱板4上，所以在進行步驟S3之半導體晶片5接合製程之熱處理時，佈線基板31不被加熱。因此，可以無需考慮佈線基板31之耐熱性，而可通過高溫熱處理進行步驟S3之半導體晶片5接合製程之熱處理。所以，在步驟S3之半導體晶片5之接合製程之熱處理為高溫熱處理之情況下，例如，在利用熔點較形成在凸起焊盤LA上之外部端子(這裏係指焊球9)所用焊劑之熔點高之焊劑14a，並將半導體晶片5接合在散熱板4上之情況下，如果應用在上述實施方式1所說明之製造製程，則在進行步驟S3之半導體晶片5之接合製程之焊接回流時，佈線基板31不會受到損傷，因此很適於應用在上述實施方式1所說明之製造製程。
即，在焊球9使用無鉛焊劑之情況下進行半導體裝置1之安裝時(安裝到上述安裝基板21等時)，焊接回流溫度例如為220℃左右，在焊球9使用含鉛焊劑之情況下進行半導體裝置1之安裝時(安裝到上述安裝基板21等時)，焊接回流溫度例如為180℃左右。另一方面，焊劑14a為高溫焊劑之情況下，步驟S3之焊接回流溫度在350~400℃左右較理想，但是佈線基板31可能經受不住前述高溫，而在上述實施方 式1所說明之製造製程中，由於在步驟S5、S6中將散熱板4配置並固定在佈線基板31之前，在步驟S3將半導體晶片5接合在散熱板4上，所以進行焊接回流時，就不存在佈線基板31之耐久性問題。
使用焊劑作為粘結材14，與使用銀膏作為粘結材14之情況相比，粘結材14之熱傳導性提高。因此，可更進一步提高從半導體晶片5到散熱板4之熱傳導性，從而可進一步提高半導體裝置1之散熱性。
另一方面，在本實施方式所說明之製造製程中，由於在步驟S5、S6將散熱板4配置並固定在佈線基板31以後，在步驟S3中將半導體晶片5接合在散熱板4上，因此在進行步驟S3之半導體晶片5接合製程之熱處理時，佈線基板31會被加熱。結果是，在進行本實施方式所說明之製造製程之情況下，最好是在步驟S3之半導體晶片5接合製程之熱處理中不進行溫度過高之熱處理，如上前述，如果使用銀膏14b將半導體晶片5接合在散熱板4上，則在進行步驟S3之半導體晶片5接合製程之粘結材(銀膏14b)之固化用熱處理時，佈線基板31不會受到損傷，因此最為理想。
(實施方式3)
圖75、圖76係本實施方式中半導體裝置1a之剖面圖(側視剖面圖)，分別與上述實施方式1之圖1、圖2相對應。
就上述實施方式1之半導體裝置1而言，散熱板4之凸部12之主要表面12a與佈線基板2之下表面2b大致在同一個平面上，散熱板4之凸部12之主要表面12a之高度位置和佈線 基板2之下表面2b之高度位置大致相同。
對此，在本實施方式之半導體裝置1a中，散熱板4之凸部12之主要表面12a與佈線基板2之下表面2b不在同一個平面上，而係位於佈線基板2之下表面2b和上表面2a之間之位置(高度位置)。即，在本實施方式之半導體裝置1a中，散熱板4凸部12之主要表面12a之高度位置與佈線基板2下表面2b之高度位置不一致，而且與佈線基板2上表面2a之高度位置也不一致，而係位於佈線基板2之下表面2b和上表面2a之間之高度位置。這點可通過在散熱板4中，使支持部13之支持面13a和凸部12之主要表面12a之高低差(高度之差)較佈線基板2之厚度(即佈線基板2之上表面2a和下表面2b之高低差)薄來實現。此時，散熱板4凸部12之主要表面12a之高度位置、佈線基板2下表面2b之高度位置以及與佈線基板2上表面2a之高度位置係指與前述主要表面12a、下表面2b及上表面2a垂直之方向上之高度位置。
本實施方式之半導體裝置1a中，由於散熱板4凸部12之主要表面12a之高度位置係佈線基板2下表面2b和上表面2a之間之高度位置，所以與上述實施方式1之半導體裝置1相比，半導體晶片5之表面5a之高度變低，其中，上述實施方式1之半導體裝置1中散熱板4之凸部12之主要表面12a之高度位置與佈線基板2之下表面2b之高度位置一致。此外，此時以佈線基板2之上表面2a為基準，將佈線基板2之下表面2b一側定為高度高之方向。因此，與上述實施方式1之半導體裝置1相比，本實施方式中半導體裝置1a能夠使 封裝部8之厚度更薄。
由於本實施方式中半導體裝置1a之其他結構與實施方式1之半導體裝置1大致相同，所以這裏省略掉詳細的說明。而且，本實施方式中半導體裝置1a之製造製程與上述半導體裝置1之製造製程大致相同。因此，本實施方式中半導體裝置1a也可按照上述實施方式1或者實施方式2前述方法製造。
本實施方式之半導體裝置1a中，通過使散熱板4凸部12之主要表面12a之高度位置成為較佈線基板2之下表面2b低之位置(這裏指以佈線基板2之上表面2a為基準，以佈線基板2之下表面2b一側為高度高之方向)，來使半導體晶片5之表面5a之高度位置更低，從而能夠使半導體晶片5之表面5a之高度位置接近佈線基板2之下表面2b之高度位置。由於半導體晶片5之電極墊PD和佈線基板2之接合引線BL之高低差越小，線焊工序越容易進行，所以在本實施方式之半導體裝置1a中，通過使半導體晶片5之表面5a之高度位置接近佈線基板2之下表面2b之高度位置，易於進行上述步驟S7之線焊工序。
在本實施方式中，通過使半導體晶片5之表面5a之高度位置接近佈線基板2之下表面2b之高度位置，能夠使封裝部8之厚度更薄，所以更利於半導體裝置之薄型化。
另一方面，如實施方式1前述之半導體裝置1一樣，在使散熱板4之凸部12之主要表面12a位於與佈線基板2之下表面2b大致相同之高度位置之情況下，能夠增大散熱板4之 凸部12之體積(甚至可以說是增大了散熱板4之體積)，所以可進一步地提高半導體裝置之散熱性(散熱特性)。
(實施方式4)
圖77、圖78係本實施方式中半導體裝置1b之剖面圖(側視剖面圖)，分別與上述實施方式1之圖1、圖2相對應。圖79係本實施方式中半導體裝置1b之上表面圖，與上述實施方式1之圖5相對應；圖80係本實施方式中半導體裝置1b之下表面圖，與上述實施方式1之圖6相對應。圖81係透視封裝部8時之半導體裝置1b之下表面側之平面透視圖(下表面圖)，與上述實施方式1之圖8相對應。圖82係在圖81中進一步除去(透視)焊線BW與半導體晶片5後之狀態下之半導體裝置1之平面透視圖(下表面圖)，與上述實施方式1之圖10相對應。此外，圖79至圖82之A1-A1線之剖面與圖77大致相對應，圖79至圖82之A2-A2線之剖面大致與圖78相對應。而且，為了便於理解，用虛線表示圖81中所透視之封裝部8之外形位置。
在上述實施方式1之半導體裝置1中，在佈線基板2之上表面2a一側形成封裝部7，在佈線基板2之下表面2b一側形成封裝部8。對此，在圖77至圖82所示之本實施方式之半導體裝置1b中，在佈線基板2之下表面2b一側形成了封裝部8，但是在佈線基板2之上表面2a一側未形成有相當於上述封裝部7之部分。因此，在本實施方式之半導體裝置1b中，不僅散熱板4之基材部11之背表面11b露出，基材部11之側表面11c也露出。
由於未形成有相當於上述封裝部7之部分，所以在本實施方式中，需要具有作為從上述佈線基板31之上表面31a一側到下表面31b一側之樹脂材料MR流通路徑作用之上述間隙部15。因此，在本實施方式中，在佈線基板2之通孔3內壁和散熱板4之凸部12之側表面12b之間未形成有上述間隙部15。而且，在上述實施方式1中，散熱板4之基材部11之主要表面11a和佈線基板2之上表面2a之間之上述間隙18也具有朝向上述間隙部15之樹脂材料MR之流通路徑之作用，但是在本實施方式中，不需要上述間隙部15和上述間隙18。因此，在本實施方式中，不需要在散熱板4上設置上述支持部13，最好是散熱板4之基材部11之主要表面11a(未設置凸部12區域)與佈線基板2之上表面2a接觸。因此，在散熱板4之基材部11之主要表面11a(未設置凸部12之區域)和佈線基板2之上表面2a之間未填充有樹脂材料MR。除此以外，本實施方式中半導體裝置1b具有與上述實施方式1之半導體裝置1基本相同之結構，所以這裏不再進行說明。
接下來，對本實施方式中半導體裝置1b之製造製程進行說明。圖83至圖86為本實施方式中半導體裝置1b製造製程之說明圖，係與圖77相對應之剖面。
本實施方式之半導體裝置之製造製程中，到上述步驟S8之注塑製程之前為止，基本上與上述實施方式1或者上述實施方式2相同。但是，由於不需要上述間隙部15，所以將散熱板4之凸部12之形狀(平面形狀)和佈線基板31之通孔 3之形狀(平面形狀)加工成不會形成上述間隙部15之形狀。例如，將佈線基板31上之通孔3之平面形狀和散熱板4上之凸部12之平面形狀都加工成四個角為近似直角之矩形即可。如果進行上述步驟S5、S6時將散熱板4固定在佈線基板31上，則佈線基板31之通孔3內壁和散熱板4之凸部12之側表面12b大致會在整個區域相互接近，而不會形成上述間隙部15。而且，最好是在散熱板4之基材部11之主要表面11a上設置凸部12，但不設置支持部13，而且散熱板4之基材部11之主要表面11a(未設置凸部12之區域整體)接近佈線基板31之下表面31b。如上前述，基材部11之主要表面11a(未設置凸部12之區域整體)本身具有作為上述支持部13之作用。
與上述實施方式1或上述實施方式2同樣地進行到上述步驟S7之線焊工序，獲得與圖39相對應之圖83之結構後，再利用注塑製程進行樹脂封裝以形成封裝部8。因此，注塑製程之做法和上述實施方式1、2不同。下面，對本實施方式之注塑製程(封裝部8形成製程)進行說明。
首先，如圖84所示，進行上述步驟S1至S7後，將固定(斂縫)有散熱板4之佈線基板31配置在上模具之模具61和下模具之模具62之間，並用模具61、62上下夾緊(固定)。
在上述實施方式1中，以佈線基板31之上表面31a面朝上，與上模具(上述模具51)相對，佈線基板31之下表面31b與下模具(模具52)相對之方式，用模具51、52夾住佈線基板31並夾緊。對此，在本實施方式中，以佈線基板31之下 表面31b面朝上，並與上模具(模具61)對向，佈線基板31之上表面31a與下模具(模具62)對向之方式，用模具61、62夾住佈線基板31並夾緊。
如果用模具61、62夾緊佈線基板31，則如圖84所示，將在佈線基板31之下表面31b和模具(上模具)61之間形成空腔CAV3。空腔CAV3係封裝部8形成用空腔(空洞)，對於每一個半導體裝置區域32形成一個空腔CAV3。
在用模具61、62夾緊佈線基板31時，最好將薄片53貼在模具(上模具)61中與佈線基板31之下表面31b接觸之面上，並使薄片53介於模具(上模具)61和佈線基板31之間，以保證模具(上模具)61和佈線基板31之下表面31b不直接接觸。此時，在薄片53上與形成封裝部8用之空腔相對應之部分形成有開口部。由此，可經由形成於空腔CAV3上部(空腔之底面)之樹脂入口63將樹脂填充到空腔CAV3內。前述薄片53具有較模具(上模具)61更大之彈性，而且，具有經受得住注塑製程之溫度之耐熱性，例如，可用聚醯亞胺等樹脂薄片構成。通過使用薄片53，佈線基板31之下表面31b之各個半導體裝置區域32之複數個凸起焊盤LA雖與薄片53接觸，但可防止前述複數個凸起焊盤LA與模具61接觸，由此可防止佈線基板31之下表面31b之複數個凸起焊盤LA被高剛性模具61損傷。此外，形成於凸起焊盤LA上之傷痕，只要保證與作為外部端子之焊球之接合性沒有問題即可，所以並非一定要使用薄片53。
用模具61、62將佈線基板31夾緊後，如圖85所示，將封 裝部8形成用樹脂材料MR從樹脂入口(樹脂澆口、樹脂注入口)63注入(引入)形成於佈線基板31之下表面31b和模具(上模具)61之間之空腔CAV3。此時，前述樹脂入口63配置在空腔CAV3之上部，而模具61、62為上澆口(top gate)方式之注塑模具。
在樹脂材料MR填充到空腔CAV3內後，通過加熱等使空腔CAV3內之樹脂材料MR固化，空腔CAV3內之樹脂材料MR固化而成為封裝部8。之後，使模具61、62脫模，如圖86所示，取出形成有封裝部8之佈線基板31。
在佈線基板31之下表面31b之複數個半導體裝置區域32之各個半導體裝置區域32中，以覆蓋半導體晶片5及焊線BW之方式形成封裝部8，並使對於各個半導體裝置區域32形成之封裝部8之間相互分隔開。在佈線基板31之下表面31b之各個半導體裝置區域32，封裝部8不形成於凸起焊盤LA之排列區域，而係形成於較凸起焊盤LA之配列區域更靠近中央之區域。因此，封裝部8形成為：在佈線基板31之下表面31b之各個半導體裝置區域32，覆蓋半導體晶片5、散熱板4之凸部12之主要表面12a、焊線BW及接合引線BL，但不覆蓋凸起焊盤LA。
之後，進行上述步驟S9之焊球9之連接製程和上述步驟S10之佈線基板31之切割製程。在本實施方式中，上述步驟S9之焊球9之連接製程也可以和上述實施方式1同樣之方式進行。另一方面，在上述實施方式1之步驟S10之佈線基板31之切割製程中，封裝部7c和佈線基板31將被切割，但 在本實施方式中，由於未形成封裝部7c，所以只需切割佈線基板31即可。
在本實施方式係利用上澆口方式(從空腔CAV3上部之樹脂入口63將樹脂材料MR引入空腔CAV3內之方式)形成封裝部8之情況。其他形態中，還可利用灌注之方式形成封裝部8。在用灌注之方式形成封裝部8之情況下，不可使樹脂材料MR附著在佈線基板31之下表面31b之凸起焊盤LA上，也不用封裝部8覆蓋凸起焊盤LA。
本實施方式與上述實施方式3一樣，可使散熱板4之凸部12之主要表面12a之高度位置成為佈線基板2之下表面2b和上表面2a之間之高度位置。
在本實施方式中，由於不在佈線基板2(31)之上表面2a(31a)側形成封裝樹脂部，所以樹脂材料(樹脂毛刺等)不會附著在散熱板4之基材部11之背表面11b及側表面11c上，更易於使散熱板4露出。因此，易於將半導體裝置1b之散熱板4連接在散熱用之翅片(圖中未示出)及上述罩體24上等。
另一方面，在上述實施方式1到實施方式3之半導體裝置1、1a中，如上前述，供給到佈線基板31之上表面31a一側(之空腔CAV1)之樹脂材料MR經過上述間隙18和上述間隙部15，還被供給到佈線基板31之下表面31b一側(之空腔CAV2)。因此，在上述實施方式1到實施方式3中，散熱板4之基材部11之主要表面11a和佈線基板2(31)之上表面2a(31a)之間之上述間隙18將被樹脂材料MR填充，而且， 散熱板4之凸部12之側表面12b和通孔3內壁之間之上述間隙部15也將被樹脂材料MR填充。由此，由於散熱板4牢固地固定在佈線基板2上，所以可進一步提高半導體裝置1、1a之可靠性。因此，從提高半導體裝置1、1a、1b之散熱板4之保持力度之觀點來看，上述實施方式1至實施方式3中之半導體裝置1、1a更為有利。
在上述實施方式1到實施方式3以及本實施方式中，如上前述，通過將散熱板4之凸部12上之槽16拓寬將散熱板4斂縫(固定在)佈線基板31上，如圖54與圖60所示，凸部12之側表面12b中離主要表面11a近之區域與佈線基板31之通孔3之內壁接觸，但是在離基材部11近之區域和佈線基板31之通孔3之內壁之間存在複數個間隙19。在上述實施方式1到實施方式3中形成封裝部7c、8，以及在本實施方式中形成封裝部8時，樹脂材料MR將被充填在前述間隙19內。由此，能夠改善散熱板4和佈線基板2之緊密接觸性(粘結性)，從而能夠提高散熱板4之保持力度。但是，上述間隙19形成於凸部12之側表面12b中之基材部11一側，離主要表面11a近之區域與佈線基板31之通孔3之內壁接觸。因此，為了將樹脂材料MR填充到上述間隙19內，與本實施方式之將樹脂材料MR供給佈線基板31之下表面31b一側之方式相比，上述實施方式1到實施方式3中從佈線基板31之上表面31a一側供給樹脂材料之方式更為有利。即，與本實施方式相比，上述實施方式1到實施方式3之方式更易於提高上述間隙19之樹脂材料MR之填充率。從前述觀點出 發，與本實施方式4之半導體裝置1b相比，上述實施方式1到上述實施方式3中之半導體裝置1、1a，也更能提高散熱板4之保持力度。
(實施方式5)
本實施方式與上述實施方式1之變形例相對應。
圖87與圖88係本實施方式中半導體裝置1c之剖面圖(側視剖面圖)，分別與上述實施方式1之圖1與圖2相對應。圖89係本實施方式中半導體裝置1c所用散熱板4之下表面圖(平面圖)，與上述實施方式1之圖14相對應。此外，圖87之剖面係與圖1相對應之剖面(在上述A1-A1線之剖面)，從散熱板4方面來看，與圖89之B1-B1線之剖面相對應。圖88之剖面係與圖2相對應之剖面(沿上述A2-A2線上之剖面)，從散熱板4方面來看，與圖89之B2-B2線之剖面相對應。
如上述實施方式1前述，散熱板4具有形成為一體之基材部11、凸部12和支持部13。前述基材部11具有與佈線基板2之上表面2a對向之主要表面11a；前述凸部12位於基材部11之主要表面11a之中央部且從基材部11突出並被配置在佈線基板2之通孔3內；前述支持部13形成於基材部11之主要表面11a上且與佈線基板2之上表面2a接觸。散熱板4中，凸部12從佈線基板2之上表面2a一側插入通孔3內，基材部11和支持部13位於佈線基板2之上表面2a一側且位於通孔3之外部。支持部13係為了通過使前述支持部13之支持面13a與佈線基板2之上表面2a接觸，而將基材部11之主要表面11a和佈線基板2之上表面2a脫離(即形成間隙18)而 設置的。前述間隙18與散熱板4之凸部12之側表面12b和通孔3內壁之間之間隙部15一起成為上述步驟S8之注塑製程中之樹脂材料MR之流通路徑。因此，散熱板4之凸部12之側表面12b和通孔3內壁之間之間隙部15，就需要經過散熱板4之基材部11之主要表面11a和佈線基板2之上表面2a之間之間隙18，連到基材部11之側表面11c。這一點與上述實施方式1一樣。
但是，對圖89和圖14做一比較即可知道，本實施方式和上述實施方式1中，散熱板4之基材部11之主要表面11a上之支持部13之佈局不同。除了散熱板4之基材部11之主要表面11a上之支持部13之佈局以外，本實施方式中半導體裝置1c還具有和上述實施方式1之半導體裝置1大致相同之結構。
即，上述實施方式1中，如圖14所示，將支持部13配置在散熱板4之基材部11之主要表面11a中，並且配置在與凸部12之四個側表面12b中之各個側表面相鄰且避開間隙部15之位置(這裏係指避開四個角17之位置)，而且，在基材部11之主要表面11a之周邊區域既沒配置有支持部13，也沒配置有凸部12。因此，與支持部13之面積相比，基材部11之主要表面11a(既沒配置有支持部13，也沒配置有凸部12之區域)之面積增大，形成有間隙18之平面區域(與從佈線基板2之上表面2a平行之平面觀看時所看到之平面區域相對應)之面積較連接佈線基板2之上表面2a之支持部13之支持面13a之面積大。因此，在上述步驟S8之注塑製程 中，可使供給到佈線基板31之上表面31a一側(之空腔CAV1)之樹脂材料MR經過間隙18很容易地流入散熱板4之凸部12之側表面12b和通孔3內壁之間之間隙部15。因此，圖14之佈局非常適合於本實施方式。
但是，由於散熱板4之基材部11之主要表面11a和佈線基板2之上表面2a之間之間隙18作為樹脂材料MR之流通路徑而設置的，所以如果通過間隙18連接到基材部11之側表面11c，就可最低限度地保證間隙18具有作為樹脂材料MR之流通路徑之作用。其中，前述間隙18位於散熱板4之基材部11之主要表面11a和佈線基板2之上表面2a之間。因此，可對散熱板4之基材部11之主要表面11a上之支持部13之佈局做各種變更。也就是說，只需對支持部13進行如下佈局即可：位於散熱板4之凸部12之側表面12b和通孔3內壁之間之間隙部15，經由位於散熱板4之基材部11之主要表面11a和佈線基板2之上表面2a之間之間隙18，連到基材部11之側表面11c。
例如，如圖89所示，也能夠在散熱板4之基材部11之主要表面11a(未形成有凸部12之區域)中，從凸部12之四個角17到基材部11之四個角呈放射狀地設置較支持部13更下凹之區域(即不與佈線基板2之上表面2a接觸之區域)71，並將之作為間隙18，而以前述下凹之區域71以外之主要表面11a整體作為支持部13，並與佈線基板2之上表面2a接觸。此時，由圖87至圖89可知，由於從形成於凸部12之四個角17之上述間隙部15朝著基材部11之四個角呈放射狀地形成 有上述間隙18，所以在上述步驟S8之注塑製程中，能夠通過間隙18和間隙部15將供給到佈線基板31之上表面31a一側(之空腔CAV1)之樹脂材料MR供給到佈線基板31之下表面31b一側(之空腔CAV2)。
以上按照實施方式對本案發明人所作之發明進行了具體說明，但是本發明並不受到前述實施方式之限定，在不超出其要旨之範圍下能夠進行種種變更，在此無需贅言。
[產業上之可利性]
本發明非常適用於半導體封裝體形態之半導體裝置及其製造方法。
1、1a、1b、1c‧‧‧半導體裝置
2‧‧‧佈線基板
2a‧‧‧上表面
2b‧‧‧下表面
3‧‧‧通孔
4‧‧‧散熱板
5‧‧‧半導體晶片
5a‧‧‧表面
5b‧‧‧背表面
7‧‧‧封裝部
7a‧‧‧上表面
7c‧‧‧封裝部
8‧‧‧封裝部
8a‧‧‧主要表面
9‧‧‧焊球
11‧‧‧基材部
11a‧‧‧主要表面
11b‧‧‧背表面
11c‧‧‧側表面
12‧‧‧凸部
12a‧‧‧主要表面
12b‧‧‧側表面
13‧‧‧支持部
13a‧‧‧支持面
14‧‧‧接合材
14a‧‧‧焊劑
14b‧‧‧銀膏
15、5a、15b‧‧‧間隙部
16‧‧‧槽
17‧‧‧四個角
18、19‧‧‧間隙
21‧‧‧安裝基板
22、22a、22b、22c‧‧‧基板側端子
23‧‧‧導電性薄片
24‧‧‧罩體
25a、25b、25c‧‧‧焊劑
26‧‧‧晶片部件
27‧‧‧半導體裝置
28‧‧‧外引線部
31‧‧‧佈線基板
31a‧‧‧上表面
31b‧‧‧下表面
32‧‧‧半導體裝置區域
41‧‧‧框
42‧‧‧框架
43、44‧‧‧連結部
45‧‧‧承載體
46‧‧‧夾具
47‧‧‧頂端部
51、52‧‧‧模具
53‧‧‧薄片
54、55‧‧‧輥
56‧‧‧樹脂入口
57‧‧‧空氣口
61、62‧‧‧模具
71‧‧‧區域
BL‧‧‧接合引線
BW‧‧‧焊線
CAV1、CAV2、CAV3‧‧‧空腔
LA‧‧‧凸起焊盤
MR‧‧‧樹脂材料
PD‧‧‧電極墊
R1、RG2、RG3、RG4、RG5、RG6、RG7、RG8‧‧‧區域
圖1係本發明一實施方式中半導體裝置之剖面圖。
圖2係本發明一實施方式中半導體裝置之剖面圖。
圖3係本發明一實施方式中半導體裝置之主要部分剖面圖。
圖4係本發明一實施方式中半導體裝置之主要部分剖面圖。
圖5係本發明一實施方式中半導體裝置之上表面圖。
圖6係本發明一實施方式中半導體裝置之下表面圖。
圖7係本發明一實施方式中半導體裝置之平面透視圖(上表面圖)。
圖8係本發明一實施方式中半導體裝置之平面透視圖(下表面圖)。
圖9係本發明一實施方式中半導體裝置之平面透視圖(下 表面圖)。
圖10係本發明一實施方式中半導體裝置之平面透視圖(下表面圖)。
圖11係本發明一實施方式中半導體裝置所使用之佈線基板之上表面圖。
圖12係本發明一實施方式中半導體裝置所使用之佈線基板之下表面圖。
圖13係本發明一實施方式中半導體裝置所使用之散熱板之上表面圖。
圖14係本發明一實施方式中半導體裝置所使用之散熱板之下表面圖。
圖15係本發明一實施方式中半導體裝置所使用之散熱板之側視圖。
圖16係本發明一實施方式中半導體裝置所使用之散熱板之剖面圖。
圖17係本發明一實施方式中半導體裝置所使用之散熱板之剖面圖。
圖18係本發明一實施方式中半導體裝置安裝例之剖面圖。
圖19係本發明一實施方式中半導體裝置其他安裝例之剖面圖。
圖20係本發明一實施方式中半導體裝置更多其他安裝例之剖面圖。
圖21係本發明一實施方式中半導體裝置更多其他安裝例 之剖面圖。
圖22係本發明一實施方式中半導體裝置製造製程之製程流程圖。
圖23係本發明一實施方式中半導體裝置製造製程中所使用之佈線基板之上表面圖(整體平面圖)。
圖24係本發明一實施方式中半導體裝置製造製程中所使用之佈線基板之下表面圖(整體平面圖)。
圖25係圖24之部分放大平面圖(下表面圖)。
圖26係圖25之佈線基板之剖面圖。
圖27係本發明一實施方式中半導體裝置製造製程中所使用之框之平面圖。
圖28係圖27中框之剖面圖。
圖29係本發明一實施方式中半導體裝置製造製程中之平面圖。
圖30係與圖29相同之半導體裝置製造製程中之剖面圖。
圖31係接著圖29之半導體裝置製造製程中之平面圖。
圖32係與圖31相同之半導體裝置製造製程中之剖面圖。
圖33係接著圖31之半導體裝置製造製程中之平面圖。
圖34係與圖33相同之半導體裝置製造製程中之剖面圖。
圖35係接著圖33之半導體裝置製造製程中之平面圖。
圖36係與圖35相同之半導體裝置製造製程中之平面圖。
圖37係與圖35相同之半導體裝置製造製程中之剖面圖。
圖38係接著圖35之半導體裝置製造製程中之平面圖。
圖39係與圖38相同之半導體裝置製造製程中之剖面圖。
圖40係接著圖38之半導體裝置製造製程中之平面圖。
圖41係與圖40相同之半導體裝置製造製程中之平面圖。
圖42係與圖40相同之半導體裝置製造製程中之剖面圖。
圖43係接著圖42之半導體裝置製造製程中之剖面圖。
圖44係即將進行切割製程前之狀態之平面圖。
圖45係即將進行切割製程前之狀態之平面圖。
圖46係接著圖43之半導體裝置製造製程中之剖面圖。
圖47係步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程之說明圖。
圖48係步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程之說明圖。
圖49係步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程之說明圖。
圖50係步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程之說明圖。
圖51係步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程之說明圖。
圖52係步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程之說明圖。
圖53係步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程之說明圖。
圖54係步驟S5、S6中散熱板4之配置製程及固定(斂縫)製程之說明圖。
圖55係步驟S5、S6中散熱板4之配置製程及固定(斂縫) 製程之說明圖。
圖56係注塑製程之說明圖。
圖57係注塑製程之說明圖。
圖58係注塑製程之說明圖。
圖59係注塑製程之說明圖。
圖60係注塑製程之說明圖。
圖61係注塑製程之說明圖。
圖62係注塑製程之說明圖。
圖63係注塑製程之說明圖。
圖64係注塑製程之說明圖。
圖65係注塑製程之說明圖。
圖66係注塑製程之說明圖。
圖67係注塑製程之說明圖。
圖68係本發明之其他實施方式中半導體裝置製造製程之製程流程圖。
圖69係本發明之其他實施方式之半導體裝置製造製程中之平面圖。
圖70係與圖69相同之半導體裝置製造製程中之剖面圖。
圖71係接著圖69之半導體裝置製造製程中之平面圖。
圖72係與圖71相同之半導體裝置製造製程中之剖面圖。
圖73係接著圖71之半導體裝置製造製程中之平面圖。
圖74係與圖73相同之半導體裝置製造製程中之剖面圖。
圖75係本發明之其他實施方式中半導體裝置之剖面圖。
圖76係圖75中之半導體裝置之另一剖面圖。
圖77係本發明之其他實施方式中半導體裝置之剖面圖。
圖78係圖77之半導體裝置之另一剖面圖。
圖79係圖77中之半導體裝置之上表面圖。
圖80係圖77中之半導體裝置之下表面圖。
圖81係圖77中之半導體裝置之平面透視圖(下表面圖)。
圖82係圖77中之半導體裝置之平面透視圖(下表面圖)。
圖83係本發明之其他實施方式中半導體裝置製造製程之說明圖。
圖84係本發明之其他實施方式中半導體裝置製造製程之說明圖。
圖85係本發明之其他實施方式中半導體裝置製造製程之說明圖。
圖86係本發明之其他實施方式中半導體裝置製造製程之說明圖。
圖87係本發明其他實施方式中半導體裝置之剖面圖。
圖88係圖87中之半導體裝置之另一剖面圖。
圖89係圖87中之半導體裝置所使用之散熱板之平面圖。
1‧‧‧半導體裝置
2‧‧‧佈線基板
2a‧‧‧上表面
2b‧‧‧下表面
3‧‧‧通孔
4‧‧‧散熱板
5‧‧‧半導體晶片
5a‧‧‧表面
5b‧‧‧背表面
7‧‧‧封裝部
7a‧‧‧上表面
8‧‧‧封裝部
8a‧‧‧主要表面
9‧‧‧焊球
11‧‧‧基材部
11a‧‧‧主要表面
11b‧‧‧背表面
11c‧‧‧側表面
12‧‧‧凸部
12a‧‧‧主要表面
12b‧‧‧側表面
13‧‧‧支持部
13a‧‧‧支持面
14‧‧‧接合材
16‧‧‧槽
BL‧‧‧接合引線
BW‧‧‧焊線
LA‧‧‧凸起焊盤
MR‧‧‧樹脂材料
PD‧‧‧電極墊
RG1‧‧‧區域

Claims (20)

  1. 一種半導體裝置之製造方法，其特徵在於：包括以下製程：製程(a)，其係準備佈線基板之製程，前述佈線基板包含：第一主要表面；第一背表面，其係位於前述第一主要表面相反一側；通孔，其係從前述第一主要表面到達前述第一背表面；多條接合引線，其係在前述第一背表面形成於前述通孔周圍；以及複數個凸起焊盤，其係形成於前述第一背表面且分別與前述多條接合引線電連接；製程(b)，其係準備散熱板之製程，前述散熱板包含：基材部，其係包含第二主要表面和位於前述第二主要表面相反一側之第二背表面；凸部，其係位於前述基材部之前述第二主要表面之中央部位且從前述基材部突出；以及支持部，其係形成於前述基材部之前述第二主要表面且其支持面較前述凸部之主要表面低；製程(c)，其係將包含形成了複數個電極墊之第三主要表面之半導體晶片安裝於前述散熱板之前述凸部；製程(d)，其係配置前述散熱板之製程，以前述第二主要表面與前述佈線基板之前述第一主要表面對向且前述凸部位於前述通孔內，且使前述支持部與前述佈線基板之前述第一主要表面接觸之方式，將前述散熱板配置在前述佈線基板之前述第一主要表面一側； 製程(e)，其係在前述製程(d)之後，將前述散熱板固定在前述佈線基板；製程(f)，其係進行電連接之製程，在前述製程(e)之後，經由複數個導電性連接部件將前述半導體晶片之前述複數個電極墊和前述佈線基板之前述多條接合引線電連接；及製程(g)，其係在前述製程(f)之後，對前述半導體晶片和前述複數個導電性連接部件進行樹脂封裝；其中，在前述製程(b)中準備之前述散熱板之前述凸部包含：第四主要表面，其係形成有槽；以及側表面，其係位於前述第四主要表面和前述基材部之前述第二主要表面之間；在前述製程(c)中，將前述半導體晶片安裝在前述凸部之前述第四主要表面；在前述製程(d)中，以使配置在前述通孔內之前述凸部之前述側表面與前述通孔之內壁對向之方式，將前述散熱板配置在前述佈線基板之前述第一主要表面；且在前述製程(e)中，藉由將前述凸部之前述第四主要表面之前述槽拓寬，以使前述凸部之前述側表面之一部分與前述通孔之內壁接觸，並將前述散熱板固定在前述佈線基板。
  2. 如請求項1之半導體裝置之製造方法，其中在前述製程(e)中，使用夾具將前述凸部之前述第四主要表面之前述槽拓寬。
  3. 如請求項2之半導體裝置之製造方法，其中前述散熱板之前述凸部中，在前述第四主要表面之周圍部分形成前述槽。
  4. 如請求項3之半導體裝置之製造方法，其中在前述製程(c)中，將前述半導體晶片安裝在前述凸部之前述第四主要表面中較形成有前述槽之區域更靠近中央之一側。
  5. 如請求項4之半導體裝置之製造方法，其中在前述製程(g)後還包括製程(h)，其係在前述佈線基板之前述複數個凸起焊盤形成分別與前述複數個凸起焊盤對應之複數個外部端子。
  6. 如請求項5之半導體裝置之製造方法，其中在前述製程(e)後，在前述凸部之前述側表面和前述通孔之內壁之間至少一處，具有使前述凸部之前述側表面和前述通孔之內壁分離開且從前述佈線基板之前述第一主要表面連通到前述第一背表面之第一間隙部；在前述製程(g)中，通過前述第一間隙部將供給前述佈線基板之前述第一主要表面一側之樹脂材料，也供給前述佈線基板之前述第一背表面一側。
  7. 如請求項6之半導體裝置之製造方法，其中在前述製程(g)中，在前述佈線基板之前述第一背表面一側由前述樹脂材料形成第一封裝部，在前述第一主要表面一側由前述樹脂材料形成第二封裝部，前述半導體晶片與前述複數個導電性連接部件被前述第一封裝部封 裝。
  8. 如請求項7之半導體裝置之製造方法，其中在前述製程(e)後，在前述凸部之前述側表面和前述通孔內壁之間之多處具有前述第一間隙部。
  9. 如請求項8之半導體裝置之製造方法，其中在前述製程(e)後，前述支持部與前述佈線基板之前述第一主要表面接觸，在前述基材部之前述第二主要表面和前述佈線基板之前述第一主要表面之間形成有間隙；在前述製程(g)中，通過前述間隙與前述第一間隙部將供給前述佈線基板之前述第一主要表面一側之前述樹脂材料供給前述佈線基板之前述第一背表面一側。
  10. 如請求項9之半導體裝置之製造方法，其中在前述製程(g)中，在前述間隙與前述第一間隙部也填充有前述樹脂材料。
  11. 如請求項10之半導體裝置之製造方法，其中前述散熱板之前述基材部之前述第二背表面從前述第二封裝部露出。
  12. 如請求項11之半導體裝置之製造方法，其中在前述製程(g)中，前述樹脂材料也填充在前述凸部之前述側表面中未與前述通孔之內壁直接接觸之部分和前述通孔之內壁之間。
  13. 如請求項12之半導體裝置之製造方法，其中前述製程(a)中所準備之前述佈線基板之前述通孔之平面形狀和在前述製程(b)中所準備之前述散熱板之前述凸 部之平面形狀分別為矩形形狀；其中，前述第一間隙部分別形成於前述矩形狀之四個角之位置。
  14. 如請求項13之半導體裝置之製造方法，其中前述製程(e)中固定在前述佈線基板之前述散熱板之前述凸部之前述第四主要表面，位於前述佈線基板之前述第一主要表面和前述第一背表面之間之高度位置。
  15. 如請求項13之半導體裝置之製造方法，其中前述製程(e)中固定在前述佈線基板之前述散熱板之前述凸部之前述第四主要表面，與前述佈線基板之前述第一主要表面大致位於相同之高度位置。
  16. 如請求項1之半導體裝置之製造方法，其中在前述製程(c)後，進行前述製程(d)；在前述製程(d)中，以使安裝有前述半導體晶片之前述凸部位於前述通孔內之方式，將前述散熱板配置在前述佈線基板之前述第一主要表面一側。
  17. 如請求項16之半導體裝置之製造方法，其中在前述製程(c)中，經由焊劑將前述半導體晶片安裝接合在前述散熱板之前述凸部之前述第四主要表面。
  18. 如請求項1之半導體裝置之製造方法，其中在前述製程(c)之前進行前述製程(d)。
  19. 如請求項18之半導體裝置之製造方法，其中在前述製程(c)中，經由銀膏將前述半導體晶片安裝接合在前述散熱板之前述凸部之前述第四主要表面。
  20. 一種半導體裝置，其特徵在於包含：佈線基板，其具有第一主要表面及與前述第一主要表面為相反側之第一背表面，且該佈線基板包含：通孔，其係從前述第一主要表面到達前述第一背表面；多條接合引線(bonding lead)，其係在前述第一背表面形成於前述通孔周圍；以及複數個凸起焊盤(bump land)，其係形成於前述第一背表面且分別與前述多條接合引線電連接；散熱板，其包含：基材部，其係包含與前述佈線基板之前述第一主要表面對向之第二主要表面；凸部，其係位於前述基材部之前述第二主要表面之中央部位且從前述基材部突出；以及支持部，其係形成於前述基材部之前述第二主要表面且其支持面與前述佈線基板之前述第一主要表面接觸；且前述散熱板以前述凸部位於前述佈線基板之前述通孔內之方式將前述凸部配置在前述佈線基板之前述第一主要表面；半導體晶片，其包含：第三主要表面、形成於前述第三主要表面之複數個電極墊、以及位於前述第三主要表面相反一側之第三背表面；前述半導體晶片安裝在前述散熱板之前述凸部；第一封裝部，其係形成於前述佈線基板之前述第一背表面一側，並對前述半導體晶片進行封裝；及第二封裝部，其係形成於前述佈線基板之前述第一主要表面一側，並對前述基材部之一部分進行封裝； 其中，前述散熱板之前述凸部係包含形成有槽之第四主要表面，及位於前述第四主要表面與前述基材部之前述第二主要表面之間之側表面；前述散熱板之前述凸部之前述側表面之一部分，其係藉由將於前述凸部之前述第四主要表面所形成之前述槽拓寬，以與前述通孔之內壁直接接觸；在前述凸部之前述側表面與前述通孔之內壁之間之至少一處具有第一間隙部，前述第一間隙部將前述凸部之前述側表面和前述通孔之內壁分離開且從前述佈線基板之前述第一主要表面連通到前述第一背表面；且前述第一封裝部和前述第二封裝部經由填充在前述第一間隙部內之樹脂連為一體。
TW099142656A 2009-12-08 2010-12-07 Semiconductor device and manufacturing method thereof TWI502665B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009278214A JP5271886B2 (ja) 2009-12-08 2009-12-08 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201133669A TW201133669A (en) 2011-10-01
TWI502665B true TWI502665B (zh) 2015-10-01

Family

ID=44081216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099142656A TWI502665B (zh) 2009-12-08 2010-12-07 Semiconductor device and manufacturing method thereof

Country Status (4)

Country Link
US (1) US8310044B2 (zh)
JP (1) JP5271886B2 (zh)
CN (1) CN102097339B (zh)
TW (1) TWI502665B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6129177B2 (ja) * 2012-08-03 2017-05-17 パナソニック株式会社 電子部品モジュールとその実装体
JPWO2015005181A1 (ja) * 2013-07-08 2017-03-02 株式会社村田製作所 電力変換部品
DE102013110815B3 (de) 2013-09-30 2014-10-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zur Herstellung einer Leistungshalbleitereinrichtung
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
JP6190732B2 (ja) * 2014-01-30 2017-08-30 新光電気工業株式会社 放熱板及び半導体装置
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9406650B2 (en) * 2014-01-31 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
JP6457206B2 (ja) * 2014-06-19 2019-01-23 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
WO2016114318A1 (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板
JP6910630B2 (ja) * 2015-09-02 2021-07-28 株式会社ダイワ工業 配線基板積層体の製造方法および配線基板積層体
JP6283379B2 (ja) * 2016-01-29 2018-02-21 本田技研工業株式会社 コンデンサの配置構造
JP6817858B2 (ja) * 2017-03-17 2021-01-20 日本電波工業株式会社 表面実装型デバイス及びその製造方法
KR102391008B1 (ko) * 2017-08-08 2022-04-26 현대자동차주식회사 파워 모듈 및 그 파워 모듈을 포함하는 전력 변환 시스템
EP3675161A4 (en) * 2017-08-25 2021-05-12 Kyocera Corporation HOUSING FOR ASSEMBLING ELECTRONIC COMPONENTS AND ELECTRONIC DEVICE
US20210168966A1 (en) * 2017-10-30 2021-06-03 Nippon Seiki Co., Ltd. Composite substrate
CN108598048B (zh) * 2018-03-29 2020-07-28 番禺得意精密电子工业有限公司 散热器组件
JP6674501B2 (ja) * 2018-05-18 2020-04-01 本田技研工業株式会社 電力変換装置
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
CN113366629A (zh) * 2019-02-01 2021-09-07 三菱电机株式会社 半导体装置及其制造方法和电力变换装置
US11004786B2 (en) * 2019-03-15 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
TWI692846B (zh) * 2019-03-21 2020-05-01 旭德科技股份有限公司 散熱基板及其製作方法
JP7386435B2 (ja) 2019-03-28 2023-11-27 パナソニックＩｐマネジメント株式会社 配線基板および、その製造方法
JP7236930B2 (ja) * 2019-05-23 2023-03-10 三菱電機株式会社 放熱装置
CN112447614A (zh) * 2019-08-30 2021-03-05 朋程科技股份有限公司 功率器件封装结构
JP7269362B2 (ja) * 2019-10-07 2023-05-08 三菱電機株式会社 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置
WO2021184166A1 (zh) * 2020-03-16 2021-09-23 华为技术有限公司 电子设备、芯片封装结构及其制作方法
WO2022144955A1 (ja) * 2020-12-28 2022-07-07 エレファンテック株式会社 放熱基板及びその製造方法
US11804452B2 (en) * 2021-07-30 2023-10-31 Globalfoundries U.S. Inc. Pic structure having barrier surrounding opening for optical element to prevent stress damage

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5991156A (en) * 1993-12-20 1999-11-23 Stmicroelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
US6683795B1 (en) * 2002-04-10 2004-01-27 Amkor Technology, Inc. Shield cap and semiconductor package including shield cap

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617039U (ja) * 1984-06-19 1986-01-16 住友軽金属工業株式会社 ヒ−トシンク
JPH0290655A (ja) * 1988-09-28 1990-03-30 Nec Corp 半導体用パッケージ
JPH11163230A (ja) 1997-11-26 1999-06-18 Hitachi Ltd 半導体装置およびその製造方法ならびに実装構造
JP3220105B2 (ja) * 1998-02-25 2001-10-22 株式会社鈴木 半導体装置用ヒートスプレッダと半導体装置用パッケージ
JP3677403B2 (ja) * 1998-12-07 2005-08-03 パイオニア株式会社 発熱素子の放熱構造
JP2003197816A (ja) * 2001-12-26 2003-07-11 Hitachi Cable Ltd 半導体装置およびこれに使用されるテープキャリア
JP2005332937A (ja) * 2004-05-19 2005-12-02 Mitsui High Tec Inc 放熱部材付きリードフレーム及びその製造方法
CN101101881A (zh) * 2006-07-03 2008-01-09 矽品精密工业股份有限公司 散热型封装结构及其制法
JP2008071953A (ja) * 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5991156A (en) * 1993-12-20 1999-11-23 Stmicroelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
US6683795B1 (en) * 2002-04-10 2004-01-27 Amkor Technology, Inc. Shield cap and semiconductor package including shield cap

Also Published As

Publication number Publication date
CN102097339B (zh) 2015-02-18
US20110133329A1 (en) 2011-06-09
TW201133669A (en) 2011-10-01
US8310044B2 (en) 2012-11-13
CN102097339A (zh) 2011-06-15
JP2011124251A (ja) 2011-06-23
JP5271886B2 (ja) 2013-08-21

Similar Documents

Publication Publication Date Title
TWI502665B (zh) Semiconductor device and manufacturing method thereof
JP5155890B2 (ja) 半導体装置およびその製造方法
US7772687B2 (en) Multiple electronic component containing substrate
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP5420505B2 (ja) 半導体装置の製造方法
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
US9275945B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9443823B2 (en) Semiconductor device including filling material provided in space defined by three semiconductor chips
JP2011040602A (ja) 電子装置およびその製造方法
JP2010251347A (ja) 半導体装置の製造方法
EP2816590A2 (en) Semiconductor device with anchor means for the sealing resin
KR20100069589A (ko) 반도체 디바이스
JP2012094592A (ja) 半導体装置及びその製造方法
US7705469B2 (en) Lead frame, semiconductor device using same and manufacturing method thereof
TWI301652B (en) Semiconductor device and its manufacturing method
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
TW201246474A (en) Semiconductor device, semiconductor package
JP2010263108A (ja) 半導体装置及びその製造方法
JP3547303B2 (ja) 半導体装置の製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2010147225A (ja) 半導体装置及びその製造方法
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
JP2011165793A (ja) 半導体装置及びその製造方法、並びに電子装置
JP5119092B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees