JP2003197816A - 半導体装置およびこれに使用されるテープキャリア - Google Patents

半導体装置およびこれに使用されるテープキャリア

Info

Publication number
JP2003197816A
JP2003197816A JP2001395011A JP2001395011A JP2003197816A JP 2003197816 A JP2003197816 A JP 2003197816A JP 2001395011 A JP2001395011 A JP 2001395011A JP 2001395011 A JP2001395011 A JP 2001395011A JP 2003197816 A JP2003197816 A JP 2003197816A
Authority
JP
Japan
Prior art keywords
polyimide tape
wiring layer
adhesive layer
thickness
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001395011A
Other languages
English (en)
Inventor
Tatsuya Otaka
達也 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2001395011A priority Critical patent/JP2003197816A/ja
Publication of JP2003197816A publication Critical patent/JP2003197816A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】従来より大幅にコスト低減を図ることができ、
しかも、重要な特質であるワイヤボンディング性にも優
れた半導体装置と、これに使用されるテープキャリアを
提供する。 【解決手段】片面に配線層2を有するポリイミドテープ
1の他面に接着剤層4を介して放熱板3を貼り付け、ポ
リイミドテープ1に設けられたデバイスホール6から放
熱板3上に半導体チップ5を搭載し、さらに、配線層2
の所定の個所に半田ボール10をアレイ状に配置して構
成される半導体装置において、放熱板3を平板化すると
ともに、ポリイミドテープ1と接着剤層4の厚さをそれ
ぞれ125〜175μmと100〜300μmに設定す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
これに使用されるテープキャリアに関し、特に、ワイヤ
ボンディング性に優れた低コストの半導体装置と、これ
に使用されるテープキャリアに関する。
【0002】
【従来の技術】片面に所定のパターンの配線層を形成し
たポリイミドテープの他面に放熱板を貼り合わせ、この
放熱板上に半導体チップを搭載するとともに、配線層の
所定の個所と半導体チップの間をワイヤボンディングに
よって接続し、配線層の所定の個所に半田ボールをアレ
イ状に配置したTBGA(TAB Ball Grid
Array)タイプの半導体装置が知られている。
【0003】図4は、その構成を示したもので、1はポ
リイミドテープ、2はポリイミドテープ1の片面に形成
された配線層、3はポリイミドテープ1の他面に接着剤
層4を介して貼り付けられた放熱板、5はポリイミドテ
ープ1に設けられたデバイスホール6から放熱板3上に
搭載された半導体チップを示し、放熱板3の有する凹部
3aの底部に接着剤7によって接着されている。
【0004】8は半導体チップ5と配線層2の所定の個
所の間を接続したボンディングワイヤ、9は半導体チッ
プ5とワイヤボンディング部を覆うように形成された封
止樹脂、10は配線層2上にアレイ状に配置して設けら
れた外部電極としての半田ボール、11は配線層2の保
護被覆を示す。
【0005】以上の構成において、放熱板3に形成され
た凹部3aは、半導体チップ5の高さを配線層2の上面
より低く設定し、これによって良好なワイヤボンディン
グ性を確保するために設けられているもので、この構成
が、この種半導体装置の一つの特徴とされている。
【0006】なお、凹部3aの深さは、ポリイミドテー
プ1の厚さが図示されるように75μm、接着剤層4の
厚さが50μm、さらに、凹部3aの底部より半導体チ
ップ5とポリイミドテープ1の上面までの高さが、それ
ぞれ300μmと425〜525μm程度となるのが普
通であるから、300〜400μmに設定されるのが通
例となる。
【0007】そして、このように構成される半導体装置
によれば、入出力の起点である半田ボール10を平面状
に配置することが可能なうえ、半導体チップ5からの発
生熱を放熱板3によって効率よく外部に放出できるた
め、前述したワイヤボンディング性に加えて、小型化お
よび高容量性能においても優れた半導体装置として高い
評価を受けている。
【0008】
【発明が解決しようとする課題】しかし、従来のTBG
A型半導体装置によると、放熱板3の存在がコストを高
くし、汎用化が充分に行われていない状況にある。即
ち、放熱板3の凹部3aの形成は、作業内容の複雑なエ
ッチング加工によるのが普通とされ、さらに、深さ30
0〜400μmの加工に長時間を要するため、このこと
を原因とした高コスト化が、この種半導体装置の普及を
妨げている。
【0009】従って、本発明の目的は、従来より大幅に
コスト低減を図ることができ、しかも、重要な特質であ
るワイヤボンディング性に優れた半導体装置と、これに
使用されるテープキャリアの提供にある。
【0010】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、ポリイミドテープと、前記ポリイミドテ
ープの片面に所定のパターンを有して形成された配線層
と、前記ポリイミドテープの他面に接着剤層を介して貼
り付けられた放熱板と、前記ポリイミドテープに設けら
れたデバイスホールから前記放熱板上に搭載された半導
体チップと、前記半導体チップと前記配線層の間を接続
したボンディングワイヤと、前記配線層の所定の個所に
アレイ状に配置された半田ボールを含み、前記放熱板
は、平板状の形状を有し、前記半導体チップの高さは、
前記ポリイミドテープが125〜175μmの厚さを有
するとともに前記接着剤層が100〜300μmの厚さ
を有することによって前記配線層の高さより低く設定さ
れていることを特徴とする半導体装置を提供するもので
ある。
【0011】また、本発明は、上記の目的を達成するた
め、ポリイミドテープの片面に半田ボールをアレイ状に
配置されるべき所定のパターンの配線層を有し、かつ、
前記ポリイミドテープの他面に接着剤層を介して平板状
の放熱板が接着剤層を介して貼り付けられているととも
に、前記ポリイミドテープに設けられたデバイスホール
から前記放熱板上に搭載される半導体チップと前記配線
層の間がワイヤボンディングによって接続されて使用さ
れる構成のテープキャリアにおいて、前記ポリイミドテ
ープと前記接着剤層は、前記半導体チップが搭載された
ときの前記半導体チップの高さが前記配線層より低くな
るように、前者が125〜175μmおよび後者が10
0〜300μmの厚さを有していることを特徴とするテ
ープキャリアを提供するものである。
【0012】以上の構成において、ポリイミドテープと
接着剤層の厚さをそれぞれ125〜175μmと100
〜300μmに限定する理由は、これらの範囲が良好な
ワイヤボンディング性を確保するための条件となるため
であり、後述する実施の形態において実証される。な
お、ポリイミドテープの厚さの上限値を175μmとし
たのは、これを超えるとき、増厚による有益性が得られ
ないことによる。
【0013】接着剤層の構成材としては、150℃にお
いて少なくとも10E+6dyn/cm2の弾性率を有
していることが好ましく、この条件が、ワイヤボンディ
ングの確実性をより高める効果をもたらすことになる。
【0014】
【発明の実施の形態】次に、本発明による半導体装置お
よびこれに使用されるテープキャリアの実施の形態を説
明する。図1において、1はテープキャリアの基板を構
成するポリイミドテープ(帝人社商品名ユーピレック
ス)、2はポリイミドテープ1の片面に形成された所定
のパターンの配線層、3はポリイミドテープ1の他面に
接着剤層4を介して貼り付けられた平板状の放熱板を示
す。
【0015】5はポリイミドテープ1に設けられたデバ
イスホール6から放熱板3上に搭載された半導体チッ
プ、7は接着剤を示す。8は半導体チップ5と配線層2
の所定の個所の間を接続したボンディングワイヤ、9は
半導体チップ5とワイヤボンディング部を覆うように形
成された封止樹脂、10は配線層2上にアレイ状に配置
して形成された外部電極としての半田ボール、11は配
線層2の保護被覆を示す。
【0016】図2は、以上の構成を有し、かつ、図4の
寸法を踏襲した図1の半導体装置において、ポリイミド
テープ1の厚さt1と接着剤層4の厚さt2が及ぼすワ
イヤボンディング性への影響をまとめたものである。な
お、図2には、接着剤層4の弾性率を異ならせた(a)
および(b)が示されている。
【0017】図2の(a)によると、ポリイミドテープ
1の厚さt1が125〜175μmのときに100%の
ワイヤボンディング成功率を示しており、一方、図2の
(b)によると、接着剤層4の厚さt2が100〜30
0μmのときに100%の成功率を示していることが認
められる。これらの結果より、本発明においては、特
に、ポリイミドテープの厚さを125〜175μmに限
定し、接着剤層4の厚さを100〜300μmに限定す
るものである。
【0018】そして、ポリイミドテープ1と接着剤層4
のこのような厚さの設定は、ワイヤボンディング性を保
証する効果だけでなく、放熱板3の平板化を可能にする
ことをも意味するものであり、従って、これにより、高
効率のプレス作業による放熱板3の加工が可能になるこ
とから、半導体装置全体のコストを大幅に低減する効果
を生むこととなる。
【0019】因みに、通常、この種の半導体装置に占め
る放熱板のコストは、約50%であること、そして、放
熱板のためのプレス加工費がエッチング加工の20%程
度で済むことからすると、ポリイミドテープおよび接着
剤層の増厚によるコスト向上分約5%を考慮したとして
も、半導体装置全体としては、従来の水準の65〜70
%までコスト削減を図ることが可能となる。
【0020】なお、図2の(a)および(b)を対比す
るとき、ワイヤボンディング上からは、接着剤層4の弾
性率を、150℃において少なくとも10E+6dyn
/cm2の水準に設定することの優位性を確認すること
ができる。従って、本発明の実施に際しては、この点へ
の配慮を充分に行うべきである。
【0021】図3は、参考のため、図4の従来の半導体
装置の放熱板3を単に平板化したときの構成を示したも
のであるが、このようにするときには、半導体チップ5
の高さが配線層2より高くなるため、ワイヤボンディン
グ上好ましくない。また、封止樹脂9の高さが半田ボー
ル10より高くなるため、ボード実装を困難にする問題
が生ずるようになり、実用性の喪失にもつながることと
なる。
【0022】放熱板3の平板化に当たって、ポリイミド
テープ1と接着剤層4の厚さを規定する本発明の意義
は、この図3からも明白である。なお、図3に示されて
いる寸法は、ボンディングワイヤ8のループ高さ、半田
ボール10の径、および封止樹脂9の厚さをそれぞれ通
常の寸法である200μm、760μm、および400
μmに設定したときのものである。
【0023】
【発明の効果】以上説明したように、本発明による半導
体装置およびこれに使用されるテープキャリアによれ
ば、放熱板を平板状にするとともに、ポリイミドテープ
と、これに放熱板を貼り付ける接着剤層の厚さをそれぞ
れ125〜175μmと100〜300μmに設定して
いるため、従来より大幅にコスト低減を図ることがで
き、しかも、重要な特質であるワイヤボンディング性に
おいても優れた特性の半導体装置を提供することができ
る。
【図面の簡単な説明】
【図1】本発明による半導体装置およびこれに使用され
るテープキャリアの実施の形態を示す説明図。
【図2】図1の半導体装置におけるポリイミドテープお
よび接着剤層の厚さとワイヤボンディング性との関係を
示す説明図であり、(a)および(b)は、接着剤層の
弾性率が異なる例を示す。
【図3】参考例としての半導体装置の構成を示す説明
図。
【図4】従来の半導体装置の構成を示す説明図。
【符号の説明】
1 ポリイミドテープ 2 配線層 3 放熱板 4 接着剤層 5 半導体チップ 6 デバイスホール 7 接着剤 8 ボンディングワイヤ 9 封止樹脂 10 半田ボール 11 保護被覆

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】ポリイミドテープと、前記ポリイミドテー
    プの片面に所定のパターンを有して形成された配線層
    と、前記ポリイミドテープの他面に接着剤層を介して貼
    り付けられた放熱板と、前記ポリイミドテープに設けら
    れたデバイスホールから前記放熱板上に搭載された半導
    体チップと、前記半導体チップと前記配線層の間を接続
    したボンディングワイヤと、前記配線層の所定の個所に
    アレイ状に配置された半田ボールを含み、 前記放熱板は、平板状の形状を有し、 前記半導体チップの高さは、前記ポリイミドテープが1
    25〜175μmの厚さを有するとともに前記接着剤層
    が100〜300μmの厚さを有することによって前記
    配線層の高さより低く設定されていることを特徴とする
    半導体装置。
  2. 【請求項2】前記接着剤層は、150℃において少なく
    とも10E+6dyn/cm2の弾性率を有しているこ
    とを特徴とする請求項1項記載の半導体装置。
  3. 【請求項3】ポリイミドテープの片面に半田ボールをア
    レイ状に配置されるべき所定のパターンの配線層を有
    し、かつ、前記ポリイミドテープの他面に接着剤層を介
    して平板状の放熱板が貼り付けられているとともに、前
    記ポリイミドテープに設けられたデバイスホールから前
    記放熱板上に搭載される半導体チップと前記配線層の間
    がワイヤボンディングによって接続されて使用される構
    成のテープキャリアにおいて、 前記ポリイミドテープと前記接着剤層は、前記半導体チ
    ップが搭載されたときの前記半導体チップの高さが前記
    配線層より低くなるように、それぞれ前者が125〜1
    75μmおよび後者が100〜300μmの厚さを有し
    ていることを特徴とするテープキャリア。
  4. 【請求項4】前記接着剤層は、150℃において少なく
    とも10E+6dyn/cm2の弾性率を有しているこ
    とを特徴とする請求項3項記載のテープキャリア。
JP2001395011A 2001-12-26 2001-12-26 半導体装置およびこれに使用されるテープキャリア Pending JP2003197816A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001395011A JP2003197816A (ja) 2001-12-26 2001-12-26 半導体装置およびこれに使用されるテープキャリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001395011A JP2003197816A (ja) 2001-12-26 2001-12-26 半導体装置およびこれに使用されるテープキャリア

Publications (1)

Publication Number Publication Date
JP2003197816A true JP2003197816A (ja) 2003-07-11

Family

ID=27601566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001395011A Pending JP2003197816A (ja) 2001-12-26 2001-12-26 半導体装置およびこれに使用されるテープキャリア

Country Status (1)

Country Link
JP (1) JP2003197816A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097339A (zh) * 2009-12-08 2011-06-15 瑞萨电子株式会社 半导体器件及其制造方法
WO2012165265A1 (ja) * 2011-05-27 2012-12-06 日立化成工業株式会社 基板及びその製造方法、放熱基板、並びに、放熱モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097339A (zh) * 2009-12-08 2011-06-15 瑞萨电子株式会社 半导体器件及其制造方法
JP2011124251A (ja) * 2009-12-08 2011-06-23 Renesas Electronics Corp 半導体装置およびその製造方法
WO2012165265A1 (ja) * 2011-05-27 2012-12-06 日立化成工業株式会社 基板及びその製造方法、放熱基板、並びに、放熱モジュール

Similar Documents

Publication Publication Date Title
US6650006B2 (en) Semiconductor package with stacked chips
US6414385B1 (en) Quad flat non-lead package of semiconductor
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US8759157B2 (en) Heat dissipation methods and structures for semiconductor device
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US6215180B1 (en) Dual-sided heat dissipating structure for integrated circuit package
JPH09326452A (ja) 半導体パッケージ
US20050133897A1 (en) Stack package with improved heat radiation and module having the stack package mounted thereon
JP2007088453A (ja) スタックダイパッケージを製造する方法
TWI225693B (en) Multi-chips package
JPH0777258B2 (ja) 半導体装置
JPH09199629A (ja) 半導体装置
JP2570645B2 (ja) 半導体装置
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
JP2003197816A (ja) 半導体装置およびこれに使用されるテープキャリア
JPH03174749A (ja) 半導体装置
JPS63190363A (ja) パワ−パツケ−ジ
JP2004087700A (ja) 半導体装置およびその製造方法
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
KR102394490B1 (ko) 반도체 패키지
KR950006441Y1 (ko) 고 발열용 반도체 패키지
KR100481926B1 (ko) 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법
KR20060133800A (ko) 칩 스택 패키지
KR20220071415A (ko) 반도체 패키지
JPH04342162A (ja) 半導体集積回路装置およびその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A02 Decision of refusal

Effective date: 20060328

Free format text: JAPANESE INTERMEDIATE CODE: A02