JPH11163230A - 半導体装置およびその製造方法ならびに実装構造 - Google Patents

半導体装置およびその製造方法ならびに実装構造

Info

Publication number
JPH11163230A
JPH11163230A JP32426797A JP32426797A JPH11163230A JP H11163230 A JPH11163230 A JP H11163230A JP 32426797 A JP32426797 A JP 32426797A JP 32426797 A JP32426797 A JP 32426797A JP H11163230 A JPH11163230 A JP H11163230A
Authority
JP
Japan
Prior art keywords
heat
semiconductor chip
semiconductor device
hole
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32426797A
Other languages
English (en)
Inventor
Yasuo Sonobe
泰夫 園部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32426797A priority Critical patent/JPH11163230A/ja
Publication of JPH11163230A publication Critical patent/JPH11163230A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body

Abstract

(57)【要約】 【課題】 放熱効果を高めることができる半導体装置お
よびその製造方法ならびに実装構造を提供する。 【解決手段】 ロジックＬＳＩ、プロセッサＬＳＩなど
の多ピン、ハイパワーのＢＧＡパッケージ１であって、
半導体チップ２、半導体チップ２が配置される開孔部を
有するパッケージ基板３、半導体チップ２およびパッケ
ージ基板３の裏面が接触される熱伝導部材４、半導体チ
ップ２とパッケージ基板３とのパッドを接続するワイヤ
５、パッケージ基板３のパッドに接続されるバンプ６か
ら構成され、電源用のスルーホール１２ａがパッケージ
基板３の表面から裏面に貫通して一方は熱伝導部材４、
他方はバンプ６に接触され、半導体チップ２から発生し
た熱が熱伝導部材４から大気中への経路と、熱伝導部材
４からパッケージ基板３内のスルーホール１２ａ、バン
プ６を介して実装基板７への経路とで拡散される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の実装
技術に関し、特にＢＧＡ（Ball Grid Array ）パッケー
ジの放熱性の向上に好適な半導体装置およびその製造方
法ならびに実装構造に適用して有効な技術に関する。
【０００２】
【従来の技術】たとえば、本発明者が検討した技術とし
て、６００ピンなどのプラスチックＢＧＡパッケージに
おいては、放熱性を確保するために、半導体チップをフ
ェースダウン構造にし、この半導体チップの裏面をメタ
ルスラッグなどの熱伝導部材にペレット付けして形成し
たキャビティダウンＢＧＡパッケージを用いることが一
般的に考えられる。
【０００３】なお、このようなＢＧＡパッケージなどの
半導体装置に関する技術としては、たとえば１９９３年
５月３１日、日経ＢＰ社発行の「実践講座ＶＬＳＩパッ
ケージング技術（上）」Ｐ１４７〜Ｐ１７６などに記載
される技術などが挙げられる。
【０００４】
【発明が解決しようとする課題】ところで、前記のよう
なＢＧＡパッケージにおいては、半導体チップの裏面か
ら熱伝導部材を通じてその直上へのみの放熱しか考えら
れておらず、たとえば消費電力が大きく、高速化対応の
半導体装置などでは十分な放熱性が得られず、さらなる
放熱性の向上が可能とされるパッケージ構造が望まれて
いる。
【０００５】そこで、本発明の目的は、熱伝導部材から
直上へ放熱するだけでなく、パッケージ内のスルーホー
ルを利用して実装基板へも熱を逃がして放熱効果を高め
ることができる半導体装置およびその製造方法ならびに
実装構造を提供することにある。
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【０００８】すなわち、本発明による半導体装置は、キ
ャビティダウンパッケージ構造に適用されるものであ
り、パッケージ基板に、半導体チップの裏面およびパッ
ケージ基板の裏面が接触される熱伝導部材と、半導体チ
ップ上のボンディングパッドと電気的に接続される外部
端子とに接触する放熱用のスルーホールが設けられ、こ
の放熱用のスルーホール内に熱伝導材料が充填されてい
るものである。
【０００９】この構成において、熱伝導材料が充填され
る放熱用のスルーホールは電源用のスルーホールと共用
して用いられ、さらにＢＧＡパッケージなどに適用する
ようにしたものである。
【００１０】また、本発明による半導体装置の製造方法
は、パッケージ基板に熱伝導部材と外部端子とに接触す
る放熱用のスルーホールを設ける工程と、この放熱用の
スルーホール内に熱伝導材料を充填する工程とを含むも
のである。
【００１１】さらに、本発明による半導体装置の実装構
造は、キャビティダウンパッケージ構造の半導体装置が
実装基板に実装される構成において、半導体チップの熱
が熱伝導部材を通じて放熱され、この熱伝導部材、パッ
ケージ基板の熱伝導材料が充填された放熱用のスルーホ
ール、外部端子を介して実装基板を通じて放熱される構
造としたものである。
【００１２】よって、前記半導体装置およびその製造方
法ならびに実装構造によれば、半導体チップから発生し
た熱は、熱伝導部材からパッケージ基板内の放熱用のス
ルーホールを通り、パッケージの外部端子を介して実装
基板へ放熱される。また、従来通り熱伝導部材から大気
中へも放熱される。
【００１３】この結果、半導体チップの放熱効果が高く
なり、より消費電力の大きい、高速な半導体装置を放熱
フィンなしでパッケージング可能となる。さらに、放熱
フィンが不要となることから、原価低減も可能とするこ
とができる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００１５】（実施の形態１）図１は本発明の実施の形
態１である半導体装置、およびこれを実装基板に実装し
た状態を示す概略断面図、図２は本実施の形態１の半導
体装置を示す概略平面図、図３および図４はパッケージ
基板の製造方法を示すフロー図、図５は半導体装置の製
造方法を示すフロー図である。
【００１６】まず、図１および図２により本実施の形態
１の半導体装置の概略構成を説明する。
【００１７】本実施の形態１の半導体装置は、たとえば
ロジックＬＳＩ、プロセッサＬＳＩなどの多ピン、ハイ
パワーのＢＧＡパッケージ１とされ、半導体チップ２
と、この半導体チップ２がフェースダウン構造で配置さ
れる開孔部を有するパッケージ基板３と、半導体チップ
２の裏面およびパッケージ基板３の裏面が接触される熱
伝導部材４と、半導体チップ２上のボンディングパッド
とパッケージ基板３の階段構造部上のパッドとを接続す
るワイヤ５と、パッケージ基板３の階段構造部上のパッ
ドに電気的に接続されるバンプ６とから構成され、この
ＢＧＡパッケージ１は実装基板７に面実装されて搭載さ
れる構造となっている。
【００１８】半導体チップ２には、たとえばロジック、
プロセッサなどの集積回路（図示せず）が形成され、ま
た表面に複数のボンディングパッド８が配列され、これ
らのボンディングパッド８は集積回路の入出力部にそれ
ぞれ電気的に接続されている。
【００１９】パッケージ基板３は、たとえば多層配線基
板の中央部に階段構造の開孔部９を有する矩形枠状のキ
ャビティからなり、階段構造部には電源用、信号用の複
数のパッド１０が設けられ、これらのパッド１０から矩
形枠部分の各層の配線１１、各層間を貫通するスルーホ
ール１２を介して表面の複数のバンプ６にそれぞれ電気
的に接続されている。このパッケージ基板３の開孔部９
は、レジン１３によりポッティングされる。
【００２０】特に、これらのスルーホール１２のうち、
たとえば電源用のスルーホール１２ａは、パッケージ基
板３の矩形枠部分を表面から裏面に貫通して設けられ、
放熱用としても共用されている。すなわち、電源用の全
部あるいは一部のスルーホール１２ａは表面から裏面に
貫通して形成されている。
【００２１】熱伝導部材４は、たとえば放熱効果を考慮
したＣｕなどのメタルスラッグなどからなり、断面が凸
状に形成されて半導体チップ２の裏面およびパッケージ
基板３の裏面に貼り付けられている。
【００２２】ワイヤ５には、たとえばＡｕなどの金属細
線が用いられ、一端が半導体チップ２上のボンディング
パッド８に接続され、他端がパッケージ基板３の階段構
造部上のパッド１０に電気的に接続されている。
【００２３】バンプ６は、たとえばはんだボールなどの
外部端子からなり、パッケージ基板３の矩形枠部分に配
列され、このバンプ６を介して実装基板７に面実装され
ている。たとえば、本実施の形態においては、図２に簡
略化して示したように６００ピン（３５行×３５列、５
列回し）の例であり、信号配線接続用、電源（ＶＤＤ）
のベタ層接続用、電源（ＶＳＳ）のベタ層接続用のバン
プ６がそれぞれ４９２個、４０個、６８個ずつ設けられ
ている。
【００２４】次に、本実施の形態１の作用について、始
めにパッケージ基板３の製造方法を図３および図４のフ
ローに基づいて説明する。図３および図４において、右
側の図は各フローに対応するパッケージ基板３の断面図
である。
【００２５】まず、パッケージ基板３の基台となる下基
板３ａの裏面側（バンプ６の形成側と反対側）に座ぐり
により開口部を形成し（ステップ３０１）、この開口部
および裏面側の全体に熱伝導部材４のメタルスラッグを
接着する（ステップ３０２）。さらに、下基板３ａの主
面側（バンプ６の形成側）に下段配線層１１ａを接着し
（ステップ３０３）、座ぐりによりチップマウント部の
開口部を形成する（ステップ３０４）。
【００２６】そして、下段配線層１１ａの主面側に、上
段配線層１１ｂが形成された中基板３ｂを接着し（ステ
ップ３０５）、さらにその上段配線層１１ｂの主面側に
上基板３ｃを接着する（ステップ３０６）。この中基板
３ｂおよび上基板３ｃには中央部に開孔部９が形成さ
れ、この開孔部９は下基板３ａから中基板３ｂ、上基板
３ｃにいくほど大きくなり、階段構造となっている。
【００２７】その後、下基板３ａ、中基板３ｂ、上基板
３ｃの積層構造にスルーホール１２を形成し（ステップ
３０７）、めっき処理などを行うことにより、下段配線
層１１ａ、上段配線層１１ｂのパッド１０から各層の配
線１１、各層間を貫通する熱伝導材料が充填されたスル
ーホール１２を介してバンプ６が形成される上基板３ｃ
の主面上まで電気的に接続することができる。
【００２８】特に、このステップ３０７のスルーホール
１２の形成においては、電源用のスルーホール１２ａを
放熱用としても共用するために、上基板３ｃの主面側か
ら下基板３ａの裏面側に貫通して形成する。以上のよう
にして、パッケージ基板３の裏面側に熱伝導部材４を接
着したキャビティを形成することができる。
【００２９】続いて、ＢＧＡパッケージ１の製造方法を
図５のフローに基づいて説明する。図５において、右側
の図は各フローに対応するＢＧＡパッケージ１の断面図
である。
【００３０】まず、チップマウント工程において、半導
体チップ２をパッケージ基板３の開孔部９の熱伝導部材
４上に実装する（ステップ５０１）。そして、ワイヤボ
ンディング工程において、半導体チップ２上のボンディ
ングパッド８とパッケージ基板３の階段構造部上のパッ
ド１０とをワイヤ５により接続する（ステップ５０
２）。
【００３１】さらに、レジンポッティング工程におい
て、パッケージ基板３の開孔部９にレジン１３を塗布
し、半導体チップ２のボンディングパッド８とパッケー
ジ基板３のパッド１０との接続部分などの電気的な露出
部分を封止する（ステップ５０３）。最後に、バンプ付
け工程において、パッケージ基板３の主面上にはんだボ
ールのバンプ６を形成することにより、キャビティダウ
ン構造のＢＧＡパッケージ１を完成させることができる
（ステップ５０４）。
【００３２】以上のようにして完成されたＢＧＡパッケ
ージ１は、たとえば同じ構造のパッケージや、構造の異
なる面実装タイプ、ピン挿入タイプなどの種々のパッケ
ージ、電子部品などとともに実装基板７に実装され、携
帯機器、パーソナルコンピュータなどの種々の装置に組
み込まれて用いられる。
【００３３】次に、ＢＧＡパッケージ１の放熱効果を図
１を用いて説明する。
【００３４】このＢＧＡパッケージ１の実装基板７への
実装構造において、半導体チップ２から発生した熱は、
熱伝導部材４から大気中への経路で拡散させて逃がすと
ともに、熱伝導部材４からパッケージ基板３内の熱伝導
材料が充填されたスルーホール１２ａを通り、バンプ６
を介して実装基板７への経路でも拡散させて逃がすこと
ができる。
【００３５】従って、本実施の形態１の半導体装置によ
れば、電源用のスルーホール１２ａがパッケージ基板３
の表面から裏面に貫通して形成され、一方は熱伝導部材
４に接触し、他方はバンプ６に接触していることによ
り、半導体チップ２から発生した熱を大気中への拡散と
実装基板７での拡散との２系統で放熱することができる
ので、放熱フィンなしでもＢＧＡパッケージ１の放熱効
果を向上させることができる。
【００３６】特に、電源用のスルーホール１２ａを放熱
用としても共用することにより、新たなスルーホールの
スペースを確保する必要がないので、レイアウトの面で
も効果が大きい。
【００３７】（実施の形態２）図６は本発明の実施の形
態２である半導体装置を示す概略断面図である。
【００３８】本実施の形態２の半導体装置は、たとえば
ロジックＬＳＩ、プロセッサＬＳＩなどの多ピン、ハイ
パワーのＰＧＡ（Pin Grid Array）パッケージとされ、
前記実施の形態１との相違点は、ＢＧＡパッケージ構造
に代えてＰＧＡパッケージ構造を採用している点であ
る。
【００３９】すなわち、本実施の形態のＰＧＡパッケー
ジ１４は、図６に示すように、半導体チップ２と、この
半導体チップ２がフェースダウン構造で配置される開孔
部９を有するパッケージ基板３と、半導体チップ２の裏
面およびパッケージ基板３の裏面が接触される熱伝導部
材４と、半導体チップ２上のボンディングパッド８とパ
ッケージ基板３の階段構造部上のパッド１０とを接続す
るワイヤ５と、パッケージ基板３の階段構造部上のパッ
ド１０に電気的に接続される外部端子のピン１５とから
構成されている。
【００４０】このＰＧＡパッケージ１４においても、パ
ッケージ基板３に形成されるスルーホール１２は、電源
用のスルーホール１２ａを放熱用としても共用するため
に、パッケージ基板３の表面から裏面に貫通して形成さ
れ、一方は熱伝導部材４に接触し、他方はピン１５に接
触されている。他のパッケージ基板３などの構造は前記
実施の形態１と同様なので、ここでの詳細な説明は省略
する。
【００４１】従って、本実施の形態２の半導体装置によ
れば、ＰＧＡパッケージ１４の実装基板７への実装構造
において、半導体チップ２から発生した熱を、熱伝導部
材４から大気中への拡散と、熱伝導部材４からパッケー
ジ基板３内の熱伝導材料が充填されたスルーホール１２
ａを通り、ピン１５を介して実装基板７での拡散との２
系統で放熱することができるので、前記実施の形態１と
同様に放熱フィンなしでもＰＧＡパッケージ１４の放熱
効果を向上させることができる。
【００４２】以上、本発明者によってなされた発明をそ
の実施の形態１および２に基づき具体的に説明したが、
本発明は前記実施の形態に限定されるものではなく、そ
の要旨を逸脱しない範囲で種々変更可能であることはい
うまでもない。
【００４３】たとえば、前記実施の形態においては、電
源用のスルーホールを放熱用としても共用する場合につ
いて説明したが、これに限らず、電源用のスルーホール
とは別に、放熱専用のスルーホールを設ける場合につい
ても適用可能である。この場合には、スルーホール、外
部端子などのレイアウトスペースの点を考慮すれば、同
様に放熱の点では効果が大きい。
【００４４】さらに、パッケージ基板の構造は、３層構
造による多層配線基板に限定されるものではなく、２
層、あるいはさらに４層以上の配線基板を用いたり、ま
た開孔部の階段構造を２段、あるいは４段以上にして、
ピン数の多いパッケージなどへのワイヤボンディング性
を考慮することも可能である。
【００４５】また、半導体装置としては、ロジックＬＳ
Ｉ、プロセッサＬＳＩなどの他に、メモリＬＳＩや、こ
れらの混載ＬＳＩなどの多ピン、ハイパワーのパッケー
ジに広く適用可能である。
【００４６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４７】(1).パッケージ基板に熱伝導部材と外部端
子とに接触する放熱用のスルーホールが設けられ、この
放熱用のスルーホール内に熱伝導材料が充填されること
で、実装基板への実装構造において、半導体チップの熱
を熱伝導部材を通じて放熱させ、この熱伝導部材、熱伝
導材料が充填された放熱用のスルーホール、外部端子を
介して実装基板を通じて放熱させることができるので、
半導体チップの放熱効果を向上させることが可能とな
る。
【００４８】(2).前記(1) により、半導体チップの放熱
効果が高くなるので、放熱フィンなしで、より消費電力
の大きい、高速な半導体装置への適用が可能となる。
【００４９】(3).前記(2) により、放熱フィンが不要と
なるので、原価が低減できる半導体装置の実現が可能と
なる。
【００５０】(4).放熱用のスルーホールが電源用のスル
ーホールと共用されることで、新たなスルーホールのス
ペースを確保する必要がないので、レイアウトの面で効
果が大きく、半導体装置の小型化に対しても適用可能で
ある。
【００５１】(5).ＢＧＡパッケージとすることで、狭ピ
ッチ、多ピン化への対応が可能な半導体装置の実現が可
能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体装置、およ
びこれを実装基板に実装した状態を示す概略断面図であ
る。
【図２】本発明の実施の形態１の半導体装置を示す概略
平面図である。
【図３】本発明の実施の形態１の半導体装置において、
パッケージ基板の製造方法を示すフロー図である。
【図４】本発明の実施の形態１の半導体装置において、
図３に続くパッケージ基板の製造方法を示すフロー図で
ある。
【図５】本発明の実施の形態１の半導体装置の製造方法
を示すフロー図である。
【図６】本発明の実施の形態２である半導体装置を示す
概略断面図である。
【符号の説明】
１ ＢＧＡパッケージ ２ 半導体チップ ３ パッケージ基板 ３ａ 下基板 ３ｂ 中基板 ３ｃ 上基板 ４ 熱伝導部材 ５ ワイヤ ６ バンプ ７ 実装基板 ８ ボンディングパッド ９ 開孔部 １０ パッド １１ 配線 １１ａ 下段配線層 １１ｂ 上段配線層 １２ スルーホール １２ａ スルーホール １３ レジン １４ ＰＧＡパッケージ １５ ピン

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップがパッケージ基板の開孔部
    にフェースダウン構造で配置され、前記半導体チップの
    裏面および前記パッケージ基板の裏面が熱伝導部材に接
    触され、かつ前記半導体チップ上のボンディングパッド
    と前記パッケージ基板上の外部端子とが電気的に接続さ
    れる半導体装置であって、前記パッケージ基板に前記熱
    伝導部材と前記外部端子とに接触する放熱用のスルーホ
    ールが設けられ、この放熱用のスルーホール内に熱伝導
    材料が充填されていることを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記放熱用のスルーホールは、電源用のスルーホールと共
    用されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、前記半導体装置は、ＢＧＡパッケージであること
    を特徴とする半導体装置。
  4. 【請求項４】 半導体チップがパッケージ基板の開孔部
    にフェースダウン構造で配置され、前記半導体チップの
    裏面および前記パッケージ基板の裏面が熱伝導部材に接
    触され、かつ前記半導体チップ上のボンディングパッド
    と前記パッケージ基板上の外部端子とが電気的に接続さ
    れる半導体装置の製造方法であって、前記パッケージ基
    板に前記熱伝導部材と前記外部端子とに接触する放熱用
    のスルーホールを設ける工程と、この放熱用のスルーホ
    ール内に熱伝導材料を充填する工程とを含むことを特徴
    とする半導体装置の製造方法。
  5. 【請求項５】 半導体チップがパッケージ基板の開孔部
    にフェースダウン構造で配置され、前記半導体チップの
    裏面および前記パッケージ基板の裏面が熱伝導部材に接
    触され、前記半導体チップ上のボンディングパッドと前
    記パッケージ基板上の外部端子とが電気的に接続され、
    かつ前記パッケージ基板に前記熱伝導部材と前記外部端
    子とに接触する放熱用のスルーホールが設けられ、この
    放熱用のスルーホール内に熱伝導材料が充填される半導
    体装置と、この半導体装置が実装される実装基板とから
    なり、前記半導体チップの熱が前記熱伝導部材を通じて
    放熱され、この熱伝導部材、前記熱伝導材料が充填され
    た放熱用のスルーホール、前記外部端子を介して前記実
    装基板を通じて放熱されることを特徴とする半導体装置
    の実装構造。
JP32426797A 1997-11-26 1997-11-26 半導体装置およびその製造方法ならびに実装構造 Pending JPH11163230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32426797A JPH11163230A (ja) 1997-11-26 1997-11-26 半導体装置およびその製造方法ならびに実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32426797A JPH11163230A (ja) 1997-11-26 1997-11-26 半導体装置およびその製造方法ならびに実装構造

Publications (1)

Publication Number Publication Date
JPH11163230A true JPH11163230A (ja) 1999-06-18

Family

ID=18163909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32426797A Pending JPH11163230A (ja) 1997-11-26 1997-11-26 半導体装置およびその製造方法ならびに実装構造

Country Status (1)

Country Link
JP (1) JPH11163230A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084733A1 (fr) * 2001-04-09 2002-10-24 Sumitomo Metal (Smi) Electronics Devices Inc. Boitier bga de type a rayonnement et son prodede de production
CN102097339A (zh) * 2009-12-08 2011-06-15 瑞萨电子株式会社 半导体器件及其制造方法
CN105990275A (zh) * 2014-09-30 2016-10-05 三星电机株式会社 功率模块封装件及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084733A1 (fr) * 2001-04-09 2002-10-24 Sumitomo Metal (Smi) Electronics Devices Inc. Boitier bga de type a rayonnement et son prodede de production
US6861747B2 (en) 2001-04-09 2005-03-01 Sumitomo Metal (Smi) Electronics Devices Inc. Radiation type BGA package and production method therefor
CN102097339A (zh) * 2009-12-08 2011-06-15 瑞萨电子株式会社 半导体器件及其制造方法
US8310044B2 (en) 2009-12-08 2012-11-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
CN105990275A (zh) * 2014-09-30 2016-10-05 三星电机株式会社 功率模块封装件及其制作方法

Similar Documents

Publication Publication Date Title
US6657311B1 (en) Heat dissipating flip-chip ball grid array
JP3762844B2 (ja) 対向マルチチップ用パッケージ
US6396136B2 (en) Ball grid package with multiple power/ground planes
JP4746283B2 (ja) 回路組立体および集積回路デバイスに放熱器を接続する方法
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
US6306686B1 (en) Method of fabricating an electronic package with interconnected chips
US4744007A (en) High density LSI package for logic circuits
JP4493121B2 (ja) 半導体素子および半導体チップのパッケージ方法
US20020038908A1 (en) Thermal enhanced ball grid array package
US6818981B2 (en) Heat spreader interconnect for thermally enhanced PBGA packages
JPH05206338A (ja) ヒートシンクを備えた半導体装置アセンブリ
JP2001244406A (ja) 高性能マルチチップｉｃパッケージ
JPH0758276A (ja) マルチチップ・モジュール
US6294838B1 (en) Multi-chip stacked package
JP2004031650A (ja) リードレスパッケージおよび半導体装置
JPH10284544A (ja) 半導体装置およびその製造方法
TW200411865A (en) Thermal- enhance MCM package
JP4047819B2 (ja) Ｂｇａハンダ・ボールによる相互接続部およびその作製方法
US6765152B2 (en) Multichip module having chips on two sides
JP2803603B2 (ja) マルチチップパッケージ構造
US6627978B2 (en) Chip package enabling increased input/output density
JPH11163230A (ja) 半導体装置およびその製造方法ならびに実装構造
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JPH1093013A (ja) 半導体装置
JPH08130288A (ja) 半導体装置