JP2006140265A - 半導体装置および半導体装置に用いるリードフレームの製造方法 - Google Patents
半導体装置および半導体装置に用いるリードフレームの製造方法 Download PDFInfo
- Publication number
- JP2006140265A JP2006140265A JP2004327669A JP2004327669A JP2006140265A JP 2006140265 A JP2006140265 A JP 2006140265A JP 2004327669 A JP2004327669 A JP 2004327669A JP 2004327669 A JP2004327669 A JP 2004327669A JP 2006140265 A JP2006140265 A JP 2006140265A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- resin
- semiconductor device
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】 素子搭載部11とリード部12とを有するリードフレーム10と、素子搭載部11の上面に樹脂よりなるダイマウント材20を介して搭載されリード部12と電気的に接続された半導体素子30と、リード部12の外部接続面12aが露出するようにこれらを封止するモールド樹脂50とを備える半導体装置100において、リードフレーム10の表面のうちモールド樹脂50の内部に位置する部位には、樹脂との密着性を高めるための粗化処理が施され、リード部12の外部接続面12aには粗化処理が施されていない。
【選択図】 図1
Description
図1は、本発明の第1実施形態に係るリードフレームを用いたQFN構造を有する半導体装置100の概略構成を示す図である。なお、図1および以下の実施形態に示される各図において、リードフレーム10における粗化処理された部分、すなわち粗化処理部10aは太線にて示してある。
図1に示される半導体装置100は、大きくは、素子搭載部11とリード部12とを有するリードフレーム10と、素子搭載部11の上面に樹脂よりなるダイマウント材20を介して搭載されリード部12とボンディングワイヤ40を介して電気的に接続された半導体素子30と、リード部12の外部接続面12aが露出するようにリードフレーム10および半導体素子30を封止するモールド樹脂50とを備えている。
この図1に示される半導体装置100の製造方法について、図2および図3を参照して述べる。
ところで、本実施形態によれば、素子搭載部11とリード部12とを有するリードフレーム10と、素子搭載部11の上面に樹脂よりなるダイマウント材20を介して搭載されリード部12と電気的に接続された半導体素子30と、リード部12の外部接続面12aが露出するようにリードフレーム10および半導体素子30を封止するモールド樹脂50とを備える半導体装置において、リードフレーム10の表面のうちモールド樹脂50の内部に位置する部位の少なくとも一部には、樹脂との密着性を高めるための粗化処理が施されており、リード部12の外部接続面12aには、粗化処理が施されていないことを特徴とする半導体装置100が提供される。
次に、本実施形態の種々の変形例を示す。図5〜図11は本実施形態の第1〜第7の変形例を示す概略断面図である。
本発明の第2実施形態は、本発明の半導体装置に用いる部分的に粗化面を有するリードフレームの他の製造方法を提供するものである。
なお、本発明において、ある面に対して粗化処理が施されていないこととは、当該面に粗化処理がまったく施されていないことだけではなく、それ以外にも、樹脂バリがほとんど発生しない程度に弱く荒らされていることも含むものである。
12…リードフレームのリード部、12a…リード部の外部接続面、
20…ダイマウント材、30…半導体素子、40…ボンディングワイヤ、
50…モールド樹脂、70…マスク。
Claims (7)
- 素子搭載部(11)とリード部(12)とを有するリードフレーム(10)と、
前記素子搭載部(11)の上面に樹脂よりなるダイマウント材(20)を介して搭載され前記リード部(12)と電気的に接続された半導体素子(30)と、
前記リード部(12)の外部接続面(12a)が露出するように前記リードフレーム(10)および前記半導体素子(30)を封止するモールド樹脂(50)とを備える半導体装置において、
前記リードフレーム(10)の表面のうち前記モールド樹脂(50)の内部に位置する部位の少なくとも一部には、樹脂との密着性を高めるための粗化処理が施されており、
前記リード部(12)の前記外部接続面(12a)には、前記粗化処理が施されていないことを特徴とする半導体装置。 - 前記半導体素子(30)と前記リード部(12)の上面とがボンディングワイヤ(40)を介して結線されて電気的に接続されており、
前記リード部(12)の下面が前記外部接続面(12a)として前記モールド樹脂(50)から露出していることを特徴とする請求項1に記載の半導体装置。 - 前記素子搭載部(11)の下面も前記モールド樹脂(50)から露出しており、当該下面にも、前記粗化処理が施されていないことを特徴とする請求項1または2に記載の半導体装置。
- 前記素子搭載部(11)の上面に、前記粗化処理が施されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
- 前記リード部(12)における前記モールド樹脂(50)との接触面に、前記粗化処理が施されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 前記粗化処理は、無電解メッキにて行われていることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
- 請求項1ないし6のいずれか1つに記載の半導体装置における前記リードフレーム(10)を製造するリードフレームの製造方法であって、
前記リードフレーム(10)は、エッチング加工することにより製造されるものであって、
前記エッチング加工を行うときに用いるエッチング用マスク(70)を、前記粗化処理を行うためのマスクとして兼用することを特徴とするリードフレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004327669A JP4329678B2 (ja) | 2004-11-11 | 2004-11-11 | 半導体装置に用いるリードフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004327669A JP4329678B2 (ja) | 2004-11-11 | 2004-11-11 | 半導体装置に用いるリードフレームの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006140265A true JP2006140265A (ja) | 2006-06-01 |
JP4329678B2 JP4329678B2 (ja) | 2009-09-09 |
Family
ID=36620894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004327669A Expired - Fee Related JP4329678B2 (ja) | 2004-11-11 | 2004-11-11 | 半導体装置に用いるリードフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4329678B2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103455A (ja) * | 2006-10-18 | 2008-05-01 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
US7608930B2 (en) | 2007-04-05 | 2009-10-27 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP4472773B1 (ja) * | 2009-01-06 | 2010-06-02 | 日電精密工業株式会社 | リードフレームの製造方法及びリードフレーム、ヒートシンクの製造方法及びヒートシンク |
CN101866901A (zh) * | 2009-04-09 | 2010-10-20 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
JP2010267730A (ja) * | 2009-05-13 | 2010-11-25 | Hitachi Cable Precision Co Ltd | リードフレーム、半導体装置、及びリードフレームの製造方法 |
JP2012164877A (ja) * | 2011-02-08 | 2012-08-30 | Shinko Electric Ind Co Ltd | リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法 |
JP2013048280A (ja) * | 2012-10-30 | 2013-03-07 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2013105849A (ja) * | 2011-11-11 | 2013-05-30 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
WO2015001676A1 (ja) | 2013-07-05 | 2015-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2017086063A1 (ja) * | 2015-11-18 | 2017-05-26 | 株式会社三井ハイテック | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 |
JPWO2016166835A1 (ja) * | 2015-04-15 | 2017-06-08 | 三菱電機株式会社 | 半導体装置 |
JP2017108191A (ja) * | 2017-03-24 | 2017-06-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN106981470A (zh) * | 2015-10-23 | 2017-07-25 | 新光电气工业株式会社 | 引线架及其制造方法 |
JP2017168871A (ja) * | 2017-06-29 | 2017-09-21 | 大日本印刷株式会社 | 半導体装置の製造方法、リードフレームの製造方法、半導体装置の多面付け体、および半導体装置 |
WO2018061711A1 (ja) * | 2016-09-27 | 2018-04-05 | パナソニックIpマネジメント株式会社 | 半導体装置および製造方法 |
WO2018088080A1 (ja) * | 2016-11-14 | 2018-05-17 | 株式会社デンソー | 半導体装置およびその製造方法 |
US10115870B2 (en) | 2008-09-03 | 2018-10-30 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6455291A (en) * | 1987-08-26 | 1989-03-02 | Matsushita Electric Ind Co Ltd | Integrated circuit device |
JPH02209759A (ja) * | 1989-02-09 | 1990-08-21 | Shinko Electric Ind Co Ltd | リードフレーム |
JP2002184792A (ja) * | 2000-12-18 | 2002-06-28 | Toshiba Corp | 半導体装置および製造方法 |
JP2002226797A (ja) * | 2001-01-29 | 2002-08-14 | Nitto Denko Corp | 耐熱性粘着テープおよび半導体装置の製造方法 |
JP2003158142A (ja) * | 2001-11-21 | 2003-05-30 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2003303919A (ja) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2004
- 2004-11-11 JP JP2004327669A patent/JP4329678B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6455291A (en) * | 1987-08-26 | 1989-03-02 | Matsushita Electric Ind Co Ltd | Integrated circuit device |
JPH02209759A (ja) * | 1989-02-09 | 1990-08-21 | Shinko Electric Ind Co Ltd | リードフレーム |
JP2002184792A (ja) * | 2000-12-18 | 2002-06-28 | Toshiba Corp | 半導体装置および製造方法 |
JP2002226797A (ja) * | 2001-01-29 | 2002-08-14 | Nitto Denko Corp | 耐熱性粘着テープおよび半導体装置の製造方法 |
JP2003158142A (ja) * | 2001-11-21 | 2003-05-30 | Mitsui High Tec Inc | 半導体装置の製造方法 |
JP2003303919A (ja) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008103455A (ja) * | 2006-10-18 | 2008-05-01 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
US7608930B2 (en) | 2007-04-05 | 2009-10-27 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US10115870B2 (en) | 2008-09-03 | 2018-10-30 | Nichia Corporation | Light emitting device, resin package, resin-molded body, and methods for manufacturing light emitting device, resin package and resin-molded body |
JP4472773B1 (ja) * | 2009-01-06 | 2010-06-02 | 日電精密工業株式会社 | リードフレームの製造方法及びリードフレーム、ヒートシンクの製造方法及びヒートシンク |
JP2010161098A (ja) * | 2009-01-06 | 2010-07-22 | Nichiden Seimitsu Kogyo Kk | リードフレームの製造方法及びリードフレーム、ヒートシンクの製造方法及びヒートシンク |
US8367479B2 (en) | 2009-04-09 | 2013-02-05 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US8994159B2 (en) | 2009-04-09 | 2015-03-31 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
JP2010245417A (ja) * | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
CN101866901A (zh) * | 2009-04-09 | 2010-10-20 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
JP2010267730A (ja) * | 2009-05-13 | 2010-11-25 | Hitachi Cable Precision Co Ltd | リードフレーム、半導体装置、及びリードフレームの製造方法 |
JP2012164877A (ja) * | 2011-02-08 | 2012-08-30 | Shinko Electric Ind Co Ltd | リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法 |
JP2013105849A (ja) * | 2011-11-11 | 2013-05-30 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2013048280A (ja) * | 2012-10-30 | 2013-03-07 | Renesas Electronics Corp | 半導体装置の製造方法 |
WO2015001676A1 (ja) | 2013-07-05 | 2015-01-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9607940B2 (en) | 2013-07-05 | 2017-03-28 | Renesas Electronics Corporation | Semiconductor device |
US9922905B2 (en) | 2013-07-05 | 2018-03-20 | Renesas Electronics Corporation | Semiconductor device |
JPWO2016166835A1 (ja) * | 2015-04-15 | 2017-06-08 | 三菱電機株式会社 | 半導体装置 |
CN106981470A (zh) * | 2015-10-23 | 2017-07-25 | 新光电气工业株式会社 | 引线架及其制造方法 |
WO2017086063A1 (ja) * | 2015-11-18 | 2017-05-26 | 株式会社三井ハイテック | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 |
CN108352376A (zh) * | 2015-11-18 | 2018-07-31 | 株式会社三井高科技 | 引线框架、引线框架封装、以及它们的制造方法 |
JP2017098291A (ja) * | 2015-11-18 | 2017-06-01 | 株式会社三井ハイテック | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 |
TWI651825B (zh) * | 2015-11-18 | 2019-02-21 | 日商三井高科技股份有限公司 | 導線架、導線架封裝體、及其等之製造方法 |
CN108352376B (zh) * | 2015-11-18 | 2021-04-16 | 株式会社三井高科技 | 引线框架、引线框架封装、以及它们的制造方法 |
WO2018061711A1 (ja) * | 2016-09-27 | 2018-04-05 | パナソニックIpマネジメント株式会社 | 半導体装置および製造方法 |
JPWO2018061711A1 (ja) * | 2016-09-27 | 2019-07-18 | パナソニックIpマネジメント株式会社 | 半導体装置および製造方法 |
JP2021090074A (ja) * | 2016-09-27 | 2021-06-10 | パナソニックIpマネジメント株式会社 | 半導体装置 |
US11189549B2 (en) | 2016-09-27 | 2021-11-30 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2018088080A1 (ja) * | 2016-11-14 | 2018-05-17 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2017108191A (ja) * | 2017-03-24 | 2017-06-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017168871A (ja) * | 2017-06-29 | 2017-09-21 | 大日本印刷株式会社 | 半導体装置の製造方法、リードフレームの製造方法、半導体装置の多面付け体、および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4329678B2 (ja) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4329678B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
JP4032063B2 (ja) | 半導体装置の製造方法 | |
TWI587457B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
TWI431699B (zh) | 用於製造ic封裝件的方法和系統 | |
US8501539B2 (en) | Semiconductor device package | |
JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JP2009141274A (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP2011077519A (ja) | リードフレーム及びその製造方法 | |
JP2013513968A (ja) | Dap接地ボンド向上 | |
JP2009158581A (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP2010080889A (ja) | リードフレーム及びその製造方法 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
JP4620584B2 (ja) | 回路部材の製造方法 | |
JP2006147918A (ja) | 半導体装置 | |
JP2004247613A (ja) | 半導体装置およびその製造方法 | |
JP2016092365A (ja) | プリント配線板および半導体パッケージ | |
JP2006191143A (ja) | 半導体装置 | |
KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
JP5299411B2 (ja) | リードフレームの製造方法 | |
JP2016046509A (ja) | プリント配線板および半導体パッケージ | |
JP7419474B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4018853B2 (ja) | ターミナルランドフレーム | |
JP2013084858A (ja) | リードフレームおよびその製造方法 | |
JP5418928B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4329678 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140626 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |