JP2013105849A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013105849A
JP2013105849A JP2011247799A JP2011247799A JP2013105849A JP 2013105849 A JP2013105849 A JP 2013105849A JP 2011247799 A JP2011247799 A JP 2011247799A JP 2011247799 A JP2011247799 A JP 2011247799A JP 2013105849 A JP2013105849 A JP 2013105849A
Authority
JP
Japan
Prior art keywords
semiconductor device
bonding
lead frame
roughening treatment
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011247799A
Other languages
English (en)
Inventor
Atsushi Saito
淳 斎藤
Atsushi Sasaki
敦 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2011247799A priority Critical patent/JP2013105849A/ja
Publication of JP2013105849A publication Critical patent/JP2013105849A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ボンディング面と接続部材との密着性を高くするとともにボンディング面と樹脂封止のための樹脂との密着性を高くし、従来の半導体装置よりも高い信頼性を有する半導体装置を提供する。
【解決手段】半導体チップ１１０と、半導体チップ１１０を搭載するための第１リードフレーム１２０と、ボンディング面１３２を有する第２リードフレーム１３０，１４０とを備え、第２リードフレーム１３０，１４０におけるボンディング面１３２，１４２は、接続部材１５０を介して半導体チップ１１０と電気的に接続され、半導体チップ１１０、第１リードフレーム１２０及び第２リードフレーム１３０，１４０が樹脂封止により一体化された半導体装置であって、ボンディング面１３２，１４２は、第１の粗化処理が施された第１の粗化面であり、めっきを介することなく接続部材１５０と接続されていることを特徴とする半導体装置。
【選択図】図１

Description

本発明は、半導体装置に関する。
図２は、従来の半導体装置９００を説明するために示す図である。
従来、半導体チップ９１０と、半導体チップ９１０を搭載するためのダイパッド９２２を有する第１リードフレーム９２０と、ボンディング面９３２を有し第１リードフレーム９２０とは離間して配置された第２リードフレーム９３０とを備え、第２リードフレーム９３０におけるボンディング面９３２は、接続部材９５０を介して半導体チップ９１０と電気的に接続され、半導体チップ９１０、第１リードフレーム９２０及び第２リードフレーム９３０が樹脂封止により一体化された半導体装置９００が知られている（例えば、特許文献１参照。）。
従来の半導体装置９００は、第１リードフレーム９２０における半導体チップ９１０を搭載する側の面とは反対側の面（第１リードフレーム９２０の裏面という。）及び第２リードフレーム９３０におけるボンディング面９３２とは反対側の面（ボンディング面９３２の裏面という。）のそれぞれに、樹脂封止のための樹脂との密着性を高くするための粗化処理が施されている。また、ボンディング面９３２には粗化処理が施されておらず、めっきが施されている。なお、従来の半導体装置９００においては、接続部材としてボンディングワイヤーを用いている。
従来の半導体装置９００によれば、第１リードフレーム９２０の裏面及びボンディング面９３２の裏面にはそれぞれ粗化処理が施されているため、第１リードフレーム９２０の裏面と樹脂封止のための樹脂との密着性及びボンディング面９３２の裏面と樹脂封止のための樹脂との密着性をそれぞれ高くすることが可能となり、高信頼性の半導体装置９００を提供することが可能となる。
また、従来の半導体装置９００によれば、ボンディング面９３２にはめっきが施されているため、ボンディング面９３２と接続部材９５０との密着性を高くすることが可能となり、この観点においても高信頼性の半導体装置９００を提供することが可能となる。
特開平５−３１４４１１号公報
しかしながら、本発明の発明者らの研究によれば、従来の半導体装置９００においては、ボンディング面９３２に施されためっきの表面が平滑に過ぎるため、ボンディング面９３２と樹脂封止のための樹脂との密着性を高くするうえでめっきが障害となり、高信頼性の半導体装置を提供することが困難な場合があるという問題があることが明らかになった。
そこで、本発明は、上記した問題を解決するためになされたもので、ボンディング面と接続部材との密着性を高くするとともにボンディング面と樹脂封止のための樹脂との密着性を高くすることにより、高信頼性の半導体装置を提供することを目的とする。
［１］本発明の半導体装置は、半導体チップと、前記半導体チップを搭載するためのダイパッドを有する第１リードフレームと、ボンディング面を有し、前記第１リードフレームとは離間して配置された第２リードフレームとを備え、前記第２リードフレームにおける前記ボンディング面は、接続部材を介して前記半導体チップと電気的に接続され、前記半導体チップ、前記第１リードフレーム及び前記第２リードフレームが樹脂封止により一体化された半導体装置であって、前記ボンディング面は、第１の粗化処理が施された第１の粗化面であり、めっきを介することなく前記接続部材と接続されていることを特徴とする。
［２］本発明の半導体装置においては、前記ダイパッドにおける前記半導体チップを搭載する側の面は、第２の粗化処理が施された第２の粗化面であることが好ましい。
［３］本発明の半導体装置においては、前記第１の粗化面の平均粗さは、前記第２の粗化面の平均粗さよりも小さいことが好ましい。
［４］本発明の半導体装置においては、前記接続部材は、ボンディングワイヤーであることが好ましい。
［５］本発明の半導体装置においては、前記ボンディング面と前記ボンディングワイヤーとは、超音波振動を加えながら熱圧着された構造を有することが好ましい。
［６］本発明の半導体装置においては、前記第１の粗化処理は、エッチングによる粗化処理であることが好ましい。
［７］本発明の半導体装置においては、前記第１の粗化処理は、研磨剤を用いた粗化処理であることが好ましい。
［８］本発明の半導体装置においては、前記第１の粗化処理は、銅及び酸化銅からなる粒子を前記ボンディング面に電着させる粗化処理であることが好ましい。
なお、本発明において「第１の粗化処理」はボンディング面と接続部材との密着性を高くするための粗化処理のことをいい、「第１の粗化面」は第１の粗化処理が施された粗化面のことをいう。また、「第２の粗化処理」はダイパッド面と樹脂封止のための樹脂との密着性を高くするための粗化処理のことをいい、「第２の粗化面」は第２の粗化処理が施された面のことをいう。
本発明の半導体装置によれば、ボンディング面は、第１の粗化処理が施された第１の粗化面であるため、ボンディング面と接合部材との密着性をアンカー効果により高くすることが可能となり、高信頼性の半導体装置を提供することが可能となる。
また、本発明の半導体装置によれば、ボンディング面は、めっきを介することなく接続部材と接続されているため、ボンディング面と樹脂封止のための樹脂との密着性を高くするうえでめっきが障害となることがない。このため、高信頼性の半導体装置を提供することが可能となる。
また、本発明の半導体装置によれば、ボンディング面は、めっきを介することなく接続部材と接続されているため、めっきを施すための時間と手間と設備とが必要なくなり、高生産性の半導体装置を提供することが可能となる。
実施形態に係る半導体装置１００を説明するために示す図である。 従来の半導体装置９００を説明するために示す図である。
以下、本発明の半導体装置について、図に示す実施の形態に基づいて説明する。
［実施形態］
１．実施形態に係る半導体装置１００の構成
まず、実施形態に係る半導体装置１００の構成を説明する。
図１は、実施形態に係る半導体装置１００を説明するために示す図である。図１（ａ）は実施形態に係る半導体装置１００の平面図であり、図１（ｂ）は実施形態に係る半導体装置１００の側断面図である。
実施形態に係る半導体装置１００は、半導体チップ１１０と、第１リードフレーム１２０と、第２リードフレーム１３０，１４０とを備え、第２リードフレーム１３０，１４０におけるボンディング面１３２，１４２は、接続部材１５０，１５０を介して半導体チップ１１０と電気的に接続され、半導体チップ１１０、第１リードフレーム１２０及び第２リードフレーム１３０，１４０が樹脂封止により一体化されている。実施形態に係る半導体装置１００におけるボンディング面１３２，１４２は、第１の粗化処理が施された第１の粗化面であり、めっきを介することなく接続部材１５０，１５０と接続されている。
半導体チップ１１０は、所望の半導体素子を用いる。実施形態においては、第１リードフレーム１２０と接する側の面に１つの電極端子を有し、第１リードフレーム１２０と接する側の面とは反対側の面に２つの電極端子を有するＭＯＳＦＥＴの半導体素子を用いる。
第１リードフレーム１２０は、半導体チップ１１０を搭載するためのダイパッド１２２と、ダイパッド１２２から外部に向けて延在するアウターリード１２４とを有する。ダイパッド１２２における半導体チップ１１０を搭載する側の面（以下、ダイパッド面１２６という。）においては半田１２８によって半導体チップ１１０と接続されている。アウターリード１２４は、実施形態に係る半導体装置１００を基板などに接続する端子となる。第１リードフレーム１２０の素材としては、例えば銅を用いることができる。
ダイパッド面１２６は、ダイパッド面１２６と樹脂封止のための樹脂との密着性を良好な状態にするための第２の粗化処理が施された第２の粗化面である。実施形態においては、第２の粗化処理として、エッチングによる粗化処理が施されている。
エッチングによる粗化処理は、ダイパッド面１２６の表面を塩酸や硫酸などの酸で溶かし、表面を粗化する処理である。ダイパッド面１２６に酸を付着させる方法としては、スプレーで吹きかける方法、スピナーに取り付けて酸を滴下する方法、容器に満たした酸にダイパッド面１２６の表面を浸す方法等が挙げられる。
第２リードフレーム１３０、１４０は、接続部材１５０，１５０と電気的に接続するためのボンディング面１３２，１４２と、ボンディング面１３２、１４２からそれぞれ外部に向けて延在するアウターリード１３４、１４４とを有する。
ボンディング面１３２，１４２は、接続部材１５０，１５０との密着性を高くするための第１の粗化処理が施された第１の粗化面である。第１の粗化面の平均粗さは、第２の粗化面の平均粗さよりも小さい。実施形態においては、第１の粗化処理として、エッチングによる粗化処理が施されている。なお、ボンディング面１３２，１４２には、めっきが施されていない。
エッチングによる粗化処理は、ボンディング面１３２，１４２の表面を塩酸や硫酸などの酸で溶かし、表面を粗化する処理である。ボンディング面１３２，１４２に酸を付着させる方法としては、スプレーで吹きかける方法、スピナーに取り付けて酸を滴下する方法、容器に満たした酸にボンディング面１３２，１４２の表面を浸す方法等が挙げられる。
接続部材１５０は、アルミニウム、金などからなるボンディングワイヤーである。実施形態においてはアルミニウム製のボンディングワイヤーを用いる。ボンディング面１３２，１４２とボンディングワイヤーとは、超音波振動を加えながら熱圧着された構造を有する。
２．実施形態に係る半導体装置１００の効果
以下、実施形態に係る半導体装置１００の効果を記載する。
実施形態に係る半導体装置１００によれば、ボンディング面１３２，１４２は、第１の粗化処理が施された第１の粗化面であるため、ボンディング面１３２，１４２と接続部材１５０との密着性をアンカー効果により高くすることが可能となり、高信頼性の半導体装置を提供することが可能となる。
また、実施形態に係る半導体装置１００によれば、ボンディング面１３２，１４２はめっきを介することなく接続部材１５０と接続されているため、ボンディング面１３２，１４２と樹脂封止のための樹脂との密着性を高くするうえでめっきが障害となることがない。このため、高信頼性の半導体装置を提供することが可能となる。
また、実施形態に係る半導体装置１００によれば、ボンディング面１３２，１４２はめっきを介することなく接続部材１５０と接続されているため、めっきを施すための時間と手間と設備とが必要なくなり、高生産性の半導体装置を提供することが可能となる。
また、実施形態に係る半導体装置１００によれば、ダイパッド面１２６は、第２の粗化処理が施された第２の粗化面であるため、アンカー効果によりダイパッド面１２６と樹脂封止のための樹脂との密着性を向上させることができ、高信頼性の半導体装置を提供することが可能となる。
また、実施形態に係る半導体装置１００によれば、第１の粗化面の平均粗さは、第２の粗化面の平均粗さよりも小さいため、ワイヤーボンディングの際に、動摩擦係数の関係から活性化された金属面（ボンディング面１３２，１４２）と接続部材１５０，１５０との金属結合が容易になる。このため、ボンディング面１３２，１４２と接続部材１５０，１５０との間に微少な隙間が生じることを防ぐことが可能となり、ボンディング面１３２，１４２と接続部材１５０，１５０との密着性が低下することを防ぐことが可能となる。その結果、高信頼性の半導体装置を提供することが可能となる。
また、実施形態に係る半導体装置１００によれば、接続部材１５０がボンディングワイヤーであるため、容易にボンディング面１３２，１４２と半導体チップ１１０とを電気的に接続することが可能となる。
また、実施形態に係る半導体装置１００によれば、ボンディング面１３２，１４２とボンディングワイヤーとは超音波振動を加えながら熱圧着された構造を有するため、ボンディング面１３２，１４２の表面に生成されている酸化被膜は超音波振動により破壊されている。その結果、ボンディング面１３２，１４２とボンディングワイヤーとの間に酸化被膜が介在することに起因して密着性が低下することを防ぐことが可能となる。その結果、高信頼性の半導体装置を提供することが可能となる。
また、実施形態に係る半導体装置１００によれば、第１の粗化処理はエッチングによる粗化処理であるため、ボンディング面１３２，１４２を容易に粗化することが可能となり、所望の平均粗さを有する粗化面とすることが可能となる。
また、実施形態に係る半導体装置１００によれば、第２の粗化処理はエッチングによる粗化処理であるため、ダイパッド面１２６を容易に粗化することが可能となり、所望の平均粗さを有する粗化面とすることが可能となる。
以上、本発明の半導体装置を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記した実施形態においては、第１の粗化処理としてエッチングによる粗化処理を施したが、本発明はこれに限定されるものではない。例えば、第１の粗化処理として研磨剤を用いた粗化処理を施してもよく、第１の粗化処理として銅及び酸化銅からなる粒子をボンディング面１３２，１４２に電着させる粗化処理を施してもよい。
研磨剤を用いた粗化処理は、圧縮空気に研磨剤（例えば、アルミナ粒子）を混ぜてボンディング面１３２，１４２に吹きつけて、こすることにより粗化する処理である。このように第１の粗化処理として研磨剤を用いた粗化処理を施した場合であっても、ボンディング面１３２，１４２と接続部材１５０，１５０との密着性を高めることが可能となり、高信頼性を有する半導体装置とすることが可能となる。
銅及び酸化銅からなる粒子をボンディング面１３２，１４２に電着させる粗化処理は、銅イオンを含む電解質溶液中にボンディング面１３２，１４２を浸し、ボンディング面１３２，１４２の表面に銅及び酸化銅からなる粒子を電着させることにより粗化する処理である。このように第１の粗化処理として銅及び酸化銅からなる粒子をボンディング面１３２，１４２に電着させる粗化処理を施した場合であっても、ボンディング面１３２，１４２と接続部材１５０，１５０との密着性を高めることが可能となり、高信頼性を有する半導体装置とすることが可能となる。
（２）上記した実施形態においては、第２の粗化処理としてエッチングによる粗化処理を施したが、本発明はこれに限定されるものではない。例えば、第２の粗化処理として研磨剤を用いる粗化処理を施してもよく、第２の粗化処理として銅及び酸化銅からなる粒子をダイパッド面１２６に電着させる粗化処理を施してもよい。
（３）上記した実施形態においては、第１リードフレーム１２０の裏面及びボンディング面１３２，１４２の裏面にそれぞれ樹脂封止のための樹脂との密着性を向上させるための粗化処理を施してもよい。
（４）上記した実施形態においては、半導体チップ１１０としてＭＯＳＦＥＴを用いたが、本発明はこれに限定されるものではない。例えば、ＭＯＳＦＥＴ以外のトランジスタ、ダイオード、サイリスタ、トライアックなど適宜の半導体素子を用いることができる。
（５）上記した実施形態においては、第１リードフレーム１２０と接する側の面とは反対側の面に２つの電極端子が設けられた半導体素子を用いたが、本発明はこれに限定されるものではない。第１リードフレーム１２０と接する側の面とは反対側の面に１つ又は３つ以上の電極端子を有する半導体素子を用いることもできる。この場合、当該電極端子の数に応じた本数の第２リードフレームを用いるが、それぞれのボンディング面にそれぞれ第１の粗化処理を施して第１の粗化面とした第２リードフレームを用いることができる。
（６）上記した実施形態においては、ダイパッド面１２６全体に第２の粗化処理を施したが、本発明はこれに限定されるものではない。例えば、ダイパッド面１２６における半導体チップが搭載されない領域にだけ第２の粗化処理を施してもよい。
１００，９００…半導体装置、１１０，９１０…半導体チップ、１２０，９２０…第１リードフレーム、１２２、９２２…ダイパッド、１２４…アウターリード、１２６…ダイパッド面、１２８…半田、１３０，１４０，９３０…第２リードフレーム、１３２，１４２，９３２…ボンディング面、１５０…接続部材

Claims (8)

  1. 半導体チップと、
    前記半導体チップを搭載するためのダイパッドを有する第１リードフレームと、
    ボンディング面を有し、前記第１リードフレームとは離間して配置された第２リードフレームとを備え、
    前記第２リードフレームにおける前記ボンディング面は、接続部材を介して前記半導体チップと電気的に接続され、
    前記半導体チップ、前記第１リードフレーム及び前記第２リードフレームが樹脂封止により一体化された半導体装置であって、
    前記ボンディング面は、第１の粗化処理が施された第１の粗化面であり、めっきを介することなく前記接続部材と接続されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ダイパッドにおける前記半導体チップを搭載する側の面は、第２の粗化処理が施された第２の粗化面であることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記第１の粗化面の平均粗さは、前記第２の粗化面の平均粗さよりも小さいことを特徴とする半導体装置。
  4. 請求項１〜３のいずれかに記載の半導体装置において、
    前記接続部材は、ボンディングワイヤーであることを特徴とする半導体装置。
  5. 請求項４のいずれかに記載の半導体装置において、
    前記ボンディング面と前記ボンディングワイヤーとは、超音波振動を加えながら熱圧着された構造を有することを特徴とする半導体装置。
  6. 請求項１〜５のいずれかに記載の半導体装置において、
    前記第１の粗化処理は、エッチングによる粗化処理であることを特徴とする半導体装置。
  7. 請求項１〜５のいずれかに記載の半導体装置において、
    前記第１の粗化処理は、研磨剤を用いた粗化処理であることを特徴とする半導体装置。
  8. 請求項１〜５のいずれかに記載の半導体装置において、
    前記第１の粗化処理は、銅及び酸化銅からなる粒子を前記ボンディング面に電着させる粗化処理であることを特徴とする半導体装置。
JP2011247799A 2011-11-11 2011-11-11 半導体装置 Pending JP2013105849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011247799A JP2013105849A (ja) 2011-11-11 2011-11-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011247799A JP2013105849A (ja) 2011-11-11 2011-11-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2013105849A true JP2013105849A (ja) 2013-05-30

Family

ID=48625195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011247799A Pending JP2013105849A (ja) 2011-11-11 2011-11-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2013105849A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221340A1 (ja) * 2017-06-02 2018-12-06 株式会社三井ハイテック リードフレーム、リードフレームの製造方法、および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139556A (ja) * 1984-07-31 1986-02-25 Toshiba Corp リ−ドフレ−ム
JPS6179542U (ja) * 1984-10-29 1986-05-27
JPH01266729A (ja) * 1988-04-18 1989-10-24 Hitachi Ltd 半導体装置
JPH08321577A (ja) * 1995-05-26 1996-12-03 Hitachi Cable Ltd 多層リードフレームおよびその製造方法
JP2006140265A (ja) * 2004-11-11 2006-06-01 Denso Corp 半導体装置および半導体装置に用いるリードフレームの製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139556A (ja) * 1984-07-31 1986-02-25 Toshiba Corp リ−ドフレ−ム
JPS6179542U (ja) * 1984-10-29 1986-05-27
JPH01266729A (ja) * 1988-04-18 1989-10-24 Hitachi Ltd 半導体装置
JPH08321577A (ja) * 1995-05-26 1996-12-03 Hitachi Cable Ltd 多層リードフレームおよびその製造方法
JP2006140265A (ja) * 2004-11-11 2006-06-01 Denso Corp 半導体装置および半導体装置に用いるリードフレームの製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018221340A1 (ja) * 2017-06-02 2018-12-06 株式会社三井ハイテック リードフレーム、リードフレームの製造方法、および半導体装置の製造方法
JP2018206920A (ja) * 2017-06-02 2018-12-27 株式会社三井ハイテック リードフレーム、リードフレームの製造方法および半導体装置の製造方法
CN110622304A (zh) * 2017-06-02 2019-12-27 株式会社三井高科技 引线框架、引线框架的制造方法和半导体装置的制造方法
KR20200003884A (ko) * 2017-06-02 2020-01-10 가부시키가이샤 미츠이하이테크 리드 프레임, 리드 프레임의 제조 방법, 및 반도체 장치의 제조 방법
TWI711129B (zh) * 2017-06-02 2020-11-21 日商三井高科技股份有限公司 引線框架、引線框架的製造方法和半導體裝置的製造方法
KR102346708B1 (ko) * 2017-06-02 2021-12-31 가부시키가이샤 미츠이하이테크 리드 프레임, 리드 프레임의 제조 방법, 및 반도체 장치의 제조 방법
CN110622304B (zh) * 2017-06-02 2023-07-14 株式会社三井高科技 引线框架、引线框架的制造方法和半导体装置的制造方法

Similar Documents

Publication Publication Date Title
TWI796386B (zh) 導線架、半導體裝置和製造導線架的方法
JP5893826B2 (ja) リードフレーム及びその製造方法
JP5863174B2 (ja) 半導体装置の製造方法
TW201423917A (zh) 樹脂密封型半導體裝置及其製造方法
JP6961337B2 (ja) 半導体装置
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
CN103943575A (zh) 用于在暴露的导电表面上电泳沉积（epd）薄膜的方法及其电子部件
KR20200112658A (ko) 리드 프레임
US8937378B2 (en) Lead frame and semiconductor package including the same
JP2023030046A (ja) 半導体装置およびその製造方法
TWI651825B (zh) 導線架、導線架封裝體、及其等之製造方法
US20050032348A1 (en) Method of wafer bumping for enabling a stitch wire bond in the absence of discrete bump formation
JP2013105849A (ja) 半導体装置
JP2017168871A (ja) 半導体装置の製造方法、リードフレームの製造方法、半導体装置の多面付け体、および半導体装置
JP5766318B2 (ja) リードフレーム
US20130098659A1 (en) Pre-plated lead frame for copper wire bonding
TWI820313B (zh) 導線架
TWI575623B (zh) 凸塊結構與其製作方法
CN105355567B (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
JP2014146827A (ja) 回路部材の表面積層構造
US20080093716A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2018056386A (ja) リードフレーム
KR101663695B1 (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
JP2020155750A (ja) 半導体素子搭載用基板
WO2014094436A1 (zh) 金/硅共晶芯片焊接方法及晶体管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315