CN110622304B - 引线框架、引线框架的制造方法和半导体装置的制造方法 - Google Patents

引线框架、引线框架的制造方法和半导体装置的制造方法 Download PDF

Info

Publication number
CN110622304B
CN110622304B CN201880032553.1A CN201880032553A CN110622304B CN 110622304 B CN110622304 B CN 110622304B CN 201880032553 A CN201880032553 A CN 201880032553A CN 110622304 B CN110622304 B CN 110622304B
Authority
CN
China
Prior art keywords
lead frame
front surface
back surface
manufacturing
surface roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880032553.1A
Other languages
English (en)
Other versions
CN110622304A (zh
Inventor
石桥贵弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Publication of CN110622304A publication Critical patent/CN110622304A/zh
Application granted granted Critical
Publication of CN110622304B publication Critical patent/CN110622304B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供引线框架、引线框架的制造方法和半导体装置的制造方法，能够容易地将残留在模具浇道中的模制树脂从引线框架剥离。所述引线框架具有安装半导体芯片的正面和与正面相反侧的背面，在所述引线框架上并列设有多个包括芯片垫和多个引线的单位引线框架，背面包括设有单位引线框架的第一部位和作为第一部位以外的部位的第二部位。此外，第一部位具有比正面小的表面粗糙度，此外，第二部位具有比第一部位小的表面粗糙度。

Description

引线框架、引线框架的制造方法和半导体装置的制造方法
技术领域
本发明涉及引线框架、引线框架的制造方法和半导体装置的制造方法。
背景技术
以往，通过使引线框架的表面粗糙化来提高引线框架和模制树脂(mold resin)之间的结合强度的技术已被公众所知(例如参照专利文献1)。
现有技术文献
专利文献1：日本专利公开公报特开平3-295262号
可是，当模具成型时，在作为树脂流道的模具浇道中会残留模制树脂。在将引线框架的表面整体粗糙化的情况下，在模具成型后，难以将残留在所述模具浇道中的模制树脂从引线框架剥离。
发明内容
鉴于所述的问题，本发明的目的是提供能够容易地将残留在模具浇道中的模制树脂从引线框架剥离的引线框架、所述引线框架的制造方法和半导体装置的制造方法。
本发明的一个方式的引线框架，其具有安装半导体芯片的正面和与所述正面相反侧的背面，在所述引线框架上并列设有多个单位引线框架，所述单位引线框架包括芯片垫和多个引线，所述背面包括：第一部位，设有所述单位引线框架；以及第二部位，是所述第一部位以外的部位，所述第一部位具有比所述正面小的表面粗糙度，所述第二部位具有比所述第一部位小的表面粗糙度。
按照本发明的一个方式，能够容易地从引线框架剥离残留在模具浇道中的模制树脂。
附图说明
图1A是实施方式的引线框架的正面的俯视图。
图1B是实施方式的引线框架的背面的俯视图。
图2A是用于说明实施方式的粗糙化处理装置的图。
图2B是实施方式的粗糙化处理后的引线框架的放大断面图。
图3A是用于说明实施方式的成型工序的放大断面图。
图3B是用于说明实施方式的成型工序的俯视图。
图4是实施方式的半导体装置的断面图。
图5A是用于说明实施方式的变形例的粗糙化处理装置的概要的图。
图5B是实施方式的变形例的粗糙化处理后的引线框架的放大断面图。
图中：1－引线框架，2－正面，3－背面，3a－第一部位，3b－第二部位，4－狭缝，5－导孔，6－氧化膜，7－镀膜，10－单位引线框架，11－芯片垫，12－引线，13－芯片垫支承部，20－通孔，30－粗糙化处理装置，31－处理槽，32－阳极，33－阴极，34、35－直流电源，36－电解液，41－上部模具，42－下部模具，43－模具浇道，100－半导体装置，101－半导体芯片，102－模制树脂。
具体实施方式
以下，参照附图，说明本发明公开的引线框架、引线框架的制造方法和半导体装置的制造方法。另外，本发明不限于以下所示的实施方式。
<引线框架的概要>
首先，参照图1A和图1B，说明实施方式的引线框架1的概要。图1A是实施方式的引线框架1的正面2的俯视图。图1B是实施方式的引线框架1的背面3的俯视图。图1A和图1B所示的引线框架1是用于小型无引线封装(SON：Small Outline Non-leaded package)类型的半导体装置的制造的引线框架。
另外，在实施方式中，说明了用于SON类型的半导体装置的制造的引线框架。但是，本实施方式也可以应用于用于例如方形扁平无引线封装(QFN：Quad Flat Non-leadedpackage)、小型封装(SOP：Small Outline Package)或者方形扁平封装(QFP：Quad FlatPackage)等其它类型的半导体装置的制造的引线框架。
按照实施方式的引线框架1，在包含铜、铜合金或者铁镍合金等的金属板上，实施蚀刻加工或冲压加工等。通过这样做，形成规定的图案。引线框架1具有图1A所示的正面2和图1B所示的背面3。此外，引线框架1在俯视的情况下为矩形形状。在引线框架1上并列形成有多个单位引线框架10。
单位引线框架10是与使用引线框架1制造的半导体装置100(参照图4)一一对应的部位。如图1A所示，单位引线框架10包括芯片垫11、多个引线12和芯片垫支承部13。芯片垫11设在单位引线框架10的中央部分。在所述芯片垫11的正面2一侧，能安装半导体芯片101(参照图3A)。
多个引线12并列配置在芯片垫11的周围。引线12的各个前端部从单位引线框架10的外缘部朝向芯片垫11延伸。所述引线12通过键合线(bonding wire)等与配置在芯片垫11上的半导体芯片101的电极电连接。由此，引线12作为半导体装置100的外部端子发挥功能。
芯片垫支承部13将芯片垫11与单位引线框架10的外缘部连接。通过这样做，芯片垫11由单位引线框架10支承。芯片垫支承部13例如分别设置在芯片垫11的两侧。另外，在单位引线框架10上形成有用于划分芯片垫11、多个引线12、芯片垫支承部13的通孔14。
在引线框架1上还形成有狭缝4、导孔5和通孔20等。狭缝4形成为划分包含多个(图中为6个)单位引线框架10的一组与相邻的一组之间。所述狭缝4形成为用于抑制相邻的一组彼此间的热干扰。
导孔5并列形成在引线框架1的两侧。导孔5用于各种处理中的引线框架1的定位。此外，通孔20形成在引线框架1的规定的位置。所述通孔20的具体内容将在后面叙述。
此外，如图1B所示，引线框架1在背面3具有第一部位3a和第二部位3b。第一部位3a是背面3中的配置有所述的单位引线框架10的部位。第二部位3b是背面3中的第一部位3a以外的部位。
在此，在实施方式中，背面3的第二部位3b的表面粗糙度R1小于背面3的第一部位3a的表面粗糙度R2。此外，背面3的第一部位3a的表面粗糙度R2小于正面2的表面粗糙度R3。另外，所述表面粗糙度为算术平均粗糙度Ra，以下的记述也相同。
由此，在将模具浇道43(参照图3A)配置于背面3的第二部位3b的情况下，由于背面3的第二部位3b的表面粗糙度R1小，所以能够抑制所谓的锚固效应。因此，按照实施方式，能够容易地将残留在模具浇道43中的模制树脂102(参照图4)从引线框架1剥离。
此外，在实施方式中，背面3的第一部位3a的表面粗糙度R2大于第二部位3b的表面粗糙度R1。正面2的表面粗糙度R3进一步大于第一部位3a的表面粗糙度R2。由此，如图4所示，在模具成型的半导体装置100中，能够提高模制树脂102的锚固效应。因此，能够提高模制树脂102与引线框架1的结合强度。因此，能够提高半导体装置100的可靠性。
<粗糙化处理的概要>
接着，参照图2A和图2B，说明实施方式的粗糙化处理的概要。图2A是用于说明实施方式的粗糙化处理装置30的图。
粗糙化处理装置30例如包括处理槽31、阳极32、阴极33及直流电源34、直流电源35。阳极32和阴极33都是平板状。此外，处理槽31的内部填充有规定的电解液36。并且，阳极32和阴极33以浸渍在所述电解液36中的方式相对地配置。
此外，进行粗糙化处理的引线框架1浸渍在电解液36中，以与阳极32和阴极33之间分开大致均等间隔地夹在阳极32和阴极33之间的方式设置。在此，引线框架1的正面2与阴极33相对，此外，背面3与阳极32相对。
此外，直流电源34的正极侧与阳极32连接。并且，直流电源34的负极侧与引线框架1连接。此外，直流电源35的正极侧与引线框架1连接。并且，直流电源35的负极侧与阴极33连接。
在此，设阳极32的接线中流过的电流为I1(I1≧0)，设引线框架1的接线中流过的电流为I2，设阴极33中流过的电流为－I3(I3≧0)。另外，电流I1、I2、I3，将朝向阳极32、引线框架1和阴极33流动的方向视为正的值，将相反的方向视为负的值。
在该情况下，电解液36是一种电导体。因此，根据基尔霍夫定律，满足I1+I2+(－I3)＝0的关系。由此，可知I2＝I3－I1。
在此，在实施方式的粗糙化处理中，以使I1＜I3的方式控制直流电源34、直流电源35的参数。由此，如图2A所示，能够以使流过引线框架1的接线的电流I2与流过阳极32的接线的电流I1向同一方向流动的方式进行控制。
实施方式的粗糙化处理的各工序如下所述。首先，针对形成有规定图案的引线框架1，用光刻胶覆盖正面2上的引线12的前端部。接着，将引线框架1放置在粗糙化处理装置30上。接着，按照以下的条件向引线框架1流通所述的电流I2，进行电场处理。
·电解液组成：0.6M氢氧化钾+0.3M氢氧化镁
·电流密度：30(A/cm2)
·处理温度：55(℃)
如图2B所示，通过所述电场处理，在正面2发生氧化反应，引线框架1的正面2上的被光刻胶覆盖的部分以外的部位形成氧化膜6。图2B是实施方式的粗糙化处理后的引线框架1的放大断面图。图中省略了被光刻胶覆盖的部位。在此，形成的氧化膜6包含针状结晶的集合体。因此，氧化膜6具有大的表面粗糙度。
此外，在实施方式的粗糙化处理中，以用阳极32和阴极33夹入引线框架1的方式进行电解处理。由此，在电解液36中流过引线框架1的电流，成为图2A所示的虚线箭头，引线框架1的背面3基本不发生氧化反应。可是，如图2B所示，引线框架1上形成的通孔14的内壁和背面3的通孔14的附近，会发生少许氧化反应。因此，背面3的通孔14的周围也形成氧化膜6。
即，如图2B所示，背面3的设有单位引线框架10的第一部位3a上也形成包含针状结晶的集合体的氧化膜6。但是，该氧化膜6具有比正面2上形成的氧化膜6小的厚度。另一方面，背面3的第二部位3b上几乎不形成氧化膜6。
因此，按照实施方式的粗糙化处理，可以使背面3的第二部位3b的表面粗糙度R1小于背面3的第一部位3a的表面粗糙度R2。并且，可以使背面3的第一部位3a的表面粗糙度R2小于正面2的表面粗糙度R3。
即，在到此为止说明过的实施方式的粗糙化处理中，能够高效地形成所希望的部位(背面3的第二部位3b、背面3的第一部位3a和正面2)具有所希望的表面粗糙度R1、R2、R3的引线框架1。另外，所述的电解处理条件仅为一个例子。只要能得到所希望的效果，也可以在不同的条件下进行电解处理。
<成型工序的概要>
接着，说明实施方式的粗糙化处理后的工序，特别是成型工序的概要。在所述的粗糙化处理后，将覆盖引线12的前端部的光刻胶剥离。并且，用保护体覆盖正面2上的进行了粗糙化处理的部位。此外，对正面2上的引线12的前端部进行施镀处理(例如镀银)。随后，将覆盖进行了粗糙化处理的部位的保护体剥离。
接下来，将半导体芯片101(参照图3A)键合在芯片垫11上。由此，半导体芯片101的电极与引线12的前端部之间由键合线(bonding wire)连接。
接下来，如图3A所示，将引线框架1安装在规定的模具上，实施成型工序。图3A是用于说明实施方式的成型工序的放大断面图。另外，图3A中省略了所述键合线的图示。
如图3A所示，在成型工序中用上部模具41和下部模具42夹入引线框架1。此外，从模具的外部经由模具浇道43，向形成在下部模具42中的空间42a、通孔14、形成在上部模具41中的空间41a中注入模制树脂102(参照图4)。通过这样做，形成具有与空间41a和空间42a对应的规定形状的模型(mold)。
在此，如图3A和图3B所示，模具浇道43以与引线框架1的背面3的第二部位3b接触的方式形成在下部模具42上。图3B是用于说明实施方式的成型工序的俯视图。
由此，成型工序后残留在模具浇道43中的模制树脂102，与具有较小表面粗糙度R1的背面3的第二部位3b接触。因此，按照实施方式，能够在成型工序后容易地将残留在模具浇道43中的模制树脂102从引线框架1剥离。
此外，在实施方式中，如图3B所示，可以在与引线框架1的模具浇道43接触的位置使形成通孔20。按照实施方式，通过将残留在模具浇道43中的模制树脂102从所述通孔20周边的正面2侧往上顶，能够更容易地将残留在模具浇道43中的模制树脂102从引线框架1剥离。
另外，可以在俯视时的模具浇道43的大体中央部分设置一个通孔20。由此，可以减小形成于第二部位3b的通孔20的面积。因此，在背面3中，能够将形成在通孔20周围氧化膜6的锚固效应抑制在最小限度。
在到此为止说明过的成型工序之后，从引线框架1取下上部模具41和下部模具42。此外，将模具浇道43中填充的模制树脂102分离。随后，将各个单位引线框架10分开。由此，如图4所示，完成了包含用模制树脂102封装的半导体芯片101等的半导体装置100。图4是实施方式的半导体装置100的断面图。
如图4所示，在实施方式的半导体装置100中，模制树脂102与表面粗糙度大的引线框架1的正面2以及背面3的第一部位3a接触。因此，按照实施方式，能够提高模制树脂102和引线框架1的结合强度。因此，能够提高半导体装置100的可靠性。
此外，在实施方式中，优选的是，背面3的第二部位3b的表面粗糙度R1为0.10(μm)以下，背面3的第一部位3a的表面粗糙度R2为0.10～0.13(μm)，正面2的表面粗糙度R3为0.13(μm)以上。由此，能够使残留在模具浇道43中的模制树脂102的剥离性和半导体装置100的可靠性双方同时保持在高水平。
另外，当在引线框架1的正面2侧(即上部模具41)配置模具浇道43时，通过针对配置有所述模具浇道43的正面2，与引线12的前端部同时实施在引线12的前端部实施的施镀处理，能够抑制正面2与模制树脂102的结合强度。
另一方面，如实施方式所述，当在引线框架1的背面3侧配置模具浇道43时，在试图通过施镀处理来抑制背面3与模制树脂102的结合强度的情况下，必须另外对背面3进行施镀处理。因此，制造成本增大。
可是，按照实施方式，不对背面3另外进行施镀处理就能够抑制背面3与模制树脂102的结合强度。即，按照实施方式，能够降低引线框架1的制造成本。
在本实施例中，在形成氧化膜6后对引线12的前端部进行了施镀处理。但是，也可以先进行施镀处理。此外，当采用对施镀金属影响轻微的电解液时，可以在不用保护体覆盖施镀金属(引线12的前端部)的情况下进行粗糙化处理。
<变形例>
接着，说明所述的实施方式的各种变形例。
在所述实施方式中，表示了使用粗糙化处理装置30在引线框架1的表面形成氧化膜6的例子。但是，也可以在引线框架1的表面形成氧化膜6以外的膜。图5A是用于说明实施方式的变形例的粗糙化处理装置30A的概要的图。
变形例的粗糙化处理装置30A具有与图2A所示的粗糙化处理装置30基本相同的结构。因此，相同部位有时标注相同的附图标记并省略说明。
粗糙化处理装置30A以使引线框架1的正面2和阳极32相对并使背面3和阴极33相对的方式设置。此外，以I1＞I3的方式控制直流电源34、直流电源35的参数。由此，如图5A所示，以使流过引线框架1的接线的电流I2与流过阴极33的接线的电流I3朝向同一方向流动的方式进行控制。
此外，使所述电流I2流过引线框架1，并按以下的条件进行电场处理。
·电解液组成：硫酸铜(CuSO4·5H2O)溶液，铜离子浓度：5～70(g/L)
·电流密度：300～700(A/cm2)
·处理时间：10～40(s)
通过所述电场处理，在正面2发生还原反应，如图5B所示，在引线框架1的正面2形成铜的镀膜7。图5B是实施方式的变形例的粗糙化处理后的、引线框架1的放大断面图。在此，形成的镀膜7具有较大的颗粒尺寸。因此，镀膜7是具有较大表面粗糙度的膜。
此外，和实施方式相同，在形成于引线框架1的通孔14的内壁和背面3的通孔14的附近，发生轻微还原反应。因此，背面3的通孔14的周围也形成镀膜7。
即，如图5B所示，背面3的设有单位引线框架10的第一部位3a上也形成颗粒尺寸较大的镀膜7。但是，该镀膜7具有比正面2小的厚度。另一方面，在背面3的第二部位3b上几乎不形成镀膜7。
因此，在变形例的粗糙化处理中，可以使背面3的第二部位3b的表面粗糙度R1比背面3的第一部位3a的表面粗糙度R2小。并且，可以使背面3的第一部位3a的表面粗糙度R2比正面2的表面粗糙度R3小。
即，在变形例的粗糙化处理中，也能够高效地形成所希望的部位(背面3的第二部位3b、背面3的第一部位3a和正面2)具有所希望的表面粗糙度R1、R2、R3的引线框架1。另外，所述的电解处理条件仅为一个例子。只要能得到所希望的效果，也可以在不同的条件下进行电解处理。
另外，在变形例中，通过对形成有铜的镀膜7的引线12的前端部进行施镀处理(例如镀银)，可以用键合线连接半导体芯片101的电极与引线12的前端部之间。
此外，在变形例中，也可以在引线框架1上形成铜的镀膜7以外的镀膜。例如，可以使用粗糙化处理装置30A，在正面2和背面3的第一部位3a上形成表面粗糙度较大的无光泽Ni镀膜，进而在其上形成Pd、Au或者Ru等贵金属膜。
以上，说明了本发明的各实施方式。但是，本发明的实施方式不限于所述的各实施方式。只要不脱离本发明的发明思想，就可以对所述的各实施方式进行各种变形。例如，在变形例中，作为具有较大表面粗糙度的镀膜，例示了形成铜的镀膜和无光泽Ni镀膜等。但是，也可以形成铜的镀膜和无光泽Ni镀膜以外的、具有较大表面粗糙度的镀膜。
如上所述，实施方式的引线框架1，具有安装半导体芯片101的正面2和与正面2相反侧的背面3，并列设有多个包含芯片垫11和多个引线12的单位引线框架10，背面3包含设有单位引线框架10的第一部位3a、以及作为所述第一部位3a以外的部位的第二部位2b。此外，第一部位3a具有比正面2小的表面粗糙度，第二部位3b具有比第一部位3a小的表面粗糙度。由此，能够容易地将残留在模具浇道43中的模制树脂102从引线框架1剥离。
此外，在实施方式的引线框架1中，在设有单位引线框架10的部位以外的部位，形成有在将模制树脂102往上顶并将其剥离时使用的通孔20。由此，能够更容易地将残留在模具浇道43中的模制树脂102从引线框架1剥离。
此外，在实施方式的引线框架1的制造方法中，对引线框架1的背面3的设有单位引线框架10的部位(第一部位3a)和正面2进行粗糙化处理，所述引线框架1具有安装半导体芯片101的正面2和与正面2相反侧的背面3，并且并列设有多个包含芯片垫11和多个引线12的单位引线框架10。由此，能够容易地将残留在模具浇道43中的模制树脂102从引线框架1剥离。
此外，在实施方式的引线框架1的制造方法中，粗糙化处理是形成表面粗糙度较大的氧化膜6的电解处理。由此，能够高效地形成所希望的部位(背面3的第二部位3b、背面3的第一部位3a和正面2)具有所希望的表面粗糙度R1、R2、R3的引线框架1。
此外，在实施方式的引线框架1的制造方法中，粗糙化处理是形成表面粗糙度较大的镀膜7的电解处理。由此，能够高效地形成所希望的部位(背面3的第二部位3b、背面3的第一部位3a和正面2)具有所希望的表面粗糙度R1、R2、R3的引线框架1。
此外，实施方式的半导体装置100的制造方法，包含用模制树脂102封装所述的引线框架1的成型工序。此外，以接触第二部位3b的方式配置使模制树脂102流通的模具浇道43。由此，能够容易地将残留在模具浇道43中的模制树脂102从引线框架1剥离。
本领域技术人员可以容易地导出更多的效果和变形例。因此，本发明的更广泛的方式不限于以上表述和叙述过的特定的具体和代表性实施方式。因此，在不脱离由所附的权利要求范围及其等同方式定义的总括的发明思想或范围内，可以进行各种变形。

Claims (6)

1.一种引线框架，其特征在于，
所述引线框架具有安装半导体芯片的正面和与所述正面相反侧的背面，
在所述引线框架上并列设有多个单位引线框架，所述单位引线框架包括芯片垫和多个引线，
所述背面包括：第一部位，设有所述单位引线框架；以及第二部位，是所述第一部位以外的部位，
所述第一部位具有比所述正面小的表面粗糙度，
所述第二部位具有比所述第一部位小的表面粗糙度。
2.根据权利要求1所述的引线框架，其特征在于，在设有所述单位引线框架的部位以外的部位形成有通孔，在将模制树脂往上顶并剥离时使用所述通孔。
3.一种引线框架的制造方法，其特征在于，
对引线框架的背面上的设有单位引线框架的部位和正面进行粗糙化处理，
所述引线框架具有安装半导体芯片的所述正面以及与所述正面相反侧的所述背面，在所述引线框架上并列设有多个所述单位引线框架，
所述单位引线框架包括芯片垫和多个引线，
按照具有比所述正面小的表面粗糙度的方式，对所述背面中的设置有所述单位引线框架的部位进行粗糙化处理。
4.根据权利要求3所述引线框架的制造方法，其特征在于，所述粗糙化处理是形成表面粗糙度大的氧化膜的电解处理。
5.根据权利要求3所述引线框架的制造方法，其特征在于，所述粗糙化处理是形成表面粗糙度大的镀膜的电解处理。
6.一种半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法包括用模制树脂封装权利要求1或2所述的引线框架的成型工序，
并包括以接触所述第二部位的方式配置使所述模制树脂流通的模具浇道。
CN201880032553.1A 2017-06-02 2018-05-23 引线框架、引线框架的制造方法和半导体装置的制造方法 Active CN110622304B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-110200 2017-06-02
JP2017110200A JP6850202B2 (ja) 2017-06-02 2017-06-02 リードフレーム、リードフレームの製造方法および半導体装置の製造方法
PCT/JP2018/019792 WO2018221340A1 (ja) 2017-06-02 2018-05-23 リードフレーム、リードフレームの製造方法、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110622304A CN110622304A (zh) 2019-12-27
CN110622304B true CN110622304B (zh) 2023-07-14

Family

ID=64456131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880032553.1A Active CN110622304B (zh) 2017-06-02 2018-05-23 引线框架、引线框架的制造方法和半导体装置的制造方法

Country Status (5)

Country Link
JP (1) JP6850202B2 (zh)
KR (1) KR102346708B1 (zh)
CN (1) CN110622304B (zh)
TW (1) TWI711129B (zh)
WO (1) WO2018221340A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105849A (ja) * 2011-11-11 2013-05-30 Shindengen Electric Mfg Co Ltd 半導体装置
CN103378045A (zh) * 2012-04-20 2013-10-30 新光电气工业株式会社 引线框架、半导体封装件及它们的制造方法
CN107068643A (zh) * 2015-10-16 2017-08-18 新光电气工业株式会社 引线架及其制造方法、半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295262A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp リードフレームおよびその製造方法
JP2004158513A (ja) * 2002-11-01 2004-06-03 Mitsui High Tec Inc リードフレーム及びその製造方法
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
JP4698708B2 (ja) * 2008-08-19 2011-06-08 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105849A (ja) * 2011-11-11 2013-05-30 Shindengen Electric Mfg Co Ltd 半導体装置
CN103378045A (zh) * 2012-04-20 2013-10-30 新光电气工业株式会社 引线框架、半导体封装件及它们的制造方法
CN107068643A (zh) * 2015-10-16 2017-08-18 新光电气工业株式会社 引线架及其制造方法、半导体装置

Also Published As

Publication number Publication date
KR102346708B1 (ko) 2021-12-31
JP2018206920A (ja) 2018-12-27
WO2018221340A1 (ja) 2018-12-06
CN110622304A (zh) 2019-12-27
TWI711129B (zh) 2020-11-21
TW201911493A (zh) 2019-03-16
JP6850202B2 (ja) 2021-03-31
KR20200003884A (ko) 2020-01-10

Similar Documents

Publication Publication Date Title
US8716069B2 (en) Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
JP2011077519A (ja) リードフレーム及びその製造方法
US20150228561A1 (en) Lead frame structure for quad flat no-lead package, quad flat no-lead package and method for forming the lead frame structure
JP4007798B2 (ja) 板状体の製造方法およびそれを用いた回路装置の製造方法
JP2017139290A (ja) 樹脂封止型半導体装置
CN110622304B (zh) 引线框架、引线框架的制造方法和半导体装置的制造方法
JP2003309241A (ja) リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
US7323097B2 (en) Electroplating method for a semiconductor device
JP2017098291A (ja) リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
JP2016127261A (ja) 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP4620584B2 (ja) 回路部材の製造方法
JP7119574B2 (ja) リードフレーム及びその製造方法
US7691679B2 (en) Pre-plated leadframe having enhanced encapsulation adhesion
JP2017017046A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP3565149B2 (ja) リードフレーム
US20150262925A1 (en) Semiconductor device employing aluminum alloy lead-frame with anodized aluminum
US20200357726A1 (en) Packaged multichip device with stacked die having a metal die attach
JP2018081961A (ja) 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置
CN101864586B (zh) 一种集成电路芯片的引线框架的电镀方法
JP2002026192A (ja) リードフレーム
KR101168525B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2011176030A (ja) 樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2009021630A (ja) 半導体装置の製造方法
JP2018056309A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant