JP6850202B2 - リードフレーム、リードフレームの製造方法および半導体装置の製造方法 - Google Patents

リードフレーム、リードフレームの製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP6850202B2
JP6850202B2 JP2017110200A JP2017110200A JP6850202B2 JP 6850202 B2 JP6850202 B2 JP 6850202B2 JP 2017110200 A JP2017110200 A JP 2017110200A JP 2017110200 A JP2017110200 A JP 2017110200A JP 6850202 B2 JP6850202 B2 JP 6850202B2
Authority
JP
Japan
Prior art keywords
lead frame
back surface
front surface
surface roughness
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017110200A
Other languages
English (en)
Other versions
JP2018206920A (ja
Inventor
石橋　貴弘
貴弘 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2017110200A priority Critical patent/JP6850202B2/ja
Priority to PCT/JP2018/019792 priority patent/WO2018221340A1/ja
Priority to KR1020197035872A priority patent/KR102346708B1/ko
Priority to CN201880032553.1A priority patent/CN110622304B/zh
Priority to TW107118517A priority patent/TWI711129B/zh
Publication of JP2018206920A publication Critical patent/JP2018206920A/ja
Application granted granted Critical
Publication of JP6850202B2 publication Critical patent/JP6850202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Description

開示の実施形態は、リードフレーム、リードフレームの製造方法および半導体装置の製造方法に関する。
従来、リードフレームの表面を粗面化することにより、リードフレームとモールド樹脂との間の密着性を向上させる技術が知られている（たとえば、特許文献１参照）。
特開平３−２９５２６２号公報
しかしながら、リードフレームの表面全体を粗面化した場合、モールド成形の際の樹脂通流経路であるモールドランナーに残留するモールド樹脂を、モールド成形の後にリードフレームから剥離することが困難であった。
実施形態の一態様は、上記に鑑みてなされたものであって、モールドランナーに残留するモールド樹脂をリードフレームから容易に剥離することができるリードフレーム、リードフレームの製造方法および半導体装置の製造方法を提供することを目的とする。
実施形態の一態様に係るリードフレームは、半導体チップが搭載されるおもて面と、前記おもて面とは反対側の裏面とを有し、ダイパッドと複数のリードとが形成される単位リードフレームが複数並んで設けられ、前記裏面は、前記単位リードフレームが設けられる第１部位と、当該第１部位以外の部位である第２部位とから構成される。そして、前記第１部位は、前記おもて面より表面粗さが小さく、前記第２部位は、前記第１部位より表面粗さが小さい。
実施形態の一態様によれば、モールドランナーに残留するモールド樹脂をリードフレームから容易に剥離することができる。
図１Ａは、実施形態に係るリードフレームのおもて面側の平面図である。 図１Ｂは、実施形態に係るリードフレームの裏面側の平面図である。 図２Ａは、実施形態に係る粗面化処理装置を説明するための図である。 図２Ｂは、実施形態に係る粗面化処理後におけるリードフレームの拡大断面図である。 図３Ａは、実施形態に係るモールド工程を説明するための拡大断面図である。 図３Ｂは、実施形態に係るモールド工程を説明するための平面図である。 図４は、実施形態に係る半導体装置の断面図である。 図５Ａは、実施形態の変形例に係る粗面化処理装置の概要を説明するための図である。 図５Ｂは、実施形態の変形例に係る粗面化処理後におけるリードフレームの拡大断面図である。
以下、添付図面を参照して、本願の開示するリードフレーム、リードフレームの製造方法および半導体装置の製造方法について説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
＜リードフレームの概要＞
最初に、図１Ａおよび図１Ｂを参照しながら、実施形態に係るリードフレーム１の概要について説明する。図１Ａは、実施形態に係るリードフレーム１のおもて面２側の平面図であり、図１Ｂは、実施形態に係るリードフレーム１の裏面３側の平面図である。図１Ａおよび図１Ｂに示すリードフレーム１は、ＳＯＮ（Small Outline Non-leaded package）タイプの半導体装置の製造に用いられるリードフレームである。
なお、実施形態ではＳＯＮタイプの半導体装置の製造に用いられるリードフレームについて示すが、その他のタイプ、たとえばＱＦＮ（Quad Flat Non-leaded package）やＳＯＰ（Small Outline Package）、ＱＦＰ（Quad Flat Package）などの半導体装置の製造に用いられるリードフレームに適用するようにしてもよい。
実施形態に係るリードフレーム１は、銅や銅合金、鉄ニッケル合金などで構成される金属板に、エッチング加工やスタンピング加工などが施されて所定のパターンが形成される。リードフレーム１は、図１Ａに示すおもて面２と、図１Ｂに示す裏面３とを有する。また、リードフレーム１は、平面視で矩形状であり、複数の単位リードフレーム１０が並んで形成される。
単位リードフレーム１０は、リードフレーム１を用いて製造される半導体装置１００（図４参照）の一つ一つに対応する部位である。単位リードフレーム１０は、図１Ａに示すように、ダイパッド１１と、複数のリード１２と、ダイパッド支持部１３とを有する。ダイパッド１１は、単位リードフレーム１０の中央部分に設けられる。かかるダイパッド１１のおもて面２側には、半導体チップ１０１（図３Ａ参照）が搭載可能である。
複数のリード１２は、ダイパッド１１の周囲に並んで配置されており、それぞれの先端部が単位リードフレーム１０の外縁部からダイパッド１１に向かって伸びている。かかるリード１２は、ダイパッド１１に配置される半導体チップ１０１の電極とボンディングワイヤなどで電気的に接続されることにより、半導体装置１００の外部端子として機能する。
ダイパッド支持部１３は、ダイパッド１１と単位リードフレーム１０の外縁部とを連結し、ダイパッド１１を単位リードフレーム１０に支持する。ダイパッド支持部１３は、たとえば、ダイパッド１１の両側にそれぞれ設けられる。なお、単位リードフレーム１０には、ダイパッド１１や複数のリード１２、ダイパッド支持部１３を区切る貫通孔１４が形成される。
リードフレーム１には、また、スリット４やパイロット孔５、貫通孔２０などが形成される。スリット４は、複数（図では６個）の単位リードフレーム１０で形成される一群と、隣接する一群との間を区切るように形成される。かかるスリット４は、隣接する一群に対する熱干渉を抑制するために形成される。
パイロット孔５は、リードフレーム１の両側に並んで形成され、各種処理におけるリードフレーム１の位置決めに用いられる。また、貫通孔２０は、リードフレーム１の所定の位置に形成される。かかる貫通孔２０の詳細については後述する。
さらに、リードフレーム１は、図１Ｂに示すように、裏面３に第１部位３ａと第２部位３ｂとを有する。第１部位３ａは、裏面３のうち上述の単位リードフレーム１０が配置される部位であり、第２部位３ｂは裏面３における第１部位３ａ以外の部位である。
ここで、実施形態では、裏面３の第２部位３ｂにおける表面粗さＲ１が、裏面３の第１部位３ａにおける表面粗さＲ２より小さい。さらに、裏面３の第１部位３ａにおける表面粗さＲ２は、おもて面２の表面粗さＲ３より小さい。なお、かかる表面粗さは算術平均粗さＲａであり、以下の記載も同様である。
これにより、裏面３の第２部位３ｂにモールドランナー４３（図３Ａ参照）を配置した場合、裏面３の第２部位３ｂにおける表面粗さＲ１が小さいことから、いわゆるアンカー効果を抑制することができる。したがって、実施形態によれば、モールドランナー４３に残留するモールド樹脂１０２（図４参照）をリードフレーム１から容易に剥離することができる。
さらに、実施形態では、裏面３の第１部位３ａにおける表面粗さＲ２が第２部位３ｂの表面粗さＲ１より大きく、おもて面２の表面粗さＲ３は第１部位３ａの表面粗さＲ２よりさらに大きい。これにより、モールド成形された半導体装置１００において、モールド樹脂１０２のアンカー効果を高めることができることから、モールド樹脂１０２とリードフレーム１との密着性を向上させることができる。したがって、半導体装置１００の信頼性を向上させることができる。
＜粗面化処理の概要＞
つづいて、図２Ａおよび図２Ｂを参照しながら、実施形態に係る粗面化処理の概要について説明する。図２Ａは、実施形態に係る粗面化処理装置３０を説明するための図である。
粗面化処理装置３０は、たとえば、処理槽３１と、陽極３２と、陰極３３と、直流電源３４、３５とを備える。陽極３２と陰極３３とは、いずれも平板状である。そして、処理槽３１の内部に所定の電解液３６が充填されるとともに、かかる電解液３６に浸るように陽極３２と陰極３３とが向かい合うように配置される。
そして、粗面化処理を行うリードフレーム１は、電解液３６に浸り、陽極３２と陰極３３との間に略均等な間隔を空けて挟まれるように設置される。ここで、リードフレーム１のおもて面２は陰極３３に向かい合い、裏面３は陽極３２に向かい合うように設置される。
そして、直流電源３４の正極側が陽極３２に接続されるとともに、直流電源３４の負極側がリードフレーム１に接続される。また、直流電源３５の正極側がリードフレーム１に接続されるとともに、直流電源３５の負極側が陰極３３に接続される。
ここで、陽極３２の結線に流れる電流をＩ１（Ｉ１≧０）とし、リードフレーム１の結線に流れる電流をＩ２とし、陰極３３に流れる電流を−Ｉ３（Ｉ３≧０）とする。なお、電流Ｉ１、Ｉ２およびＩ３は、陽極３２、リードフレーム１および陰極３３に向かって流れる方向をプラスの値とみなし、反対の方向をマイナスの値とみなす。
この場合、電解液３６は一種の電導体であることから、キルヒホッフの法則によりＩ１＋Ｉ２＋（−Ｉ３）＝０となり、これにより、Ｉ２＝Ｉ３−Ｉ１となる。
ここで、実施形態における粗面化処理では、Ｉ１＜Ｉ３となるように直流電源３４、３５のパラメータを制御することにより、図２Ａに示すように、リードフレーム１の結線に流れる電流Ｉ２を陽極３２の結線に流れる電流Ｉ１と同一方向に制御する。
実施形態における粗面化処理の各工程は以下の通りである。最初に、所定のパターンが形成されたリードフレーム１に対して、おもて面２におけるリード１２の先端部をフォトレジストで被膜する。つづいて、リードフレーム１を粗面化処理装置３０にセットする。次に、リードフレーム１に上述の電流Ｉ２を流し、以下の条件で電界処理を行う。
・電解液組成：０．６Ｍ水酸化カリウム＋０．３Ｍ水酸化マグネシウム
・電流密度：３０（Ａ／ｃｍ２）
・処理温度：５５（℃）
かかる電界処理によって、おもて面２で酸化反応が発生し、図２Ｂに示すように、リードフレーム１のおもて面２におけるフォトレジストで覆った部分以外の部位に酸化膜６が形成される。図２Ｂは、実施形態に係る粗面化処理後におけるリードフレーム１の拡大断面図であり、フォトレジストで覆った部位については図示を省略している。ここで、形成された酸化膜６は、針状結晶の集合体で構成され、表面粗さが大きい膜である。
また、実施形態の粗面化処理では、陽極３２と陰極３３とでリードフレーム１を挟み込むように電解処理を行う。これにより、電解液３６中でリードフレーム１に流れる電流は図２Ａに示す点線矢印のようになり、リードフレーム１の裏面３では基本的に酸化反応は発生しない。しかしながら、図２Ｂに示すように、リードフレーム１に形成された貫通孔１４の内壁や、裏面３における貫通孔１４の近傍ではわずかながら酸化反応が発生し、貫通孔１４の周囲にも酸化膜６が形成される。
すなわち、図２Ｂに示すように、裏面３の単位リードフレーム１０が設けられる第１部位３ａには、針状結晶の集合体で構成された酸化膜６がおもて面２よりも薄く形成される。一方で、裏面３の第２部位３ｂには、酸化膜６がほとんど形成されない。
したがって、実施形態の粗面化処理では、裏面３の第２部位３ｂにおける表面粗さＲ１を裏面３の第１部位３ａにおける表面粗さＲ２より小さくすることができるとともに、裏面３の第１部位３ａにおける表面粗さＲ２をおもて面２の表面粗さＲ３より小さくすることができる。
すなわち、ここまで説明した実施形態の粗面化処理では、所望の部位（裏面３の第２部位３ｂ、裏面３の第１部位３ａ、おもて面２）が所望の表面粗さＲ１、Ｒ２、Ｒ３を有するリードフレーム１を効率よく形成することができる。なお、上述の電解処理条件はあくまで一例であり、異なる条件で電解処理を行ってもよい。
＜モールド工程の概要＞
つづいて、実施形態における粗面化処理後の工程、特にモールド工程の概要について説明する。上述の粗面化処理の後には、リード１２の先端部を覆うフォトレジストを剥離するとともに、おもて面２における粗面化処理を行った部位を保護体で被膜する。そして、おもて面２におけるリード１２の先端部に対してめっき処理（たとえば、Ａｇめっき）を行い、その後、粗面化処理を行った部位を覆う保護体を剥離する。
次に、ダイパッド１１上に半導体チップ１０１（図３Ａ参照）をダイボンディングして、半導体チップ１０１の電極とリード１２の先端部との間をボンディングワイヤで結線する。
次に、図３Ａに示すように、リードフレーム１を所定の金型にセットして、モールド工程を実施する。図３Ａは、実施形態に係るモールド工程を説明するための拡大断面図である。なお、図３Ａでは、上述したボンディングワイヤの図示は省略している。
図３Ａに示すように、モールド工程では、リードフレーム１を上部金型４１と下部金型４２とで挟み込む。そして、金型の外部からモールドランナー４３を経由して、下部金型４２に形成される空間４２ａと、貫通孔１４と、上部金型４１に形成される空間４１ａとにモールド樹脂１０２（図４参照）が注入され、空間４１ａおよび空間４２ａに対応する所定の形状にモールド成形される。
ここで、モールドランナー４３は、図３Ａおよび図３Ｂに示すように、リードフレーム１における裏面３の第２部位３ｂに接するように下部金型４２に形成される。図３Ｂは、実施形態に係るモールド工程を説明するための平面図である。
これにより、モールド工程後にモールドランナー４３に残留するモールド樹脂１０２は、表面粗さＲ１が小さい裏面３の第２部位３ｂに接する。したがって、実施形態によれば、モールドランナー４３に残留するモールド樹脂１０２を、モールド工程後にリードフレーム１から容易に剥離することができる。
また、実施形態では、図３Ｂに示すように、リードフレーム１のモールドランナー４３に接する位置に貫通孔２０を形成するとよい。実施形態によれば、モールドランナー４３に残留するモールド樹脂１０２をかかる貫通孔２０のおもて面２側から突き上げることにより、モールドランナー４３に残留するモールド樹脂１０２をリードフレーム１からさらに容易に剥離することができる。
なお、貫通孔２０は、平面視でモールドランナー４３の略中央部分に１つ設けるとよい。これにより、第２部位３ｂに形成される貫通孔２０の面積を小さくすることができることから、裏面３において貫通孔２０の周囲に形成される酸化膜６のアンカー効果を最小限に抑えることができる。
ここまで説明したモールド工程の後、上部金型４１および下部金型４２をリードフレーム１から外し、モールドランナー４３に充填されたモールド樹脂１０２を分離して、単位リードフレーム１０ごとに切り離す。これにより、図４に示すように、半導体チップ１０１などがモールド樹脂１０２で封止された半導体装置１００が完成する。図４は、実施形態に係る半導体装置１００の断面図である。
図４に示すように、実施形態に係る半導体装置１００では、モールド樹脂１０２が、表面粗さの大きいリードフレーム１のおもて面２と、裏面３の第１部位３ａとに接している。したがって、実施形態によれば、モールド樹脂１０２とリードフレーム１との密着性を向上させることができることから、半導体装置１００の信頼性を向上させることができる。
また、実施形態では、裏面３の第２部位３ｂの表面粗さＲ１を０．１０（μｍ）以下にするとよく、裏面３の第１部位３ａの表面粗さＲ２を０．１０〜０．１３（μｍ）にするとよく、おもて面２の表面粗さＲ３を０．１３（μｍ）以上にするとよい。これにより、モールドランナー４３に残留するモールド樹脂１０２の剥離性と、半導体装置１００の信頼性とを高いレベルで両立させることができる。
なお、リードフレーム１のおもて面２側（すなわち上部金型４１）にモールドランナー４３を配置する場合には、かかるモールドランナー４３が配置されるおもて面２に対して、リード１２の先端部に施しためっき処理を同時に施すことにより、おもて面２とモールド樹脂１０２との密着性を抑制することができる。
一方で、実施形態のように、リードフレーム１の裏面３側にモールドランナー４３を配置する場合に、めっき処理により裏面３とモールド樹脂１０２との密着性を抑制しようとした場合、裏面３へのめっき処理を別途行わなければならないことから、製造コストが増大する。
しかしながら、実施形態では、裏面３へのめっき処理を別途行うことなく、裏面３とモールド樹脂１０２との密着性を抑制することができる。すなわち、実施形態によれば、リードフレーム１の製造コストを低減することができる。
本実施例においては、酸化膜６を形成した後にリード１２の先端部に対してめっき処理を行ったが、先にめっき処理を行ってもよい。さらには、めっき金属に与える影響が軽微な電解液を用いる場合には、めっき金属（リード１２の先端部）を保護体で被覆することなく、粗面化処理を行うことができる。
＜変形例＞
つづいて、上述の実施形態における各種変形例について説明する。
上述の実施形態では、粗面化処理装置３０を用いてリードフレーム１の表面に酸化膜６を形成する例について示したが、リードフレーム１の表面には酸化膜６以外の膜を形成してもよい。図５Ａは、実施形態の変形例に係る粗面化処理装置３０Ａの概要を説明するための図である。
変形例にかかる粗面化処理装置３０Ａは、図２Ａに示した粗面化処理装置３０と基本的な構成は同じであることから、同じ箇所には同じ番号を付して説明を省略する場合がある。
粗面化処理装置３０Ａでは、リードフレーム１のおもて面２が陽極３２に向かい合い、裏面３が陰極３３に向かい合うように設置される。また、Ｉ１＞Ｉ３となるように直流電源３４、３５のパラメータを制御することにより、図５Ａに示すように、リードフレーム１の結線に流れる電流Ｉ２を、陰極３３の結線に流れる電流Ｉ３と同一方向に制御する。
そして、かかる電流Ｉ２をリードフレーム１に流し、以下の条件で電界処理を行う。
・電解液組成：硫酸銅（ＣｕＳＯ４・５Ｈ２Ｏ）溶液
・銅イオン濃度：５〜７０（ｇ／Ｌ）
・電流密度：３００〜７００（Ａ／ｃｍ２）
・処理時間：１０〜４０（ｓ）
かかる電界処理によって、おもて面２で還元反応が発生し、図５Ｂに示すように、リードフレーム１のおもて面２に銅のめっき膜７が形成される。図５Ｂは、実施形態の変形例に係る粗面化処理後におけるリードフレーム１の拡大断面図である。ここで、形成されためっき膜７は、粒子サイズが大きく形成されることから、表面粗さが大きい膜である。
また、実施形態と同様に、リードフレーム１に形成された貫通孔１４の内壁や、裏面３における貫通孔１４の近傍ではわずかながら還元反応が発生し、貫通孔１４の周囲にもめっき膜７が形成される。
すなわち、図５Ｂに示すように、裏面３の単位リードフレーム１０が設けられる第１部位３ａには、粒子サイズの大きいめっき膜７がおもて面２よりも薄く形成される。一方で、裏面３の第２部位３ｂには、めっき膜７がほとんど形成されない。
したがって、変形例の粗面化処理では、裏面３の第２部位３ｂにおける表面粗さＲ１を裏面３の第１部位３ａにおける表面粗さＲ２より小さくすることができるとともに、裏面３の第１部位３ａにおける表面粗さＲ２をおもて面２の表面粗さＲ３より小さくすることができる。
すなわち、変形例の粗面化処理でも、所望の部位（裏面３の第２部位３ｂ、裏面３の第１部位３ａ、おもて面２）が所望の表面粗さＲ１、Ｒ２、Ｒ３を有するリードフレーム１を効率よく形成することができる。なお、上述の電解処理条件はあくまで一例であり、異なる条件で電解処理を行ってもよい。
なお、変形例では、銅のめっき膜７が形成されたリード１２の先端部にめっき処理（たとえば、Ａｇめっき）を行うことにより、半導体チップ１０１の電極とリード１２の先端部との間をボンディングワイヤで結線することができる。
また、変形例では、銅のめっき膜７以外のめっき膜をリードフレーム１に形成してもよい。たとえば、粗面化処理装置３０Ａを用いて、おもて面２や裏面３の第１部位３ａに対して表面粗さの大きい無光沢Ｎｉめっき膜を形成し、さらにその上にＰｄやＡｕ、Ｒｕなどの貴金属膜を形成してもよい。
以上、本発明の各実施形態について説明したが、本発明は上述の各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。たとえば、変形例において、表面粗さの大きいめっき膜として銅のめっき膜や無光沢Ｎｉめっき膜などを形成する例について示したが、銅のめっき膜や無光沢Ｎｉめっき膜以外の表面粗さが大きいめっき膜を形成してもよい。
以上のように、実施形態に係るリードフレーム１は、半導体チップ１０１が搭載されるおもて面２と、おもて面２とは反対側の裏面３とを有し、ダイパッド１１と複数のリード１２とが形成される単位リードフレーム１０が複数並んで設けられ、裏面３は、単位リードフレーム１０が設けられる第１部位３ａと、かかる第１部位３ａ以外の部位である第２部位２ｂとから構成される。そして、第１部位３ａは、おもて面２より表面粗さが小さく、第２部位３ｂは、第１部位３ａより表面粗さが小さい。これにより、モールドランナー４３に残留するモールド樹脂１０２をリードフレーム１から容易に剥離することができる。
また、実施形態に係るリードフレーム１は、単位リードフレーム１０が設けられる部位以外の部位に、モールド樹脂１０２を突き上げて剥離させる際に用いられる貫通孔２０が形成される。これにより、モールドランナー４３に残留するモールド樹脂１０２を、リードフレーム１からさらに容易に剥離することができる。
また、実施形態に係るリードフレーム１の製造方法は、半導体チップ１０１が搭載されるおもて面２と、おもて面２とは反対側の裏面３とを有し、ダイパッド１１と複数のリード１２とが形成される単位リードフレーム１０が複数並んで設けられるリードフレーム１に対して、裏面３における単位リードフレーム１０が設けられる部位（第１部位３ａ）、および、おもて面２に粗面化処理が行われる。これにより、モールドランナー４３に残留するモールド樹脂１０２をリードフレーム１から容易に剥離することができる。
また、実施形態に係るリードフレーム１の製造方法において、粗面化処理は、表面粗さの大きい酸化膜６を形成する電解処理である。これにより、所望の部位（裏面３の第２部位３ｂ、裏面３の第１部位３ａ、おもて面２）が所望の表面粗さＲ１、Ｒ２、Ｒ３を有するリードフレーム１を効率よく形成することができる。
また、実施形態に係るリードフレーム１の製造方法において、粗面化処理は、表面粗さの大きいめっき膜７を形成する電解処理である。これにより、所望の部位（裏面３の第２部位３ｂ、裏面３の第１部位３ａ、おもて面２）が所望の表面粗さＲ１、Ｒ２、Ｒ３を有するリードフレーム１を効率よく形成することができる。
また、実施形態に係る半導体装置１００の製造方法は、上述のリードフレーム１をモールド樹脂１０２で封止するモールド工程を含む。そして、第２部位３ｂに接するようにモールド樹脂１０２を流通させるモールドランナー４３が配置される。これにより、モールドランナー４３に残留するモールド樹脂１０２をリードフレーム１から容易に剥離することができる。
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
１ リードフレーム
２ おもて面
３ 裏面
３ａ 第１部位
３ｂ 第２部位
４ スリット
５ パイロット孔
６ 酸化膜
７ めっき膜
１０ 単位リードフレーム
１１ ダイパッド
１２ リード
１３ ダイパッド支持部
２０ 貫通孔
３０ 粗面化処理装置
３１ 処理槽
３２ 陽極
３３ 陰極
３４、３５ 直流電源
３６ 電解液
４１ 上部金型
４２ 下部金型
４３ モールドランナー
１００ 半導体装置
１０１ 半導体チップ
１０２ モールド樹脂

Claims (6)

  1. 半導体チップが搭載されるおもて面と、前記おもて面とは反対側の裏面とを有し、
    ダイパッドと複数のリードとが形成される単位リードフレームが複数並んで設けられ、
    前記裏面は、前記単位リードフレームが設けられる第１部位と、当該第１部位以外の部位である第２部位とから構成され、
    前記第１部位は、前記おもて面より表面粗さが小さく、
    前記第２部位は、前記第１部位より表面粗さが小さいこと
    を特徴とするリードフレーム。
  2. 前記単位リードフレームが設けられる部位以外の部位に、モールド樹脂を突き上げて剥離させる際に用いられる貫通孔が形成されること
    を特徴とする請求項１に記載のリードフレーム。
  3. 半導体チップが搭載されるおもて面と、前記おもて面とは反対側の裏面とを有し、
    ダイパッドと複数のリードとが形成される単位リードフレームが複数並んで設けられるリードフレームに対して、
    前記裏面における前記単位リードフレームが設けられる第１の部位、および、前記おもて面に粗面化処理が行われ、
    前記第１の部位は、前記おもて面より表面粗さが小さいこと
    を特徴とするリードフレームの製造方法。
  4. 前記粗面化処理は、
    表面粗さの大きい酸化膜を形成する電解処理であること
    を特徴とする請求項３に記載のリードフレームの製造方法。
  5. 前記粗面化処理は、
    表面粗さの大きいめっき膜を形成する電解処理であること
    を特徴とする請求項３に記載のリードフレームの製造方法。
  6. 請求項１または２に記載のリードフレームをモールド樹脂で封止するモールド工程を含み、
    前記第２部位に接するように前記モールド樹脂を流通させるモールドランナーが配置されること
    を特徴とする半導体装置の製造方法。
JP2017110200A 2017-06-02 2017-06-02 リードフレーム、リードフレームの製造方法および半導体装置の製造方法 Active JP6850202B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017110200A JP6850202B2 (ja) 2017-06-02 2017-06-02 リードフレーム、リードフレームの製造方法および半導体装置の製造方法
PCT/JP2018/019792 WO2018221340A1 (ja) 2017-06-02 2018-05-23 リードフレーム、リードフレームの製造方法、および半導体装置の製造方法
KR1020197035872A KR102346708B1 (ko) 2017-06-02 2018-05-23 리드 프레임, 리드 프레임의 제조 방법, 및 반도체 장치의 제조 방법
CN201880032553.1A CN110622304B (zh) 2017-06-02 2018-05-23 引线框架、引线框架的制造方法和半导体装置的制造方法
TW107118517A TWI711129B (zh) 2017-06-02 2018-05-30 引線框架、引線框架的製造方法和半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017110200A JP6850202B2 (ja) 2017-06-02 2017-06-02 リードフレーム、リードフレームの製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018206920A JP2018206920A (ja) 2018-12-27
JP6850202B2 true JP6850202B2 (ja) 2021-03-31

Family

ID=64456131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017110200A Active JP6850202B2 (ja) 2017-06-02 2017-06-02 リードフレーム、リードフレームの製造方法および半導体装置の製造方法

Country Status (5)

Country Link
JP (1) JP6850202B2 (ja)
KR (1) KR102346708B1 (ja)
CN (1) CN110622304B (ja)
TW (1) TWI711129B (ja)
WO (1) WO2018221340A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295262A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp リードフレームおよびその製造方法
JP2004158513A (ja) * 2002-11-01 2004-06-03 Mitsui High Tec Inc リードフレーム及びその製造方法
JP2006093559A (ja) * 2004-09-27 2006-04-06 Sumitomo Metal Mining Package Materials Co Ltd リードフレームおよびその製造方法
JP4698708B2 (ja) * 2008-08-19 2011-06-08 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2013105849A (ja) * 2011-11-11 2013-05-30 Shindengen Electric Mfg Co Ltd 半導体装置
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Also Published As

Publication number Publication date
TWI711129B (zh) 2020-11-21
KR20200003884A (ko) 2020-01-10
KR102346708B1 (ko) 2021-12-31
TW201911493A (zh) 2019-03-16
JP2018206920A (ja) 2018-12-27
WO2018221340A1 (ja) 2018-12-06
CN110622304B (zh) 2023-07-14
CN110622304A (zh) 2019-12-27

Similar Documents

Publication Publication Date Title
KR101113891B1 (ko) 리드 프레임 및 리드 프레임 제조 방법
JP6838104B2 (ja) 半導体装置用基板および半導体装置
JP2016105432A (ja) リードフレームの製造方法
CN108352376B (zh) 引线框架、引线框架封装、以及它们的制造方法
US8937378B2 (en) Lead frame and semiconductor package including the same
JP6850202B2 (ja) リードフレーム、リードフレームの製造方法および半導体装置の製造方法
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
JP2012049323A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JP7119574B2 (ja) リードフレーム及びその製造方法
JP2002231871A (ja) リードフレームの製造方法及びリードフレーム
US20170040244A1 (en) Method of producing integrated circuits and corresponding circuit
JP2007180247A (ja) 回路部材の製造方法
JP6327427B1 (ja) 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
US10763184B2 (en) Power module substrate, power module, and method for manufacturing power module substrate
JP6869602B2 (ja) 半導体装置
CN105489542A (zh) 芯片封装方法及芯片封装结构
JP2019114738A (ja) リードフレームの製造方法、リードフレーム、樹脂付きリードフレームおよび半導体装置
JP6626639B2 (ja) 半導体装置用基板の製造方法
JP2012164936A (ja) 半導体装置の製造方法
JP5302140B2 (ja) 置換めっき層の剥離方法
JP2018081961A (ja) 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置
JP6846484B2 (ja) 半導体装置用基板及びその製造方法、半導体装置
JP2017130522A (ja) 樹脂付リードフレーム基板
JP2021090070A (ja) 半導体装置用基板及び半導体装置
JP2005116886A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210305

R150 Certificate of patent or registration of utility model

Ref document number: 6850202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250