JP2018081961A - 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 - Google Patents
半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 Download PDFInfo
- Publication number
- JP2018081961A JP2018081961A JP2016221644A JP2016221644A JP2018081961A JP 2018081961 A JP2018081961 A JP 2018081961A JP 2016221644 A JP2016221644 A JP 2016221644A JP 2016221644 A JP2016221644 A JP 2016221644A JP 2018081961 A JP2018081961 A JP 2018081961A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead
- semiconductor device
- lead frame
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】良好なワイヤボンディングが可能であるとともに、封止用の樹脂との密着性が良好な半導体装置用リードフレームと、その製造方法と、樹脂封止型半導体装置を提供する。【解決手段】半導体装置用リードフレーム１１は、半導体素子を搭載するためのダイパッド部１２と、このダイパッド部１２の周縁部の近傍に位置し、先端部がダイパッド部１２と対向している複数のリード部１５とを備える。ダイパッド部１２の半導体素子を搭載するための搭載面１２ａと、この搭載面１２ａと同一方向を向くリード部１５の表面１５ａを粗面とし、リード部１５の粗面の所定部位に、ワイヤボンディングを行うための端子部１７が位置する。この端子部１７の表面の尖度Ｒｋｕ、傾き１０°以下の単位領域の存在比率、Ｓ−ratio、算術平均粗さＲａ及び最大断面高さＲｔを所定の範囲となるようにした。【選択図】図２
Description
本発明は、半導体装置用のリードフレームと、リードフレームの製造方法、および、このリードフレームを用いた樹脂封止型半導体装置に関する。
例えば、通信機器に使用するための高集積化、高機能化された樹脂封止型の半導体装置においては、外部端子（ピン）の総和の増加や更なる多端子（ピン）化が要請されている。このような多端子化の要請に応じて、四方向端子のものについては、ＱＦＪ（Quad Flat J-leaded）からＴＱＦＰ（Thin Quad Flat Package）へ開発が進み、実装面積を更に小さくするために、リードが樹脂封止体の側面から横方向に延びている端子に代えて、樹脂封止体の下面に端子を露出させたＱＦＮ（Quad Flat Non-leaded package）等の表面実装型パッケージが開発されている。さらに、ＱＦＮの多端子（ピン）化として、ダイパッド部の周囲に、長さの異なるリードを交互に（千鳥状に２列）配置することにより多数のリードの配置を可能とし、かつ、ワイヤのループ高さを変えて接続するＤＲ−ＱＦＮ（Dual Raw Quad Flat Non-leaded package）が開発されている。
一方、スマートフォン等の携帯端末では、サイズの小型化に応じて、単機能化された小型の半導体素子がリードフレームに搭載された少端子の樹脂封止型半導体装置を多数配設して機能化を図ることが行われている。
一方、スマートフォン等の携帯端末では、サイズの小型化に応じて、単機能化された小型の半導体素子がリードフレームに搭載された少端子の樹脂封止型半導体装置を多数配設して機能化を図ることが行われている。
このような多端子の樹脂封止型半導体装置、少端子の樹脂封止型半導体装置の製造では、金属薄板をエッチングや打ち抜きにより加工したリードフレーム（特許文献１）、導電性基板上にレジストパターンを介して電気めっきで端子部とダイパッド部を形成したリードフレーム（特許文献２）が使用されている。このようなリードフレームの中で、金属基板を元にしたリードフレームは、電気めっきで端子部とダイパッド部を形成したリードフレームに比べて製造コストが低いという利点があり、特に、少端子の樹脂封止型半導体装置におけるコスト低減の要請から、安価なリードフレームとして使用されている。
従来の金属基板を元にしたリードフレームでは、封止用の樹脂との密着性を向上させるために、エッチング等による粗面化処理が施されている。この粗面化処理は、ダイパッド部に搭載した半導体素子とワイヤボンディングを行うための銀めっき層（端子部）がリード部に形成された後に行われる。したがって、銀めっき層は粗面化処理前の平滑な状態のリード部に形成され、エッチング等による粗面化処理によっても、銀めっき層は平滑な面が維持されており、良好なワイヤボンディングが可能である。
しかし、リード部への銀めっき層の形成後に粗面化処理を行う場合、例えば、リードフレームを酸洗浄した後、めっき工程、粗面化処理工程が実施されるが、めっき工程、粗面化処理工程の完了後に、それぞれ洗浄工程、乾燥工程が重複して必要となり、実質的に、銀めっき層の形成と粗面化処理とが別個の工程となっており、金属基板を元にしたリードフレームのコスト低減において支障を来していた。
しかし、リード部への銀めっき層の形成後に粗面化処理を行う場合、例えば、リードフレームを酸洗浄した後、めっき工程、粗面化処理工程が実施されるが、めっき工程、粗面化処理工程の完了後に、それぞれ洗浄工程、乾燥工程が重複して必要となり、実質的に、銀めっき層の形成と粗面化処理とが別個の工程となっており、金属基板を元にしたリードフレームのコスト低減において支障を来していた。
一方、先ず、リードフレームの粗面化処理を行い、その後、リード部への銀めっき層の形成を行う場合、リードフレームの酸洗浄と粗面化処理を兼ねることができ、洗浄工程、乾燥工程をめっき工程の後のみとすることができ、コストの低減が可能である。しかし、粗面化されたリード部に銀めっき層が形成されるので、銀めっき層におけるワイヤボンディングが困難となり、実用に供し得ないものであった。
本発明は、上述のような実状に鑑みてなされたものであり、良好なワイヤボンディングが可能であるとともに、封止用の樹脂との密着性が良好な半導体装置用リードフレームと、このようなリードフレームを製造するための製造方法と、信頼性が高い樹脂封止型半導体装置を提供することを目的とする。
本発明は、上述のような実状に鑑みてなされたものであり、良好なワイヤボンディングが可能であるとともに、封止用の樹脂との密着性が良好な半導体装置用リードフレームと、このようなリードフレームを製造するための製造方法と、信頼性が高い樹脂封止型半導体装置を提供することを目的とする。
このような目的を達成するために、本発明の半導体装置用リードフレームは、半導体素子を搭載するためのダイパッド部と、前記ダイパッド部の周縁部の近傍に位置し、先端部が前記ダイパッド部と対向している複数のリード部と、を備え、前記ダイパッド部の半導体素子を搭載するための搭載面と、該搭載面と同一方向を向く前記リード部の表面は粗面であり、前記リード部の前記粗面の所定部位に、ワイヤボンディングを行うための端子部が位置し、前記端子部の表面は、尖度Ｒｋｕが２．５〜４．５の範囲であり、傾き１０°以下の単位領域の存在比率が３５％以上であり、Ｓ−ｒａｔｉｏが１〜１．２２の範囲であり、算術平均粗さＲａが０．３μｍ以下であり、最大断面高さＲｔが１．５μｍ以下であるような構成とした。
本発明のリードフレームの製造方法は、半導体素子を搭載するためのダイパッド部と、該ダイパッド部の周縁部の近傍に位置し、先端部が前記ダイパッド部と対向している複数のリード部と、を備えるリードフレームの製造方法であって、 前記ダイパッド部の半導体素子を搭載するための搭載面と、該搭載面と同一方向を向く前記リード部の表面とを、電解エッチングにより粗面とする粗面化処理工程と、前記リード部の前記粗面化処理が行われた面の所定部位に、電気めっきにより端子部を形成するめっき工程と、を備え、前記粗面化処理工程および／または前記めっき工程は、前記端子部の表面を、尖度Ｒｋｕが２．５〜４．５の範囲、傾き１０°以下の単位領域の存在比率が３５％以上であり、Ｓ−ｒａｔｉｏが１〜１．２２の範囲、算術平均粗さＲａが０．３μｍ以下であり、最大断面高さＲｔが１．５μｍ以下となるように調整するような構成とした。
本発明の樹脂封止型半導体装置は、ダイパッド部と、該ダイパッド部に位置する半導体素子と、前記ダイパッド部の周囲に位置する複数のリード部と、該リード部の端子部と前記半導体素子とを接続するワイヤと、前記前記半導体素子、前記端子部、前記ワイヤを少なくとも封止する樹脂部材と、を備え、前記ダイパッド部の前記半導体素子が位置する搭載面と、該搭載面と同一方向を向き前記端子部が位置する前記リード部の表面は粗面であり、前記端子部の表面は、尖度Ｒｋｕが２．５〜４．５の範囲であり、傾き１０°以下の単位領域の存在比率が３５％以上であり、Ｓ−ｒａｔｉｏが１〜１．２２の範囲であり、算術平均粗さＲａが０．３μｍ以下であり、最大断面高さＲｔが１．５μｍ以下であるような構成とした。
本発明によれば、良好なワイヤボンディングが可能であるとともに、封止用の樹脂との密着性が良好な半導体装置用リードフレームが可能であり、信頼性が高い多端子の、あるいは、少端子の樹脂封止型半導体装置を可能とする。
以下、本発明の実施の形態について図面を参照して説明する。
尚、図面は模式的または概念的なものであり、各部材の寸法、部材間の大きさの比等は、必ずしも現実のものと同一とは限らず、また、同じ部材等を表す場合であっても、図面により互いの寸法や比が異なって表される場合もある。
尚、図面は模式的または概念的なものであり、各部材の寸法、部材間の大きさの比等は、必ずしも現実のものと同一とは限らず、また、同じ部材等を表す場合であっても、図面により互いの寸法や比が異なって表される場合もある。
［半導体装置用リードフレーム］
図１は本発明の半導体装置用リードフレームの一実施形態を示す平面図であり、図２は図１に示される半導体装置用リードフレームのＩ−Ｉ線における断面図である。
図１、図２において、本発明の半導体装置用リードフレーム１１は、ダイパッド部１２と、このダイパッド部１２を支持するための４本の吊りリード１３と、ダイパッド部１２の周縁部の近傍に位置し、先端部がダイパッド部１２と対向している複数のリード部１５と、を備えている。
ダイパッド部１２は、半導体素子を搭載するための部材であり、このダイパッド部１２の半導体素子を搭載するための搭載面１２ａは粗面となっている。
また、複数のリード部１５において、ダイパッド部１２の搭載面１２ａと同一方向を向くリード部１５の表面１５ａは粗面となっており、各リード部１５の表面１５ａの所定部位、図示例では先端部側に、ワイヤボンディングを行うための端子部１７が位置している。
図１は本発明の半導体装置用リードフレームの一実施形態を示す平面図であり、図２は図１に示される半導体装置用リードフレームのＩ−Ｉ線における断面図である。
図１、図２において、本発明の半導体装置用リードフレーム１１は、ダイパッド部１２と、このダイパッド部１２を支持するための４本の吊りリード１３と、ダイパッド部１２の周縁部の近傍に位置し、先端部がダイパッド部１２と対向している複数のリード部１５と、を備えている。
ダイパッド部１２は、半導体素子を搭載するための部材であり、このダイパッド部１２の半導体素子を搭載するための搭載面１２ａは粗面となっている。
また、複数のリード部１５において、ダイパッド部１２の搭載面１２ａと同一方向を向くリード部１５の表面１５ａは粗面となっており、各リード部１５の表面１５ａの所定部位、図示例では先端部側に、ワイヤボンディングを行うための端子部１７が位置している。
各リード部１５が備える端子部１７の表面は、リード部１５の表面１５ａの粗面状態が反映された粗さ状態にある。本発明では、端子部１７の表面は、尖度Ｒｋｕが２．５〜４．５、好ましくは２．９〜３．９の範囲であり、端子部１７の表面における傾き１０°以下の単位領域の比率が３５％以上、好ましくは５５〜７５％の範囲である。また、端子部１７の表面は、Ｓ−ｒａｔｉｏが１〜１．２２、好ましくは１．０５〜１．１５の範囲である。さらに、端子部１７の表面は、算術平均粗さＲａが０．３μｍ以下、好ましくは０．０５〜０．３μｍの範囲であり、最大断面高さＲｔが１．５μｍ以下、好ましくは０．３〜１．５μｍの範囲である。
端子部１７の表面の尖度Ｒｋｕは、二次元表面形状測定における粗さ曲線のクルトシス（ＪＩＳ Ｂ ０６０１）である。尖度Ｒｋｕが２．５未満であっても、良好なワイヤボンディングは可能である。しかし、尖度Ｒｋｕが２．５未満となる状態は、リード部１５の表面１５ａの粗面化が不十分な場合、あるいは、端子部１７の厚みが大きい場合に達成される。前者の場合、ダイパッド部１２の搭載面１２ａ、リード部１５の表面１５ａの粗面化が不十分であり、封止用樹脂との良好な密着性が得られないことがある。また、後者の場合、リードフレームの製造コストの増大を来すことになる。一方、尖度Ｒｋｕが４．５を超えると、良好なワイヤボンディングが難しくなり好ましくない。尚、本発明において、良好なワイヤボンディングとは、ボンディングされたワイヤを引っ張り、破断時の強度を測定するプル試験において、４ｇ以上のプル強度を有することを意味する。
端子部１７の表面の尖度Ｒｋｕは、二次元表面形状測定における粗さ曲線のクルトシス（ＪＩＳ Ｂ ０６０１）である。尖度Ｒｋｕが２．５未満であっても、良好なワイヤボンディングは可能である。しかし、尖度Ｒｋｕが２．５未満となる状態は、リード部１５の表面１５ａの粗面化が不十分な場合、あるいは、端子部１７の厚みが大きい場合に達成される。前者の場合、ダイパッド部１２の搭載面１２ａ、リード部１５の表面１５ａの粗面化が不十分であり、封止用樹脂との良好な密着性が得られないことがある。また、後者の場合、リードフレームの製造コストの増大を来すことになる。一方、尖度Ｒｋｕが４．５を超えると、良好なワイヤボンディングが難しくなり好ましくない。尚、本発明において、良好なワイヤボンディングとは、ボンディングされたワイヤを引っ張り、破断時の強度を測定するプル試験において、４ｇ以上のプル強度を有することを意味する。
端子部１７の表面における傾き１０°以下の単位領域の比率は、端子部１７の表面を光干渉式測定器で複数の画素に分割して測定し、各画素を単位領域として、各画素の傾きとその分布から端子部１７の基準面を求め、この基準面に対する各画素の傾きから算出する。端子部１７の表面における傾き１０°以下の単位領域の比率が３５％未満であると、良好なワイヤボンディングが難しくなり好ましくない。
端子部１７の表面のＳ−ｒａｔｉｏは、端子部１７の表面を光干渉式測定器で複数の画素に分割して測定して得られた表面積を観察面積で除したものである。このＳ−ｒａｔｉｏが１．２２を超えると、良好なワイヤボンディングが難しくなり好ましくない。
端子部１７の表面のＳ−ｒａｔｉｏは、端子部１７の表面を光干渉式測定器で複数の画素に分割して測定して得られた表面積を観察面積で除したものである。このＳ−ｒａｔｉｏが１．２２を超えると、良好なワイヤボンディングが難しくなり好ましくない。
また、端子部１７の表面の算術平均粗さＲａ、最大断面高さＲｔは、ＪＩＳ Ｂ ０６０１に準拠して測定することができ、算術平均粗さＲａが０．３μｍを超える場合、最大断面高さＲｔが１．５μｍを超える場合は、良好なワイヤボンディングが難しくなり好ましくない。一方、算術平均粗さＲａ、最大断面高さＲｔは、ワイヤボンディング性の観点からは、低い方が好適である。しかし、リード部１５の表面１５ａの粗面化が不十分な場合、あるいは、端子部１７の厚み大きい場合に、算術平均粗さＲａ、最大断面高さＲｔは低い状態となる。前者の場合、ダイパッド部１２の搭載面１２ａ、リード部１５の表面１５ａの粗面化が不十分であり、封止用樹脂との良好な密着性が得られないことがある。また、後者の場合、リードフレームの製造コストの増大を来すことになる。このため、例えば、算術平均粗さＲａの下限を０．０５μｍ、最大断面高さＲｔの下限を０．３μｍとすることが好ましい。
このように、端子部１７は、その表面が所定の粗さ状態であるので、良好なワイヤボンディングが可能である。例えば、金あるいは金合金のワイヤを用いたボンディングに比べて、銅あるいは銅合金のワイヤを用いたボンディングは、ボンディングされたワイヤの引っ張り強度が不安定となり易いが、本発明の半導体装置用リードフレーム１１を構成する端子部１７は、銅あるいは銅合金のワイヤを用いた場合においても良好なワイヤボンディングが可能である。
このような半導体装置用リードフレーム１１を構成する素材としては、例えば、銅、ニッケルやシリコンを含有したコルソン合金や、鉄などを含有した銅合金、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性素材を挙げることができる。また、ダイパッド部１２、リード部１５の厚みは、例えば、０．１０〜０．２５ｍｍの範囲内で適宜設定することができる。
このような半導体装置用リードフレーム１１を構成する素材としては、例えば、銅、ニッケルやシリコンを含有したコルソン合金や、鉄などを含有した銅合金、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性素材を挙げることができる。また、ダイパッド部１２、リード部１５の厚みは、例えば、０．１０〜０．２５ｍｍの範囲内で適宜設定することができる。
また、端子部１７は、銀、銀合金、金、金合金等のいずれかの材料からなる単層構造、あるいは、リード部１５側からニッケル層と銀層、ニッケル層と銀合金層、ニッケル層とパラジウム層、ニッケル層とパラジウム合金層、ニッケル層とパラジウム層と金層、ニッケル層とパラジウム合金層と金層等が積層された多層構造とすることができる。このような端子部１７の厚みは、端子部１７の表面が上記の表面状態の範囲を満足するように、例えば、２．５４〜７．１１μｍの範囲で適宜設定することができる。端子部１７の厚みが２．５４μｍ未満であると、端子部１７を形成する部位の一部に欠陥が生じたり、リード部１５の表面１５ａと端子部１７との密着性が不十分となることがある。また、端子部１７の厚みが７．１１μｍを超えると、リードフレームの製造コストの増大を来すとことになる。尚、端子部１７は、リード部１５の表面１５ａに対して側壁となる面に一部が回り込んでいてもよい。
このような本発明の半導体装置用リードフレーム１１は、リード部が備える端子部１７の表面が所定の粗さ状態であるので、良好なワイヤボンディングが可能であり、また、ダイパッド部の半導体素子を搭載するための搭載面１２ａ、および、各リード部１５の表面１５ａが粗面となっているので、封止用の樹脂との密着性が良好である。これにより、信頼性が高い多端子の、あるいは、少端子の樹脂封止型半導体装置の製造が可能である。
上述の半導体装置用リードフレームの実施形態は例示であり、本発明はこの実施形態に限定されるものではない。
上述の半導体装置用リードフレームの実施形態は例示であり、本発明はこの実施形態に限定されるものではない。
［リードフレームの製造方法］
次に、本発明のリードフレームの製造方法の一実施形態を説明する。
図３は、本発明のリードフレームの製造例を示す工程図であり、上述の半導体装置用リードフレーム１１の製造を例としたものである。この図３は、図１に示される半導体装置用リードフレームのＩ−Ｉ線における断面図である図２に相当するものである。
図３において、リードフレーム用の基材２１の表面２１ａにレジストパターン３１ａを形成し、基材２１の裏面２１ｂにレジストパターン３１ｂを形成する（図３（Ａ））。
基材２１は、銅、ニッケルやシリコンを含有したコルソン合金や、鉄などを含有した銅合金、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基材を使用し、厚みは０．１０〜０．２５ｍｍの範囲で適宜設定することができる。このような基材２１に対して、予め脱脂処理、洗浄処理等を施すことが好ましい。
次に、本発明のリードフレームの製造方法の一実施形態を説明する。
図３は、本発明のリードフレームの製造例を示す工程図であり、上述の半導体装置用リードフレーム１１の製造を例としたものである。この図３は、図１に示される半導体装置用リードフレームのＩ−Ｉ線における断面図である図２に相当するものである。
図３において、リードフレーム用の基材２１の表面２１ａにレジストパターン３１ａを形成し、基材２１の裏面２１ｂにレジストパターン３１ｂを形成する（図３（Ａ））。
基材２１は、銅、ニッケルやシリコンを含有したコルソン合金や、鉄などを含有した銅合金、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基材を使用し、厚みは０．１０〜０．２５ｍｍの範囲で適宜設定することができる。このような基材２１に対して、予め脱脂処理、洗浄処理等を施すことが好ましい。
レジストパターン３１ａ，３１ｂは、感光性レジストを塗布、乾燥し、あるいは、感光性レジストフィルムをラミネートし、所望のフォトマスクを介して露光した後、現像することにより形成することができる。使用する感光性レジスト、感光性レジストフィルムは、形成したレジストパターン３１ａ，３１ｂが基材２１のエッチングにおいてエッチングマスクとして機能するように、公知の感光性レジスト、感光性レジストフィルムから適宜選択することができる。
次に、レジストパターン３１ａ，３１ｂをエッチングマスクとして、エッチング液を用いて基材２１の両面からエッチング処理を施し、ダイパッド部１２、このダイパッド部１２を支持するための４本の吊りリード１３（図示せず）、ダイパッド部１２の周縁部の近傍に位置し、先端部がダイパッド部１２と対向している複数のリード部１５を形成する（図３（Ｂ））。エッチング処理に用いるエッチング液は、基材２１の材質に応じて適宜選択することができ、例えば、基材２１として銅基材を使用する場合、一般に塩化第二鉄水溶液または塩化銅水溶液をエッチング液として用いることができる。
次に、レジストパターン３１ａ，３１ｂをエッチングマスクとして、エッチング液を用いて基材２１の両面からエッチング処理を施し、ダイパッド部１２、このダイパッド部１２を支持するための４本の吊りリード１３（図示せず）、ダイパッド部１２の周縁部の近傍に位置し、先端部がダイパッド部１２と対向している複数のリード部１５を形成する（図３（Ｂ））。エッチング処理に用いるエッチング液は、基材２１の材質に応じて適宜選択することができ、例えば、基材２１として銅基材を使用する場合、一般に塩化第二鉄水溶液または塩化銅水溶液をエッチング液として用いることができる。
次いで、エッチング処理を施した基材２１からレジストパターン３１ａ，３１ｂを除去した後、粗面化処理工程にて、ダイパッド部１２の半導体素子を搭載するための搭載面１２ａとリード部１５の表面１５ａを、電解エッチングにより粗面とする（図３（Ｃ））。この電解エッチングでは、図４に示されるように、基材２１を陽極とし、ダイパッド部１２の搭載面１２ａおよびリード部１５の表面１５ａが陰極Ａと対向するように陽極Ｃを配置する。また、ダイパッド部１２の裏面１２ｂおよびリード部１５の裏面１５ｂ側には、マスキング電極ＭＣを配する。これにより、基材２１を、陰極と対向している面からエッチングして、粗面化処理を施すことができる。
電解エッチングに使用する電解液は、従来から電解エッチングに使用されている公知の電解液を使用することができる。特に、希硫酸、硫酸、希塩酸、塩酸等を用いることにより、基材２１の表面（ダイパッド部１２の搭載面１２ａおよびリード部１５の表面１５ａ）が海島状に残存した状態の粗面を形成することができ好適である。
電解エッチングに使用する電解液は、従来から電解エッチングに使用されている公知の電解液を使用することができる。特に、希硫酸、硫酸、希塩酸、塩酸等を用いることにより、基材２１の表面（ダイパッド部１２の搭載面１２ａおよびリード部１５の表面１５ａ）が海島状に残存した状態の粗面を形成することができ好適である。
次に、めっき工程にて、リード部１５の粗面化処理が行われた表面１５ａの所望部位のみが露出するようにレジストパターンを形成し、電気めっきにより端子部１７を形成し、その後、レジストパターンを除去する（図３（Ｄ））。これにより、本発明の半導体装置用リードフレーム１１が得られる。端子部１７の厚みは、例えば、２．５４〜７．１１μｍの範囲で適宜設定することができる。端子部１７の厚みが２．５４μｍ未満であると、端子部１７を形成する部位の一部に欠陥が生じたり、リード部１５の表面１５ａと端子部１７との密着性が不十分となることがあり、また、端子部１７の表面が下記の表面状態の範囲を満足することが困難になることがある。端子部１７の厚みが７．１１μｍを超えると、材料コスト、めっき工程時間が増大し、リードフレームの製造コスト増大を来すとことになる。
このような粗面化処理工程および／またはめっき工程を調整することにより、形成した端子部１７の表面を、尖度Ｒｋｕが２．５〜４．５、好ましくは２．９
〜３．９の範囲であり、傾き１０°以下の単位領域の比率が３５％以上、好ましくは５５〜７５％の範囲であり、Ｓ−ｒａｔｉｏが１〜１．２２、好ましくは１．０５〜１．１５の範囲であり、算術平均粗さＲａが０．３μｍ以下、好ましくは０．０５〜０．３μｍの範囲であり、最大断面高さＲｔが１．５μｍ以下、好ましくは０．３〜１．５μｍの範囲となるようにする。
このような粗面化処理工程および／またはめっき工程を調整することにより、形成した端子部１７の表面を、尖度Ｒｋｕが２．５〜４．５、好ましくは２．９
〜３．９の範囲であり、傾き１０°以下の単位領域の比率が３５％以上、好ましくは５５〜７５％の範囲であり、Ｓ−ｒａｔｉｏが１〜１．２２、好ましくは１．０５〜１．１５の範囲であり、算術平均粗さＲａが０．３μｍ以下、好ましくは０．０５〜０．３μｍの範囲であり、最大断面高さＲｔが１．５μｍ以下、好ましくは０．３〜１．５μｍの範囲となるようにする。
粗面化処理工程における調整は、電解エッチングに使用する電解液の組成、温度、電解エッチング時の電流密度、通電時間等を制御することにより行うことができる。また、めっき工程における調整は、電気めっきに使用するめっき液の組成、温度、電気めっき時の電流密度、めっき時間等を制御することにより行うことができる。
例えば、電解エッチングによるリード部１５の表面１５ａの粗面化の程度が大きい場合、めっき工程において形成する端子部１７が薄いと、端子部１７の表面が上記の表面状態の範囲を満足しないことがある。この場合、めっき工程において形成する端子部１７を厚くして、リード部１５の表面１５ａの粗面状態が端子部１７に反映され難くすることにより、端子部１７の表面を上記の表面状態の範囲を満たすものとすることができる。但し、端子部１７の厚みが７．１１μｍを超えると、リードフレームの製造コスト増大を来すとことになる。このような場合には、粗面化処理工程における調整で、電解エッチングによるリード部１５の表面１５ａの粗面化の程度を穏やかなものとする。このように、端子部１７の表面が上記の表面状態の範囲を満たすように粗面化処理工程における調整を行うことにより、ダイパッド部１２、リード部１５の表面１５ａが過度に粗化されることが防止される。
例えば、電解エッチングによるリード部１５の表面１５ａの粗面化の程度が大きい場合、めっき工程において形成する端子部１７が薄いと、端子部１７の表面が上記の表面状態の範囲を満足しないことがある。この場合、めっき工程において形成する端子部１７を厚くして、リード部１５の表面１５ａの粗面状態が端子部１７に反映され難くすることにより、端子部１７の表面を上記の表面状態の範囲を満たすものとすることができる。但し、端子部１７の厚みが７．１１μｍを超えると、リードフレームの製造コスト増大を来すとことになる。このような場合には、粗面化処理工程における調整で、電解エッチングによるリード部１５の表面１５ａの粗面化の程度を穏やかなものとする。このように、端子部１７の表面が上記の表面状態の範囲を満たすように粗面化処理工程における調整を行うことにより、ダイパッド部１２、リード部１５の表面１５ａが過度に粗化されることが防止される。
一方、電解エッチングによるリード部１５の表面１５ａの粗面化の程度が小さい場合、めっき工程において形成する端子部１７が厚いと、その表面が上記の表面状態の範囲を満足しないことがある。この場合、めっき工程において形成する端子部１７を薄くして、リード部１５の表面１５ａの粗面状態が端子部１７に反映され易くすることにより、端子部１７の表面を上記の表面状態の範囲を満たすものとすることができる。但し、端子部１７の厚みが２．５４μｍ未満であると、端子部１７を形成する部位の一部に欠陥が生じたり、リード部１５の表面１５ａとの密着性が不十分となることがある。したがって、端子部１７の表面が上記の表面状態の範囲を満たすものとするために、端子部１７の厚みを２．５４μｍ未満とする必要がある場合には、粗面化処理工程における調整で、電解エッチングによるリード部１５の表面１５ａの粗面化の程度を大きいものとする。このように、端子部１７の表面が上記の表面状態の範囲を満たすように粗面化処理工程における調整を行うことにより、ダイパッド部１２、リード部１５の表面１５ａの粗面状態が、必然的に封止用の樹脂との良好な密着性が得られるものとなる。
このような本発明のリードフレームの製造方法で製造されたリードフレームは、リード部に形成された端子部の表面の尖度Ｒｋｕ、傾き１０°以下の単位領域の存在比率、Ｓ−ｒａｔｉｏ、算術平均粗さＲａ、および、最大断面高さＲｔが上記の範囲を満たすので、良好なワイヤボンディングが可能である。また、このような端子部の表面状態を可能とするようなダイパッド部、リード部の粗面状態により、封止用の樹脂との良好な密着性が得られる。
上述のリードフレームの製造方法の実施形態は例示であり、本発明はこの実施形態に限定されるものではない。例えば、粗面化処理工程では、マスキング電極ＭＣに代えて、ダイパッド部１２の裏面１２ｂおよびリード部１５の裏面１５ｂ側に電気絶縁性のマスキング剤を配設することにより、基材２１を、陰極と対向している面からエッチングして粗化してもよい。
上述のリードフレームの製造方法の実施形態は例示であり、本発明はこの実施形態に限定されるものではない。例えば、粗面化処理工程では、マスキング電極ＭＣに代えて、ダイパッド部１２の裏面１２ｂおよびリード部１５の裏面１５ｂ側に電気絶縁性のマスキング剤を配設することにより、基材２１を、陰極と対向している面からエッチングして粗化してもよい。
［樹脂封止型半導体装置］
図５は、本発明の樹脂封止型半導体装置の一実施形態を示す概略断面図であり、上述の半導体装置用リードフレーム１１を用いた例である。この図５は、図１に示される半導体装置用リードフレームのＩ−Ｉ線における断面図である図２に相当するものである。
図５において、本発明の樹脂封止型半導体装置５１は、ダイパッド部１２と、このダイパッド部１２に位置する半導体素子５３と、ダイパッド部１２の周囲に位置する複数のリード部１５と、各リード部１５の端子部１７と半導体素子５３の端子５３ａとを接続するワイヤ５５と、ダイパッド部１２、各リード部１５、端子部１７、半導体素子５３、ワイヤ５５を封止する樹脂部材５７と、を備えている。
樹脂封止型半導体装置５１が備える半導体素子５３は、樹脂封止型半導体装置５１に使用目的に応じて適宜選択することができる。
また、ワイヤ５５の材質としては、金、金合金、銅、銅合金、アルミニウム、アルミニウム合金等を挙げることができる。
図５は、本発明の樹脂封止型半導体装置の一実施形態を示す概略断面図であり、上述の半導体装置用リードフレーム１１を用いた例である。この図５は、図１に示される半導体装置用リードフレームのＩ−Ｉ線における断面図である図２に相当するものである。
図５において、本発明の樹脂封止型半導体装置５１は、ダイパッド部１２と、このダイパッド部１２に位置する半導体素子５３と、ダイパッド部１２の周囲に位置する複数のリード部１５と、各リード部１５の端子部１７と半導体素子５３の端子５３ａとを接続するワイヤ５５と、ダイパッド部１２、各リード部１５、端子部１７、半導体素子５３、ワイヤ５５を封止する樹脂部材５７と、を備えている。
樹脂封止型半導体装置５１が備える半導体素子５３は、樹脂封止型半導体装置５１に使用目的に応じて適宜選択することができる。
また、ワイヤ５５の材質としては、金、金合金、銅、銅合金、アルミニウム、アルミニウム合金等を挙げることができる。
樹脂部材５７は、従来から樹脂封止型半導体装置に用いられている電気絶縁性の樹脂材料を用いることができ、特に制限はない。
この樹脂封止型半導体装置５１において、ダイパッド部１２の半導体素子５３が位置する搭載面１２ａと、リード部１５の表面１５ａは粗面となっている。したがって、ダイパッド部１２と複数のリード部１５は、封止用の樹脂部材５７に対して良好な密着性が発現される。
また、樹脂封止型半導体装置５１において、端子部１７の表面は、尖度Ｒｋｕが２．５〜４．５、好ましくは２．９〜３．９の範囲であり、傾き１０°以下の単位領域の比率が３５％以上、好ましくは５５〜７５％の範囲であり、Ｓ−ｒａｔｉｏが１〜１．２２、好ましくは１．０５〜１．１５の範囲であり、算術平均粗さＲａが０．３μｍ以下、好ましくは０．０５〜０．３μｍの範囲であり、最大断面高さＲｔが１．５μｍ以下、好ましくは０．３〜１．５μｍの範囲となっている。これにより、端子部１７におけるワイヤ５５による良好なワイヤボンディングが可能である。
このような本発明の樹脂封止型半導体装置は、ワイヤ５５による端子部１７と半導体素子５３の端子５３ａとの接続が良好であり、また、封止用の樹脂部材５７とダイパッド部１２、各リード部１５との密着が良好であり、信頼性の高い樹脂封止型半導体装置である。
この樹脂封止型半導体装置５１において、ダイパッド部１２の半導体素子５３が位置する搭載面１２ａと、リード部１５の表面１５ａは粗面となっている。したがって、ダイパッド部１２と複数のリード部１５は、封止用の樹脂部材５７に対して良好な密着性が発現される。
また、樹脂封止型半導体装置５１において、端子部１７の表面は、尖度Ｒｋｕが２．５〜４．５、好ましくは２．９〜３．９の範囲であり、傾き１０°以下の単位領域の比率が３５％以上、好ましくは５５〜７５％の範囲であり、Ｓ−ｒａｔｉｏが１〜１．２２、好ましくは１．０５〜１．１５の範囲であり、算術平均粗さＲａが０．３μｍ以下、好ましくは０．０５〜０．３μｍの範囲であり、最大断面高さＲｔが１．５μｍ以下、好ましくは０．３〜１．５μｍの範囲となっている。これにより、端子部１７におけるワイヤ５５による良好なワイヤボンディングが可能である。
このような本発明の樹脂封止型半導体装置は、ワイヤ５５による端子部１７と半導体素子５３の端子５３ａとの接続が良好であり、また、封止用の樹脂部材５７とダイパッド部１２、各リード部１５との密着が良好であり、信頼性の高い樹脂封止型半導体装置である。
次に、本発明の樹脂封止型半導体装置の製造例を、上記の樹脂封止型半導体装置５１を例として説明する。
図６は、本発明の樹脂封止型半導体装置の製造例を、上記の本発明のリードフレーム１１を用いた例として示す工程図である。図６において、まず、リードフレーム１１のダイパッド部１２の搭載面１２ａに半導体素子５３を搭載する（図６（Ａ））。半導体素子５３の搭載は、ダイアタッチペースト５４を用いて半導体素子５３をダイパッド部１２に固着することにより行うことができる。例えば、エポキシ樹脂を含有するダイアタッチペーストは、密着性に優れているが、従来のリードフレームでは、エポキシ樹脂に含有される溶剤成分が滲み出し、後述する樹脂部材５７による封止に悪影響を与えることがあった。これは、従来のリードフレームでは、封止用の樹脂との密着性を向上させるために、エッチングにより粗面化処理が施されているが、この粗面状態が先鋭であることにより溶剤成分の滲み出しが生じると考えられる。本発明のリードフレーム１１では、端子部１７の表面が上記の表面状態の範囲を満たすように、ダイパッド部１２、リード部１５の表面１５ａが適度に粗化されており、このような溶剤成分の滲み出しを生じることなく半導体素子５３を搭載することができる。
図６は、本発明の樹脂封止型半導体装置の製造例を、上記の本発明のリードフレーム１１を用いた例として示す工程図である。図６において、まず、リードフレーム１１のダイパッド部１２の搭載面１２ａに半導体素子５３を搭載する（図６（Ａ））。半導体素子５３の搭載は、ダイアタッチペースト５４を用いて半導体素子５３をダイパッド部１２に固着することにより行うことができる。例えば、エポキシ樹脂を含有するダイアタッチペーストは、密着性に優れているが、従来のリードフレームでは、エポキシ樹脂に含有される溶剤成分が滲み出し、後述する樹脂部材５７による封止に悪影響を与えることがあった。これは、従来のリードフレームでは、封止用の樹脂との密着性を向上させるために、エッチングにより粗面化処理が施されているが、この粗面状態が先鋭であることにより溶剤成分の滲み出しが生じると考えられる。本発明のリードフレーム１１では、端子部１７の表面が上記の表面状態の範囲を満たすように、ダイパッド部１２、リード部１５の表面１５ａが適度に粗化されており、このような溶剤成分の滲み出しを生じることなく半導体素子５３を搭載することができる。
次に、半導体素子５３を搭載したリードフレーム１１を、ワイヤボンディング装置のステージ上に載置し、このワイヤボンディング装置を用いて、半導体素子５３の端子５３ａとリードフレーム１１の各リード部１５の端子部１７とをワイヤ５５で接続する（図６（Ｂ））。本発明のリードフレーム１１では、端子部１７の表面の尖度Ｒｋｕ、傾き１０°以下の単位領域の存在比率、Ｓ−ｒａｔｉｏ、算術平均粗さＲａ、および、最大断面高さＲｔが所定の範囲とされているため、端子部１７におけるワイヤ５５による良好なワイヤボンディングが可能である。
上記のように、半導体素子５３におけるすべての接続すべき端子５３ａとリードフレーム１１の各リード部１５の端子部１７とをワイヤ５５で接続した後、このリードフレーム１１を樹脂封止用金型内に配置する。そして、ダイパッド部１２の裏面１２ｂ、各リード部１５の裏面１５ｂを外部に露出させるようにして、ダイパッド部１２、吊りリード１３（図示せず）、リード部１５、端子部１７、半導体素子５３、ワイヤ５５を樹脂部材５７で封止し、その後、樹脂封止用金型から取り出す（図６（Ｃ））。
上記のように、半導体素子５３におけるすべての接続すべき端子５３ａとリードフレーム１１の各リード部１５の端子部１７とをワイヤ５５で接続した後、このリードフレーム１１を樹脂封止用金型内に配置する。そして、ダイパッド部１２の裏面１２ｂ、各リード部１５の裏面１５ｂを外部に露出させるようにして、ダイパッド部１２、吊りリード１３（図示せず）、リード部１５、端子部１７、半導体素子５３、ワイヤ５５を樹脂部材５７で封止し、その後、樹脂封止用金型から取り出す（図６（Ｃ））。
次いで、各々の半導体装置に個片化するために、半導体装置用リードフレーム１１の吊りリード１３（図示せず）、および、各リード部１５の不要な部位をブレードによってダイシング切断することにより、樹脂封止型半導体装置５１が得られる（図６（Ｄ））。
上述の樹脂封止型半導体装置の実施形態は例示であり、本発明はこの実施形態に限定されるものではない。
上述の樹脂封止型半導体装置の実施形態は例示であり、本発明はこの実施形態に限定されるものではない。
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
まず、リードフレーム用の基材として、厚み０．２０３ｍｍの銅合金板（（株）神戸製鋼所製 ＫＬＦ１９４材）を準備し、この基材上に感光性レジストフィルム（旭化成（株）製 サンフォートＡＱ−２５５８）をラミネートし、所望のフォトマスクを介して露光し、現像して、基材の両面にレジストパターンを形成した（図３（Ａ）参照）。
［実施例１］
まず、リードフレーム用の基材として、厚み０．２０３ｍｍの銅合金板（（株）神戸製鋼所製 ＫＬＦ１９４材）を準備し、この基材上に感光性レジストフィルム（旭化成（株）製 サンフォートＡＱ−２５５８）をラミネートし、所望のフォトマスクを介して露光し、現像して、基材の両面にレジストパターンを形成した（図３（Ａ）参照）。
次に、レジストパターンをエッチングマスクとして、下記のエッチング条件のスプレーエッチングにより、基材両側からエッチング処理を施した。これにより、ダイパッド部と、このダイパッド部を支持するための４本の吊りリードと、ダイパッド部の周縁部の近傍に位置し、先端部がダイパッド部と対向している複数のリード部を有するリードフレームを形成した（図３（Ｂ）参照）。
（エッチング条件）
・エッチング液 ： 塩化第二鉄溶液
・比重 ： ４０ボーメ（Ｂｅ）
・温度 ： ５５℃
・スプレー圧 ： ２．５ｋｇ／ｃｍ2
（エッチング条件）
・エッチング液 ： 塩化第二鉄溶液
・比重 ： ４０ボーメ（Ｂｅ）
・温度 ： ５５℃
・スプレー圧 ： ２．５ｋｇ／ｃｍ2
次いで、上記のようにエッチング処理を施して形成したリードフレームからレジストパターンを除去した後、このリードフレームを陽極として、陰極と対向するように電解液中に配置した。陽極としてのリードフレームは、ダイパッド部の半導体素子を搭載するための搭載面側が陰極と対向するようにした。また、陽極であるリードフレームの陰極と反対側には、マスキング電極（陽極）を離間して配した。そして、下記の条件の電解エッチングにより、ダイパッド部の半導体素子を搭載するための搭載面と、この搭載面と同一方向を向く各リード部の表面を粗面化して、リードフレーム前駆体を得た。（図３（Ｃ）参照）。尚、電解エッチングを下記の条件の範囲内で変化させることにより、粗面の状態が異なる試料１〜試料８の８種のリードフレーム前駆体を得た。
（電解エッチング条件）
・電解液 ： 硫酸
・電解液中の硫酸の濃度 ： ７．５〜１２．５重量％
・温度 ： ４４℃
・電流密度 ： ５Ａ／ｍ2
・通電時間 ： ２７秒
（電解エッチング条件）
・電解液 ： 硫酸
・電解液中の硫酸の濃度 ： ７．５〜１２．５重量％
・温度 ： ４４℃
・電流密度 ： ５Ａ／ｍ2
・通電時間 ： ２７秒
また、矩形（２５０ｍｍ×７０ｍｍ）のリードフレーム用の基材を評価用基材として準備し、上記と同様の８種の条件で電解エッチングを行って粗面化処理を施して、試料１〜試料８のリードフレーム前駆体に対応した評価用基材１〜８を得た。
次に、粗面化処理を施した試料１〜試料８の８種のリードフレーム前駆体の両面に、上記の感光性レジストフィルムをラミネートし、所望のフォトマスクを介して露光し、現像して、各リード部の端子部形成部位のみを露出させるように、レジストパターンを形成した。このレジストパターンをマスクとして、下記の条件で電気めっきにより端子部を形成し、その後、レジストパターンを除去して、試料１〜試料８の８種のリードフレームを得た。
（電気めっき条件）
・めっき液 ： 中性シアン浴
・温度 ： ６０℃
・めっき厚み ： ３．５μｍ
・めっき時間 ： １０秒
次に、粗面化処理を施した試料１〜試料８の８種のリードフレーム前駆体の両面に、上記の感光性レジストフィルムをラミネートし、所望のフォトマスクを介して露光し、現像して、各リード部の端子部形成部位のみを露出させるように、レジストパターンを形成した。このレジストパターンをマスクとして、下記の条件で電気めっきにより端子部を形成し、その後、レジストパターンを除去して、試料１〜試料８の８種のリードフレームを得た。
（電気めっき条件）
・めっき液 ： 中性シアン浴
・温度 ： ６０℃
・めっき厚み ： ３．５μｍ
・めっき時間 ： １０秒
また、粗面化処理を施した上記の評価用基材１〜８に対して、端子部形成部位のみを露出させるようにレジストパターンを形成し、このレジストパターンをマスクとして、上記と同様の電気めっき条件で端子部を形成し、その後、レジストパターンを除去した。この端子部を形成した８種の評価用基材１〜８は、試料１〜試料８の８種のリードフレームに対応するもである。
次に、上記の試料１〜試料８の８種のリードフレームのダイパッド部に半導体素子を搭載した。搭載した半導体素子の端子と各リード部の端子部を金ワイヤを用いて接続し、ボンディングされたワイヤのプル強度を測定して、結果を下記の表１に示した。尚、プル強度の測定は、（株）レスカ製 ＰＴＲ−１０を用いて行った。
次に、上記の試料１〜試料８の８種のリードフレームのダイパッド部に半導体素子を搭載した。搭載した半導体素子の端子と各リード部の端子部を金ワイヤを用いて接続し、ボンディングされたワイヤのプル強度を測定して、結果を下記の表１に示した。尚、プル強度の測定は、（株）レスカ製 ＰＴＲ−１０を用いて行った。
また、試料１〜試料８の８種のリードフレームに対応する８種の評価用基材１〜８について、各々６箇所において端子部（めっき層）の尖度Ｒｋｕ、傾き１０°以下の単位領域の存在比率、Ｓ−ｒａｔｉｏ、算術平均粗さＲａ、および、最大断面高さＲｔを計測し、６箇所の計測値の平均値を算出して下記の表１に示した。
＜尖度Ｒｋｕの計測＞
（株）日立ハイテクサイエンス製 ＶｅｒｔＳｃａｎを用いて計測した。
＜傾き１０°以下の単位領域の比率の計測＞
表面を（株）日立ハイテクサイエンス製 ＶｅｒｔＳｃａｎを用いて複数の画素に分割して測定し、各画素を単位領域として、各画素の傾きとその分布から端子部（めっき層）の基準面を求め、この基準面に対する各画素の傾きから算出した。
＜Ｓ−ｒａｔｉｏの計測＞
表面を（株）日立ハイテクサイエンス製 ＶｅｒｔＳｃａｎを用いて複数の画素に分割して測定し、得られた表面積を観察面積で除して算出した。
＜算術平均粗さＲａの計測＞
（株）日立ハイテクサイエンス製 ＶｅｒｔＳｃａｎを用いて計測した。
＜最大断面高さＲｔの計測＞
（株）日立ハイテクサイエンス製 ＶｅｒｔＳｃａｎを用いて計測した。
＜尖度Ｒｋｕの計測＞
（株）日立ハイテクサイエンス製 ＶｅｒｔＳｃａｎを用いて計測した。
＜傾き１０°以下の単位領域の比率の計測＞
表面を（株）日立ハイテクサイエンス製 ＶｅｒｔＳｃａｎを用いて複数の画素に分割して測定し、各画素を単位領域として、各画素の傾きとその分布から端子部（めっき層）の基準面を求め、この基準面に対する各画素の傾きから算出した。
＜Ｓ−ｒａｔｉｏの計測＞
表面を（株）日立ハイテクサイエンス製 ＶｅｒｔＳｃａｎを用いて複数の画素に分割して測定し、得られた表面積を観察面積で除して算出した。
＜算術平均粗さＲａの計測＞
（株）日立ハイテクサイエンス製 ＶｅｒｔＳｃａｎを用いて計測した。
＜最大断面高さＲｔの計測＞
（株）日立ハイテクサイエンス製 ＶｅｒｔＳｃａｎを用いて計測した。
また、上記の試料１〜試料８のリードフレーム前駆体に対応した評価用基材１〜８を用いて、封止用樹脂との密着性を評価した。すわなち、評価用基材１〜８上に、封止樹脂として住友ベークライト（株）製 Ｇ６３１を供給し、１．５ｋｇ／ｃｍ2の圧力下で１７５℃、１００秒間の加熱を行い、截頭円錐形状に成型し、さらに、１７５℃、４時間の加熱を行って硬化させて樹脂片を作製した。この樹脂片に、評価用基材の表面に平行な方向で荷重をかけ、剥離したときの荷重を樹脂片の接着面の面積で除して、単位面積当りの荷重（ｋＮ／ｃｍ2）を求めて、下記の表１に示した。
本発明は、樹脂封止型半導体装置の製造等において有用である。
１１…半導体装置用リードフレーム
１２…ダイパッド部
１２ａ…搭載面
１３…吊りリード
１５…リード部
１７…端子部
２１…基材
５１…樹脂封止型半導体装置
５３…半導体素子
５５…ワイヤ
５７…樹脂部材
１２…ダイパッド部
１２ａ…搭載面
１３…吊りリード
１５…リード部
１７…端子部
２１…基材
５１…樹脂封止型半導体装置
５３…半導体素子
５５…ワイヤ
５７…樹脂部材
Claims (3)
- 半導体素子を搭載するためのダイパッド部と、
前記ダイパッド部の周縁部の近傍に位置し、先端部が前記ダイパッド部と対向している複数のリード部と、を備え、
前記ダイパッド部の半導体素子を搭載するための搭載面と、該搭載面と同一方向を向く前記リード部の表面は粗面であり、
前記リード部の前記粗面の所定部位に、ワイヤボンディングを行うための端子部が位置し、
前記端子部の表面は、尖度Ｒｋｕが２．５〜４．５の範囲であり、傾き１０°以下の単位領域の存在比率が３５％以上であり、Ｓ−ｒａｔｉｏが１〜１．２２の範囲であり、算術平均粗さＲａが０．３μｍ以下であり、最大断面高さＲｔが１．５μｍ以下であることを特徴とする半導体装置用リードフレーム。 - 半導体素子を搭載するためのダイパッド部と、該ダイパッド部の周縁部の近傍に位置し、先端部が前記ダイパッド部と対向している複数のリード部と、を備えるリードフレームの製造方法において、
前記ダイパッド部の半導体素子を搭載するための搭載面と、該搭載面と同一方向を向く前記リード部の表面とを、電解エッチングにより粗面とする粗面化処理工程と、
前記リード部の前記粗面化処理が行われた面の所定部位に、電気めっきにより端子部を形成するめっき工程と、を備え、
前記粗面化処理工程および／または前記めっき工程は、前記端子部の表面を、尖度Ｒｋｕが２．５〜４．５の範囲、傾き１０°以下の単位領域の存在比率が３５％以上であり、Ｓ−ｒａｔｉｏが１〜１．２２の範囲、算術平均粗さＲａが０．３μｍ以下であり、最大断面高さＲｔが１．５μｍ以下となるように調整することを特徴とするリードフレームの製造方法。 - ダイパッド部と、該ダイパッド部に位置する半導体素子と、前記ダイパッド部の周囲に位置する複数のリード部と、該リード部の端子部と前記半導体素子とを接続するワイヤと、前記前記半導体素子、前記端子部、前記ワイヤを少なくとも封止する樹脂部材と、を備え、
前記ダイパッド部の前記半導体素子が位置する搭載面と、該搭載面と同一方向を向き前記端子部が位置する前記リード部の表面は粗面であり、
前記端子部の表面は、尖度Ｒｋｕが２．５〜４．５の範囲であり、傾き１０°以下の単位領域の存在比率が３５％以上であり、Ｓ−ｒａｔｉｏが１〜１．２２の範囲であり、算術平均粗さＲａが０．３μｍ以下であり、最大断面高さＲｔが１．５μｍ以下であることを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016221644A JP6852358B2 (ja) | 2016-11-14 | 2016-11-14 | 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016221644A JP6852358B2 (ja) | 2016-11-14 | 2016-11-14 | 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018081961A true JP2018081961A (ja) | 2018-05-24 |
| JP6852358B2 JP6852358B2 (ja) | 2021-03-31 |
Family
ID=62198283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016221644A Active JP6852358B2 (ja) | 2016-11-14 | 2016-11-14 | 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6852358B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230103345A (ko) * | 2021-12-31 | 2023-07-07 | 해성디에스 주식회사 | 반도체 패키지의 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315511A (ja) * | 1991-12-25 | 1993-11-26 | Nikko Kinzoku Kk | リードフレーム材およびその製造方法 |
| JPH0846116A (ja) * | 1994-07-28 | 1996-02-16 | Mitsubishi Denki Metetsukusu Kk | リードフレーム及びその製造方法 |
| JPH10199905A (ja) * | 1997-01-14 | 1998-07-31 | Nippon Motorola Ltd | チップ支持板の粗面化方法 |
| JPH1140720A (ja) * | 1997-07-16 | 1999-02-12 | Dainippon Printing Co Ltd | 回路部材および該回路部材を用いた樹脂封止型半導体装置 |
| JP2006310397A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
| JP2008127606A (ja) * | 2006-11-17 | 2008-06-05 | Kobe Steel Ltd | 酸化膜密着性に優れた高強度銅合金板 |
| JP2010109241A (ja) * | 2008-10-31 | 2010-05-13 | Toppan Printing Co Ltd | テープキャリア及びその製造方法 |
-
2016
- 2016-11-14 JP JP2016221644A patent/JP6852358B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05315511A (ja) * | 1991-12-25 | 1993-11-26 | Nikko Kinzoku Kk | リードフレーム材およびその製造方法 |
| JPH0846116A (ja) * | 1994-07-28 | 1996-02-16 | Mitsubishi Denki Metetsukusu Kk | リードフレーム及びその製造方法 |
| JPH10199905A (ja) * | 1997-01-14 | 1998-07-31 | Nippon Motorola Ltd | チップ支持板の粗面化方法 |
| JPH1140720A (ja) * | 1997-07-16 | 1999-02-12 | Dainippon Printing Co Ltd | 回路部材および該回路部材を用いた樹脂封止型半導体装置 |
| JP2006310397A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
| JP2008127606A (ja) * | 2006-11-17 | 2008-06-05 | Kobe Steel Ltd | 酸化膜密着性に優れた高強度銅合金板 |
| JP2010109241A (ja) * | 2008-10-31 | 2010-05-13 | Toppan Printing Co Ltd | テープキャリア及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230103345A (ko) * | 2021-12-31 | 2023-07-07 | 해성디에스 주식회사 | 반도체 패키지의 제조 방법 |
| KR102563273B1 (ko) * | 2021-12-31 | 2023-08-04 | 해성디에스 주식회사 | 반도체 패키지의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6852358B2 (ja) | 2021-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8390105B2 (en) | Lead frame substrate, manufacturing method thereof, and semiconductor apparatus | |
| JP6362111B2 (ja) | リードフレームの製造方法 | |
| JP6736719B1 (ja) | 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板 | |
| JP6741356B1 (ja) | リードフレーム | |
| JP2006210807A (ja) | 半導体装置の製造方法 | |
| KR20110074514A (ko) | 리드 프레임 기판과 그 제조 방법, 및 반도체 장치 | |
| JP4670931B2 (ja) | リードフレーム | |
| US20240030114A1 (en) | Lead frame and manufacturing method thereof | |
| JP2014078658A (ja) | 半導体パッケージ用基板、及びその製造方法 | |
| JP6852358B2 (ja) | 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 | |
| JP4620584B2 (ja) | 回路部材の製造方法 | |
| JP2020155749A (ja) | リードフレーム | |
| JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
| JP6736717B1 (ja) | 半導体素子搭載用基板 | |
| JP6733941B1 (ja) | 半導体素子搭載用基板 | |
| JP6744020B1 (ja) | リードフレーム | |
| JP5299411B2 (ja) | リードフレームの製造方法 | |
| JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| US10181436B2 (en) | Lead frame and method of manufacturing the same | |
| JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP2017130522A (ja) | 樹脂付リードフレーム基板 | |
| WO2018221340A1 (ja) | リードフレーム、リードフレームの製造方法、および半導体装置の製造方法 | |
| JP2014175578A (ja) | 半導体素子搭載用リードフレーム | |
| JP2014116632A (ja) | 半導体装置の製造方法 | |
| JP2020155747A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6852358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |