JP2010109241A - テープキャリア及びその製造方法 - Google Patents

テープキャリア及びその製造方法 Download PDF

Info

Publication number
JP2010109241A
JP2010109241A JP2008281291A JP2008281291A JP2010109241A JP 2010109241 A JP2010109241 A JP 2010109241A JP 2008281291 A JP2008281291 A JP 2008281291A JP 2008281291 A JP2008281291 A JP 2008281291A JP 2010109241 A JP2010109241 A JP 2010109241A
Authority
JP
Japan
Prior art keywords
wiring pattern
tape carrier
wire
wire bonding
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008281291A
Other languages
English (en)
Inventor
Takehito Ebihara
健仁 海老原
Yutaka Yoshikawa
吉川　　裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2008281291A priority Critical patent/JP2010109241A/ja
Publication of JP2010109241A publication Critical patent/JP2010109241A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ワイヤーボンディングのワイヤープル強度を被接続表面の凹凸の程度を、算術平均粗さ、最大高さ、二乗平均粗さなどのパラメータと関連付けることは、バラツキが大きく信頼性に欠け実用的でないという問題がある。
【解決手段】少なくとも、耐熱性樹脂フィルム１、接着層２及び銅箔からなる配線パターン５をこの順に積層したテープキャリアであって、前記配線パターン５の一部であるワイヤーボンディング用接続パッド５の銅箔表面は、凹凸を勘案した実表面積と当該箇所を平坦とした場合の面積の比が１．１〜１．２の範囲であること、又少なくとも、前記配線パターンの表面を硫酸と過酸化水素と水の混合液に浸漬することで粗化する工程と、前記配線パターンの接続パッド部５にニッケルめっき８と金めっき７する工程と、を含むテープキャリアの製造方法である。
【選択図】図２

Description

本発明は、半導体素子を搭載するテープキャリアに係わり、特にはテープキャリア上に形成するワイヤーボンディング接続用パッド部の表面凹凸を規定する方法及び凹凸表面の製造方法に関する。
ウェハープロセスで製造される各種のメモリー、ＣＭＯＳ、ＣＰＵ、ＦＰＧＡ等の半導体素子は、電力供給あるいは相互に信号を送受するための電気接続用端子を有する。その電気接続用端子のピッチと、半導体素子が装着されるべきプリント基板側の接続部のピッチとは、工法が異なるためスケールが１、２桁ほど違っている。そのためインターポーザと称されるピッチ変換用の配線パターンが形成された仲介用基板が使用される。このインターポーザの一方の面に形成されたピッチの狭い配線と半導体素子の電極とを電気的に接続し、他方の面に形成されたピッチが拡張された配線とプリント基板の接続端子との接続がとられる。
このインターポーザには、Ｂ−ＢＧＡ（Ｂｕｉｌｄ ｕｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、Ｐ−ＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、Ｔ−ＢＧＡ（Ｔａｐｅ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と材質の面からでもいくつか種類があり、目的用途に応じて適宜使い分けられている。この中でＴ−ＢＧＡは、半導体素子をＴ−ＢＧＡ基板に実装した後、個片に分割されるまでは、長尺の可とう性のあるフィルム状態で、配線用パターン形成やソルダーレジスト形成など一連の加工が、リールツーリール方式によりなされるためテープキャリアとも呼ばれている。テープキャリアは、枚葉方式で生産されるＢ−ＢＧＡ、Ｐ−ＢＧＡ等に比較して生産性の高いものとされている。
テープキャリアに半導体素子を搭載した典型的なパッケージ構造の一例は図１（ｈ）、（ｉ）に示されている。この図は、一辺が２〜３センチの正方形状の耐熱性樹脂フィルム基材１の一方の面の中央部に半導体素子１０が載置され、その周囲に半導体素子１０とワイヤーボンディング接続するための接続パッド１３、及び接続パッドにつながるとともにピッチを拡大する配線パターン５が、定法のフォトリソグラフィー技術を用いて形成されたものである。配線パターン５は、スルーホール３を介して裏面から接触が可能となっており、半田を介して裏面側のプリント基板上の配線パターンと接続される。テープキャリアに形成された接続用パッド１３と半導体素子１０に形成された電極１４との電気接続には、接続数が２５６程度以下では通常ワイヤーボンディング方式が採用される。
このテープキャリアに形成される接続部で問題となるのは、金ワイヤーと接続するボンディング用接続パッドとプリント基板側と接続をとるビア部の接続信頼性である。一方は金ワイヤーとの接続信頼性、他方は半田に対する接続信頼性である。二つの接続部に対して各々に好適な金属表面態様を構成するのが理想的であるが、実際上は同一の工程を採用せざるを得ず基本的に同一の表面処理となる（例えば、特許文献１参照）。金ワイヤーについては、接続部として許容される面積が半田接続部に比べて狭く、ワイヤーボンディング時の温度も高くできないので、接合強度が弱くなるという問題がある。したがって、ワイヤーボンディング用接続パッド部分の接続安定性に着目した金属表面処理がなされるのが普通である。
ワイヤーボンディングの接続信頼性を向上するには、金ワイヤーと融合して一体となるようにテープキャリア上の接続パッドの最表面には金めっき皮膜を形成する。金めっき自
体は下地のテープ基材と密着性が低いので、密着性を順次高めるように金属の多層構成とし且つ金同士が接合しやすい表面形状が問題となる。特許文献１には、リードフレーム基材上にニッケル／パラジウム／金の３層構成からなる金属めっき皮膜を形成するとの記載がある。ニッケルめっきでは、表面が粗なニッケルめっき皮膜となるように、ワット浴の塩酸濃度を通常の２倍以上にすると、ニッケル層の表面粗さをＲａで０．２０μｍ以上０．７０μｍ以下とすることが可能で、この範囲で好ましいボンディング強度が得られたと記載されている。しかしながら、パラジウムという貴金属で高コストの材料を用いるので、製造コストが高くなるという問題がある。ここでＲａは算術平均粗さである。
特許文献２には、樹脂基板上に無電界めっき又は電界めっき法により、配線パターン形成用の銅めっき層を形成すると、銅表面は一般的に周期の長い凹凸を有すると記載されている。この表面をバフ研磨することで表面粗さを密にした上で、ニッケル粒径が０．５μｍ以上となるようにニッケルめっきを施し、さらに電界又は無電界金めっき法で金皮膜を形成し、金皮膜の最大表面粗さを２μｍ以下、及び銅とニッケルの金皮膜への拡散を３原子％以下に制御すると好ましいボンディングプル強度が得られるとの記載がある。しかし、金皮膜への銅やニッケルの拡散の抑制が容易でないという問題がある。
また、特許文献3はニッケル層の最大表面高さについて言及があるが、最大表面高さが０．３〜５．０μｍの範囲が好ましいとの記載が見られる。
さらに、特許文献４には金層表面の好ましい凹凸を長距離（１００μｍ平方）のうねりと短距離（１０μｍ平方）の粗さで規定し、前者の二乗平均平方根高さが０．２４〜０．８５μｍの範囲、後者で０．０５〜０．２５μｍの範囲がワイヤーボンディングする上で好ましいとの記載がある。
特開２００６−９３５５９号公報 特開平１０−２４２２０３号公報 特開平１１−３５０１６６号公報 特開２００３−３７２０１号公報
テープキャリア上に形成される銅箔表面は、どちらかといえば凹凸の周期が長く、一般には、銅箔に単純に金めっき皮膜を形成すると、ワイヤーボンディングのマージンは狭くなる傾向がある。すなわち、ワイヤーがついたりつかなかったりする上に、ついた場合でも接続部位の形態が不均一（メクレ）で十分なプル強度が得られないという問題がある。そこで、銅表面をできるだけ細かく均一に粗くする粗化処理を施してから、金メッキ皮膜を形成するが、該金めっき皮膜の凹凸の程度を、上記のような算術平均粗さ（Ｒａ；平均線からの絶対偏差値の平均値、特許文献１）、最大高さ（Ｒｙ；基準長さごとの最低谷底から最大山頂までの高さ、特許文献２、３）、二乗平均粗さ（ＲＭＳ、特許文献３）などのパラメータで規定して、ワイヤーボンディングのプル強度との相関を見ることがなされてきた。
しかし、上記のパラメータの値をある範囲に収めたとしても、必ずしも同じワイヤーボンディングのプル強度が再現せずバラツクという問題がある。
そこで本発明は、ワイヤーボンディングの接合信頼性の評価に好適な別のパラメータを探索し、該パラメータの好ましい数値範囲を有するテープキャリア及びその製造方法を提供することを目的とした。
上記要請に応えるための請求項１に記載の発明は、少なくとも、耐熱性樹脂フィルムと、接着層と、銅箔からなる配線パターンと、をこの順に積層したテープキャリアであって、前記配線パターンの一部であるワイヤーボンディング用接続パッドの表面は、凹凸を勘案した実表面積と当該箇所を平坦とした場合の面積の比が１．１〜１．２の範囲であることを特徴とするテープキャリアとしたものである。
かかる発明は、ワイヤーボンディング特性を、凹凸に沿って算出した実表面積の大小で比較することにして、その好ましい実表面積の範囲を特定するものである。
請求項２に記載の発明は、少なくとも、前記配線パターンの表面を硫酸と過酸化水素と水の混合液に浸漬することで粗化する工程と、前記配線パターンにニッケルめっき及び金めっきをする工程と、を有することを特徴とする請求項1に記載のテープキャリアの製造方法としたものである。
表面凹凸をＲａ、ＲＭＳ等のパラメータで規定すると該パラメータの値が一定である場合は、ワイヤーボンディングのプル強度は、ほぼ一定と推測されるが、実際にはバラツキがあり、これは凹凸を勘案した実表面積と当該箇所を平坦とした場合の面積の比に依存するプル強度の分離（差）として説明できる。
メタルワイヤーが接合する金メッキ表面が、凹凸を勘案した実表面積と当該箇所を平坦とした場合の面積の比が１．１〜１．２の範囲であると、高価なパラジウムめっき層を使用せずニッケル／金めっき表面処理だけで、金ワイヤーのプル強度が３．８ｇ以上と十分な接合強度が得られる。また、価格の安い銅ワイヤーでも十分な接合強度が得られる。
さらに、メタルワイヤーと金めっきの接合部で金同士（又は銅／金）の融合が確実になされ、接合部位に歪の蓄積が少ないためメクレ等の形態異常が発生することがない。
ワイヤーボンディング接続される金属表面の表面の粗さを特徴付ける量は、ＪＩＳ（Ｂ０６０１）規格に記載されているが、いずれも凹凸の高さに関係するもので、前記特許文献各号も高さに関係する量で評価している。ところがワイヤーボンディングは、メタルワイヤーと該ワイヤーが接触する金属ができるだけ面で接触し、超音波による振動により効率的にこすれあうことで、金属が融合して接合するものである。本発明者は、この点に着目し、高さよりも、金属表面の凹凸にそって計量した表面積とワイヤーボンディング性を関係付けることを試みたものである。
面積比（凹凸を考慮した表面積と平坦とした場合の面積の比）が大きいということは、凹凸の山谷の差が大きく、この場合は超音波が山谷部分から拡散しメタル同士の効率的な接触がなされない。細かく表面を粗して接触面積を増し、超音波が接触部に集中するのが好ましい態様である。また、凹凸の周期がワイヤーの太さより長く平坦と見なせるような場合も、接触面積が狭くなり金属同士の接合が起こりにくくなる。本発明者は、ワイヤーボンディングされる金属表面の表面形態は、３次元性を取り込んだ表面積によって記述するのが最も望ましいということを見出したものである。
以下、この点をテープキャリアの製造工程に即して説明する。
先ず、出発フィルムロール基材として、所定の長さの、一方の面に厚さ１２μｍのエポ
キシ系接着剤２（ＴＯＭＯＥＧＡＷＡ Ｘ−ＴＹＰＥ）を塗布した幅が４２．７ｍｍ、厚みが５０μｍの耐熱性ポリイミドフィルム基材１（ＵＰＩＬＥＸ−Ｓ、以下、フィルム基材と記す）を用意した（図１（ａ））。フィルム基材１としては、ポリイミド以外にポリイミドアミド、ポリエーテルサルフォン等の耐熱性のあるフィルムを使用でき、その厚みとしては１２５μｍ〜２５μｍの範囲で使用目的に応じて適宜選択できる。
次に、フィルム基材１に、当該基材搬送用のスプロケットホール（図示せず）と表裏導通用の径が２５０〜４２０μｍのスルーホール３をパンチ用金型で打ち抜いて形成した。（図１（ｂ））。
次に、フィルム基材１の接着剤２上に厚さ１８μｍの銅箔４（電解箔）を加熱ラミネート法により貼り合わせた（図１（ｃ））。銅箔の厚みとしては、２５μｍ〜１２μｍの範囲で配線幅、電気特性等を考慮して適宜選択することができる。
次に、ロールコーターでポジ型感光性レジストを銅箔に塗布した後プリベークし、所望のパターンを有するフォトマスクを介してパターン露光を実施した。その後、１質量％の水酸化ナトリウム溶液で現像処理を行い、配線パターン形成用のレジストパターンを得た(図示せず)。次に、スルーホール３から裏面側に露出した銅箔をエッチング液から保護するために樹脂レジストで裏面側を被覆した(図示せず)。次に、塩化第二鉄溶液を用いて露出した銅箔をエッチングにより除去し所望の配線パターン５を形成した後、裏面のレジストを剥離した（図１（ｄ））。
次に、スクリーン印刷法により熱硬化型のソルダーレジスト（製品名、ＣＣＲ２４０ＧＳ）を銅配線パターン側に塗布しプリベーク、ポストベイクを実施し、１０μｍ厚のソルダーレジストパターン６を形成した（図１（ｅ））。
次に、露出している配線パターンの銅箔をソフトエッチング（ＣＰＥ−９３０；三菱ガス化学製）することにより銅箔表面の粗化処理を施した。液組成は硫酸（３．０質量％）、過酸化水素（１．０質量％）、添加剤からなり添加剤は銅のエッチング抑制剤である。原液を１０倍に希釈し液温を３０℃に保った処理液中を２０〜３０秒間浸漬通過することで銅箔表面の粗化処理とした。粗化の程度はソフトエッチング液の液温と浸漬時間を調整することである程度変えることができた。
次に、粗化処理がなされ露出している接続用パッド部の銅箔５に対しニッケル／金めっき皮膜の形成を行った。めっき皮膜７，８の形成については定法の電解めっき法を適用して形成した。下地のニッケル層８の厚みは０．０４〜０．６μｍの範囲で、金めっき層７の厚みは、０．１〜０．６μｍの範囲でワイヤーボンディング強度が所望の範囲に収まるように適宜設定できる（図１（ｆ））。
次に、所定のサイズの半田ボールを裏面開口部３に敷設して、２００℃のリフロー炉を通過させることで半田９を被着させた（図１（ｇ））。
次に、加工の終了した樹脂フィルムロールを所定の長さの短冊に切断した後、所定箇所にダイヤタッチ材１２を塗布し半導体素子１０を固定した。そして、ワイヤーボンディング装置を用いて、半導体素子１０の電極１４と金めっき表面処理が施されたフィルム上の接続パッドを金ワイヤー１１で接続した（図１（ｈ））。最後に、液状の熱可塑性樹脂１５（信越化学（株）製、ＳＭＣ−３７６ＫＦ１）で上部から金ワイヤーを含む半導体素子全体をポッティング法により被覆した後断裁し、薄い保護ケースを個片ごとに被せ半導体装置を得た（図１（ｉ））。
＜ワイヤーボンディング性の評価＞
銅箔表面の粗化の程度の指標として、表面の凹凸に沿った実表面積と当該部分を平坦と見なした場合の面積の比を採用した。当該比を以下表面積比と指称することとし、この表面積比の関数としてワイヤーボンディング接続部のワイヤープル強度を調べた。プル強度とは、両端をワイヤーボンディング接合したワイヤーの中央部をフックを使い垂直に引き上げた場合に、ワイヤーが接合部で引きちぎられる最小の力である。
銅箔表面の凹凸部分の実表面積の測定は、カラー３次元レーザ顕微鏡（ＶＫ−９７００シリーズ；（株）キーエンス社製）を使用して、対物１００倍、接眼２０倍で凹凸情報を取得した。この凹凸情報を画面ズーム処理によりさらに１．５倍に拡大し計３０００倍にした上で、１００μｍ平方部分の凹凸を含む実表面積をレーザ顕微鏡に組み込まれているソフトウエアーを使用して算出した。
表面積比が１．３以上の銅箔表面は、前記のＣＰＥ−９３０薬液では形成できなかったので（株）アデカ製の別の薬液で処理して形成した（テックＡ７＋ＳＡ２８（Ａ７：２５Ｌ、ＳＡ２８：１．８２Ｌ、純水：２１５Ｌ）、液温２５℃、５０秒間浸漬）。
ワイヤーボンディングは定法に従って行い、プル強度は、ｄａｇｅ社のプル強度測定治具ＴＰ１００を使用し、レンジ ５０ｇ、テストスピード １５０μｍ／ｓ、移動開始速度 ０．５ｇの条件で測定した。
２０μｍ径の金ワイヤーと２５μｍ径の銅ワイヤーで半導体素子の接続パッドと表面積比の異なる銅箔接続部を接続し、上記の条件でプル強度測定を行った。金ワイヤーの結果を図３に、銅ワイヤーの結果を図４に示した。縦軸はプル強度(単位ｇ）、横軸は表面積比である。また、ニッケルめっき厚は０．１〜０．８μｍ、金めっき厚は０．２±０．１μｍであった。
いずれも表面積比が１．１から１．２の範囲でワイヤープル強度が最大となった。金ワイヤーで３．８ｇ／ｃｍ2以上、銅ワイヤーで７．８ｇ／ｃｍ2以上であった。また接合部でメクレは観察されなかった。
表面積比の異なる試料の、Ｒａ、Ｒｙ、ＲＭＳを定法により測定した結果を表１に記載した。この結果によれば、Ｒａ，ＲＭＡは、粗化の程度によらずほぼ一定である。これは、プル強度の違いは、表面積比により分離されるということを示しており、表面積比がプル強度の評価に有効であることを示すものである。
Figure 2010109241
（ａ）〜（ｅ）は、本発明になるテープキャリアの製造工程の一部を模式的に説明する断面視の図である。 （ｆ）〜（ｉ）は、本発明になるテープキャリアの製造工程の一部を模式的に説明する断面視の図である。 ２５μｍ径の銅ワイヤーのプル強度と面積比の関数を図示した図。 ３０μｍ径の金ワイヤーのプル強度と面積比の関数を図示した図。
符号の説明
１、ポリイミドフィルム基材
２、エポキシ系接着剤
３、導通用スルーホール
４、銅箔
５、配線パターン
６、ソルダーレジスト
７、金めっき層
８、ニッケルめっき層
９、半田
１０、半導体素子
１１、メタルワイヤー
１２、ダイアタッチ材
１３、接続用パッド
１４、半導体素子の電極
１５、モールド樹脂

Claims (2)

  1. 少なくとも、耐熱性樹脂フィルムと、接着層と、銅箔からなる配線パターンと、をこの順に積層したテープキャリアであって、前記配線パターンの一部であるワイヤーボンディング用接続パッドの表面は、凹凸を勘案した実表面積と当該箇所を平坦とした場合の面積の比が１．１〜１．２の範囲であることを特徴とするテープキャリア。
  2. 少なくとも、前記配線パターンの表面を硫酸と過酸化水素と水の混合液に浸漬することで粗化する工程と、前記配線パターンにニッケルめっき及び金めっきをする工程と、を有することを特徴とする請求項1に記載のテープキャリアの製造方法。
JP2008281291A 2008-10-31 2008-10-31 テープキャリア及びその製造方法 Pending JP2010109241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008281291A JP2010109241A (ja) 2008-10-31 2008-10-31 テープキャリア及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008281291A JP2010109241A (ja) 2008-10-31 2008-10-31 テープキャリア及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010109241A true JP2010109241A (ja) 2010-05-13

Family

ID=42298369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008281291A Pending JP2010109241A (ja) 2008-10-31 2008-10-31 テープキャリア及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010109241A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018081961A (ja) * 2016-11-14 2018-05-24 大日本印刷株式会社 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018081961A (ja) * 2016-11-14 2018-05-24 大日本印刷株式会社 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置

Similar Documents

Publication Publication Date Title
KR101426038B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008047655A (ja) 配線基板およびその製造方法
CN101140919A (zh) 电子元器件安装用薄膜载带及其制造方法
JP2018157051A (ja) バンプ付き配線基板の製造方法
JP6685112B2 (ja) リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
JP2009176770A (ja) 銅配線絶縁フィルムの製造法、及びこれらから製造された銅配線絶縁フィルム
KR20110009790A (ko) 플렉서블 인쇄 회로 기판 및 그 제조 방법
JP4805412B2 (ja) 金属張積層体、回路基板及び電子部品
JP2010109241A (ja) テープキャリア及びその製造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JP4564336B2 (ja) Ｃｏｆ用銅張積層板及びｃｏｆ用キャリアテープ
JP2009277987A (ja) 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置
JP2009117721A (ja) 配線基板、回路基板、これらの製造方法
TW201842831A (zh) 印刷電路板製造方法
JP2018010931A (ja) 配線基板及びその製造方法
JP2009177071A (ja) ポリイミドフィルム回路基板およびその製造方法
JP2002198635A (ja) 配線板及びその製造方法
JP2007329325A (ja) 配線基板の製造方法
JP2007273648A (ja) プリント配線板及びその製造方法
JP2005244003A (ja) 配線回路基板
JPH11312857A (ja) 配線板の製造法およびバンプ付配線基板の製造法
JP2000156557A (ja) 配線部材の製造法
JP2006019321A (ja) 回路基板及びその製造方法
JP2010040673A (ja) 多層配線回路基板の製造方法
JP2004281752A (ja) 片面回路基板の製造方法及び片面回路基板