JP6685112B2 - リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 - Google Patents

リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 Download PDF

Info

Publication number
JP6685112B2
JP6685112B2 JP2015225542A JP2015225542A JP6685112B2 JP 6685112 B2 JP6685112 B2 JP 6685112B2 JP 2015225542 A JP2015225542 A JP 2015225542A JP 2015225542 A JP2015225542 A JP 2015225542A JP 6685112 B2 JP6685112 B2 JP 6685112B2
Authority
JP
Japan
Prior art keywords
lead frame
main surface
plating film
roughness
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015225542A
Other languages
English (en)
Other versions
JP2017098291A (ja
Inventor
公彦 久保
公彦 久保
綾太 古野
綾太 古野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2015225542A priority Critical patent/JP6685112B2/ja
Priority to SG11201803826YA priority patent/SG11201803826YA/en
Priority to CN201680066619.XA priority patent/CN108352376B/zh
Priority to PCT/JP2016/080137 priority patent/WO2017086063A1/ja
Priority to MYPI2018701818A priority patent/MY191085A/en
Priority to TW105137032A priority patent/TWI651825B/zh
Publication of JP2017098291A publication Critical patent/JP2017098291A/ja
Application granted granted Critical
Publication of JP6685112B2 publication Critical patent/JP6685112B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/615Microstructure of the layers, e.g. mixed structure
    • C25D5/617Crystalline layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

本開示は、リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法に関する。
リードフレームパッケージは、リードフレームと、その上に搭載された半導体チップと、半導体チップを封止する封止樹脂とを備える。リードフレームパッケージの製造においては、リードフレームと、その上に搭載された半導体チップとを熱硬化性樹脂で覆い、これを加熱して硬化させる。リードフレームパッケージの信頼性を確保するために、リードフレームの表面を粗化して、リードフレームと封止樹脂の密着性を向上させる技術が知られている。
リードフレームパッケージの中には、パッケージ表面から半導体チップを搭載するパッド又はリード端子が露出するタイプのものがある。このタイプの場合、露出する部分が粗化されていると、樹脂で封止する際に樹脂が露出面に漏れて樹脂バリが発生し易くなる。製造工程においてこのような樹脂バリを除去するのは通常困難であり、露出面が樹脂で覆われてしまうという問題がある。また、リードフレームパッケージを基板に搭載する際、リードフレームパッケージと基板はハンダによって導通される。この場合、リードフレームは、一方の主面において封止樹脂と接触し、他方の主面においてハンダと接触する。このため、それぞれの主面が、封止樹脂及びハンダとの密着性に優れることが求められる。
そこで、特許文献1では、ワークの一方の主面に粗化めっき膜を析出させ、他方の主面に平滑めっき膜を析出させることによって、樹脂バリを防止するとともに、樹脂及びハンダとの密着性を向上することが提案されている。
特開2014−221941号公報
リードフレームは、通常、打ち抜き加工又はエッチング処理等によって形成される凹凸構造及び貫通孔を有する。リードフレームは、一対の主面とこれに直交する側面とを有することによって、凹凸構造及び貫通孔が形成されている。封止樹脂は、リードフレームの主面の上のみならず、側面の上にも設けられる場合がある。このため、特許文献1では、側面上にもめっき膜を設けることが提案されている。しかしながら、特許文献1の技術では、リードフレームの側面の粗度を調整することが困難である。
そこで、本発明は、側面の粗度を容易に調整することが可能なリードフレームの製造方法を提供することを目的とする。また、本発明は、信頼性に優れるリードフレーム、リードフレームパッケージ及びその製造方法を提供することを目的とする。
本発明は、リードフレーム本体とその表面上にめっき膜とを備えるリードフレームの製造方法であって、リードフレーム本体の第1主面に対向するように極性反転電源に接続された第1電極を配置するとともに、第1主面とは反対側の第2主面に対向するようにパルス電源に接続された第2電極を配置してめっき処理を行い、第1主面、第2主面、及びリードフレーム本体の側面の上にめっき膜を形成するめっき工程を有する、リードフレームの製造方法を提供する。
上記製造方法は、極性反転電源に接続された第1電極とパルス電源に接続された第2電極とを用いて、リードフレーム本体の第1主面と第2主面の上にめっき膜を形成するめっき工程を有している。このため、第1主面と第2主面とに粗度が互いに異なるめっき膜をそれぞれ形成することができる。したがって、樹脂封止をしたときに、一対の主面のうち、粗度が大きい方の主面を樹脂と接触させ、粗度が小さい方の主面を露出させることによって、高い信頼性を有するリードフレームを得ることができる。これは、粗度が大きい方の主面は樹脂との密着性に優れる一方で、粗度が小さい方の主面は樹脂バリの除去が容易であってハンダとの接合面積を十分に大きくして放熱性を向上できるためである。
また、パルス電源を用いてめっき処理を行っていることから、リードフレーム本体の側面の上には、主として、パルス電源のOFF時間に、極性反転電源に接続された第1電極によってめっき膜が形成される。例えばOFF時間を長くすることによって、極性反転電源に接続された第1電極によるめっき形成がより促進される。これによって、リードフレームの第1主面と側面の粗度を十分に近づけることができる。このようにして、側面の粗度を容易に調整することができる。
第1主面の上のめっき膜は、第2主面の上のめっき膜よりも大きい粗度を有していてもよい。パルス電源では、めっき膜となる成分(金属イオン)の拡散時間が確保され、やけの発生を十分に抑制することができる。このため、直流電源を用いる場合よりも印加する電流密度を高くして、めっき工程において析出するめっき膜の結晶粒径を十分に小さくすることができる。これによって、第2主面の上に、組織が微細で十分に平滑性に優れためっき膜を形成することができる。このようなめっき膜を備えることによって、めっき膜の表面に形成される酸化皮膜の剥離が抑制される。したがって、リードフレームの信頼性を一層向上することができる。
また、パルス電源を用いることによって、リードフレーム本体の側面において、極性反転電源によるめっき膜の形成が促進される。このため、リードフレーム本体の側面上に、第2主面の上よりも十分に大きい粗度を有するめっき膜を形成することができる。これによって、リードフレームの側面における樹脂の密着性が向上し、一層信頼性に優れるリードフレームを製造することができる。
めっき工程におけるパルス電源のDuty比は0.2〜0.85であってもよい。これによって、第1主面の上のめっき膜の粗度と第2主面の上のめっき膜の粗度の差違を十分に確保しつつ、第1主面の上と側面の上のめっき膜の粗度を十分に近づけることができる。
めっき工程におけるパルス電源の平均電流密度は1〜10A/dmであってもよい。これによって、めっきやけの発生を十分に抑制しつつ、短時間でめっき膜を形成することができる。
めっき工程では、第1主面、第2主面及び側面の上のめっき膜の粗度を、それぞれS、S及びSとしたときに、Sが1.4以上、Sが1.0〜1.2、及びSが1.3以上であることが好ましい。これによって、第2主面上の樹脂バリの除去を容易にしつつ、側面を封止樹脂で覆う場合に第1主面及び側面上のめっき膜と封止樹脂との密着性を一層高くすることができる。また、水蒸気等の成分が、側面と封止樹脂との界面から侵入することを十分に抑制することができる。したがって、一層信頼性の高いリードフレームを得ることができる。
本発明は、また、上述の製造方法で製造されたリードフレームを用いるリードフレームパッケージの製造方法であって、リードフレームの第1主面の上に半導体チップを設ける工程と、半導体チップ、並びにリードフレームの第1主面及び側面を覆うとともに、リードフレームの第1主面及び側面よりも小さい粗度を有する第2主面の少なくとも一部が露出するように樹脂で封止する工程と、を有する、リードフレームパッケージの製造方法を提供する。
このリードフレームパッケージの製造方法では、上述のリードフレームの製造方法で製造されたリードフレームを用いている。そして、半導体チップ並びにリードフレームの第1主面及び側面を覆うとともに、リードフレームの第1主面よりも小さい粗度を有する第2主面の少なくとも一部が露出するように樹脂で封止する工程を有する。この工程では、樹脂で覆われる第1主面及び側面よりも小さい粗度を有する第2主面の少なくとも一部が露出するように樹脂で封止している。第2主面は、第1主面及び側面よりも小さい粗度を有していることから、樹脂バリを十分に除去してハンダとの接合面積を十分に大きくすることができる。第1主面及び側面は、第2主面よりも大きい粗度を有することから、樹脂との密着性に優れる。したがって、本製造方法で得られるリードフレームパッケージは高い信頼性を有する。
本発明は、リードフレーム本体と、その表面上にめっき膜と、を備えるリードフレームであって、第1主面、当該第1主面とは反対側の第2主面及び側面の粗度をそれぞれS、S及びSとしたときに、Sが1.4以上、Sが1.0〜1.2、及びSが1.3以上であるリードフレームを提供する。
このリードフレームは、第2主面の粗度Sが第1主面の粗度Sよりも十分に小さいため、樹脂バリを容易に除去することができる。また、第1主面のみならず、側面も大きい粗度Sを有することから、第1主面及び側面において封止樹脂との密着性に優れる。このため、第1主面及び側面を封止樹脂で覆いつつ第2主面を十分に露出させることができる。これによって、信頼性に優れるリードフレームパッケージを形成することができる。
本発明は、上述のリードフレームと、その第1主面の上に半導体チップと、半導体チップ、並びにリードフレームの第1主面及び側面を覆うとともに、リードフレームの第1主面及び側面よりも小さい粗度を有する第2主面の少なくとも一部を露出するように設けられている封止樹脂と、を備える、リードフレームパッケージを提供する。このようなリードフレームパッケージは、第2主面が放熱性に優れるとともに、第1主面及び側面が封止樹脂との密着性に優れることから、高い信頼性を有する。
本発明は、側面の粗度を容易に調整することが可能なリードフレームの製造方法を提供することができる。また、本発明は、信頼性に優れるリードフレーム、リードフレームパッケージ及びその製造方法を提供することができる。
図1は、リードフレームパッケージの断面図である。 図2は、リードフレームパッケージの下面図である。 図3は、リードフレームの断面の一部を拡大して示す断面図である。 図4は、めっき工程を説明するための図である。 図5は、めっき工程を説明するための図である。 図6は、めっき工程時における極性反転電源による電流のプロファイルを示す図である。 図7は、めっき工程時におけるパルス電源による電流のプロファイルを示す図である。
以下、場合により図面を参照して、本発明の実施形態を説明する。ただし、以下の実施形態は、本発明を説明するための例示であり、本発明を以下の内容に限定する趣旨ではない。説明において、同一要素又は同一機能を有する要素には同一符号を用い、場合により重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
図1は、本実施形態のリードフレームパッケージの断面図である。リードフレームパッケージ100は、所謂QFNタイプのリードフレーム10を備える。すなわち、リードフレームパッケージ100は、電極パッド10A及び電極パッド10Aの周囲に配置されるリード10Bを有するリードフレーム10と、電極パッド10Aの一方の主面10a(第1主面10a)上に設置された半導体チップ20と、半導体チップ20とリード10Bとを接続するボンディングワイヤ22と、半導体チップ20及びボンディングワイヤ22を封止する封止樹脂60と、を備える。封止樹脂60は、半導体チップ20、並びにリードフレーム10の一方の主面10a及び側面10cを覆うように設けられている。
図2は、図1のリードフレームパッケージ100の下面図である。リードフレーム10の一方の主面10a及び側面10cは、封止樹脂60で覆われているのに対し、リードフレーム10の他方の主面10b(第2主面10b)は、封止樹脂60で覆われておらず、外部に露出している。リードフレーム10の表面は、めっき膜で構成されている。主面10bは、主面10a及び側面10cよりも粗度が小さく、平滑性を有する。
リードフレームパッケージ100をプリント配線板等の基板に搭載する場合、リードフレーム10の主面10bが、プリント配線板の導体とハンダによって接続される。リードフレーム10の主面10bは粗度が十分に小さいことから、封止樹脂60を形成するための樹脂組成物がリードフレーム10の主面10bに付着しても、容易に取り除くことができる。したがって、基板に搭載した場合に、主面10bとハンダとの接合面積を十分に大きくして優れた放熱性を発揮することができる。
リードフレーム10の主面10bの粗度S(凹凸を含む面積を観察面積で除した面積比。以下、「S−ratio」ともいう。)は、好ましくは1.0〜1.2であり、より好ましくは1.0〜1.15である。すなわち、主面10bは、このような粗度を有するめっき膜で構成されている。なお、本明細書における「粗度」は、形状測定レーザーマイクロスコープ(株式会社キーエンス製、商品名:VK−X200、観察面積:100μm程度)で測定されるS−ratioである。
リードフレーム10を用いてリードフレームパッケージ100を製造する過程において、半導体チップ20を電極パッド10Aの上に搭載する際、半導体チップ20とリード10Bとをボンディングワイヤ22で接続する際、及び、熱硬化性樹脂を熱硬化させて封止樹脂60を形成する際に、リードフレーム10は熱に曝されることとなる。このような熱によって、めっき膜の表面には酸化膜が形成される。リードフレーム10の主面10bは、粗度が十分に小さいめっき膜で構成されていることから、酸化膜の剥離を抑制することができる。
さらに、主面10bのめっき膜が、パルス電源に接続された電極によって形成されたものである場合、めっき膜を構成する結晶粒径を十分に小さくすることできる。これによって、酸化膜の形成時に生成するボイドが低減され、その結果、酸化膜の剥離を一層抑制することができる。
リードフレーム10の一方の主面10a及び側面10cは、少なくともその一部が封止樹脂60と接する。リードフレーム10の一方の主面10a及び側面10cは、主面10bよりも大きい粗度を有する。したがって、リードフレーム10の一方の主面10a及び側面10cは、封止樹脂60との密着性に優れる。
リードフレーム10の主面10aの粗度Sは、好ましくは1.4以上であり、より好ましくは1.5以上である。これによって、主面10aと封止樹脂60との密着性を十分に高くすることができる。一方、主面10aの粗度Sの上限も特に限定されず、例えば4以下であってもよく、3.5以下であってもよい。これによって、主面10aと半導体チップ20との密着性、及び、主面10aとボンディングワイヤ22との密着性を十分に高くすることができる。主面10aは、このような粗度Sを有するめっき膜で構成されている。粗度Sは、粗度Sと同様にして測定される。
リードフレーム10の側面10cの粗度Sは、好ましくは1.3以上であり、より好ましくは1.5以上である。これによって、側面10cと封止樹脂60との密着性を十分に高くして、水蒸気等の成分が、側面10cと封止樹脂60との界面から侵入することを十分に抑制することができる。リードフレーム10の側面10cの粗度Sの上限も特に限定されず、例えば、主面10aの粗度S以下、又は、4以下であってもよく、3.5以下であってもよい。側面10cは、上述の粗度Sを有するめっき膜で構成されている。粗度Sは、粗度S及びSと同様にして測定される。
リードフレーム10を用いれば、主面10a及び側面10cを封止樹脂60に密着させるとともに、主面10aよりも十分に小さい粗度を有する主面10bを露出させて、リードフレームパッケージ100を製造することができる。主面10a及び側面10cは封止樹脂60との密着性に優れ、主面10bはハンダとの接合性及び放熱性に優れる。したがって、信頼性に優れるリードフレームパッケージ100を製造することができる。
リードフレームパッケージ100は、リードフレーム10の主面10bがハンダとの接合性及び放熱性に優れるとともに、主面10a及び側面10cが封止樹脂60との密着性に優れることから高い信頼性を有する。
幾つかの実施形態では、信頼性を一層高くする観点から、下記式(1)を満たすことが好ましい。また、S,S,Sは、下記式(2)の関係を満たすことが好ましい。さらに、主面10aにおける粗度Sを、主面10bの粗度Sよりも十分に大きくする観点から、式(3)を満たしてもよい。
0.58<S/S≦1 (1)
<S≦S (2)
/S<0.6 (3)
このようなリードフレーム10は、側面10cにおける粗度Sが、主面10aの粗度Sに近似していることから、主面10a及び側面10cにおいて封止樹脂60との密着性に優れる。また、主面10bの粗度Sを、主面10aの粗度Sよりも十分に小さくすることによって、樹脂バリを除去して露出面積を十分に大きくし、放熱性を向上することができる。
上記式(1)におけるS/Sは、信頼性をさらに高くする観点から、0.6以上であってもよく、0.7以上であってもよい。上記式(3)におけるS/Sは0.5未満であってもよい。また、S/Sの下限は特に限定されず、0.3であってもよいし、0.4であってもよい。
図3は、リードフレーム10(電極パッド10A又はリード10B)の断面の一部を拡大して示す断面図である。リードフレーム10は、リードフレーム本体11と、リードフレーム本体11の表面を被覆するめっき膜12とを備える。リードフレーム本体11は、例えば銅又は銅合金で構成される。めっき膜12の厚みは、例えば0.2〜3μmである。めっき膜12は、例えば、ニッケル、銅、パラジウム、銀、及び金からなる群より選ばれる少なくとも一つの金属、又は当該金属の合金で構成される一つ又は複数の金属層で構成される。具体的には、銅めっき層のみの電解めっき膜、及び、ニッケル層/パラジウム層/金層が積層されてなる電解めっき膜が挙げられる。銅めっき層の場合には、ボンディングワイヤ22との接続部等、部分的に銅めっき層の上に銀めっき層を形成してもよい。
リードフレーム本体11の主面11a,11b及び側面11cの上には、めっき膜12が形成されている。主面11a、主面11b及び側面11cの上には、粗度が異なるめっき膜12がそれぞれ形成されている。後述するめっき工程によって、粗度が異なるめっき膜12を、主面11a、主面11b及び側面11cの上にそれぞれ形成することができる。
次に、リードフレーム10及びリードフレームパッケージ100の製造方法を説明する。この製造方法は、リードフレーム本体11にめっき膜12を形成するめっき工程を有する。具体的には、まず、銅等の金属シートを打ち抜いて、所定の形状を有するリードフレーム本体11を形成する。続いて、めっき液を用いて、リードフレーム本体11の表面をめっき膜で被覆する。
図4及び図5は、めっき工程を説明する図である。図4に示すように、リードフレーム本体11は、めっき槽50内を連続的に流通する。図5は、めっき槽50及びその内部を流通するリードフレーム本体11(リードフレーム10)を、リードフレーム本体11(リードフレーム10)の流通方向に直交する面で切断したときの断面を示している。
図5に示すように、めっき槽50内には、めっき液52が貯留されている。リードフレーム本体11をめっき液52中に浸した状態で電解めっき処理を施して、リードフレーム本体11の表面上に電解めっき膜を形成する。これによって、リードフレーム10が得られる。めっき液52としては、銅めっき液、ニッケルめっき液、パラジウムめっき液、及び金めっき液等を用いることができる。複数層からなるめっき膜を形成する場合は、複数のめっき槽50をリードフレーム本体11の流通方向に沿って直列に並べてめっき処理を連続して行ってもよい。
図5に示すように、めっき槽50には、リードフレーム本体11を挟むようにして平板状である一対の電極32,42が配置されている。一方の電極32(第1電極32)は、リードフレーム本体11の主面11aと対向するように配置され、他方の電極42(第2電極42)は、リードフレーム本体11の主面11bと対向するように配置されている。電極32は、極性反転電源30に接続されており、電極42は、パルス電源40に接続されている。
図6は、めっき工程時における極性反転電源30による電流のプロファイルを示す図である。めっき工程では、極性反転電源30から電極32に正電流A1と負電流A2とが交互に供給される。極性反転電源30から正電流を供給すると、リードフレーム本体11の主面11aにめっき膜12が形成される。一方、極性反転電源30から負電流を供給すると、主面11a上のめっき膜12の一部が陽極電解によってめっき液52に溶出する。正電流A1及び負電流A2の大きさ、並びに、正電流時間t1及び負電流時間t2を調節することによって、めっき膜12の粗度を制御することができる。
例えば、平滑なめっき膜を形成できる正電流よりも、大きい正電流でめっき膜を形成し、負電流の供給時にめっき膜の粒界部分を溶解することによって、大きい粗度を有するめっき膜12を形成することができる。
正電流密度は、例えば5〜20A/dmの範囲内に設定することができる。負電流密度は、正電流密度よりも大きく、例えば20〜50A/dmの範囲内に設定することができる。正電流時間t1及び負電流時間t2は、例えば1〜100ミリ秒の範囲内に設定することができる。
図7は、めっき工程時におけるパルス電源40による電流のプロファイルを示す図である。めっき工程では、パルス電源40から電極42に正パルス電流が供給される。極性反転電源30から正パルス電流を供給すると、リードフレーム本体11の主面11bにめっき膜12が形成される。正パルス電流の供給が停止している間は、めっき膜が形成されないため、リードフレーム本体11の主面11b近傍にめっき膜となる金属イオンが拡散する時間を確保することができる。このため、めっき膜12のやけが発生し難くなる。したがって、パルス電源40の正パルス電流のピーク電流値B1を十分に大きくしてめっき膜12を形成することができる。
パルス電源40による正パルス電流の電流密度を十分に高くしてめっき膜12を形成することによって、めっき膜12を構成する金属粒子の結晶粒径を十分に小さくすることができる。これによって、リードフレーム本体11の主面11bの上に、平滑性に優れためっき膜12を形成することができる。このようなめっき膜12は、十分に小さい結晶粒で構成されることから、めっき膜12の表面に形成される酸化膜の剥離を十分に抑制することができる。
リードフレーム10及びリードフレームパッケージ100の製造プロセスでは、加熱に伴って、リードフレーム本体11及びめっき膜12の金属成分が表面に拡散して、酸化膜が形成される。本実施形態では、めっき膜12の結晶粒径が小さいことから、上記拡散に伴って生じるリードフレーム本体11とめっき膜12との間のボイドの量及びサイズを低減することができる。これによって、主面11b上のめっき膜12の表面に形成される酸化膜の剥離を十分に抑制することができる。
めっき工程では、極性反転電源30とパルス電源40からの電流の供給を並行して行うことによって、リードフレーム本体11の主面11a及び主面11bの上に、めっき膜12を同時に形成することができる。また、リードフレーム本体11の側面11cの上にも同時にめっき膜12を形成することできる。
側面11cの上のめっき膜12の粗度Sは、パルス電源40のDuty比及び電流密度を調節することによって調整することができる。図7のDuty比とは、t4/(t3+t4)で計算される値である。t4は、パルス電流が供給されている時間(ON時間)であり、t3はパルス電流の供給が停止されている時間(OFF時間)である。
パルス電源40から電極42への電流の供給がない間に、極性反転電源30から電極32に供給される正電流A1によって、側面11cの上にめっき膜12が形成される。パルス電源40の代わりに直流電源を用いる場合に比べて、極性反転電源30からの正電流によるめっき膜12の形成割合が高くなる。このため、側面11cの上のめっき膜12の粗度Sを大きくすることができる。
側面11cの上のめっき膜12の粗度を十分に大きくする観点から、パルス電源40のDuty比は、好ましくは0.85以下であり、より好ましくは0.7以下である。一方、パルス電源40のDuty比を小さくし過ぎると、側面11cのみならず、主面11bにまで極性反転電源30からの正電流A1によって形成されるめっき膜12の割合が高くなる。したがって、主面11bにおける粗度Sを十分に小さく維持する観点から、パルス電源40のDuty比は、好ましくは0.2以上であり、より好ましくは0.3以上である。
パルス電源40の平均電流密度は、1〜10A/dmであってもよく、1〜5A/dmであってもよい。これによって、主面10bの上におけるめっきやけの発生を十分に抑制するとともに、主面10bの上のめっき膜12を構成する結晶粒径を十分に小さくすることができる。また、めっき膜12を短時間で形成することができる。パルス電源40の平均電流密度は、パルス電源40から供給される電流の平均値B2(図7)を電流密度に換算することによって求められる。電流の平均値B2は、正パルス電流のピーク電流値B1とDuty比の積として求められる。
以上のようなめっき工程によって、リードフレーム本体11の主面11a及び側面11c上に、主面11bよりも大きい粗度を有するめっき膜12を形成することができる。このめっき工程では、Duty比、又は平均電流密度を変えることによって、リードフレーム10の側面10cの粗度を容易に調整することができる。主面11a、主面11b及び側面11cの上のめっき膜12の粗度S、S及びSは、例えば、上記式(1)、式(2)及び式(3)を満たしていてもよい。
めっき工程で得られたリードフレーム10の電極パッド10Aの主面10a側に、半導体チップ20を、例えば銀ペースト等の金属ペーストを用いて固定する。次に、半導体チップ20の電極パッド(不図示)とリード10Bの主面10aとの間をボンディングワイヤ22で接続する。続いて、リードフレーム10をモールド金型内に配置する。そして、樹脂組成物(例えば、エポキシ樹脂などの熱硬化性樹脂組成物)をモールド金型内に注入して加熱し、樹脂組成物を硬化させる。その後に個片化して、リードフレーム10上に搭載された半導体チップ20、及び、半導体チップ20とリード10Bとを接続するボンディングワイヤ22を封止する封止樹脂60を備えるリードフレームパッケージ100が得られる。
上述のリードフレームパッケージ100は、大きい粗度を有する主面10a及び側面10cを有するリードフレーム10を備える。リードフレーム10は、封止樹脂60との密着性に優れるとともに、放熱性にも優れる。また、リードフレーム10は、主面10bに形成される酸化膜の剥離を十分に抑制することができる。したがって、リードフレームパッケージ100は高い信頼性を有する。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、上記実施形態では、リードフレームがQFNタイプであったが、これに限定されず、DFNであってもよく、パッド露出タイプのQFPパッケージ等であってもよい。また、上記実施形態では、極性反転電源30に接続された電極32に対向するリードフレーム本体の主面11a及び側面11c上に、リードフレーム本体の主面11b上よりも粗度が大きいめっき膜12を形成したが、これに限定されるものではない。パルス電源40に接続された電極42に対向するリードフレーム本体11の主面11b上に、リードフレーム本体の主面11a及び側面11c上のめっき膜よりも粗度が大きいめっき膜12を形成してもよい。この場合、リードフレーム本体11の主面11b上のめっき膜は樹脂との密着性に優れ、リードフレーム本体11の主面11a及び側面11c上のめっき膜はハンダとの密着性に優れる。
このようなリードフレームは、例えば、次のようにして作製することができる。極性反転電源30を用いて、平滑なめっき膜を形成できる程度の大きさの正電流でリードフレーム本体11の主面11a上にめっき膜を形成し、負電流で、当該めっき膜の凸部を集中的に電解する。これによって、主面11b上のめっき膜よりも小さい粗度を有するめっき膜12を主面11a及び側面11c上に形成することができる。
実施例及び比較例を参照して本発明の内容をより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例1)
[めっき膜の形成]
銅合金からなるリードフレーム本体を準備した。図4及び図5に示すようなめっき装置を用いて電解めっき処理を行い、リードフレーム本体の表面上に銅めっき膜(厚み:0.6〜0.8μm)を形成し、リードフレームを製造した。銅めっき膜の厚みは、蛍光X線膜厚計(株式会社フィッシャー・インストルメンツ製、製品名:FISCHERSCOPE X−RAY XDV−μ)を用いて測定した。めっき液としては、主成分として硫酸銅(160g/L)、及び、硫酸(75g/L)を含有するめっき液を用いた。極性反転電源及びパルス電源としては市販のものを用いた。それぞれの電源の運転条件は、以下のとおりとした。
<極性反転電源>
正電流密度:10.9A/dm
負電流密度:31.6A/dm
正電流時間(t1):負電流時間(t2)=25ミリ秒:4ミリ秒
<パルス電源>
ピーク電流密度:10A/dm
平均電流密度:2.5A/dm
ON時間(t3):OFF時間(t4)=25ミリ秒:75ミリ秒
(Duty比=0.25)
[銅めっき膜の評価]
市販の形状測定レーザーマイクロスコープ(株式会社キーエンス製、製品名:VK−X200)を用いて、リードフレームの第1主面(極性反転電源に接続された電極と対向する主面)の粗度S、第2主面(パルス電源に接続された電極と対向する主面)の粗度S、及び側面の粗度Sを測定した。測定結果は、表1に示すとおりであった。
(比較例1)
パルス電源に変えて直流電源を用いたこと以外は、実施例1と同様にしてリードフレームを製造した。なお、直流電源の電流密度は、第2主面の粗度Sが実施例1と同等となるように調整し、5.0A/dmとした。得られたリードフレームの第1主面(極性反転電源に接続された電極と対向する主面)の粗度S、第2主面(直流電源に接続された電極と対向する主面)の粗度S、及び側面の粗度Sを、実施例1と同様にして測定した。測定結果は、表1に示すとおりであった。
Figure 0006685112
表1の結果から、パルス電源を用いることによって、側面の粗度Sを十分に大きくして、第1主面の粗度Sに近づけられることが確認された。実施例1のリードフレームは、第1主面及び側面において樹脂との密着性に優れ、第2主面において樹脂バリを容易に除去することができた。
(実施例2)
パルス電源の運転条件を以下のとおりに変更したこと以外は、実施例1と同様にしてめっき膜を形成した。リードフレーム本体の表面上に形成された銅めっき膜の厚みは0.7μmであった。実施例1と同様にして銅めっき膜の評価を行った。結果を表2に示す。
<パルス電源>
平均電流密度:2.5A/dm
ON時間(t3):OFF時間(t4)=50ミリ秒:50ミリ秒
(Duty比=0.5)
上記評価後、大気中で加熱試験を行い、酸化膜の剥離試験を行った。具体的には、表2に示す加熱条件で加熱した後、冷却し、リードフレームの第2主面に市販のテープ(住友スリーエム株式会社製、商品名:スコッチ(登録商標)メンディングテープ810)を貼付した。その後、貼付したテープを引き剥がし、酸化膜の剥離の有無を目視で評価した。剥離が生じなかったものを「A」、剥離が生じたものを「B」と評価した。評価結果を表3に示す。
(比較例2)
第2主面における銅めっき膜の厚みが実施例2と同等(0.7μm)となるように、直流電源の電流密度を調整して2.5A/dmにしたこと以外は、比較例1と同様にして銅めっき膜を形成した。そして、実施例2と同様にして評価を行った。評価結果を表2に示す。
Figure 0006685112
酸化膜の剥離抑制性能は、めっき膜の厚みが大きい方が向上する。表2の結果から、同等のめっき膜の厚みを有する実施例2と比較例2を対比すると、実施例2の方が、比較例2よりも酸化膜の剥離を抑制できることが確認された。これは、実施例2の方が、第2主面におけるめっき膜の組織が微細化されていることによるものである。
(実施例3,4)
パルス電源の運転条件を次のとおりに変更したこと以外は、実施例1と同様にしてめっき膜を形成し、評価を行った。具体的には、ピーク電流密度を10A/dm、ON時間(t3)を25ミリ秒とし、OFF時間(t4)を変えてDuty比による影響を調べた。パルス電源のDuty比が0.20(平均電流密度:2A/dm)の条件で作製したリードフレームを実施例3、パルス電源のDuty比が0.83(平均電流密度:8.3A/dm)の条件で作製したリードフレームを実施例4とした。このようにして得られた各実施例のリードフレームを、実施例1と同様にして評価した。結果を表3に示す。
Figure 0006685112
表3の結果から、Duty比を変更しても、第1主面及び側面の粗度S及びSが十分に大きく、且つ第2主面の粗度Sが十分に小さいリードフレームが得られることが確認された。実施例3,4のリードフレームの第1主面及び側面は樹脂との密着性に優れ、第2主面は樹脂バリを容易に除去することができた。
(実施例5)
パルス電源の運転条件を次のとおりに変更したこと以外は、実施例1と同様にしてめっき膜を形成し、評価を行った。具体的には、ON時間(t3)を25ミリ秒、OFF時間(t4)を5ミリ秒とし、正パルス電流のピーク電流値B1を変えて、平均電流密度1.0A/cmの条件でリードフレームを作製した。このようにして得られた実施例5のリードフレームを、実施例1と同様にして評価した。結果を表4に示す。
Figure 0006685112
表4の結果から、平均電流密度を変更しても、第1主面及び側面の粗度S及びSが十分に大きく、且つ第2主面の粗度Sが十分に小さいリードフレームが得られることが確認された。平均電流密度を小さくすると、側面の粗度Sが大きくなる傾向にあることが確認された。実施例5のリードフレームの第1主面及び側面は樹脂との密着性に優れ、第2主面は樹脂バリを容易に除去することができた。
側面の粗度を容易に調整することが可能なリードフレームの製造方法が提供される。信頼性に優れるリードフレーム、リードフレームパッケージ及びその製造方法が提供される。
10…リードフレーム、10A…電極パッド、10B…リード、10a…主面(第1主面)、10b…主面(第2主面)、10c…側面、11…リードフレーム本体、11a…主面(第1主面)、11b…主面(第2主面)、11c…側面、12…めっき膜、20…半導体チップ、22…ボンディングワイヤ、30…極性反転電源、32…電極(第1電極)、40…パルス電源、42…電極(第2電極)、50…めっき槽、52…めっき液、60…封止樹脂、100…リードフレームパッケージ。

Claims (9)

  1. リードフレーム本体とその表面上にめっき膜とを備えるリードフレームの製造方法であって、
    リードフレーム本体の第1主面に対向するように極性反転電源に接続された第1電極を配置するとともに、前記第1主面とは反対側の第2主面に対向するようにパルス電源に接続された第2電極を配置してめっき処理を行い、前記第1主面、前記第2主面、及び前記リードフレーム本体の側面の上に前記めっき膜を形成するめっき工程を有する、リードフレームの製造方法。
  2. 前記第1主面の上の前記めっき膜は、前記第2主面の上のめっき膜よりも大きい粗度を有する、請求項1に記載のリードフレームの製造方法。
  3. 前記めっき工程における前記パルス電源のDuty比が0.2〜0.85である、請求項1又は2に記載のリードフレームの製造方法。
  4. 前記めっき工程における前記パルス電源の平均電流密度が1〜10A/dmである、請求項1〜3のいずれか一項に記載のリードフレームの製造方法。
  5. 前記第1主面、前記第2主面及び前記側面の上の前記めっき膜の粗度を、それぞれS、S及びSとしたときに、Sが1.4以上、Sが1.0〜1.2、及びSが1.3以上である、請求項1〜4のいずれか一項に記載のリードフレームの製造方法。
  6. /S <1である、請求項5に記載のリードフレームの製造方法。
  7. 請求項1〜のいずれか一項に記載の製造方法で製造されたリードフレームを用いるリードフレームパッケージの製造方法であって、
    前記リードフレームの第1主面の上に半導体チップを設ける工程と、
    前記半導体チップ、並びに前記リードフレームの前記第1主面及び側面を覆うとともに、前記リードフレームの前記第1主面及び前記側面よりも小さい粗度を有する第2主面の少なくとも一部が露出するように樹脂で封止する工程と、を有する、リードフレームパッケージの製造方法。
  8. リードフレーム本体と、その表面上にめっき膜と、を備えるリードフレームであって、
    第1主面、前記第1主面とは反対側の第2主面及び側面の粗度をそれぞれS、S及びSとしたときに、Sが1.4以上、Sが1.0〜1.2、及びSが1.3以上であり、S /S <1であるリードフレーム。
  9. 請求項に記載のリードフレームと、
    前記リードフレームの前記第1主面の上に半導体チップと、
    前記半導体チップ、並びに前記リードフレームの前記第1主面及び前記側面を覆うとともに、前記リードフレームの前記第1主面及び前記側面よりも小さい粗度を有する前記第2主面の少なくとも一部が露出するように設けられている封止樹脂と、を備える、リードフレームパッケージ。
JP2015225542A 2015-11-18 2015-11-18 リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 Active JP6685112B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015225542A JP6685112B2 (ja) 2015-11-18 2015-11-18 リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
SG11201803826YA SG11201803826YA (en) 2015-11-18 2016-10-11 Lead frame, lead frame package, and method for manufacturing same
CN201680066619.XA CN108352376B (zh) 2015-11-18 2016-10-11 引线框架、引线框架封装、以及它们的制造方法
PCT/JP2016/080137 WO2017086063A1 (ja) 2015-11-18 2016-10-11 リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
MYPI2018701818A MY191085A (en) 2015-11-18 2016-10-11 Lead frame, lead frame package, and method for manufacturing same
TW105137032A TWI651825B (zh) 2015-11-18 2016-11-14 導線架、導線架封裝體、及其等之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015225542A JP6685112B2 (ja) 2015-11-18 2015-11-18 リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法

Publications (2)

Publication Number Publication Date
JP2017098291A JP2017098291A (ja) 2017-06-01
JP6685112B2 true JP6685112B2 (ja) 2020-04-22

Family

ID=58718702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015225542A Active JP6685112B2 (ja) 2015-11-18 2015-11-18 リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法

Country Status (6)

Country Link
JP (1) JP6685112B2 (ja)
CN (1) CN108352376B (ja)
MY (1) MY191085A (ja)
SG (1) SG11201803826YA (ja)
TW (1) TWI651825B (ja)
WO (1) WO2017086063A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109468670B (zh) * 2018-11-16 2021-03-26 中山品高电子材料有限公司 引线框架电镀铜层的方法
US11562948B2 (en) 2019-11-04 2023-01-24 Mediatek Inc. Semiconductor package having step cut sawn into molding compound along perimeter of the semiconductor package
CN112760702A (zh) * 2020-12-24 2021-05-07 铜陵蓝盾丰山微电子有限公司 一种引线框架用镀银装置
US20240145356A1 (en) 2021-09-03 2024-05-02 Dai Nippon Printing Co., Ltd. Lead frame and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4329678B2 (ja) * 2004-11-11 2009-09-09 株式会社デンソー 半導体装置に用いるリードフレームの製造方法
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
JP6093646B2 (ja) * 2013-05-14 2017-03-08 新光電気工業株式会社 めっき膜の製造方法
CN203333784U (zh) * 2013-06-18 2013-12-11 中山品高电子材料有限公司 一种引线框架双面局部电镀设备

Also Published As

Publication number Publication date
JP2017098291A (ja) 2017-06-01
MY191085A (en) 2022-05-30
CN108352376B (zh) 2021-04-16
SG11201803826YA (en) 2018-06-28
TW201729377A (zh) 2017-08-16
WO2017086063A1 (ja) 2017-05-26
TWI651825B (zh) 2019-02-21
CN108352376A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
JP6685112B2 (ja) リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
TWI796386B (zh) 導線架、半導體裝置和製造導線架的方法
JP2004349497A (ja) パッケージ部品及び半導体パッケージ
TWI826671B (zh) 半導體元件搭載用零件、引線框和半導體元件搭載用基板
JP2012094840A (ja) 半導体素子搭載用パッケージ基板の製造方法
JP6741356B1 (ja) リードフレーム
JP2010199166A (ja) 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法
JP7117747B2 (ja) 電子部品の製造方法
JP6093646B2 (ja) めっき膜の製造方法
TW201803065A (zh) 引線框架材及其製造方法
JP6693642B2 (ja) リードフレーム
JP2010062517A (ja) ニッケル−金メッキ方法及び印刷回路基板
JP6492930B2 (ja) 半導体装置用リードフレームおよびその製造方法
JP2013145862A (ja) Led素子搭載用基板及びその製造方法、並びにled素子搭載用基板を用いた半導体装置
CN103887225B (zh) 基于铝合金引线框架的半导体器件及制备方法
JP7119574B2 (ja) リードフレーム及びその製造方法
JP2011198977A (ja) 半導体装置の製造方法
JP2020155749A (ja) リードフレーム
JP4391671B2 (ja) 電子部品搭載用基板及びその製造方法
US20190181066A1 (en) Power module substrate, power module, and method for manufacturing power module substrate
JP6736717B1 (ja) 半導体素子搭載用基板
JP6744020B1 (ja) リードフレーム
JP2020155747A (ja) リードフレーム
JP6852358B2 (ja) 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置
JP7260059B2 (ja) 接合体、および、絶縁回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200331

R150 Certificate of patent or registration of utility model

Ref document number: 6685112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250