JP6685112B2 - リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 - Google Patents
リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 Download PDFInfo
- Publication number
- JP6685112B2 JP6685112B2 JP2015225542A JP2015225542A JP6685112B2 JP 6685112 B2 JP6685112 B2 JP 6685112B2 JP 2015225542 A JP2015225542 A JP 2015225542A JP 2015225542 A JP2015225542 A JP 2015225542A JP 6685112 B2 JP6685112 B2 JP 6685112B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- main surface
- plating film
- roughness
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000007747 plating Methods 0.000 claims description 153
- 235000019592 roughness Nutrition 0.000 claims description 83
- 229920005989 resin Polymers 0.000 claims description 62
- 239000011347 resin Substances 0.000 claims description 62
- 238000007789 sealing Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 229910000679 solder Inorganic materials 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011342 resin composition Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
- C25D5/617—Crystalline layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
- C25D5/611—Smooth layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electroplating Methods And Accessories (AREA)
Description
0.58<S3/S1≦1 (1)
S2<S3≦S1 (2)
S2/S1<0.6 (3)
[めっき膜の形成]
銅合金からなるリードフレーム本体を準備した。図4及び図5に示すようなめっき装置を用いて電解めっき処理を行い、リードフレーム本体の表面上に銅めっき膜(厚み:0.6〜0.8μm)を形成し、リードフレームを製造した。銅めっき膜の厚みは、蛍光X線膜厚計(株式会社フィッシャー・インストルメンツ製、製品名:FISCHERSCOPE X−RAY XDV−μ)を用いて測定した。めっき液としては、主成分として硫酸銅(160g/L)、及び、硫酸(75g/L)を含有するめっき液を用いた。極性反転電源及びパルス電源としては市販のものを用いた。それぞれの電源の運転条件は、以下のとおりとした。
正電流密度:10.9A/dm2
負電流密度:31.6A/dm2
正電流時間(t1):負電流時間(t2)=25ミリ秒:4ミリ秒
<パルス電源>
ピーク電流密度:10A/dm2
平均電流密度:2.5A/dm2
ON時間(t3):OFF時間(t4)=25ミリ秒:75ミリ秒
(Duty比=0.25)
市販の形状測定レーザーマイクロスコープ(株式会社キーエンス製、製品名:VK−X200)を用いて、リードフレームの第1主面(極性反転電源に接続された電極と対向する主面)の粗度S1、第2主面(パルス電源に接続された電極と対向する主面)の粗度S2、及び側面の粗度S3を測定した。測定結果は、表1に示すとおりであった。
パルス電源に変えて直流電源を用いたこと以外は、実施例1と同様にしてリードフレームを製造した。なお、直流電源の電流密度は、第2主面の粗度S2が実施例1と同等となるように調整し、5.0A/dm2とした。得られたリードフレームの第1主面(極性反転電源に接続された電極と対向する主面)の粗度S1、第2主面(直流電源に接続された電極と対向する主面)の粗度S2、及び側面の粗度S3を、実施例1と同様にして測定した。測定結果は、表1に示すとおりであった。
パルス電源の運転条件を以下のとおりに変更したこと以外は、実施例1と同様にしてめっき膜を形成した。リードフレーム本体の表面上に形成された銅めっき膜の厚みは0.7μmであった。実施例1と同様にして銅めっき膜の評価を行った。結果を表2に示す。
<パルス電源>
平均電流密度:2.5A/dm3
ON時間(t3):OFF時間(t4)=50ミリ秒:50ミリ秒
(Duty比=0.5)
第2主面における銅めっき膜の厚みが実施例2と同等(0.7μm)となるように、直流電源の電流密度を調整して2.5A/dm2にしたこと以外は、比較例1と同様にして銅めっき膜を形成した。そして、実施例2と同様にして評価を行った。評価結果を表2に示す。
パルス電源の運転条件を次のとおりに変更したこと以外は、実施例1と同様にしてめっき膜を形成し、評価を行った。具体的には、ピーク電流密度を10A/dm2、ON時間(t3)を25ミリ秒とし、OFF時間(t4)を変えてDuty比による影響を調べた。パルス電源のDuty比が0.20(平均電流密度:2A/dm2)の条件で作製したリードフレームを実施例3、パルス電源のDuty比が0.83(平均電流密度:8.3A/dm2)の条件で作製したリードフレームを実施例4とした。このようにして得られた各実施例のリードフレームを、実施例1と同様にして評価した。結果を表3に示す。
パルス電源の運転条件を次のとおりに変更したこと以外は、実施例1と同様にしてめっき膜を形成し、評価を行った。具体的には、ON時間(t3)を25ミリ秒、OFF時間(t4)を5ミリ秒とし、正パルス電流のピーク電流値B1を変えて、平均電流密度1.0A/cm2の条件でリードフレームを作製した。このようにして得られた実施例5のリードフレームを、実施例1と同様にして評価した。結果を表4に示す。
Claims (9)
- リードフレーム本体とその表面上にめっき膜とを備えるリードフレームの製造方法であって、
リードフレーム本体の第1主面に対向するように極性反転電源に接続された第1電極を配置するとともに、前記第1主面とは反対側の第2主面に対向するようにパルス電源に接続された第2電極を配置してめっき処理を行い、前記第1主面、前記第2主面、及び前記リードフレーム本体の側面の上に前記めっき膜を形成するめっき工程を有する、リードフレームの製造方法。 - 前記第1主面の上の前記めっき膜は、前記第2主面の上のめっき膜よりも大きい粗度を有する、請求項1に記載のリードフレームの製造方法。
- 前記めっき工程における前記パルス電源のDuty比が0.2〜0.85である、請求項1又は2に記載のリードフレームの製造方法。
- 前記めっき工程における前記パルス電源の平均電流密度が1〜10A/dm2である、請求項1〜3のいずれか一項に記載のリードフレームの製造方法。
- 前記第1主面、前記第2主面及び前記側面の上の前記めっき膜の粗度を、それぞれS1、S2及びS3としたときに、S1が1.4以上、S2が1.0〜1.2、及びS3が1.3以上である、請求項1〜4のいずれか一項に記載のリードフレームの製造方法。
- S 3 /S 1 <1である、請求項5に記載のリードフレームの製造方法。
- 請求項1〜6のいずれか一項に記載の製造方法で製造されたリードフレームを用いるリードフレームパッケージの製造方法であって、
前記リードフレームの第1主面の上に半導体チップを設ける工程と、
前記半導体チップ、並びに前記リードフレームの前記第1主面及び側面を覆うとともに、前記リードフレームの前記第1主面及び前記側面よりも小さい粗度を有する第2主面の少なくとも一部が露出するように樹脂で封止する工程と、を有する、リードフレームパッケージの製造方法。 - リードフレーム本体と、その表面上にめっき膜と、を備えるリードフレームであって、
第1主面、前記第1主面とは反対側の第2主面及び側面の粗度をそれぞれS1、S2及びS3としたときに、S1が1.4以上、S2が1.0〜1.2、及びS3が1.3以上であり、S 3 /S 1 <1であるリードフレーム。 - 請求項8に記載のリードフレームと、
前記リードフレームの前記第1主面の上に半導体チップと、
前記半導体チップ、並びに前記リードフレームの前記第1主面及び前記側面を覆うとともに、前記リードフレームの前記第1主面及び前記側面よりも小さい粗度を有する前記第2主面の少なくとも一部が露出するように設けられている封止樹脂と、を備える、リードフレームパッケージ。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015225542A JP6685112B2 (ja) | 2015-11-18 | 2015-11-18 | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 |
SG11201803826YA SG11201803826YA (en) | 2015-11-18 | 2016-10-11 | Lead frame, lead frame package, and method for manufacturing same |
CN201680066619.XA CN108352376B (zh) | 2015-11-18 | 2016-10-11 | 引线框架、引线框架封装、以及它们的制造方法 |
PCT/JP2016/080137 WO2017086063A1 (ja) | 2015-11-18 | 2016-10-11 | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 |
MYPI2018701818A MY191085A (en) | 2015-11-18 | 2016-10-11 | Lead frame, lead frame package, and method for manufacturing same |
TW105137032A TWI651825B (zh) | 2015-11-18 | 2016-11-14 | 導線架、導線架封裝體、及其等之製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015225542A JP6685112B2 (ja) | 2015-11-18 | 2015-11-18 | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017098291A JP2017098291A (ja) | 2017-06-01 |
JP6685112B2 true JP6685112B2 (ja) | 2020-04-22 |
Family
ID=58718702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015225542A Active JP6685112B2 (ja) | 2015-11-18 | 2015-11-18 | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP6685112B2 (ja) |
CN (1) | CN108352376B (ja) |
MY (1) | MY191085A (ja) |
SG (1) | SG11201803826YA (ja) |
TW (1) | TWI651825B (ja) |
WO (1) | WO2017086063A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109468670B (zh) * | 2018-11-16 | 2021-03-26 | 中山品高电子材料有限公司 | 引线框架电镀铜层的方法 |
US11562948B2 (en) | 2019-11-04 | 2023-01-24 | Mediatek Inc. | Semiconductor package having step cut sawn into molding compound along perimeter of the semiconductor package |
CN112760702A (zh) * | 2020-12-24 | 2021-05-07 | 铜陵蓝盾丰山微电子有限公司 | 一种引线框架用镀银装置 |
US20240145356A1 (en) | 2021-09-03 | 2024-05-02 | Dai Nippon Printing Co., Ltd. | Lead frame and manufacturing method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4329678B2 (ja) * | 2004-11-11 | 2009-09-09 | 株式会社デンソー | 半導体装置に用いるリードフレームの製造方法 |
JP4857594B2 (ja) * | 2005-04-26 | 2012-01-18 | 大日本印刷株式会社 | 回路部材、及び回路部材の製造方法 |
JP6093646B2 (ja) * | 2013-05-14 | 2017-03-08 | 新光電気工業株式会社 | めっき膜の製造方法 |
CN203333784U (zh) * | 2013-06-18 | 2013-12-11 | 中山品高电子材料有限公司 | 一种引线框架双面局部电镀设备 |
-
2015
- 2015-11-18 JP JP2015225542A patent/JP6685112B2/ja active Active
-
2016
- 2016-10-11 MY MYPI2018701818A patent/MY191085A/en unknown
- 2016-10-11 CN CN201680066619.XA patent/CN108352376B/zh active Active
- 2016-10-11 SG SG11201803826YA patent/SG11201803826YA/en unknown
- 2016-10-11 WO PCT/JP2016/080137 patent/WO2017086063A1/ja active Application Filing
- 2016-11-14 TW TW105137032A patent/TWI651825B/zh active
Also Published As
Publication number | Publication date |
---|---|
JP2017098291A (ja) | 2017-06-01 |
MY191085A (en) | 2022-05-30 |
CN108352376B (zh) | 2021-04-16 |
SG11201803826YA (en) | 2018-06-28 |
TW201729377A (zh) | 2017-08-16 |
WO2017086063A1 (ja) | 2017-05-26 |
TWI651825B (zh) | 2019-02-21 |
CN108352376A (zh) | 2018-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6685112B2 (ja) | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 | |
TWI796386B (zh) | 導線架、半導體裝置和製造導線架的方法 | |
JP2004349497A (ja) | パッケージ部品及び半導体パッケージ | |
TWI826671B (zh) | 半導體元件搭載用零件、引線框和半導體元件搭載用基板 | |
JP2012094840A (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
JP6741356B1 (ja) | リードフレーム | |
JP2010199166A (ja) | 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法 | |
JP7117747B2 (ja) | 電子部品の製造方法 | |
JP6093646B2 (ja) | めっき膜の製造方法 | |
TW201803065A (zh) | 引線框架材及其製造方法 | |
JP6693642B2 (ja) | リードフレーム | |
JP2010062517A (ja) | ニッケル−金メッキ方法及び印刷回路基板 | |
JP6492930B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
JP2013145862A (ja) | Led素子搭載用基板及びその製造方法、並びにled素子搭載用基板を用いた半導体装置 | |
CN103887225B (zh) | 基于铝合金引线框架的半导体器件及制备方法 | |
JP7119574B2 (ja) | リードフレーム及びその製造方法 | |
JP2011198977A (ja) | 半導体装置の製造方法 | |
JP2020155749A (ja) | リードフレーム | |
JP4391671B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
US20190181066A1 (en) | Power module substrate, power module, and method for manufacturing power module substrate | |
JP6736717B1 (ja) | 半導体素子搭載用基板 | |
JP6744020B1 (ja) | リードフレーム | |
JP2020155747A (ja) | リードフレーム | |
JP6852358B2 (ja) | 半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 | |
JP7260059B2 (ja) | 接合体、および、絶縁回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6685112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |