JP4329678B2 - 半導体装置に用いるリードフレームの製造方法 - Google Patents

半導体装置に用いるリードフレームの製造方法 Download PDF

Info

Publication number
JP4329678B2
JP4329678B2 JP2004327669A JP2004327669A JP4329678B2 JP 4329678 B2 JP4329678 B2 JP 4329678B2 JP 2004327669 A JP2004327669 A JP 2004327669A JP 2004327669 A JP2004327669 A JP 2004327669A JP 4329678 B2 JP4329678 B2 JP 4329678B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
resin
semiconductor device
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004327669A
Other languages
English (en)
Other versions
JP2006140265A (ja
Inventor
昭喜 浅井
本田　　匡宏
長坂　　崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004327669A priority Critical patent/JP4329678B2/ja
Publication of JP2006140265A publication Critical patent/JP2006140265A/ja
Application granted granted Critical
Publication of JP4329678B2 publication Critical patent/JP4329678B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、リードフレームの素子搭載部上にダイマウント材を介して半導体素子を搭載し、これらをリードフレームのリード部の外部接続面が露出するようにモールド樹脂にて封止してなる半導体装置における当該リードフレームの製造方法に関する。
一般に、この種の半導体装置は、素子搭載部とリード部とを有するリードフレームと、素子搭載部の上面に樹脂よりなるダイマウント材を介して搭載されリード部と電気的に接続された半導体素子と、リード部の外部接続面が露出するようにリードフレームおよび半導体素子を封止するモールド樹脂とを備えて構成されている。
このような半導体装置としては、たとえば、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−Ｌｅａｄｅｄ Ｐａｃｋａｇｅ）が提案されている。
このＱＦＮは、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）などに設けられているガルウイング形状のアウターリード部を無くし、リード部の下面を外部接続面として、モールド樹脂から露出させた構造となっており、電子機器の小型化要求に対応した小型のモールドパッケージとして構成されている。
このようなＱＦＮに代表されるこの種の半導体装置においては、熱応力により熱膨張係数の差などによって、モールド樹脂の内部における剥離、すなわちリードフレームとモールド樹脂との界面や素子搭載部とダイマウント材との界面における剥離が発生しやすいという問題がある。
特に、ＱＦＮパッケージにおいては、従来用いられてきたＱＦＰパッケージと比較して、リードフレームの片面のみにモールド樹脂が形成される構造となることから、熱応力によりリードや素子搭載部とモールド樹脂との界面で剥離が発生しやすい。
これに対して、リードフレームの表面に粗化処理を施して表面粗度を上げることにより、ダイマウント材やモールド樹脂を構成する樹脂との密着力を向上させ、モールド樹脂の内部における剥離を防止する、という技術が提案されている。
このような粗化処理の技術としては、たとえば、樹脂モールドパッケージタイプの半導体装置におけるリードフレームとモールド樹脂との密着性を高めるために、リードフレームのメッキ表面を粗化する技術が提案されている（たとえば、特許文献１、特許文献２参照）。
このメッキ表面を粗化する技術は、リードフレームのメッキ表面を粗化することによって、（１）リードフレームにおけるダイマウント材やモールド樹脂との接着面積が大きくなる、（２）樹脂が粗化されたメッキ膜の凹凸に食いつきやすくなる、などの効果（つまり、アンカー効果）を期待するものである。
特開平６−２９４３９号公報 特開平１０−２７８７３号公報
しかしながら、表面が粗化されたリードフレームを用いてモールド成型を行う場合、粗化によって発生するリードフレーム表面の微細な突起により、リードフレームと金型との間に微細な隙間ができ、この隙間から樹脂がしみ出す。
すると、モールド樹脂から露出する面であるリードフレームのリード部の外部接続面に樹脂バリが発生するという問題がある。リード部の外部接続面は半導体装置をプリント基板（ＰＣＢ）などにはんだ実装する際のはんだ付け面となるため、リード部の外部接続面に樹脂バリが存在すると、半導体装置のはんだ付け性を阻害することになる。
また、モールド成型後においてウォータージェットなどにより上記樹脂バリを除去する方法もあるが、粗化処理により樹脂の密着性が向上しているために、樹脂バリの除去も難しくなり、除去時に下地のメッキ層が剥がれてしまう、という問題もある。そのため、やはり樹脂バリの発生を抑える必要がある。
ここで、この樹脂バリの問題について、図１３、図１４および図１５を参照して、より具体的に説明する。
図１３は、従来のこの種の半導体装置としての一般的なＱＦＮパッケージの概略断面構成を示す図であり、図１４は、図１３に示される半導体装置の製造方法を示す概略断面図であり、図１５は、図１４（ｅ）中のＡ部拡大図である。なお、これら図１３〜図１５において、リードフレーム１０における粗化処理された部分、すなわち粗化処理部１０ａは太線にて示してある。
図１３に示される半導体装置においては、リードフレーム１０は、分離形成された素子搭載部１１とリード部１２とを有するものであり、このリードフレーム１０のほぼ全表面に粗化処理が施されている。
また、リードフレーム１０の素子搭載部１１の上面には、Ａｇペーストや導電性接着剤などの樹脂よりなるダイマウント材２０を介して半導体素子３０が搭載されており、接着されている。
そして、半導体素子３０とリード部１２の上面とは、ボンディングワイヤ４０を介して結線され電気的に接続されている。そして、リードフレーム１０および半導体素子３０がモールド樹脂５０により包み込まれるように封止されている。
ここで、ＱＦＮパッケージにおいては、リード部１２はモールド樹脂５０の側面から突出するアウターリードは無い構成となっており、リード部１２の下面１２ａが外部接続面１２ａとしてモールド樹脂５０の下面から露出している。この半導体装置は、プリント基板（ＰＣＢ）などに搭載され、このリード部１２の外部接続面１２ａにてはんだなどにより接続されることで実装される。
この図１３に示される半導体装置は、次の図１４に示されるような製造工程を経て製造される。
Ｃｕなどからなる板材にリード部１２および素子搭載部１１など、所望のパターンを形成したリードフレーム１０を用意し（図１４（ａ）参照）、そのリードフレーム１０の表面に粗化処理を行う（図１４（ｂ）参照）。
その後、リードフレーム１０の裏面にバックテープ６０を貼り付け（図１４（ｃ）参照）、しかる後、素子搭載部１１の上にダイマウント材２０を介して半導体素子３０をマウントし、半導体素子３０とリード部１２をＡｕなどからなるボンディングワイヤ４０にて接続する（図１４（ｄ）参照）。
次に、金型を用いたトランスファーモールド法にてモールド成型を行う（図１４（ｅ）参照）。そして、バックテープ６０を除去した後、ダイシングにより各パッケージを個片化する（図１４（ｆ）参照）。こうして、図１３に示される半導体装置ができあがる。
このモールド樹脂の成形時においては、図１５に示されるように、モールド樹脂５０は、金型Ｋにおさえつけられたバックテープ６０とパターン形成されたリードフレーム１０の側面の部分にも成型される。
ここで、リードフレーム１０の表面が粗化処理されていると、その表面の凹凸によりバックテープ６０との間に微細な隙間ができ、図１５に示されるように、その隙間からモールド成型時のプレス圧力により、モールド樹脂５０が漏れ出し、樹脂バリ５０ａとなる。なお、バックテープ６０が無い場合にも、金型Ｋとリードフレーム１０との間で同様の微細な隙間ができ、同様の樹脂バリ５０ａが発生する。
このように、従来の半導体装置においては、ダイマウント材やモールド樹脂といった樹脂との密着性を高めモールド樹脂内部の剥離を抑制する目的で、リードフレームに粗化処理を施した場合には、樹脂バリの問題が生じ、リード部の外部接続面における接続が困難になってしまう。
本発明は、上記問題に鑑みてなされたものであり、リードフレームの素子搭載部上にダイマウント材を介して半導体素子を搭載し、これらをリードフレームのリード部の外部接続面が露出するようにモールド樹脂にて封止してなる半導体装置において、モールド樹脂内部の剥離の抑制とリード部の外部接続面への樹脂バリの発生の抑制とを両立させることのできる半導体装置のリードフレームを製造するリードフレームの製造方法を提供することを目的とする。
本発明は、リードフレーム表面のうち、粗化処理により樹脂との密着性を向上させる必要がある箇所は、モールド樹脂表面に露出しないリードフレーム表面のみである点に着目し、従来はリードフレームの表面全面に実施されていた粗化処理を、リードフレーム表面の一部に限定して実施することで、上記した剥離抑制と樹脂バリの発生抑制とを両立させるようにしたものである。
すなわち、請求項１に記載の発明では、素子搭載部（１１）とリード部（１２）とを有するリードフレーム（１０）と、素子搭載部（１１）の上面に樹脂よりなるダイマウント材（２０）を介して搭載されリード部（１２）と電気的に接続された半導体素子（３０）と、リード部（１２）の外部接続面（１２ａ）が露出するようにリードフレーム（１０）および半導体素子（３０）を封止するモールド樹脂（５０）とを備え、リードフレーム（１０）の表面のうちモールド樹脂（５０）の内部に位置する部位の少なくとも一部には、樹脂との密着性を高めるための粗化処理が施されており、リード部（１２）の外部接続面（１２ａ）には、前記粗化処理が施されていない半導体装置におけるリードフレーム（１０）を製造するリードフレームの製造方法であって、リードフレーム（１０）は、エッチング加工することにより製造されるものであって、エッチング加工を行うときに用いるエッチング用マスク（７０）を、粗化処理を行うためのマスクとして兼用することを特徴としている。
それによれば、リードフレーム（１０）をエッチング加工するためのマスク（７０）と粗化処理するためのマスクとを別々に形成しなくて済むので、工程の簡略化が図れ、好ましい。また、本製造方法における半導体装置によれば、ダイマウント材（２０）やモールド樹脂（５０）といった樹脂との剥離を考慮したとき、リードフレーム（１０）のうちこれら剥離の起こりやすい部分を粗化処理されたものとできるため、当該部分における樹脂との密着性を十分に確保することができる。
また、本製造方法における半導体装置によれば、リード部（１２）のうちモールド樹脂（５０）から露出させたい外部接続面（１２ａ）には、粗化処理が施されず平滑な面とできるため、従来のような粗化処理された面に比べて樹脂バリが発生しにくくなる。
よって、本製造方法における半導体装置によれば、リードフレーム（１０）の素子搭載部（１１）上にダイマウント材（２０）を介して半導体素子（３０）を搭載し、これらをリードフレーム（１０）のリード部（１２）の外部接続面（１２ａ）が露出するようにモールド樹脂（５０）にて封止してなる半導体装置（１００）において、モールド樹脂（５０）内部の剥離の抑制とリード部（１２）の外部接続面（１２ａ）への樹脂バリの発生の抑制とを両立させることができる。
ここで、請求項２に記載の発明のように、請求項１に記載の半導体装置においては、半導体素子（３０）とリード部（１２）の上面とがボンディングワイヤ（４０）を介して結線されて電気的に接続されており、リード部（１２）の下面が外部接続面（１２ａ）としてモールド樹脂（５０）から露出しているものにできる。
それによれば、請求項１に記載の半導体装置をＱＦＮパッケージとして構成されたものにすることができる。
また、請求項３に記載の発明では、請求項１または請求項２に記載の半導体装置において、素子搭載部（１１）の下面もモールド樹脂（５０）から露出しており、当該下面にも、前記粗化処理が施されていないことを特徴としている。
それによれば、素子搭載部（１１）の下面がモールド樹脂（５０）から露出するとともに、樹脂バリが無いものにできるため、素子搭載部（１１）の上面に搭載されている半導体素子（３０）の放熱性を向上させることができ、また、この素子搭載部（１１）の下面にて外部との接続を行う場合に、十分な接続を行うことができる。
また、請求項４に記載の発明では、請求項１〜請求項３に記載の半導体装置において、素子搭載部（１１）の上面に、前記粗化処理が施されていることを特徴としている。
それによれば、素子搭載部（１１）とダイマウント材（２０）との剥離や、半導体素子（３０）の周辺部におけるモールド樹脂（５０）の剥離が起こりやすい場合には、これらの剥離を抑制することができ、好ましい。
また、請求項５に記載の発明では、請求項１〜請求項４に記載の半導体装置において、リード部（１２）におけるモールド樹脂（５０）との接触面に、前記粗化処理が施されていることを特徴としている。
それによれば、モールド樹脂（５０）内部においてリード部（１２）の部分で樹脂の剥離が起こりやすい場合に、当該剥離を抑制することができ、好ましい。
なお、上記各手段における上下とは、後述する実施形態に記載されている断面図における上下の方向に対応したものであり、必ずしも天地方向を意味するものではない。
また、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係るリードフレームを用いたＱＦＮ構造を有する半導体装置１００の概略構成を示す図である。なお、図１および以下の実施形態に示される各図において、リードフレーム１０における粗化処理された部分、すなわち粗化処理部１０ａは太線にて示してある。
［構成等］
図１に示される半導体装置１００は、大きくは、素子搭載部１１とリード部１２とを有するリードフレーム１０と、素子搭載部１１の上面に樹脂よりなるダイマウント材２０を介して搭載されリード部１２とボンディングワイヤ４０を介して電気的に接続された半導体素子３０と、リード部１２の外部接続面１２ａが露出するようにリードフレーム１０および半導体素子３０を封止するモールド樹脂５０とを備えている。
リードフレーム１０においては、素子搭載部１０とリード部１２とが分離形成されている。このリードフレーム１０は、Ｃｕや４２アロイなどの通常のリードフレーム材料からなるものであり、１枚のリードフレーム１０からプレスやエッチング加工によって素子搭載部１１とリード部１２とが分離されている。
また、リード部１２は、素子搭載部１１の周囲に配置されている。通常は、リード部１２は、素子搭載部１１の周囲に複数本設けられ、素子搭載部１１からその外方へ向かって延びる形状をなすものである。
また、素子搭載部１１の上面には、Ａｇ（銀）ペーストや樹脂に導電性フィラーを混合してなる導電性接着剤などの樹脂よりなるダイマウント材２０を介して半導体素子３０が搭載され、接着されている。
この半導体素子３０は、シリコン半導体などの半導体基板を用いて半導体プロセスにより形成されたＩＣチップなどである。
そして、図１に示されるように、半導体素子３０の上面と各リード部１２の上面とは、ボンディングワイヤ４０を介して結線され電気的に接続されている。このボンディングワイヤ４０は、Ａｕやアルミニウムなどからなるもので、通常のワイヤボンディング法により形成可能なものである。
そして、リードフレーム１０（素子搭載部１１およびリード部１２）、半導体素子３０およびボンディングワイヤ４０が、モールド樹脂５０により包み込まれるように封止されている。このモールド樹脂５０は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法により形成できるものである。
ここで、図１に示されるように、ＱＦＮパッケージとしての本半導体装置１００においては、リード部１２は、ＳＯＰパッケージやＱＦＰパッケージのようなモールド樹脂５０の側面から突出するアウターリードは無い構成となっており、リード部１２の下面１２ａが外部接続面１２ａとしてモールド樹脂５０の下面から露出している。
さらに、図１に示されるように、本半導体装置１００においては、素子搭載部１１の下面もモールド樹脂５０から露出している。この半導体装置１００は、プリント基板（ＰＣＢ）などの外部基板などに搭載され、本例では、リード部１２の外部接続面１２ａおよび素子搭載部１１の下面にてはんだなどにより接続されることで実装される。
このような半導体装置１００において、リードフレーム１０の表面のうちモールド樹脂５０の内部に位置する部位は、樹脂との密着性を高めるための粗化処理が施されて粗化処理部１０ａとなっており、リード部１２の外部接続面１２ａには、粗化処理が施されていない独自の構成を有している。
ここで、本実施形態の半導体装置１００では、素子搭載部１１の下面もモールド樹脂５０から露出しており、この素子搭載部１１の下面にも、粗化処理が施されていないものとしている。
粗化処理部１０ａとしては、具体的に図１に示されるように、素子搭載部１１の上面に粗化処理が施されており、リード部１２におけるモールド樹脂５０との接触面に粗化処理が施されている。
この粗化処理は、Ｃｕ等の金属からなるリードフレーム材の表面粗度を高くするための表面処理であり、メッキ等により表面粗度の高い金属膜を素材表面に付着させる方法や、薬液処理やサンドブラストやレーザ照射などによって素材の表面を荒らして素材そのものの表面粗度を上げる方法などがある。
メッキによる粗化処理としては、電気メッキや無電解メッキなどによるものがあり、たとえばＮｉメッキ金属膜を表面粗度の高い金属膜として形成するものである。このような粗化されたメッキ膜の形成は、当業者ならば、メッキ条件や薬液成分を調整することにより実現できる。
たとえば、リードフレーム１０がＣｕ材からなるときに電気メッキにより粗化処理を行う場合には、リードフレーム１０の表面には下地側から、粗化Ｎｉ／Ｐｄ／Ａｕメッキが施されるものとなる。
ここで、それぞれのメッキ膜厚としては、たとえば、粗化Ｎｉ膜が０．３〜０．８μｍ、Ｐｄ膜が０．０１〜０．０３μｍ、Ａｕ膜が０．０１μｍ程度であるものにできる。また、粗化Ｎｉメッキ膜表面の粗度を示す比表面積は、たとえば１．６〜２．０程度とすることができる。
また、サンドブラストやレーザ照射による粗化処理方法として、たとえば、サンドブラストにおいては、アルミナなどの研磨材を用い、また、レーザ照射においては、被処理面を溶かして荒らすためにＹＡＧレーザなどを用いることができる。
［製造方法等］
この図１に示される半導体装置１００の製造方法について、図２および図３を参照して述べる。
図２（ａ）〜（ｅ）は、図１に示される本実施形態の半導体装置の製造方法を示す概略断面図であり、図３（ａ）〜（ｄ）は、本製造方法におけるリードフレームの製造方法すなわち粗化処理の方法を示す概略断面図である。
まず、図２（ａ）に示されるように、通常のリードフレームの形成方法と同様に、板材をエッチングもしくはパンチングすることにより、リード部１２および素子搭載部１１など、所望のパターンを形成したリードフレーム１０を用意する。
なお、この図２および以下の製造方法を示す図においては、リードフレーム１０は多連の状態で示してあり、リード部１２において隣のリードフレーム１０と連続した部分は、そのままリード部１２として符号１２を付してある。
その後、図２（ｂ）に示されるように、そのリードフレーム１０の表面に粗化処理を行う。この際、パッケージとして組み立て完成後にパッケージ外部すなわちモールド樹脂５０の外部に露出するリードフレーム１０の領域（図２（ａ）中の下面）には、粗化処理を行わない。
その結果、図２中において、太線で示した領域１０ａ（すなわち、図２中のリードフレーム１０の上面およびパターン形成されたリードフレーム１０の側面）が粗化処理されることになる。
このように、リードフレーム１０を部分的に粗化処理する方法については、後述する。
その後は、通常のパッケージ組立工程と同様、図２（ｃ）に示されるように、必要であればモールド成型性を向上させるために、リードフレーム１０の下面の全面にポリイミドなどの樹脂フィルムからなるバックテープ６０を貼り付ける。
しかる後、図２（ｄ）に示されるように、素子搭載部１１の上にダイマウント材２０を介して半導体素子３０をマウントし、半導体素子３０とリード部１２とを、Ａｕなどからなるボンディングワイヤ４０にて接続し、次に、金型を用いたトランスファーモールド法にてモールド成型を行い、モールド樹脂５０による封止を行う。
そして、図２（ｅ）に示されるように、バックテープ６０を除去した後、ダイシングにより各パッケージを個片化する。こうして、図１に示される本実施形態の半導体装置１００ができあがる。
次に、部分的にリードフレーム表面を粗化処理する具体的な方法について、図３を参照して説明する。
図３（ａ）に示されるように、通常のリードフレームの形成方法と同様、板材１０’を用意し、図３（ｂ）に示されるように、エッチングもしくはパンチングすることにより、リード部１２および素子搭載部１１など、所望のパターンを形成したリードフレーム１０とする。
次にリードフレーム１０の全面にＮｉメッキを行った後、図３（ｃ）に示されるように、リードフレーム１０のうち粗化処理をしない面にマスク７０を形成し、粗化処理をしない面をマスク７０にて被覆する。
その後、この状態で粗化処理を行うが、この粗化処理は、上述したように、メッキによる方法や、薬液処理やサンドブラストやレーザ照射などによる方法などにより、当業者であれば実現可能である。ここでは、粗化処理として、たとえば電気メッキによる粗化Ｎｉメッキを行う。
その後、図３（ｄ）に示されるように、粗化Ｎｉメッキを行った後、マスク７０を除去する。これによって、表面のうち片面のみが粗化されていない本実施形態のリードフレーム１０を得ることができる。
その後、必要に応じて、粗化Ｎｉメッキ膜の表面にさらにＰｄ／Ａｕメッキを行う。ここで、粗化Ｎｉ／Ｐｄ／Ａｕにおいて、それぞれのメッキ膜厚や比表面積は、たとえば、上述した値と同程度でよい。
なお、部分的にリードフレーム表面を粗化処理する具体的な方法については、図４に示されるような方法を採用してもよい。図４は、本実施形態に係る半導体装置の製造方法におけるリードフレーム１０の他の製造方法を示す概略断面図である。
図４に示される方法では、まず、図４（ａ）、（ｂ）に示されるように、板材１０’の状態で、板材１０’の表面のうち片面のみに、同様の粗化処理を行う。
その後、通常のリードフレームの形成方法と同様に、板材をエッチングもしくはパンチングすることにより、図４（ｃ）に示されるように、リード部１２および素子搭載部１１など、所望のパターンを形成したリードフレーム１０とする。
こうして、本方法によっても、表面のうち片面のみが粗化されていない本実施形態のリードフレーム１０を得ることができる。ただし、この場合、パターン形成されたリードフレーム１０の側面は粗化されない。
［効果等］
ところで、本実施形態によれば、素子搭載部１１とリード部１２とを有するリードフレーム１０と、素子搭載部１１の上面に樹脂よりなるダイマウント材２０を介して搭載されリード部１２と電気的に接続された半導体素子３０と、リード部１２の外部接続面１２ａが露出するようにリードフレーム１０および半導体素子３０を封止するモールド樹脂５０とを備える半導体装置において、リードフレーム１０の表面のうちモールド樹脂５０の内部に位置する部位の少なくとも一部には、樹脂との密着性を高めるための粗化処理が施されており、リード部１２の外部接続面１２ａには、粗化処理が施されていないことを特徴とする半導体装置１００が提供される。
それによれば、ダイマウント材２０やモールド樹脂５０といった樹脂との剥離を考慮したとき、リードフレーム１０のうちこれら剥離の起こりやすい部分を粗化処理されたものとできるため、当該部分における樹脂との密着性を十分に確保することができる。
また、リード部１２のうちモールド樹脂５０から露出させたい外部接続面１２ａには、粗化処理が施されず平滑な面とできるため、従来のような粗化処理された面に比べて樹脂バリが発生しにくくなる。
つまり、リード部１２の外部接続面１２ａは平滑面であるため、モールド成型を行う場合に、リード部１２の外部接続面１２ａと金型との間にてほぼ隙間なく密着させることが可能になり、樹脂のしみ出しがなくなり、樹脂バリが抑制される。また、リード部１２の外部接続面１２ａに樹脂バリが発生したとしても、ウォータージェットなどにより樹脂バリを容易に除去することができる。
よって、本実施形態によれば、リードフレーム１０の素子搭載部１１上にダイマウント材２０を介して半導体素子３０を搭載し、これらをリードフレーム１０のリード部１２の外部接続面１２ａが露出するようにモールド樹脂５０にて封止してなる半導体装置１００において、モールド樹脂５０内部の剥離の抑制とリード部１２の外部接続面１２ａへの樹脂バリの発生の抑制とを両立させることができる。
また、本実施形態の半導体装置１００においては、半導体素子３０とリード部１２の上面とがボンディングワイヤ４０を介して結線されて電気的に接続されており、リード部１２の下面が外部接続面１２ａとしてモールド樹脂５０から露出していることも特徴のひとつである。
それによれば、本実施形態の半導体装置１００は、ＱＦＮパッケージとして構成されたものにすることができる。
また、本実施形態の半導体装置１００においては、素子搭載部１１の下面もモールド樹脂５０から露出しており、当該下面にも、粗化処理が施されていないことも特徴のひとつである。
それによれば、素子搭載部１１の下面がモールド樹脂５０から露出するとともに、樹脂バリが無いものにできるため、素子搭載部１１の上面に搭載されている半導体素子３０の放熱性を向上させることができ、また、この素子搭載部１１の下面にて外部との接続を行うにあたって、十分な接続を行うことができる。
また、本実施形態の半導体装置１００においては、素子搭載部１１の上面に、粗化処理が施されていることも特徴のひとつである。
本実施形態では、素子搭載部１１とダイマウント材２０との剥離や、半導体素子３０の周辺部におけるモールド樹脂５０の剥離が起こりやすいものであり、上記構成によってこれらの剥離を抑制することができ、好ましい。
また、本実施形態の半導体装置１００においては、リード部１２におけるモールド樹脂５０との接触面に、粗化処理が施されていることも特徴のひとつである。
本実施形態では、モールド樹脂５０内部においてリード部１２の部分で樹脂の剥離が起こりやすいものであり、上記構成によって当該剥離を抑制することができ、好ましい。
［変形例］
次に、本実施形態の種々の変形例を示す。図５〜図１１は本実施形態の第１〜第７の変形例を示す概略断面図である。
まず、図５〜図７は、リードフレーム１０のうち粗化処理をしない領域が異なる場合の例であり、図８および図９はリードフレーム１０の形状が異なる場合の例である。
上記図１に示される例では、モールド樹脂５０の外部に露出するリードフレーム１０の全ての領域には粗化処理を行わず、モールド樹脂５０の外部に露出しない全ての領域に粗化処理を行っている。
これに対して、樹脂バリがリード部１２の外部接続面１２ａにおけるはんだ付け性を阻害することから、少なくともモールド樹脂５０から露出するリード部１２に相当する領域の粗化処理を止めればよい。
また、リードフレーム１０のうち少なくともそのパッケージにおいてもっとも剥離の発生しやすい部位について、粗化処理を行っておけば最低限の剥離防止効果を得ることができる。
ここで、パッケージの構造、寸法や構成する材質によって剥離の発生しやすくなる部位は異なるが、リードフレーム１０のうち剥離の起こりやすい部分を、適宜粗化処理するようにすればよい。そのように、リードフレーム１０の部分を選択的に粗化処理することは、当業者であれば粗化処理用のマスクのパターンを変えることなどにより、容易に実現可能である。
図５に示される第１の変形例は、素子搭載部１１とリード部１２の上面のみに粗化処理を行った例である。この例に示される半導体装置は、上記図４に示されるリードフレーム１０の製造方法を採用することにより実現可能である。
図６に示される第２の変形例は、素子搭載部１１の上面が最も剥離が発生しやすい場合の例であり、素子搭載部１１の上面のみに粗化処理を実施している。
図７に示される第３の変形例は、リード部１２の外部接続面１２ａにのみ粗化処理を行わなかった例である。素子搭載部１１の下面は、リード部１２の外部接続面１２ａに比べて大幅に広い面であり、多少樹脂バリが生じてたとしも、はんだ付けなどに対する影響は少ない。
それに対して、リード部１２の外部接続面１２ａは、面積も小さく、樹脂バリの存在によってはんだ付けなど、外部との電気的な接続性能が大きく左右される。
そのため、この図７に示される例では、素子搭載部１１の下面は粗化処理されたものとして許容し、リード部１２の外部接続面１２ａは粗化処理されないものとしている。つまり、リード部１２の外部接続面１２ａが粗化処理されないことは必須要件である。
ここまでは、アウターリードのないリードレスパッケージすなわちＱＦＮパッケージとして、リード部１２がパッケージ周辺に１列で形成された構造を例に説明してきたが、図８に示される第４の変形例は、リード部１２が平面的に２列に形成されたＱＦＮパッケージに本実施形態を適用した例である。
図８に示されるように、リード部１２を２列以上の多列構成にしたパッケージにおいては、トランスファーモールド時のリード部１２の外部接続面１２ａに対する金型への押さえが不十分になりやすいことから樹脂バリが発生しやすく、かつ、リード部１２の露出面積も小さいために樹脂バリの影響も大きくなる。そのため、樹脂バリの発生を防止できる本実施形態の構成は、より有効である。
また、図９に示される第５の変形例は、素子搭載部１１の板厚がリード部１２よりも厚いものとなっている。つまり、素子搭載部１１がヒートシンクとして構成されている半導体装置に、本実施形態を適用した例である。
この場合は、リードフレーム１０は、リード部１２と素子搭載部１１とが別体であり、複数の板材から構成されたものとしているが、このようなヒートシンクを含むリードフレーム１０の表面に部分的に粗化処理を行う、という本実施形態の考え方は、上記と同じである。
さらに、図１０に示される第６の変形例は、リード部１２の上面の一部をエッチングなどにより凹ませ、リード部１２の一部を薄肉部１２ｂとしたものである。また、図１０では、はんだ付け強度を確保するためにはんだ付け部であるリード部１２の外部接続面１２ａの面積も大きくしている。
それによれば、リード部１２の上面とモールド樹脂５０との接触面積が増加するとともに、リード部１２の上面に形成された段差がモールド樹脂５０に食い込む効果があるため、リード部１２とモールド樹脂５０との密着性が向上する。
また、図１１に示される第７の変形例は、モールド樹脂５０内部に位置する素子搭載部１１の一部に、貫通孔としてのロックホール１１ａを、エッチングなどにより形成したものである。
それによれば、このロックホール１１ａにモールド樹脂５０が入り込むことで、ロックホール１１ａの部分にてモールド樹脂５０の密着性が向上する。つまり、素子搭載部１１とモールド樹脂５０との密着性が向上する。ここでは、ロックホール１１ａの内側の側面も粗化処理することが好ましい。
これら図１０、図１１に示される変形例によれば、リード部１２や素子搭載部１１の一部に、モールド樹脂５０とのアンカー効果を大きくした部分を持たせることにより、モールド樹脂５０内部における樹脂の剥離を、より確実に抑制することができる。
なお、上記した各変形例における半導体装置においても、リードフレーム１０の素子搭載部１１上にダイマウント材２０を介して半導体素子３０を搭載し、これらをリードフレーム１０のリード部１２の外部接続面１２ａが露出するようにモールド樹脂５０にて封止してなる半導体装置１００において、モールド樹脂５０内部の剥離の抑制とリード部１２の外部接続面１２ａへの樹脂バリの発生の抑制とを両立させることができる。
また、本実施形態のその他の特徴としては、粗化処理としては、無電解メッキにて行われることが好ましい。これは、リードフレーム１０において形状やサイズの異なる種々の部分に対して、均一に粗化処理を行うことができるためである。
より具体的に言うならば、リードフレーム１０表面の粗化処理として、当該表面が粗化した金属層をメッキにより形成する場合においては、素子搭載部１１とリード部１２といったパターン密度に差がある部分に同時にメッキする必要があることや、パターン形成されたリードフレーム１０の側面および上記図１１に示されるようなロックホール１１ａの内周面にも同時にメッキする必要があること、また、上記図９に示されるようにリード部１２と素子搭載部１１とで板厚が異なる面に同時にメッキする必要があること、などを考慮することが肝要となる。
そして、これらの各必要性を考慮した場合、種々の部位に同時に、面粗度が揃った同程度の膜厚の被膜をメッキによって形成するためには、電気メッキよりも無電解メッキにより粗化被膜を形成することが有効である。
（第２実施形態）
本発明の第２実施形態は、本発明の半導体装置に用いる部分的に粗化面を有するリードフレームの他の製造方法を提供するものである。
図１２は、本発明の第２実施形態に係る部分的に粗化面を有するリードフレーム１０の製造方法を示す概略断面図である。本実施形態では、リードフレーム１０における素子搭載部１１およびリード部１２などのパターンをエッチング加工により形成する。
図１２（ａ）、（ｂ）に示されるように、板材１０’を用意し、これにエッチング加工するためのマスク７０を形成する。次に、図１２（ｃ）に示されるように、このマスク７０を用いて板材１０’をエッチングし、リード部１２および素子搭載部１１を有する所望のリードフレーム形状を得る。
通常は、ここでマスク７０を除去するが、本実施形態においては、図１２（ｄ）に示されるように、このマスク７０を用いてそのまま粗化処理を行い、その後にマスク７０を除去する。
すると、密着性を向上させたい領域にのみ粗化処理が行われ、モールド樹脂５０の外部に露出すべきリード部１２や素子搭載部１１の表面には粗化処理が行われていないリードフレーム１０を得ることができる。
その後は、図１２（ｅ）に示されるように、半導体素子３０の搭載、ワイヤボンディング、モールド成型といった通常の組立工程を経ることにより、本実施形態の半導体装置２００を得ることができる。
このように、本実施形態によれば、リードフレーム１０を製造するリードフレームの製造方法であって、リードフレーム１０は、エッチング加工することにより製造されるものであって、エッチング加工を行うときに用いるエッチング用マスク７０を、粗化処理を行うためのマスクとして兼用することを特徴とするリードフレーム１００の製造方法が提供される。
それによれば、リードフレーム１０をエッチング加工するためのマスク７０と粗化処理するためのマスク７０とを別々に形成しなくて済むので、工程の簡略化を図ることができ、好ましい。
（他の実施形態）
なお、本発明において、ある面に対して粗化処理が施されていないこととは、当該面に粗化処理がまったく施されていないことだけではなく、それ以外にも、樹脂バリがほとんど発生しない程度に弱く荒らされていることも含むものである。
つまり、このような非常に弱いレベルで粗くする処理をリードフレームの表面の全面に行った後、所望の部位のみに本発明でいう粗化処理を施した場合であってもよい。
また、半導体素子３０とリード部１２との電気的な接続方法は、上記のボンディングワイヤ４０を介した結線によるもの以外にも、その他の配線部材などを用いたものであってもよい。
また、本発明は、上記ＱＦＮパッケージ構造に限定されるものではない。たとえば、ＱＦＮパッケージのようにリード部の下面が外部接続面となっているもの以外にも、ＳＯＰやＱＦＰのように、リード部が、モールド樹脂の側面から突出しているアウターリードを有するものでもよい。
本発明の第１実施形態に係るリードフレームを用いたＱＦＮ構造を有する半導体装置の概略図である。 上記第１実施形態に係る半導体装置の製造方法を示す概略断面図である。 上記第１実施形態に係る半導体装置の製造方法におけるリードフレームの製造方法を示す概略断面図である。 上記第１実施形態に係る半導体装置の製造方法におけるリードフレームの他の製造方法を示す概略断面図である。 上記第１実施形態の第１の変形例を示す概略断面図である。 上記第１実施形態の第２の変形例を示す概略断面図である。 上記第１実施形態の第３の変形例を示す概略断面図である。 上記第１実施形態の第４の変形例を示す概略断面図である。 上記第１実施形態の第５の変形例を示す概略断面図である。 上記第１実施形態の第６の変形例を示す概略断面図である。 上記第１実施形態の第７の変形例を示す概略断面図である。 本発明の第２実施形態に係るリードフレームの製造方法を示す概略断面図である。 従来の半導体装置としての一般的なＱＦＮパッケージの概略断面構成を示す図である。 図１３に示される半導体装置の製造方法を示す概略断面図である。 図１４（ｅ）中のＡ部拡大図である。
符号の説明
１０…リードフレーム、１１…リードフレームの素子搭載部、
１２…リードフレームのリード部、１２ａ…リード部の外部接続面、
２０…ダイマウント材、３０…半導体素子、４０…ボンディングワイヤ、
５０…モールド樹脂、７０…マスク。

Claims (5)

  1. 素子搭載部（１１）とリード部（１２）とを有するリードフレーム（１０）と、
    前記素子搭載部（１１）の上面に樹脂よりなるダイマウント材（２０）を介して搭載され前記リード部（１２）と電気的に接続された半導体素子（３０）と、
    前記リード部（１２）の外部接続面（１２ａ）が露出するように前記リードフレーム（１０）および前記半導体素子（３０）を封止するモールド樹脂（５０）とを備え、
    前記リードフレーム（１０）の表面のうち前記モールド樹脂（５０）の内部に位置する部位の少なくとも一部には、樹脂との密着性を高めるための粗化処理が施されており、
    前記リード部（１２）の前記外部接続面（１２ａ）には、前記粗化処理が施されていない半導体装置における前記リードフレーム（１０）を製造するリードフレームの製造方法であって、
    前記リードフレーム（１０）は、エッチング加工することにより製造されるものであって、
    前記エッチング加工を行うときに用いるエッチング用マスク（７０）を、前記粗化処理を行うためのマスクとして兼用することを特徴とするリードフレームの製造方法。
  2. 前記半導体装置において、前記半導体素子（３０）と前記リード部（１２）の上面とがボンディングワイヤ（４０）を介して結線されて電気的に接続されており、
    前記リード部（１２）の下面が前記外部接続面（１２ａ）として前記モールド樹脂（５０）から露出していることを特徴とする請求項１に記載のリードフレームの製造方法。
  3. 前記半導体装置において、前記素子搭載部（１１）の下面も前記モールド樹脂（５０）から露出しており、当該下面にも、前記粗化処理が施されていないことを特徴とする請求項１または２に記載のリードフレームの製造方法。
  4. 前記半導体装置において、前記素子搭載部（１１）の上面に、前記粗化処理が施されていることを特徴とする請求項１ないし３のいずれか１つに記載のリードフレームの製造方法。
  5. 前記半導体装置において、前記リード部（１２）における前記モールド樹脂（５０）との接触面に、前記粗化処理が施されていることを特徴とする請求項１ないし４のいずれか１つに記載のリードフレームの製造方法。
JP2004327669A 2004-11-11 2004-11-11 半導体装置に用いるリードフレームの製造方法 Expired - Fee Related JP4329678B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004327669A JP4329678B2 (ja) 2004-11-11 2004-11-11 半導体装置に用いるリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004327669A JP4329678B2 (ja) 2004-11-11 2004-11-11 半導体装置に用いるリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2006140265A JP2006140265A (ja) 2006-06-01
JP4329678B2 true JP4329678B2 (ja) 2009-09-09

Family

ID=36620894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004327669A Expired - Fee Related JP4329678B2 (ja) 2004-11-11 2004-11-11 半導体装置に用いるリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP4329678B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103455A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2008258411A (ja) 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP4472773B1 (ja) * 2009-01-06 2010-06-02 日電精密工業株式会社 リードフレームの製造方法及びリードフレーム、ヒートシンクの製造方法及びヒートシンク
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP4892033B2 (ja) * 2009-05-13 2012-03-07 日立ケーブルプレシジョン株式会社 リードフレームの製造方法
JP5813335B2 (ja) * 2011-02-08 2015-11-17 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法
JP2013105849A (ja) * 2011-11-11 2013-05-30 Shindengen Electric Mfg Co Ltd 半導体装置
JP2013048280A (ja) * 2012-10-30 2013-03-07 Renesas Electronics Corp 半導体装置の製造方法
WO2015001676A1 (ja) 2013-07-05 2015-01-08 ルネサスエレクトロニクス株式会社 半導体装置
WO2016166835A1 (ja) * 2015-04-15 2016-10-20 三菱電機株式会社 半導体装置
JP6603538B2 (ja) * 2015-10-23 2019-11-06 新光電気工業株式会社 リードフレーム及びその製造方法
JP6685112B2 (ja) * 2015-11-18 2020-04-22 株式会社三井ハイテック リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法
WO2018061711A1 (ja) 2016-09-27 2018-04-05 パナソニックＩｐマネジメント株式会社 半導体装置および製造方法
JP2018081967A (ja) * 2016-11-14 2018-05-24 株式会社デンソー 半導体装置およびその製造方法
JP2017108191A (ja) * 2017-03-24 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置
JP6269887B2 (ja) * 2017-06-29 2018-01-31 大日本印刷株式会社 半導体装置の製造方法、およびリードフレームの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455291A (en) * 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Integrated circuit device
JPH02209759A (ja) * 1989-02-09 1990-08-21 Shinko Electric Ind Co Ltd リードフレーム
JP2002184792A (ja) * 2000-12-18 2002-06-28 Toshiba Corp 半導体装置および製造方法
JP2002226797A (ja) * 2001-01-29 2002-08-14 Nitto Denko Corp 耐熱性粘着テープおよび半導体装置の製造方法
JP3618316B2 (ja) * 2001-11-21 2005-02-09 株式会社三井ハイテック 半導体装置の製造方法
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2006140265A (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
JP4329678B2 (ja) 半導体装置に用いるリードフレームの製造方法
JP4032063B2 (ja) 半導体装置の製造方法
TWI431699B (zh) 用於製造ｉｃ封裝件的方法和系統
US8501539B2 (en) Semiconductor device package
JP5151438B2 (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP2011077519A (ja) リードフレーム及びその製造方法
JP2009158581A (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP2010080889A (ja) リードフレーム及びその製造方法
JP6681165B2 (ja) 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
JP2007048978A (ja) 半導体装置及びその製造方法
JP4620584B2 (ja) 回路部材の製造方法
JP2006147918A (ja) 半導体装置
JP2004247613A (ja) 半導体装置およびその製造方法
JP2006191143A (ja) 半導体装置
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JPH06112363A (ja) 半導体パッケージ
JP5299411B2 (ja) リードフレームの製造方法
JP2009049352A (ja) 電子デバイス装置およびその製造方法
JP2016046509A (ja) プリント配線板および半導体パッケージ
JP2016092365A (ja) プリント配線板および半導体パッケージ
JP7419474B2 (ja) 半導体装置及び半導体装置の製造方法
JP2013084858A (ja) リードフレームおよびその製造方法
JP4018853B2 (ja) ターミナルランドフレーム
JP5418928B2 (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP4705614B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090608

R150 Certificate of patent or registration of utility model

Ref document number: 4329678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140626

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees