JPH02209759A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JPH02209759A
JPH02209759A JP3059589A JP3059589A JPH02209759A JP H02209759 A JPH02209759 A JP H02209759A JP 3059589 A JP3059589 A JP 3059589A JP 3059589 A JP3059589 A JP 3059589A JP H02209759 A JPH02209759 A JP H02209759A
Authority
JP
Japan
Prior art keywords
plating film
silver
fine
pad
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3059589A
Other languages
English (en)
Inventor
Toshihiko Shimada
島田 寿彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP3059589A priority Critical patent/JPH02209759A/ja
Publication of JPH02209759A publication Critical patent/JPH02209759A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は恨ペーストの種類によらず良好なグイ付は性が
得られるリードフレームに関する。
(従来の技術) 樹脂モールドタイプの半導体装置におけるリードフレー
ムのダイパッド上にチップを接合するには、通常、金−
シリコン共晶合金を用いて接合するか、はんだを用いて
接合するか、あるいは銀ペーストとよばれるペーストを
用いて接合する方法が採られる。
上記銀ペーストは、通常エポキシ樹脂あるいはポリイミ
ド樹脂と、銀粉末および硬化剤とを溶剤で練ってペース
ト状にしであるが、粘度の高いもの、低いもの、用いる
銀粉末の形状の相違など、各アッセンブリメーカーによ
って種々多様なものが使用される。
また、チップとリードフレームのダイパッドとの熱膨張
率が相違するために、両者の間に介在する銀ペーストは
両者の熱膨張率の相違による応力歪を吸収する作用が要
求され、この観点からもチップの大きさ、発熱量等を考
慮して多種多様の銀ペーストが使用されている。
(発明が解決しようとする課題) ところで、リードフレームの内部リード部先端にはワイ
ヤボンディング性を向上させるために部分銀めつき皮膜
が形成される。この部分銀めっき皮膜は本来内部リード
先端のワイヤボンディングエリアのみ施されればよいも
のであるが、リング状のエリアに部分めっきを施すのは
厄介であるため、通常グイパッドを含めたエリアに部分
めっきが施される。
前記したようにグイバンドにチップを接合するには種々
多様な銀ペーストが用いられるのであるが、この銀ペー
ストのグイパッド上への濡れ性、あるいはチップのグイ
パッド上への接合強度は、グイパッド上の銀めつき皮膜
の性状に大きく依存する。
すなわち、グイパッド上の部分銀めっき皮膜は無光沢め
っきや光沢めっきが要求されるが、銀ペーストと銀めっ
き皮膜の性状がマツチングしないと銀ペーストの濡れ性
が悪く、したがってチップの充分な接合強度が得られな
いという問題点がある。銀ペーストは熱硬化性のものが
使用され、分散性などの点において安定性が悪く、特に
、銀めっき皮膜とのマツチングが悪いとエポキシ樹脂、
ポリイミド樹脂、銀粉末等の成分が銀めつき皮膜上で分
離し易く、特に硬化剤が外方に抜は出してしまうため接
合強度が劣るという、銀ペースト特有の問題点がある。
また逆に銀めつき皮膜の性状によっては銀ペーストが流
れすぎて、グイパッド裏面側に回り込んでしまいやはり
接合強度が劣るという問題点がある。
リードフレームは、一般にリードフレームメーカーがア
ッセンブリメーカーの注文を受けて所定のリードフレー
ムに製造し、これをアッセンブリメーカーに納入するも
のであるが、各アッセンブリメーカーの仕様に合わせて
、多種多様の銀ペーストにマツチングする銀めっき皮膜
を形成したリードフレームを納入しても、時として銀ペ
ーストとのミスマツチが発生し、これをなくすことは極
めて困難であった。
本発明は上記のような事情に鑑みてなされたものであり
、その目的とするところは、多種多様の銀ペーストに対
処でき、良好なグイ付は性が得られるリードフレームを
提供することを目的としている。
(課題を解決するための手段) 上記目的による本発明では、樹脂モールド型半導体装置
に用いるリードフレームであって、グイパッド上に銀め
っき皮膜が形成され、この銀めつき皮膜上に銀ペースト
によりチップが接合されるリードフレームにおいて、前
記銀めつき皮膜は、グイパッド上に粗面と微細面とを有
するように形成されていることを特徴としている。
(作用) 本発明によれば、ダイパッド面上に粗面と微細面とを有
する部分銀めつき皮膜を形成するようにしたので、多種
多様の銀ペーストを用いる際、銀ペーストがいずれかの
銀めっき皮膜の部位になじみがよ(なり、これが引き金
となって全体的に略均−に広がってグイパッド上を濡ら
し、良好なグイ付は性が得られる。
(実施例) 以下では本発明の好適な一実施例を添付図面に基づいて
詳細に説明する。
本実施例では、グイパッド10上に、部分銀めっきの結
晶粒が微細結晶のエリアと粗大結晶のエリアとができる
ように部分銀めっきを施す。
第1図の実施例では、マスク板で覆うことによって、ダ
イパッド10の左半分には結晶粒の粗大な部分めっき皮
膜Aを、右半分には結晶粒の微細な部分めっき皮膜Bを
形成している。なお、まずダイパッド10の全面に粗大
または微細な銀めっき皮H々を形成し、次いで右半分、
あるいは左半分に逆に微細または粗大の部分銀めっき皮
膜を形成して、ダイパッド10の左右に結晶粒の大きさ
の異なる部分銀めっき皮膜を形成するようにしてもよい
微細な結晶粒あるいは粗大な結晶粒のめっき皮膜を形成
するには、各々の場合でめっき条件を変えるようにすれ
ばよい。例えば浴組成の異なる浴を使用するとか、電流
密度を変えるようにする。
第2図は他の実施例を示す。
本実施例では、グイパッド10上全面に結晶粒が微細な
部分銀めっき皮膜Bを形成して後、この部分めっき皮膜
B上に複数条の結晶粒が粗大な部分銀めっき皮MAを形
成している。あるいは粗大な部分銀めっき皮膜Aをグイ
パッド10全面に形成して後、微細な部分銀めっき皮膜
Bを複数条形成するようにしてもよい。
第3図はさらに他の実施例を示し、グイパッド10上全
面に結晶粒が微細な部分銀めっき皮膜Bを形成し、その
上に、リング状に粗大粒子の部分銀めっき皮膜Aを形成
している。
第4図に示す実施例では、結晶粒が微細な部分銀めっき
皮膜Bをダイパッド10全面に形成してのち、その上に
結晶粒が粗大な部分銀めっき皮膜Aを散点状に形成して
いる。
以上の各実施例では、結晶粒が粗大と微細の2種類のめ
っきを施して粗面と微細面とを形成するようにしたが、
第5図に示すように、グイパッド10上に同心状に、内
側程微細となる複数段階のめっき皮膜を形成するように
すると好適である。
また、ハルセル試験器と同様に、リードフレームをめっ
き電極に対して傾斜して配置するようにして、ダイパッ
ドlO上に一端側から他端側に向けて結晶粒の大きさが
連続的に変化するように設定してもよい。
また、グイパッド10上を化学研摩などによる表面処理
やサンドブラスト処理などの機械的な加工などによって
一部粗面になるように荒らしてのち、ダイパッド10全
面に部分銀めっき皮膜を形成するようにしてもよい。こ
の場合には同一のめっき皮膜により、ダイパッドlO上
に粗面と平滑な微細面とを形成することができる。
以上のように形成されているので、銀ペーストを用いて
チップをグイパッド10上に接合する際、粗面とされた
銀めつき皮膜Aになじむ銀ペーストのときは、粗面に銀
ペーストがなじみ、またこれにつられて微細面上にも銀
ペーストが流れ込み、全体として、銀ペーストがその成
分に分離することなくグイバッド10上に分散し、良好
なダイ付は性が得られる。すなわち、従来、銀ペースト
と銀めっき皮膜とがマツチングしない場合に、全面的に
マツチングしないために、銀ペーストが成分的に分離し
てしまい、濡れ不良が生じるか、あるいは流れすぎてグ
イバッド10裏面側を汚損してしまったものが、本発明
では、銀ペーストがグイバッド10上面のいずれかの銀
めっき皮膜になじみ、これが引き金となって、略均−に
グイパッド10面に銀ペーストが広がるのである。
特に第5図の実施例では外側にいく程結晶粒が粗大な粗
面となって一般的に銀ペーストの濡れが悪くなるから、
グイパッド10面側にまで銀ペーストが流れ込まず、好
適である。
以上、本発明につき好適な実施例を挙げて種々説明した
が、本発明はこの実施例に限定されるものではなく、発
明の精神を逸脱しない範囲内で多くの改変を施し得るの
はもちろんのことである。
(発明の効果) 以上のように本発明によれば、グイパッド面上に粗面お
よび微細面を有する部分銀めっきを形成するようにした
ので、多種多様の銀ペーストを用いる際、銀ペーストが
いずれかの銀めっきの部分になじみがよくなり、これが
引き金となって全体的に略均−に広がってダイパッド上
を濡らし、良好なグイ付は性が得られるという著効を奏
する。
【図面の簡単な説明】
第1図(a)、(b)はダイパッドの左半分を粗面に右
半分が微細面となるように銀めっき皮膜を形成した説明
図、第2図(a)、(b)はグイパッド上全面に微細面
となるように銀めっき皮膜を形成し、その上に粗面とな
る銀めつき皮膜を複数条形成した場合の説明図、第3・
図は粗面をリング状に形成した説明図、第4図は粗面を
散点状に形成した説明図、第5図は周辺にいく程粗面に
形成した説明図である。 10・・・ダイパッド、 A・・・粗な部分めっき皮膜
、 B・・・微細な部分めっき皮膜。

Claims (1)

  1. 【特許請求の範囲】 1、樹脂モールド型半導体装置に用いるリードフレーム
    であって、ダイパッド上に銀めっき皮膜が形成され、こ
    の銀めっき皮膜上に銀ペーストによりチップが接合され
    るリードフレームにおいて、 前記銀めっき皮膜は、ダイパッド上に粗面 と微細面とを有するように形成されていることを特徴と
    するリードフレーム。
JP3059589A 1989-02-09 1989-02-09 リードフレーム Pending JPH02209759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3059589A JPH02209759A (ja) 1989-02-09 1989-02-09 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3059589A JPH02209759A (ja) 1989-02-09 1989-02-09 リードフレーム

Publications (1)

Publication Number Publication Date
JPH02209759A true JPH02209759A (ja) 1990-08-21

Family

ID=12308221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3059589A Pending JPH02209759A (ja) 1989-02-09 1989-02-09 リードフレーム

Country Status (1)

Country Link
JP (1) JPH02209759A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0579464A2 (en) * 1992-07-11 1994-01-19 Shinko Electric Industries Co. Ltd. Metal insert and a surface roughening treatment method for it
EP1480270A3 (en) * 2003-05-22 2005-07-13 Shinko Electric Industries Co., Ltd. Packaging component and semiconductor package
JP2006140265A (ja) * 2004-11-11 2006-06-01 Denso Corp 半導体装置および半導体装置に用いるリードフレームの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0579464A2 (en) * 1992-07-11 1994-01-19 Shinko Electric Industries Co. Ltd. Metal insert and a surface roughening treatment method for it
EP0579464A3 (ja) * 1992-07-11 1994-03-23 Shinko Electric Ind Co
US5585195A (en) * 1992-07-11 1996-12-17 Shinko Electric Industries Company, Limited Metal insert and rough-surface treatment method thereof
EP1480270A3 (en) * 2003-05-22 2005-07-13 Shinko Electric Industries Co., Ltd. Packaging component and semiconductor package
US7190057B2 (en) 2003-05-22 2007-03-13 Shinko Electric Industries Co., Ltd. Packaging component and semiconductor package
JP2006140265A (ja) * 2004-11-11 2006-06-01 Denso Corp 半導体装置および半導体装置に用いるリードフレームの製造方法

Similar Documents

Publication Publication Date Title
DE102013106936B4 (de) Chip-Baustein und Verfahren zu seiner Herstellung
JP2000031185A5 (ja)
US20160005679A1 (en) Exposed die quad flat no-leads (qfn) package
TWI303854B (en) Flip-chip semiconductor package and method for fabricating the same
JPH02209759A (ja) リードフレーム
CA1285079C (en) Apparatus for die-bonding semiconductor chip
US6677185B2 (en) Method of affixing a heat sink to a substrate and package thereof
JPH04154136A (ja) ベアチップの実装方法
JPS5935434A (ja) 半導体装置
JPS5854507B2 (ja) リ−ドフレ−ムの製造方法
JPS59177957A (ja) チツプ実装方法
JPS63175438A (ja) プリント基板へのic実装方法
JP2003324177A (ja) リードフレームの製造方法および半導体装置
US20210118779A1 (en) Exposed heat-generating devices
JPS5852832A (ja) 半導体装置
JPH03283435A (ja) 樹脂吐出装置
JPH0456157A (ja) 半導体装置のリード取り付け構造
JPH06236950A (ja) リードフレームの加工方法
JPH0456260A (ja) 半動体装置用リードフレーム
JPH0637123A (ja) 半導体装置
JPH10223638A (ja) 半導体装置及びその実装方法
JPS6018938A (ja) 半導体装置用ケ−ス
JPS6344744A (ja) 半導体チツプへのバンプ形成方法
JPH098188A (ja) ヒートスプレッダー
JP2002176075A (ja) 放熱板及びその製造方法並びに半導体パッケージ及びその製造方法