JPH10223638A - 半導体装置及びその実装方法 - Google Patents

半導体装置及びその実装方法

Info

Publication number
JPH10223638A
JPH10223638A JP2628597A JP2628597A JPH10223638A JP H10223638 A JPH10223638 A JP H10223638A JP 2628597 A JP2628597 A JP 2628597A JP 2628597 A JP2628597 A JP 2628597A JP H10223638 A JPH10223638 A JP H10223638A
Authority
JP
Japan
Prior art keywords
semiconductor device
connection pad
semiconductor chip
external connection
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2628597A
Other languages
English (en)
Inventor
Yoshimi Egawa
良実 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2628597A priority Critical patent/JPH10223638A/ja
Publication of JPH10223638A publication Critical patent/JPH10223638A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

(57)【要約】 【課題】 回路基板への実装密度を大幅に向上させるこ
とができる半導体装置及びその実装方法を提供する。 【解決手段】 半導体チップ1上に接続パッド2を片側
に配置し、半導体チップ1と外部との接続を可能にする
ため、接続パッド2に外部接続パッド部品3の先端を接
続させ、逆の先端を半導体チップ1側面に設けた、半導
体装置6を得るようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の構造
及びその実装方法に関するものである。
【0002】
【従来の技術】従来、この種の技術としては、以下に示
すようなものがあった。この種の装置は、リードフレー
ムを使用し、半導体チップのパッドとリードフレームの
インナーリードを金線で接続し、外部環境から保護する
ためにモールド樹脂で封止する。その後、リードフレー
ム枠から半導体装置を分離し、アウターリードの加工を
行うものであった。
【0003】また、その装置の実装方法としては、回路
基板に半田を供給し、高温雰囲気(リフロー炉)を通過
させることにより、回路基板と半導体装置を半田で接続
するようにしていた。
【0004】
【発明が解決しようとする課題】しかしながら、上記し
た従来の装置では、半導体チップ面積に対して完成後の
半導体装置の面積が大きくなり、回路基板への実装密度
の点で不利になるという問題があった。本発明は、上記
問題点を除去し、回路基板への実装密度を大幅に向上さ
せることができる半導体装置及びその実装方法を提供す
ることを目的とする。
【0005】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕半導体チップ(1)上の接続パッド(2)を一辺
に並べ、この接続パッド(2)と接続される外部接続パ
ッド部品(3)を半導体チップ(1)の側面に配置する
ようにしたものである。
【0006】このように、半導体チップ(1)と外部と
の接続を接続パッド部品(3)で行うことにより、従来
の工程のダイスボンド・ワイヤーボンド・リード加工工
程を削除することができる。 〔2〕上記〔1〕記載の半導体装置において、前記外部
接続パッド部品(3)の複数個をフィルムまたはテープ
(4)に取り付けたものを一括で接着させるようにした
ものである。
【0007】このように、複数の外部接続パッド部品
(3)を一括で接合させることが可能になるため、製造
時間を短縮することができる。 〔3〕上記〔1〕記載の半導体装置において、外部接続
パッド部品(3)を残し、樹脂封止を行った構造とする
ようにしたものである。したがって、外部接続パッド部
品(3)のみを残し、外部環境から保護することができ
る。また、実装時などの取扱が容易である。
【0008】〔4〕上記〔3〕記載の半導体装置におい
て、前記外部接続パッド部品(3)を有する半導体チッ
プ(1)側面全体を残し、樹脂封止(5)を行った構造
とするようにしたものである。したがって、接続すべき
半導体チップ(1)の側面以外の樹脂封止(5)を容易
に行うことができる。
【0009】〔5〕上記〔1〕、〔2〕、〔3〕又は
〔4〕記載の半導体装置において、半導体チップ(1)
を背中合わせに接着した構造とするようにしたものであ
る。したがって、2個の半導体チップ(1)を一括する
ことができ、より一層の半導体装置の実装を可能にする
ことができる。 〔6〕上記〔1〕、〔2〕、〔3〕、〔4〕又は〔5〕
記載の半導体装置を、前記外部接続パッド部品(3)に
導電性部材を接着させ、回路基板(10)上に接続させ
るようにしたものである。
【0010】したがって、回路基板(10)上への半導
体装置(6)の実装を、迅速かつ的確に行うことができ
るとともに、その実装密度の向上を図ることができる。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図1は本発明の第1
実施例を示す半導体装置の斜視図である。まず、図1
(a)に示すように、半導体チップ1上に接続パッド2
が片側に配置されている。
【0012】次に、図1(b)に示すように、半導体チ
ップ1に外部との接続を可能にするため、接続パッド2
に導体の外部接続パッド部品3の先端を接続させ、逆の
先端を半導体チップ1側面に設けた、半導体装置6を得
るようにしている。このように、第1実施例によれば、
半導体チップ1と外部との接続を外部接続パッド部品3
で行うことにより、従来の工程のダイスボンド・ワイヤ
ーボンド・リード加工工程を削除することができる。
【0013】図2は本発明の第2実施例を示す半導体装
置の斜視図である。この実施例は、第1実施例のよう
に、複数個存在する接続パッド2を1箇所ずつ外部接続
パッド部品3と接続するのではなく、予めフィルム又は
テープ4に複数個の外部接続パッド部品3を設けたもの
を一度に接続させ、半導体装置6を得るようにしたもの
である。
【0014】このように、第2実施例によれば、複数の
外部接続パッド部品を一括で接合させることが可能にな
るため、製造時間を短縮することができる。図3は本発
明の第3実施例を示す半導体装置の斜視図である。この
実施例では、外部接続パッド部品3を設けた半導体チッ
プ1を外部環境から保護するため、半導体装置6側面に
ある外部接続パッド部品3を逃げ、図4に示すように、
半導体装置6を支持ピン13で支え、上金型11と下金
型12とにより樹脂注入口14から樹脂を注入して、モ
ールド樹脂により成形を行うことにより、樹脂封止を行
い、樹脂封止された半導体装置を形成するようにしてい
る。
【0015】なお、この実施例では第1実施例による外
部接続パッド部品3の形成態様が示されているが、第2
実施例による予めフィルム4(テープでもよい)に複数
個の外部接続パッド部品3を設けたものを一度に接続さ
せるようにしてもよい。このように、第3実施例によれ
ば、外部接続パッド部品3のみを残し、外部環境から保
護することができる。また、実装時などの取扱が容易で
ある。
【0016】図5は本発明の第4実施例を示す半導体装
置の斜視図である。この実施例は、上記した半導体装置
6と回路基板(図示なし)を接続させるための接続部品
7を、半導体チップ1の側面の外部接続パッド部品3に
接触させるようにしたものである。この接続部品7は、
予め外部接続パッド部品3上に接着しておくことも可能
である。
【0017】図6は本発明の第5実施例を示す半導体装
置の部分断面図である。この実施例は、上記した半導体
チップ1と外部との接続を可能にするため、接続パッド
2に導体の外部接続パッド部品3の先端を接続させ、そ
の先端に接着剤8を介して半田ボール9を形成するよう
にしたものである。すなわち、外部接続パッド3上に接
着剤8(半田の場合、フラックスを用いる)を塗布し、
その上に半田ボール9を搭載し、仮接着を行う。なお、
5は封止樹脂である。
【0018】図7は本発明の第6実施例を示す半導体装
置が実装された斜視図であり、この実施例は、上記した
半導体装置6,6′を回路基板10に実装したものであ
る。このように、回路基板10上に半導体装置6,6′
を立てるように配置することにより、同一基板面積内の
実装密度を上げることが可能になる。次に、本発明の半
導体装置の製造方法について説明する。
【0019】まず、半導体チップ1に外部接続パッド部
品3を接続パッド2と位置合わせを行い導通させる。こ
の時の接続方法としては、外部接続パッド部品3を金で
作製し、Au−Siの共晶合金として接着する方法と、
導電性接着剤による接着方法が考えられる〔図1(b)
参照〕。また、図2に示す第2実施例のように、予め外
部接続パッド部品3を複数個、フィルム又は、テープに
貼り付けて一括で接続させる方法も考えられる。
【0020】この時の特徴としては、外部接続パッド部
品3の一方の先端は、接続パッド2と接続し、他方の先
端は半導体チップ1の側面に配置する。その後、外部接
続パッド部品3を取り付け済みの半導体チップ1を外部
環境から保護するため、上記した図4に示すように、樹
脂モールドを行い、樹脂封止を行う。その結果として、
半導体チップ1で外部環境に接触している部分は外部接
続パッド部品3のみとなる(図3参照)。
【0021】また、図8の第7実施例に示すように、樹
脂封止5を半導体チップ1全体に行うのではなく、半導
体装置6の外部接続パッド部品3側の樹脂封止を避け
て、半導体装置の側面を露出させるようにしてもよい。
すなわち、図9に示すように、半導体装置6を支持ピン
23で支え、半導体装置6の外部接続パッド部品3側の
樹脂封止を避けるように配置された上金型21と下金型
22とにより、樹脂注入口24から樹脂を注入して、モ
ールド樹脂により成形を行うことにより、樹脂封止を行
い、樹脂封止された半導体装置を形成するようにしてい
る。
【0022】以上、本発明の半導体装置の製造方法につ
いて述べたが、以下、本発明の半導体装置を回路基板に
実装する方法について説明する。上記したように、図5
では半導体装置6を回路基板に接続させるための接続部
品7を外部接続パッド部品3に接着させるようにしてい
る。接続部品7と外部接続パッド部品3を接続させる方
法としては、導電性接着剤による接着方法が考えられ
る。
【0023】また、上記した図6に示すように接続部品
に半田ボール9を用いる方法が一番単純な方法として考
えられる。この方法は、本発明の半導体装置6の全ての
外部接続パッド部品3上に接着剤8(フラックス)を供
給し、その上に接続部品7(半田ボール)9を供給する
もので、さらに上記した図7に示すように、半導体装置
6の接続部品を回路基板10と接続させるものである。
特に、半田ボール9を接続部品として使用する場合、回
路基板10と半田ボール9の接合部分を局所加熱(22
0℃程度)させることにより、接続が完了する。
【0024】以上の説明により、基板内の実装密度を上
げることが可能となる。また、本発明の半導体装置の応
用例として、図10の第8実施例に示すように、予め外
部接続パッド部品3を側面に形成した半導体チップ1を
2枚背中合わせに接着させた構造も考えられる。このよ
うに上記実施例によれば、回路基板上への半導体装置の
実装を、迅速かつ的確に行うことができるとともに、半
導体装置を縦に実装することができるため、回路基板の
実装面積を狭くすることができ、実装密度を上げること
が可能となる。
【0025】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【0026】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 (1)請求項1記載の発明によれば、半導体チップと外
部との接続を接続パッド部品で行うことにより、従来の
工程のダイスボンド・ワイヤーボンド・リード加工工程
を削除することができる。
【0027】(2)請求項2記載の発明によれば、複数
の外部接続パッド部品を一括で接合させることが可能に
なるため、製造時間を短縮することができる。 (3)請求項3記載の発明によれば、外部接続パッド部
品のみを残し、外部環境から保護することができる。ま
た、実装時などの取扱が容易である。 (4)請求項4記載の発明によれば、接続すべき半導体
チップの側面以外の樹脂封止を容易に行うことができ
る。
【0028】(5)請求項5記載の発明によれば、2個
の半導体チップを一括することができ、より一層の半導
体装置の実装を可能にすることができる。 (6)請求項6記載の発明によれば、回路基板上への半
導体装置の実装を、迅速かつ的確に行うことができると
ともに、その実装密度の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す半導体装置の斜視図
である。
【図2】本発明の第2実施例を示す半導体装置の斜視図
である。
【図3】本発明の第3実施例を示す半導体装置の斜視図
である。
【図4】本発明の第3実施例を示す半導体装置の樹脂封
止方法を示す断面図である。
【図5】本発明の第4実施例を示す半導体装置の斜視図
である。
【図6】本発明の第5実施例を示す半導体装置の部分断
面図である。
【図7】本発明の第6実施例を示す半導体装置が実装さ
れた斜視図である。
【図8】本発明の第7実施例を示す半導体装置の斜視図
である。
【図9】本発明の第7実施例を示す半導体装置のの樹脂
封止方法を示す断面図である。
【図10】本発明の第8実施例を示す半導体装置の斜視
図である。
【符号の説明】
1 半導体チップ 2 接続パッド 3 外部接続パッド部品 4 フィルム又はテープ 5 樹脂封止 6,6′ 半導体装置 7 接続部品 8 接着剤 9 半田ボール 10 回路基板 11,21 上金型 12,22 下金型 13,23 支持ピン 14,24 樹脂注入口

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップ上の接続パッドを一辺に並
    べ、該接続パッドと接続される外部接続パッド部品を半
    導体チップの側面に配置することを特徴とする半導体装
    置。
  2. 【請求項2】 請求項1記載の半導体装置において、前
    記外部接続パッド部品の複数個をフィルムまたはテープ
    に取り付けたものを一括で接着させることを特徴とする
    半導体装置。
  3. 【請求項3】 請求項1記載の半導体装置において、前
    記外部接続パッド部品を残し、樹脂封止を行った構造を
    特徴とする半導体装置。
  4. 【請求項4】 請求項3記載の半導体装置において、前
    記外部接続パッド部品を有する半導体チップ側面全体を
    残し、樹脂封止を行った構造を特徴とする半導体装置。
  5. 【請求項5】 請求項1、2、3又は4記載の半導体装
    置において、半導体チップを背中合わせに接着した構造
    を特徴とする半導体装置。
  6. 【請求項6】 請求項1、2、3、4又は5記載の半導
    体装置を、外部接続パッド部品に導電性部材を接着さ
    せ、回路基板上に接続させることを特徴とする半導体装
    置の実装方法。
JP2628597A 1997-02-10 1997-02-10 半導体装置及びその実装方法 Withdrawn JPH10223638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2628597A JPH10223638A (ja) 1997-02-10 1997-02-10 半導体装置及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2628597A JPH10223638A (ja) 1997-02-10 1997-02-10 半導体装置及びその実装方法

Publications (1)

Publication Number Publication Date
JPH10223638A true JPH10223638A (ja) 1998-08-21

Family

ID=12189033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2628597A Withdrawn JPH10223638A (ja) 1997-02-10 1997-02-10 半導体装置及びその実装方法

Country Status (1)

Country Link
JP (1) JPH10223638A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999036958A1 (en) * 1998-01-20 1999-07-22 Citizen Watch Co., Ltd. Semiconductor device and method of production thereof and semiconductor mounting structure and method
KR100475740B1 (ko) * 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999036958A1 (en) * 1998-01-20 1999-07-22 Citizen Watch Co., Ltd. Semiconductor device and method of production thereof and semiconductor mounting structure and method
KR100475740B1 (ko) * 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
USRE44699E1 (en) 2003-02-25 2014-01-14 Samsung Electronics Co., Ltd. Semiconductor integrated circuit having pads layout for increasing signal integrity and reducing chip size

Similar Documents

Publication Publication Date Title
JP3359846B2 (ja) 半導体装置
JP3619773B2 (ja) 半導体装置の製造方法
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
KR100705521B1 (ko) 반도체 장치
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
JP2000323623A (ja) 半導体装置
JP2001274316A (ja) 半導体装置及びその製造方法
JPH08274124A (ja) 樹脂封止型半導体装置
JP3301355B2 (ja) 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法
JPH0455341B2 (ja)
JP2000003988A (ja) リードフレームおよび半導体装置
KR100366111B1 (ko) 수지봉합형 반도체장치의 구조
JPH10223638A (ja) 半導体装置及びその実装方法
JPH0344040A (ja) 半導体装置及びその製造方法
JP3508478B2 (ja) 半導体装置の製造方法
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JPH11186440A (ja) 半導体装置
JPH08279575A (ja) 半導体パッケージ
JP3382097B2 (ja) Ic封止パッケージ
JPH1079401A (ja) 半導体装置およびその製造方法
JP2001007271A (ja) 半導体装置及びその製造方法
JP2681145B2 (ja) 樹脂封止半導体装置
JP2001068582A (ja) 半導体装置及びその製造方法
JPH08288324A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040511