JPH11312857A - 配線板の製造法およびバンプ付配線基板の製造法 - Google Patents
配線板の製造法およびバンプ付配線基板の製造法Info
- Publication number
- JPH11312857A JPH11312857A JP12046598A JP12046598A JPH11312857A JP H11312857 A JPH11312857 A JP H11312857A JP 12046598 A JP12046598 A JP 12046598A JP 12046598 A JP12046598 A JP 12046598A JP H11312857 A JPH11312857 A JP H11312857A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- bump
- wiring pattern
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 半導体チップ搭載用基板、フリップチップ用
基板などの高密度配線基板、および半導体、各種パッケ
ージにおける導通抵抗検査、バーンインテストをはじめ
とする接触導通を要する電気的検査用基板に使用される
配線板の製造法を提供する。 【解決手段】 絶縁材料２上に金属層を備える回路形成
材料を準備し、金属層表面にバンプ形状のレジスト像を
形成し、金属層をハーフエッチングしてバンプ４を形成
し、バンプ４を含む所定配線パターン形状のレジスト像
を形成し、金属層をエッチングしてバンプ４付き配線パ
ターン６を形成する。バンプ４は配線パターン６と強固
なせん断力で一体となっており信頼性に優れ、均一な高
さのものを安価に得ることができる。
基板などの高密度配線基板、および半導体、各種パッケ
ージにおける導通抵抗検査、バーンインテストをはじめ
とする接触導通を要する電気的検査用基板に使用される
配線板の製造法を提供する。 【解決手段】 絶縁材料２上に金属層を備える回路形成
材料を準備し、金属層表面にバンプ形状のレジスト像を
形成し、金属層をハーフエッチングしてバンプ４を形成
し、バンプ４を含む所定配線パターン形状のレジスト像
を形成し、金属層をエッチングしてバンプ４付き配線パ
ターン６を形成する。バンプ４は配線パターン６と強固
なせん断力で一体となっており信頼性に優れ、均一な高
さのものを安価に得ることができる。
Description
【０００１】
【発明の属する技術分野】プリント基板、集積回路用基
板、液晶表示基板、半導体パッケージ用基板（半導体チ
ップ搭載用基板、フリップチップ用基板）などの高密度
配線基板や、半導体、各種パッケージにおける導通抵抗
検査、バーンインテストをはじめとする接触導通を要す
る電気的検査用基板に使用される配線板の製造法、バン
プ付配線基板の製造法に関する。
板、液晶表示基板、半導体パッケージ用基板（半導体チ
ップ搭載用基板、フリップチップ用基板）などの高密度
配線基板や、半導体、各種パッケージにおける導通抵抗
検査、バーンインテストをはじめとする接触導通を要す
る電気的検査用基板に使用される配線板の製造法、バン
プ付配線基板の製造法に関する。
【０００２】
【従来の技術】プリント基板上への電子部品実装密度が
増大しており、このため実装部の相互配置間隔が縮小し
ている。相互結線が確保できるようにする微細配線化お
よび多層化技術が進むに伴い、これら配線形成技術を駆
使して、半導体実装基板によるパッケージの小型化が図
られている。たとえば、シリコン基板上に半導体素子が
集積回路化されたベアチップをこれまで、リードフレー
ムに実装封止して、挿入部品もしくは面実装部品として
きた。これに対し、ベアチップを複数個、ひとつの基板
にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接
続し封止後、リードフレームに実装して機能化する形態
であるＭＣＭはＣＯＢ、ＰＧＡ、ＨＩＣの分野と特徴づ
けは、明確でないが、ひとつの指標として、実装基板面
積に対するデバイスの面積比率が３０％以上と定義され
ている。このような、基板はシリコンを基板とするＭＣ
ＭーＤ、セラミック系材料を基板とするＭＣＭーＣ、有
機材料を基板とするＭＣＭーＬに分けられる。一方、近
年ではベアチップの外形寸法に限りなく、パッケージサ
イズに近づけるＣＳＰ技術が台頭している。これらの、
基板は所定パターンの形成を電気的なオーブンショート
テストで確認する必要がある。また、パッケージとなっ
てからは、初期不良テストのため１２５℃でバーンイン
テストが必要である。この背景から、高温でも酸化被膜
を作らず、導電性のよい検査用接触端子および安価な製
造法が望まれている。また、プリント基板、集積回路用
基板、液晶表示基板、半導体パッケージ用基板（半導体
チップ搭載用基板、フリップチップ用基板）などの高密
度配線基板の安価な製造法が望まれている。
増大しており、このため実装部の相互配置間隔が縮小し
ている。相互結線が確保できるようにする微細配線化お
よび多層化技術が進むに伴い、これら配線形成技術を駆
使して、半導体実装基板によるパッケージの小型化が図
られている。たとえば、シリコン基板上に半導体素子が
集積回路化されたベアチップをこれまで、リードフレー
ムに実装封止して、挿入部品もしくは面実装部品として
きた。これに対し、ベアチップを複数個、ひとつの基板
にワイヤボンド接続またはＴＡＢ接続あるいはＣＣＢ接
続し封止後、リードフレームに実装して機能化する形態
であるＭＣＭはＣＯＢ、ＰＧＡ、ＨＩＣの分野と特徴づ
けは、明確でないが、ひとつの指標として、実装基板面
積に対するデバイスの面積比率が３０％以上と定義され
ている。このような、基板はシリコンを基板とするＭＣ
ＭーＤ、セラミック系材料を基板とするＭＣＭーＣ、有
機材料を基板とするＭＣＭーＬに分けられる。一方、近
年ではベアチップの外形寸法に限りなく、パッケージサ
イズに近づけるＣＳＰ技術が台頭している。これらの、
基板は所定パターンの形成を電気的なオーブンショート
テストで確認する必要がある。また、パッケージとなっ
てからは、初期不良テストのため１２５℃でバーンイン
テストが必要である。この背景から、高温でも酸化被膜
を作らず、導電性のよい検査用接触端子および安価な製
造法が望まれている。また、プリント基板、集積回路用
基板、液晶表示基板、半導体パッケージ用基板（半導体
チップ搭載用基板、フリップチップ用基板）などの高密
度配線基板の安価な製造法が望まれている。
【０００３】
【発明が解決しようとする課題】プリント基板、集積回
路用基板、液晶表示基板、半導体パッケージ用基板など
の高密度配線基板や、半導体、各種パッケージにおける
導通抵抗検査、バーンインテストをはじめとする接触導
通を要する電気的検査用基板に使用される信頼性に優れ
る配線板の製造法及びバンプ付配線基板の安価な製造法
を提供するものである。
路用基板、液晶表示基板、半導体パッケージ用基板など
の高密度配線基板や、半導体、各種パッケージにおける
導通抵抗検査、バーンインテストをはじめとする接触導
通を要する電気的検査用基板に使用される信頼性に優れ
る配線板の製造法及びバンプ付配線基板の安価な製造法
を提供するものである。
【０００４】
【課題を解決するための手段】本発明の配線板の製造法
は、絶縁材料上の少なくとも片面に金属層を備える回路
形成材料を準備する工程、前記金属層表面に第一の配線
パターン形状のレジスト像を形成する工程、前記金属層
をハーフエッチングして第一の配線パターンを形成する
工程、前記第一の配線パターンを含む第二の配線パター
ン形状のレジスト像を形成する工程、前記金属層をエッ
チングして第一の配線パターンを含む第二の配線パター
ンを形成する工程を備えるものである。
は、絶縁材料上の少なくとも片面に金属層を備える回路
形成材料を準備する工程、前記金属層表面に第一の配線
パターン形状のレジスト像を形成する工程、前記金属層
をハーフエッチングして第一の配線パターンを形成する
工程、前記第一の配線パターンを含む第二の配線パター
ン形状のレジスト像を形成する工程、前記金属層をエッ
チングして第一の配線パターンを含む第二の配線パター
ンを形成する工程を備えるものである。
【０００５】本発明のバンプ付配線基板の製造法は、絶
縁材料上の少なくとも片面に金属層を備える回路形成材
料を準備する工程、前記金属層表面にバンプ形状のレジ
スト像を形成する工程、前記金属層をハーフエッチング
してバンプを形成する工程、前記バンプを含む所定配線
パターン形状のレジスト像を形成する工程、前記金属層
をエッチングしてバンプ付き配線パターンを形成する工
程を備えるものである。バンプ付配線基板の製造法にお
いて、金属層の表面が粗化された構造であることが好ま
しい。またバンプ表面に、ニッケル及び金を電解または
無電解めっきした後、ロジウムを電解めっきすることが
好ましい。
縁材料上の少なくとも片面に金属層を備える回路形成材
料を準備する工程、前記金属層表面にバンプ形状のレジ
スト像を形成する工程、前記金属層をハーフエッチング
してバンプを形成する工程、前記バンプを含む所定配線
パターン形状のレジスト像を形成する工程、前記金属層
をエッチングしてバンプ付き配線パターンを形成する工
程を備えるものである。バンプ付配線基板の製造法にお
いて、金属層の表面が粗化された構造であることが好ま
しい。またバンプ表面に、ニッケル及び金を電解または
無電解めっきした後、ロジウムを電解めっきすることが
好ましい。
【０００６】
【発明の実施の形態】図面に基づいて本発明の一実施例
を説明する。図１に絶縁材料上の少なくとも片面に金属
層を備える回路形成材料（基板）を準備する工程を示
す。１で示す金属層の３５μｍ電解銅箔または圧延銅箔
が、２で示すポリイミド、あるいはガラス／エポキシ等
の積層板等の絶縁材料上に形成された基板を用いる。絶
縁材料はセラミクス等の無機材料であっても良い。基板
の構成は、両面銅箔付基板であっても、パネルめっきさ
れた多層板であってもよく、少なくとも片面に銅等の金
属層があればよい。この銅箔表面は必ずしも平滑である
必要はなく、粗化処理されていることが望ましい。粗化
の程度は一般に広く知られるＪＩＳ表面粗さ（Ｂ０６０
１）に基づく粗さパラメータ中心線平均粗さＲａでは
０．０５〜５μｍ、最大粗さＲｔでは１〜５μｍの範囲
がよい。粗化銅箔を粗化面が表面層になるように基材構
成するか、銅表面が研磨や銅めっきなどで平滑になった
場合粗化処理を行うことができる。
を説明する。図１に絶縁材料上の少なくとも片面に金属
層を備える回路形成材料（基板）を準備する工程を示
す。１で示す金属層の３５μｍ電解銅箔または圧延銅箔
が、２で示すポリイミド、あるいはガラス／エポキシ等
の積層板等の絶縁材料上に形成された基板を用いる。絶
縁材料はセラミクス等の無機材料であっても良い。基板
の構成は、両面銅箔付基板であっても、パネルめっきさ
れた多層板であってもよく、少なくとも片面に銅等の金
属層があればよい。この銅箔表面は必ずしも平滑である
必要はなく、粗化処理されていることが望ましい。粗化
の程度は一般に広く知られるＪＩＳ表面粗さ（Ｂ０６０
１）に基づく粗さパラメータ中心線平均粗さＲａでは
０．０５〜５μｍ、最大粗さＲｔでは１〜５μｍの範囲
がよい。粗化銅箔を粗化面が表面層になるように基材構
成するか、銅表面が研磨や銅めっきなどで平滑になった
場合粗化処理を行うことができる。
【０００７】図２に示すように基材の金属層面に、レジ
ストフィルムをラミネートし、露光・現像してレジスト
３を形成する。レジストは、第一の配線パターン形状、
例えばバンプ、肉厚の配線部となる部分のレジスト像で
ある。レジストは例えば日立化成製高追従性レジストＨ
ｉ−ＲＣ（商品名）、日本合成化学工業（株）製レジス
ト４０１ｙ２５（商品名）などが有効である。４０１ｙ
２５の場合では、ロール温度１１０℃、ロール速度は
０．６ｍ／ｍｉｎの条件でレジストをラミネートする。
この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で突
起群の像を焼き付ける。現像は、炭酸ナトリウム溶液ま
たは、水酸化テトラメチルアンモニウムで現像する。こ
の後望ましくは、レジストの密着を確実なものとするた
めに１００〜３００ｍＪ／ｃｍ2で後露光する。
ストフィルムをラミネートし、露光・現像してレジスト
３を形成する。レジストは、第一の配線パターン形状、
例えばバンプ、肉厚の配線部となる部分のレジスト像で
ある。レジストは例えば日立化成製高追従性レジストＨ
ｉ−ＲＣ（商品名）、日本合成化学工業（株）製レジス
ト４０１ｙ２５（商品名）などが有効である。４０１ｙ
２５の場合では、ロール温度１１０℃、ロール速度は
０．６ｍ／ｍｉｎの条件でレジストをラミネートする。
この後、積算露光量約８０ｍＪ／ｃｍ2の露光条件で突
起群の像を焼き付ける。現像は、炭酸ナトリウム溶液ま
たは、水酸化テトラメチルアンモニウムで現像する。こ
の後望ましくは、レジストの密着を確実なものとするた
めに１００〜３００ｍＪ／ｃｍ2で後露光する。
【０００８】図３にバンプ形成工程を示す。主成分が硫
酸、過酸化水素からなる液で銅層を約２０−２５μｍハ
ーフエッチングする。液として例えば、三菱ガス化学社
製化学研磨液ＳＥ−０７（商品名）またはＣＰＥ−７５
０（商品名）やＣＰＳ（商品名）あるいはその混合液を
用いる。過酸化水素濃度は２．０〜３．５ｇ／１００ｍ
ｌ、銅濃度は１．０〜５．０ｇ／１００ｍｌに調整し、
コンベアエッチング装置のシャワーリングにより液温度
２０〜３５℃の範囲でエッチングを行う。この後、水酸
化ナトリウムまたは、水酸化カリウム溶液で該レジスト
を剥離する。これにより、図４に示すような１０〜１５
μｍの銅層の上に４で示すバンプが形成される。
酸、過酸化水素からなる液で銅層を約２０−２５μｍハ
ーフエッチングする。液として例えば、三菱ガス化学社
製化学研磨液ＳＥ−０７（商品名）またはＣＰＥ−７５
０（商品名）やＣＰＳ（商品名）あるいはその混合液を
用いる。過酸化水素濃度は２．０〜３．５ｇ／１００ｍ
ｌ、銅濃度は１．０〜５．０ｇ／１００ｍｌに調整し、
コンベアエッチング装置のシャワーリングにより液温度
２０〜３５℃の範囲でエッチングを行う。この後、水酸
化ナトリウムまたは、水酸化カリウム溶液で該レジスト
を剥離する。これにより、図４に示すような１０〜１５
μｍの銅層の上に４で示すバンプが形成される。
【０００９】図５、図６に、第二の配線パターンのレジ
スト形成工程を示す。５で示すレジストとして、例えば
日本合成化学工業（株）製レジスト４０１ｙ２５（商品
名）をロール温度１１０℃でラミネートする（図５）。
速度は、バンプレジスト像形成の場合より速度を半減さ
せ０．３ｍ／ｍｉｎでラミネートする。これにより、バ
ンプ郡の段差による気泡巻き込みをなくすことができ
る。この後、第二の配線パターンのネガイメージを積算
露光量約８０ｍＪ／ｃｍ2の露光条件で焼き付ける。第
二の配線パターン（所定の配線パターン６）は、バンプ
等の第一の配線パターンを含むもので、バンプをを内包
するように位置合わせする。現像は、炭酸ナトリウム溶
液または、水酸化テトラメチルアンモニウムで現像する
（図６）。
スト形成工程を示す。５で示すレジストとして、例えば
日本合成化学工業（株）製レジスト４０１ｙ２５（商品
名）をロール温度１１０℃でラミネートする（図５）。
速度は、バンプレジスト像形成の場合より速度を半減さ
せ０．３ｍ／ｍｉｎでラミネートする。これにより、バ
ンプ郡の段差による気泡巻き込みをなくすことができ
る。この後、第二の配線パターンのネガイメージを積算
露光量約８０ｍＪ／ｃｍ2の露光条件で焼き付ける。第
二の配線パターン（所定の配線パターン６）は、バンプ
等の第一の配線パターンを含むもので、バンプをを内包
するように位置合わせする。現像は、炭酸ナトリウム溶
液または、水酸化テトラメチルアンモニウムで現像する
（図６）。
【００１０】図７、図８に第二の配線パターンのパター
ンエッチング工程の断面図を示す。主成分が塩化第二
鉄、塩化第二銅のエッチング液、あるいはアルカリエッ
チング液たとえばメルストリップ社製Ａプロセス液で、
前記ハーフエッチングで残った厚さ１０〜１５μｍの銅
をエッチングし（図７）、水酸化ナトリウムまたは、水
酸化カリウム溶液でレジスト５を剥離し、第一の配線パ
ターンを含む第二の配線パターンを形成する（図８）。
このあと、バンプである突起電極部を含む範囲以外は、
極力ソルダレジストで保護することが望ましく、配線の
断線保護に有効であり、あと工程でめっきをする場合は
めっき面積を低減できる。ソルダレジストとして例えば
四国化成製レジストＦＣハードをスクリーン印刷、熱硬
化する。この後、無電解または電解により、パターン上
にニッケル、金の順にめっきを行う。これにより半導体
実装用基板の最小構成ができる。また、この基板を検査
用基板に活用するために、金表面に日本エレクトロプレ
イテイング・エンジニヤース株式会社製厚付け用低応力
ロジウムめっき液を使用して電解ロジウムをめっきする
ことも可能である。電解ロジウムめっきの条件は、例え
ば液温５０〜６０℃、電流密度２Ａ／ｄｍ2、電圧４
Ｖ、時間１５０秒である。
ンエッチング工程の断面図を示す。主成分が塩化第二
鉄、塩化第二銅のエッチング液、あるいはアルカリエッ
チング液たとえばメルストリップ社製Ａプロセス液で、
前記ハーフエッチングで残った厚さ１０〜１５μｍの銅
をエッチングし（図７）、水酸化ナトリウムまたは、水
酸化カリウム溶液でレジスト５を剥離し、第一の配線パ
ターンを含む第二の配線パターンを形成する（図８）。
このあと、バンプである突起電極部を含む範囲以外は、
極力ソルダレジストで保護することが望ましく、配線の
断線保護に有効であり、あと工程でめっきをする場合は
めっき面積を低減できる。ソルダレジストとして例えば
四国化成製レジストＦＣハードをスクリーン印刷、熱硬
化する。この後、無電解または電解により、パターン上
にニッケル、金の順にめっきを行う。これにより半導体
実装用基板の最小構成ができる。また、この基板を検査
用基板に活用するために、金表面に日本エレクトロプレ
イテイング・エンジニヤース株式会社製厚付け用低応力
ロジウムめっき液を使用して電解ロジウムをめっきする
ことも可能である。電解ロジウムめっきの条件は、例え
ば液温５０〜６０℃、電流密度２Ａ／ｄｍ2、電圧４
Ｖ、時間１５０秒である。
【００１１】
【発明の効果】本発明の配線板の製造法およびバンプ付
配線基板の製造法では、バンプ等第一の配線パターンは
第二の配線パターンと強固なせん断力で一体となってお
り信頼性に優れ、均一な高さのものを安価に得ることが
できる。バンプ等第一の配線パターンを含む厚さの異な
る第二の配線パターン形成を、一種の金属層エッチング
で行えるので、通常のエッチング液が広く使用できエッ
チング液の選択に制限が少ない。
配線基板の製造法では、バンプ等第一の配線パターンは
第二の配線パターンと強固なせん断力で一体となってお
り信頼性に優れ、均一な高さのものを安価に得ることが
できる。バンプ等第一の配線パターンを含む厚さの異な
る第二の配線パターン形成を、一種の金属層エッチング
で行えるので、通常のエッチング液が広く使用できエッ
チング液の選択に制限が少ない。
【図１】本発明の製造工程を説明するための断面図であ
る。
る。
【図２】本発明の製造工程を説明するための断面図であ
る。
る。
【図３】本発明の製造工程を説明するための断面図であ
る。
る。
【図４】本発明の製造工程を説明するための断面図であ
る。
る。
【図５】本発明の製造工程を説明するための断面図であ
る。
る。
【図６】本発明の製造工程を説明するための断面図であ
る。
る。
【図７】本発明の製造工程を説明するための断面図であ
る。
る。
【図８】本発明の製造工程を説明するための断面図であ
る。
る。
１ 金属層 ２ 絶縁材料 ４ バンプ ５ レジスト ６ 配線パターン
Claims (4)
- 【請求項１】絶縁材料上の少なくとも片面に金属層を備
える回路形成材料を準備する工程、前記金属層表面に第
一の配線パターン形状のレジスト像を形成する工程、前
記金属層をハーフエッチングして第一の配線パターンを
形成する工程、前記第一の配線パターンを含む第二の配
線パターン形状のレジスト像を形成する工程、前記金属
層をエッチングして第一の配線パターンを含む第二の配
線パターンを形成する工程を備える配線板の製造法。 - 【請求項２】絶縁材料上の少なくとも片面に金属層を備
える回路形成材料を準備する工程、前記金属層表面にバ
ンプ形状のレジスト像を形成する工程、前記金属層をハ
ーフエッチングしてバンプを形成する工程、前記バンプ
を含む所定配線パターン形状のレジスト像を形成する工
程、前記金属層をエッチングしてバンプ付き配線パター
ンを形成する工程を備えるバンプ付配線基板の製造法。 - 【請求項３】 絶縁材料上に形成された金属層の表面が
粗化された構造である請求項２記載のバンプ付配線基板
の製造法。 - 【請求項４】 バンプ表面に、ニッケル及び金を電解ま
たは無電解めっきした後、ロジウムを電解めっきする工
程を備える請求項２又は３記載のバンプ付配線基板の製
造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12046598A JPH11312857A (ja) | 1998-04-30 | 1998-04-30 | 配線板の製造法およびバンプ付配線基板の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12046598A JPH11312857A (ja) | 1998-04-30 | 1998-04-30 | 配線板の製造法およびバンプ付配線基板の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11312857A true JPH11312857A (ja) | 1999-11-09 |
Family
ID=14786848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12046598A Withdrawn JPH11312857A (ja) | 1998-04-30 | 1998-04-30 | 配線板の製造法およびバンプ付配線基板の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11312857A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771971B1 (ko) | 2003-07-01 | 2007-11-01 | 동경 엘렉트론 주식회사 | 다층 배선 기판을 형성하기 위한 배선 기판 부재, 그 제조방법 및 다층 배선 기판 |
| KR100776558B1 (ko) * | 1999-11-10 | 2007-11-15 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | 범프 부착 배선회로기판의 제조방법 및 범프 형성방법 |
| KR100831514B1 (ko) | 2005-03-30 | 2008-05-22 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판 |
| JP2008135719A (ja) * | 2006-10-31 | 2008-06-12 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
-
1998
- 1998-04-30 JP JP12046598A patent/JPH11312857A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776558B1 (ko) * | 1999-11-10 | 2007-11-15 | 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 | 범프 부착 배선회로기판의 제조방법 및 범프 형성방법 |
| KR100771971B1 (ko) | 2003-07-01 | 2007-11-01 | 동경 엘렉트론 주식회사 | 다층 배선 기판을 형성하기 위한 배선 기판 부재, 그 제조방법 및 다층 배선 기판 |
| KR100831514B1 (ko) | 2005-03-30 | 2008-05-22 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판 |
| JP2008135719A (ja) * | 2006-10-31 | 2008-06-12 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| CN1765161B (zh) | 刚挠性电路板 | |
| US8863377B2 (en) | Method for manufacturing circuit board and method for manufacturing structure using the same | |
| JPH11312857A (ja) | 配線板の製造法およびバンプ付配線基板の製造法 | |
| JP4243880B2 (ja) | 配線部材の製造法 | |
| JP2009277987A (ja) | 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置 | |
| JP4286965B2 (ja) | 配線部材の製造方法 | |
| US6666964B2 (en) | Method of manufacturing a circuit board | |
| JP4135124B2 (ja) | 配線部材の製造法 | |
| JP2006066597A (ja) | プリント配線板 | |
| JP4249328B2 (ja) | 配線部材の製造方法 | |
| JP4521790B2 (ja) | 配線板の製造法 | |
| JP4184540B2 (ja) | 配線基板とその製造方法 | |
| JP4390930B2 (ja) | 積層配線基板とその製造方法、及び半導体装置 | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP4326428B2 (ja) | スルーホールめっき方法 | |
| JP2000277889A (ja) | 転写媒体、その転写媒体の製造方法およびその転写媒体を用いた配線パターンの製造方法 | |
| JP4210878B2 (ja) | 半導体実装用基板の製造方法 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JP4043611B2 (ja) | 配線基板の製造方法および配線基板 | |
| JP4520543B2 (ja) | 電気的検査用配線部材およびその製造法 | |
| JPH05235519A (ja) | 配線板の製造法 | |
| JPH10178122A (ja) | Ｉｃ搭載用多層プリント配線板 | |
| JP2000031639A (ja) | 両面回路基板の製造方法と両面回路基板 | |
| JP3167360B2 (ja) | 混成集積回路用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20050120 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Effective date: 20050120 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050120 |
|
| A977 | Report on retrieval |
Effective date: 20070307 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| A02 | Decision of refusal |
Effective date: 20071002 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Effective date: 20071130 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080121 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20080222 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090908 |