JP4249328B2 - 配線部材の製造方法 - Google Patents
配線部材の製造方法 Download PDFInfo
- Publication number
- JP4249328B2 JP4249328B2 JP14564499A JP14564499A JP4249328B2 JP 4249328 B2 JP4249328 B2 JP 4249328B2 JP 14564499 A JP14564499 A JP 14564499A JP 14564499 A JP14564499 A JP 14564499A JP 4249328 B2 JP4249328 B2 JP 4249328B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive substrate
- wiring
- hole
- wiring member
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材あるいは半導体装置形成用の配線部材と、その製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小の傾向からＬＳＩ、ＡＳＩＣに代表されるように、ますます高集横化、高性能化の一途をたどってきている。
これに伴い、信号の高速処埋には，パッケージ内部のスイッチングノイズが無視できない状況になってきて、特に、ＩＣの同時スイッチングノイズにはパッケージ内部配線の実効インダクタンスが大きく影響を与える為、主に、電源やグランドの本数を増やしてこれに対応してきた。
この結果、半導体装置の高集積化、高機能化は外部端子総数の増加を招き、半導体装置の多端子化が求められるようになってきた。
多端子ＩＣ、特にゲートアレイやスタンダードセルに代表されるＡＳＩＣあるいは、マイコン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等をコストパフオーマンス高くユーザに提供するパッケージとしてリードフレームを用いたプラステイックＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が主流となり、現在では３００ピンを超えるものまで実用化に至っている。
ＱＦＰは、ダイパッド上に半導体素子を搭載し、銀めっき等の表面処理がなされたインナーリード先端部と半導体素子の端子とをワイヤにて結線し、封止樹脂で封止を行い、この後、ダムバー部をカットし、アウターリードを設けた構造で多端子化に対応できるものとして開発されてきた。
ここで用いる単層リードフレームは、通常、４２合金（４２％ニッケルー鉄合金）あるいは銅合金などの電気伝導率が高く、且つ機械的強度が大きい金属材を素材とし、フオトエッチング法かあるいはスタンピング法により、外形加工されていた。
【０００３】
しかし、半導体素子の信号処理の高速化、高機能化は、更に多くの端子数を必要とするようになってきた。
ＱＦＰでは外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきたが、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなり、外部端子の強度が低下するため、フオーミング等の後工程におけるアウターリードのスキュ一対応やコプラナリティー（平坦性）維持が難しくなり、実装に際しては、パッケージ搭載精度維持が難しくなるという問題を抱えていた。
このようなＱＦＰの実装面での間題に対応するため、ＢＧＡ（Ｂａｌｌ Ｇｒｉｇ Ａｒｒａｙ）と呼ぱれるプラスッチックパッケージが開発されてきた。
このＢＧＡは、通常、両面基板の片面に半導体素子を搭載し、もう一方の面に球状の半田ボールを通じて半導体素子と外部端子（半田ボール）との導通をとったもので、実装性の対応を図ったパッケージである。
ＢＧＡはパッケージの４辺に外部端子を設けたＱＦＰに比べ、同じ外部端子数でも外部端子間隔（ピッチ）を大きくとれるという利点があり、半導体実装工程を難しくすることなく、入出力端子の増加に対応できた。
このＢＧＡはＢＴレジン（ビスマレイド樹脂）を代表とする耐熟性を有する平板（樹脂板）の基材の片面に半導体素子を塔載するダイパッドと半導体素子からボンディングワイヤにより電気的に接続されるボンディングパッドを持ち、もう一方の面に、外部回路と半導体装置との電気的、物理的接続を行う格子状あるいは千鳥状に二次元的に配列された半田ボールにより形成した外部接続端子をもち、外部接続端子とボンディングパッドの間を配線とスルーホール、配線により電気的に接続している構造である。
【０００４】
しかしながら、このＢＧＡは、めっき形成したスルホールを介して、半導体素子とボンディングワイヤで結線を行う配線と、半導体装置化した後にプリント基板に実装するための外部接続端子部（単に外部端子部とも言う）とを、電気的に接続した複雑な構造で、樹脂の熱膨張の影響により、スルホール部に断線を生じる等信頼性の面で問題があり、且つ作製上の面でも問題が多かった。
尚、ここでは、ＢＧＡのように、二次元的に端子を配列した構造のものをエリアアレイタイプと言う。
【０００５】
この為、作製プロセスの簡略化、信頼性の向上をはかり、従来のリードフレームの作製と同様、金属薄板をエッチング加工等により所定の形状加工し、これ（リードフレームとも言う）をコア材として、配線を形成したエリアアレイタイプの半導体装置も種々提案されている。
このタイプのものは、基本的に、金属薄板の板厚に加工精度、配線の微細化が制限される。
【０００６】
【発明が解決しようとする課題】
上記のように、ＢＴレジン（ビスマレイド樹脂）を用いたＢＧＡは、多端子化には有利であるものの、信頼性の面、作製上の面で問題が多く、また金属薄板をエッチング加工等により所定の形状に加工したもの（リードフレーム）をコア材として配線を形成したエリアアレイタイプのものは、近年の更なる多端子化には対応できないという問題がある。
本発明は、これらの問題に対応するもので、具体的には、半導体素子を配線基板に搭載するためのインターポーザ用の配線部材、あるいは、半導体素子と一体として半導体装置を形成するための半導体装置形成用の配線部材で、高密度、微細配線が可能で、且つ、電気特性の面でも優れた配線部材を製造するための、配線部材の製造方法を提供しようとするものである。
特に、高密度、微細配線が可能で、且つ、電気特性の面でも優れたエリアアレイタイプの半導体装置を作製することができる配線部材と、その製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明の配線部材の製造方法は、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材で、金属板材の所定箇所に貫通孔を設けた導電性基板の第１の面側に、選択めっき形成された配線部を絶縁接着層を介して設け、前記配線部に接続し、導電性基板の第２の面側に到達するビアホールを配設し、ビアホールの第２の面側を端子部としており、且つ、少なくとも、導電性基板の所定の貫通孔に、貫通孔の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有する配線部材を、製造するための、配線部材の製造方法であって、（ａ）金属板材にビアホールを形成するための貫通孔を設けて導電性基板を形成する導電性基板形成工程と、（ｂ）少なくとも一面が導電性を有する基材をベース基材とし、該ベース基板の導電性を有する一面上に、ビアホール形成用の端子を含み、配線部を選択めっき形成して、転写版を形成する転写版形成工程とを行った後、順次、（ｃ）転写版の配線部を設けた側を導電性基板に向け、転写版と前記導電性基板とを位置合わせし、絶縁接着層を介して両者を密着させる密着工程と、（ｄ）密着工程により転写版と導電性基板とを密着している状態で、導電性基板の露出部分を覆い、且つ、貫通孔を埋めるように、絶縁層を設ける絶縁層形成工程と、（ｅ）ビアホールを形成するための貫通孔の絶縁層、および絶縁接着層を、導電性基板の第１の面に対向する第２の面側から、少なくとも所定の貫通の壁面全部に絶縁層が覆われた状態で、且つ、配線部の端子が露出するように除去して、開口を設ける開口形成工程と、（ｆ）開口形成工程により露出した配線部の端子に導電性材を電解めっきにより形成して、開口を埋めた充填タイプのビアホールを形成する電解めっき工程と、（ｇ）ベース基材のみを剥離して、配線部をベース基板から導電性基板側に転写形成する、ベース基材剥離工程とを行うことを特徴とするものである。
そして、上記において、絶縁層形成工程が、電着により絶縁層を形成するものであることを特徴とするものであり、絶縁層を設けるための電着は、イオン性基を含有するポリイミド樹脂と、該ポリイミド樹脂を溶解可能な有機溶剤、水、前記イオン性基と極性が異なるイオン性化合物からなる電着塗料組成物にて、電着を行うものであることを特徴とするものである。
あるいはまた、上記において、絶縁層形成工程が、印刷法により絶縁層を形成するものであることを特徴とするものである。
【０００８】
また、上記のいずれかにおいて、転写版と導電性基板とを密着する際、絶縁接着層を、転写版の配線部を設けた側の面に設けた後に、密着を行うものであることを特徴とするものであり、絶縁接着層の形成は、電着により形成するものであることを特徴とするものである。
あるいはまた、上記のいずれかにおいて、転写版と導電性基板とを密着する際、絶縁接着層を、導電性基板側に設けた後に、密着を行うものであることを特徴とするものである。
また、請求項１ないし５のいずれか、あるいは請求項７において、絶縁接着層として、絶縁性且つ接着性を有するフィルムを用いることを特徴とするものである。
また、上記のいずれかにおいて、開口形成工程では、特定の貫通孔については、壁面の一部を絶縁層から露出するように開口を設けておき、且つ、充填タイプのビアホールを形成する電解めっき工程で、前記特定の貫通孔の壁面で導電性基板に電気的に接続するようにビアホールを形成することを特徴とするものである。
【０００９】
また、上記のいずれかにおいて、ベース基材剥離工程の後に、転写された配線部の所定の部分にのみ端子めっきを施すことを特徴とするものであり、端子めっきとして最表面に無電解Ｓｎめっきを施すことを特徴とするものである。
【００１０】
また、上記のいずれかにおいて、導電性基板が、銅基板あるいは銅基板表面にめっき処理を施したものであることを特徴とするものである。
また、上記のいずれかにおいて、導電性基板の半導体素子搭載領域全てが、貫通孔となっていることを特徴とするものである。
【００１１】
本発明に関わる配線部材は、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材であって、金属板材の所定箇所に貫通孔を設けた導電性基板の第１の面側に、選択めっき形成された配線部を絶縁接着層を介して設け、前記配線部に接続し、導電性基板の第２の面側に到達するビアホールを配設し、ビアホールの第２の面側を端子部としており、且つ、少なくとも、導電性基板の所定の貫通孔に、貫通孔の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有することを特徴とするものである。
そして、上記において、前記の、導電性基板の所定の貫通孔に、貫通孔の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを、二次元的に配列（これをエリアアレイと言う）していることを特徴とするものである。
そしてまた、上記のいずれかにおいて、貫通孔の壁面で導電性基板に電気的に接続するように、電解めっきにより形成された導電性材のみで、あるいは絶縁層と電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有することを特徴とするものである。
また、上記のいずれかにおいて、導電性基板の半導体素子搭載領域全てが、貫通孔となっていることを特徴とするものである。
あるいはまた、上記のいずれかにおいて、導電性基板の半導体素子搭載領域は、金属板材の金属部を吊るように残して孔開け加工されていることを特徴とするものである。
尚、上記において、二次元的に配列（これをエリアアレイと言う）とは、配線部材の辺に沿い一次元的に配列するのではなく、配線部材の面に格子状等、二次元的に配列するものである。
ＢＧＡ等のエリアアレイタイプの外部端子の配列がこれに当たり、外部端子を二次元的に配列して持つ半導体装置を、一般には、エリアアレイタイプの半導体装置と言う。
【００１２】
本発明に関わる半導体装置は、上記本発明に関わる配線部材を用いたことを特徴とするものである。
そして、上記において、導電性基板を、グランド層としていることを特徴とするものである。
【００１３】
【作用】
本発明の配線部材の製造方法は、このような構成にすることにより、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材で、高密度、微細配線が可能で、且つ、電気特性の面でも優れた配線部材の製造方法の提供を可能とするものである。
特に、高密度、微細配線が可能で、且つ、電気特性の面でも優れたエリアアレイタイプの半導体装置を作製することができる配線部材の製造方法の提供を可能とするものである。
具体的には、（ａ）金属板材にビアホールを形成するための貫通孔を設けて導電性基板を形成する導電性基板形成工程と、（ｂ）少なくとも一面が導電性を有する基材をベース基材とし、該ベース基板の導電性を有する一面上に、ビアホール形成用の端子を含み、配線部を選択めっき形成して、転写版を形成する転写版形成工程とを行った後、順次、（ｃ）転写版の配線部を設けた側を導電性基板に向け、転写版と前記導電性基板とを位置合わせし、絶縁接着層を介して両者を密着させる密着工程と、（ｄ）密着工程により転写版と導電性基板とを密着している状態で、導電性基板の露出部分を覆い、且つ、貫通孔を埋めるように、絶縁層を設ける絶縁層形成工程と、（ｅ）ビアホールを形成するための貫通孔の絶縁層、および絶縁接着層を、導電性基板の第１の面に対向する第２の面側から、少なくとも所定の貫通の壁面全部に絶縁層が覆われた状態で、且つ、配線部の端子が露出するように除去して、開口を設ける開口形成工程と、（ｆ）開口形成工程により露出した配線部の端子に導電性材を電解めっきにより形成して、開口を埋めた充填タイプのビアホールを形成する電解めっき工程と、（ｇ）ベース基材のみを剥離して、配線部をベース基板から導電性基板側に転写形成する、ベース基材剥離工程とを行うことにより、これを達成している。
【００１４】
上記において、転写は、転写する際の絶縁接着層を、転写版の配線部を設けた側の面に設けた後、あるいは、導電性基板側に予め設けておいて、両者を密着した方が、位置合わせ等の面で作業がし易い。
転写する際の絶縁接着層としては、絶縁性且つ接着性を有するフィルムを用いると作業面で楽である。転写版に対し、その配線部を覆うように、露出した部分に絶縁性接着性樹脂を電着により形成して設けておく方法は、作業性、品質面で優れている。
【００１５】
縁層形成工程としては、電着により絶縁層を形成する方法、印刷法により絶縁層を形成する方法が挙げられる。
電着法の場合、導電性基板を電極とすることにより、その露出した全面に電着樹脂層を形成することができ、貫通孔形状によらずその表面部に形成することができる。
電着形成する絶縁層としては、熱的、化学的、機械的に安定したものが好ましく、イオン性基を含有するポリイミド樹脂と、該ポリイミド樹脂を溶解可能な有機溶剤、水、前記イオン性基と極性が異なるイオン性化合物からなる電着塗料組成物にて、電着を行い、乾燥、必要に応じ熱処理を施して得たものが好ましい。
印刷法の場合は、貫通孔部に絶縁層を充填するための印刷と、導電性基板の表裏面を覆う印刷とを分け行う。
【００１６】
ベース基材剥離工程の後に、第１の面側の、半導体素子を搭載するための入出力端子部の表面には、接続用の端子めっきを施すが、端子めっきとして最表面に無電解Ｓｎめっきを施して置くと、金（Ａｕ）、錫（Ｓｎ）との共晶で接続する場合には有利である。
勿論、端子めっきとして最表面にＡｕめっきを施して、金（Ａｕ）−金（Ａｕ）の共晶で接続しても良い。
【００１７】
本発明に関わる配線部材は、このような構成にすることにより、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材で、高密度、微細配線が可能で、且つ、電気特性の面でも優れた配線部材の提供を可能とするものである。
特に、高密度、微細配線が可能で、且つ、電気特性の面でも優れたエリアアレイタイプの半導体装置を作製することができる配線部材の提供を可能とするものである。
また、半導体装置の薄型化にも対応できるものである。
即ち、上記本発明の配線基板の製造方法により作製されたもので、導電性基板を設けていることにより、機械的に強固なものとし、放熱性の面でも優れたものとし、また、選択めっき形成された配線部を設けていることより、配線の高密度化、微細化に対応でき、半導体装置のますますの多端子化にも対応できるものとし、更に、充填タイプのビアホールを設けていることにより、その表裏の電気的導通を確実なものとしている。
特に、エリアアレイタイプの半導体装置に適用した場合には、配線の高密度化、微細化、多端子化に対し有効である。
また、貫通孔の壁面で導電性基板に電気的に接続するように、電解めっきにより形成された導電性材のみで、あるいは絶縁層と電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有することにより、導電性基板をグランド層として使用することができ、電気的に安定な構造となる。
また、導電性基板の半導体素子搭載領域全てが、貫通孔となっていることにより、半導体素子搭載の際には、その放熱を少なくして、熱効率を良いものとできる。
あるいはまた、導電性基板の半導体素子搭載領域を吊るように孔開け加工することにより、半導体素子搭載を安定的なものとするとともに、半導体素子（チップとも言う）搭載の際には、その放熱を少なくして、熱効率を良いものとできる。
【００１８】
導電性基材としては、経済的な面等から銅基板が挙げられるが、特にこれに限定はされない。
電着樹脂層は、電気的絶縁性、強度の点で優れたものが好ましいが、特に限定はされない。
例えば、カルボキシル基を有する溶剤可溶性ポリイミド、溶剤、中和剤を含むポリイミド電着液を用いて電着形成されたものが挙げられる。
【００１９】
尚、本発明に関わる配線部材は、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）タイプの半導体装置用の配線基板や、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）用の配線基板にも適用できることは言うまでもない。
【００２０】
本発明に関わる半導体装置は、このような構造にすることにより、高密度、微細配線が可能で、且つ、電気特性の面でも優れた半導体装置の提供を可能とするもので、特に、益々の高密度化、多端子化が進むエリアアレイタイプの半導体装置の提供を可能とするものである。
【００２１】
【発明の実施の形態】
本発明の実施の形態を挙げて、図に基づいて説明する。
図１は本発明の配線部材の製造方法の実施の形態の１例の工程図で、図２は絶縁接着層の形成を説明するための断面図で、図３は絶縁層の形成を説明するための断面図で、図４（ａ）は本発明に関わる配線部材の実施の形態の第１の例の一部を示した断面図で、図４（ｂ）は図４（ａ）のＡ１−Ａ２における断面の一部を示した図で、図４（ｃ）、図４（ｄ）は特定の貫通孔の形状を示した図で、図５（ａ）は図４（ａ）のＡ３−Ａ４における断面の一部を示した図で、図５（ｂ）は図４（ａ）をＡ０側からみた半導体素子との接続用端子部の配列を示した図で、図６（ａ）は、本発明に関わる配線部材の実施の形態の第２の例の一部を示した断面図で、図６（ｂ）は図６（ａ）のＢ１−Ｂ２における断面の一部を示した図で、図７（ａ）は、本発明に関わる配線部材の実施の形態の第３の例の一部を示した断面図で、図７（ｂ）は図７（ａ）のＣ１−Ｃ２における断面の一部を示した図で、図８は本発明に関わる半導体装置の実施の形態例を示した図である。
図１〜図８中、１１０は導電性基板、１１５は貫通孔、１２０、１２１、１２２は絶縁層、１３０は配線（部）、１３５はビアホール形成用端子（配線）、１４０は接着剤層（絶縁接着層とも言う）、１５０は開口部、１６０はビアホール（導電性材）、１６０Ｓは端子部、１７０は保護層（ＯＰ層）、１８０は接続用端子部、２１０はベース基板（導電性基板）、２２０はレジストパターン、２５０は半導体素子、２５１は端子部（パッド）、２６０は半田ボール、２７０はアンダーフィル、２８０は封止用樹脂（ポッティング樹脂）である。
【００２２】
はじめに、本発明の配線部材の製造方法の実施の形態の１例を、図１に基づいて説明する。
本例は、エリアアレイタイプの半導体装置用の配線基板で、半導体素子をプリント回路基板に搭載するためのインターポーザでもある配線部材を製造する方法である。
更に詳しくは、金属板材の所定箇所に貫通孔を設けた導電性基板の第１の面側に、選択めっき形成された配線部を絶縁接着層を介して設け、前記配線部に接続し、導電性基板の第２の面側に到達するビアホールを配設し、ビアホールの第２の面側を端子部としており、且つ、少なくとも、導電性基板の所定の貫通孔に、貫通孔の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有する配線部材を製造するための、配線部材の製造方法である。
先ず、少なくとも一面が導電性を有する基材をベース基材２１０とし、該ベース基板２１０の導電性を有する一面上に、ビアホール形成用の端子を含み、配線部を選択めっき形成して、転写版を形成しておく。（図１（ａ））
転写版（図１（ａ）の状態のもの）の形成は、通常、めっき剥離性の良いベース基板２１０を用意しておき（図２（ａ））、この導電性の面上に、耐めっき性のレジストパターンを所定の形状に形成する。（図２（ａ））
レジストとしてはノボラック系レジスト等が用いられる。
レジストパターンの形成は、一般に、ベース基板２１０上にレジストを塗布、乾燥した後、所定のパターン版を用いて密着露光して、現像することにより形成する。
次いで、電解めっきにより、レジストパターンの開口から露出しているベース基板２１０の導電性を有する一面上に配線部１３０を形成する。（図２（ｃ））
配線部１３０としては、通常、銅層が用いられるが、これに限定はされない。
金属層を多層に設けても良い。この後、レジストパターンを所定の剥離液等により除去し、必要に洗浄処理を施しておく。（図２（ｄ））
これにより、図１（ａ）に示す転写版は形成できる。
【００２３】
一方、金属板材にビアホールを形成するための貫通孔を設けて導電性基板１１０を準備しておく。（図１（ｂ））
金属板材への貫通孔の形成は、エッチングによる加工、機械的な加工が挙げられるが、これに限定はされない。
エッチングによる加工としては、例えば、重クロム酸カリウムを感光剤とするカゼインレジストを金属板材の両面に塗布し、貫通孔の形状に合わせたパターン版を用いて、両側のレジストを密着露光した後、現像、乾燥し、所定形状にレジストパターンを形成し、これを耐エッチングマスクとしてエッチングする。
金属板材を銅層とした場合には、エッチング液としては、塩化第二鉄溶液等が用いられる。
この場合、エッチング後に、レジストを熱アルカリ液により除去する。
【００２４】
次いで、転写版の配線部１３０を設けた側を導電性基板１１０に向け、転写版と前記導電性基板１１０とを位置合わせし、絶縁接着層１４０を介して両者を密着させる。（図１（ｃ））
必要に応じて、圧、熱をかける。
絶縁接着層１４０の形成は、スクリンーン印刷等による印刷法、ダイコート法、電着法により、配線部１３０を覆うように、図２（ｄ）の状態（図１（ａ） ｋ状態に相当）から絶縁接着層１４０を全面に形成する（図２ｅ））のが一般的であるが、場合によっては導電性基板側に絶縁接着層１４０を設けておいても良い。
絶縁接着層１４０としては、常温ないし加熱により接着性を示し、且つ、電気的絶縁性、化学的安定性、強度の点で優れたものが好ましい。
スクリンーン印刷等による印刷法、ダイコート法により形成される絶縁接着層１４０としては、エポキシ樹脂、ポリイミド樹脂、ウレタン樹脂、アクリル樹脂、ノボラック樹脂、ビスマレイド樹脂等が挙げられる。
【００２５】
電着法は、作業面、品質面から優れた方法と言える。
電着樹脂層（絶縁接着層１４０）を電着形成するための電着液に用いられる高分子としては、電着性を有する各種アニオン性、またはカチオン性合成高分子樹脂を挙げることができる。
アニオン性高分子樹脂としては、アクリル樹脂、ポリエステル樹脂、マレイン化油樹脂、ボリブタジエン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミド樹脂等を単独で、あるいは、これらの樹脂の任意の組合せによる混合物として使用できる。さらに、上記のアニオン性合成樹脂とメラミン樹脂、フエノール樹脂、ウレタン樹脂等の架橋性樹脂とを併用しても良い。
また、カチオン性合成高分子樹脂としては、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、ポリブタジエン樹脂、ポリアミド樹脂、ポリイミド樹脂等を単独で、あるいは、これらの任意の組合せによる混合物として使用できる。さらに、上記のカチオン性合成高分子樹脂とポリエステル樹脂、ウレタン樹脂等の架橋性樹脂を併用しても良い。
また、上記の高分子樹脂に粘着性を付与するために、ロジン系、テルペン系、石油樹脂等の粘着性付与樹脂を必要に応じて添加することも可能である。
上記高分子樹脂は、アルカリ性または酸性物質により中和して水に可溶化された状態、または水分散状態で電着法に供される。すなわち、アニオン性合成高分子樹脂は、トリメチルアミン、ジエチルアミン、ジメチルエタノールアミン、ジイソプロパノールアミン等のアミン類、アンモニア、苛性カリ等の無機アルカリで中和する。カチオン性合成高分子樹脂は、酢酸、ぎ酸、プロピオン酸、乳酸等の酸で中和する。そして、中和された水に可溶化された高分子樹脂は、水分散型または溶解型として水に希釈された状態で使用される。
特に、絶縁性、強度、化学的安定性の面から電着樹脂層１３０がポリイミド樹脂であるとが好ましい。
例えば、カルボキシル基を有する溶剤可溶性ポリイミド、溶剤、中和剤を含むポリイミド電着液を用いて電着形成されるものが挙げられる。
【００２６】
次いで、転写版と導電性基板１１０とを密着している状態で、導電性基板１１０の露出部分を覆い、且つ、貫通孔１１５を埋めるように、絶縁層１２０を設ける。（図１（ｄ））
絶縁層１２０の形成方法としては、印刷法、電着法が挙げられる。
印刷法の場合は、例えば、先ず、図３（ａ）の状態（図１（ｃ）の状態に相当）から、貫通孔１１５を絶縁層で埋めるため、孔埋め印刷をスクリーン印刷を行う（図３（ｂ））。
次いで、導電性基板の露出面側全体を覆うようにスクリーン印刷を行う。（図３（ｃ））
絶縁層１２０も、常温ないし加熱により接着性を示し、且つ、電気的絶縁性、化学的安定性、強度の点で優れたものが好ましい。
印刷法の場合の絶縁層１２０としては、エポキシ樹脂、ポリイミド樹脂、ウレタン樹脂、アクリル樹脂、ノボラック樹脂、ビスマレイド樹脂等が挙げられる。
この方法は、２段階の印刷が必要で手間がかかる。
電着法の場合は、導電性基板１１０側を、電極として、図３（ａ）の状態から電着により電着樹脂層を形成する（図３（ｄ））もので、貫通孔の形状に寄らず、表面部を確実に覆うことができる。
電着樹脂層（絶縁層１２０）を電着形成するための電着液に用いられる高分子としては、電着樹脂層（絶縁接着層１４０）を電着形成するための電着液に用いられる高分子と同様のものが用いられる。
【００２７】
次いで、ビアホールを形成するための貫通孔１１５の絶縁層１２０、および端子部１３５を覆う絶縁接着層１４０を、導電性基板１１０のの第１の面（ここでは配線部１３０側の面を言う）に対向する第２の面側から、少なくとも所定の貫通孔１１５の壁面全部に絶縁層１２０が覆われた状態で、且つ、配線部１３０の端子１３５が露出するように、レーザ照射等に孔開け加工して開口１５０を設け、配線部の端子１３５を露出させる。（図１（ｅ））
導電性基板１１０と電気的に接続する必要がある特定の貫通孔以外の、貫通孔１１５については、貫通孔の壁面全部に絶縁層で覆われた状態とする。
導電性基板１１０と電気的に接続する必要がある特定の貫通孔については、その壁面全部ないし一部が露出するように絶縁層で覆われた状態とする。
【００２８】
次いで、第２の面側から露出した配線部の端子１３５に導電性材１６０を電解めっきにより形成し、導電性基板の第２の面に達するように開口１５０を埋めて、充填タイプのビアホール１６０を形成する。（図１（ｆ））
通常、導電性材１６０としては銅層が用いられる。
【００２９】
次いで、ベース基材２１０のみを剥離し、配線部１３０をベース基板２１０から導電性基板１１０側に転写形成する。（図１（ｇ））
【００３０】
次いで、配線部１３０形成側の面に、半導体素子の端子と接続するための接続用端子部を形成する領域のみを露出させて、保護層（ＯＰ層）１７０で覆った後、保護層（ＯＰ層）１７０から露出した配線部１３０上に接続用端子１８０をめっき形成する。（図１（ｈ））
保護層（ＯＰ層）は、例えば、感光性ポリイミドを全面に塗布、乾燥した後、所定のパターン版を用いて露光し、現像処理を行うことにより形成することができる。
接続用端子１８０の形成は、無電解めっき等により行う。
半導体素子の端子と金（Ａｕ）−金（Ａｕ）共晶、金（Ａｕ）−錫（Ｓｎ）共晶する場合には、それぞれ、最表面をＡｕ層、Ｓｎ層としておく。
【００３１】
次に、本発明に関わる配線部材の実施の形態を説明する。
本発明に関わる配線部材の実施の形態の第１の例を、図４、図５に基づいて説明する。
第１の例の配線部材は、上記図１に示す配線部材の製造方法により形成されるもので、エリアアレイタイプの半導体装置用の配線基板で、半導体素子をプリント回路基板に搭載するためのインターポーザでもある。
図４（ａ）に断面の一部を示すように、金属板材の所定箇所に貫通孔を設けた導電性基板１１０の一方の面（これを第１の面とする）側に、選択めっき形成された配線部１３０を絶縁性層である絶縁層１２０、接着剤層１４０を介して設け、且つ、配線部１３０に接続し、導電性基板１１０の第１の面に対向する第２の面側に到達するビアホール１６０を配し、ビアホール１６０の第２の面側を端子部１６０Ｓとしている。
そして、導電性基板１１０の所定の貫通孔１１５に、貫通孔１１５の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔１１５を埋め、充填タイプのビアホール１６０を形成している。
【００３２】
図４（ａ）や図４（ｂ）に示すように、ほとんどのビアホール１６０は、貫通孔１１５の壁面全体を覆う絶縁層１２０と、導電性材（ビアホール１６０）とで貫通孔１１５を埋めるように形成されているが、特定の貫通孔１１５においては、図４（ｃ）に示すように、貫通孔１１５の壁面全体と電気的に接続す導電性材（ビアホール１６０）を設け、導電性層（ビアホール１６０）のみで貫通孔１１５を埋めて、導電性基板１１０と特定の配線のみを電気的に接続している。
これは半導体装置を作製する際に、導電性基板１１０をグランドとして使用することを前提とするものである。
図４（ｃ）に示す貫通孔の変形例としては、図４（ｄ）のように、絶縁層１２０と導電性材（ビアホール）１６０とで貫通孔１１５を埋めるようにしても良い。
【００３３】
配線部１３０は、本例では、図５（ａ）に示すように形成されている。
図４（ａ）は断面の一部を示したもので、ビアホール１６０と接続している配線の端子部１３５は２列に、図５（ｂ）に示す接続用端子１８０の配列に沿い設けられている。
ここでは全体を図示していないが、四角状に２列に、二次元的に設けられている。
尚、図５（ａ）のＡ５−Ａ６における断面が図４（ａ）に対応する。
【００３４】
ビアホール１６０の端子部１６０Ｓは外部回路と接続するためのもので、前述のビアホール１６０と接続する配線の端子部１３５と同じ配列で、四角状に２列に設けられている。
【００３５】
配線部１３０は、一般には、銅層を主材とするものが使用されるが、これに限定はされない。
複数の金属層を多層に設けても良い。
接続用端子１８０は半導体素子の端子（図示していない）と、接続するための端子で、各端子１８０は、それぞれ配線１３０上にめっき形成されている。
ここでは、図５（ｂ）に示すような４辺に一列に接続用端子１８０を配したものを挙げているが、搭載する半導体素子の大きさ（半導体素子領域）の中に接続用端子１８０を格子状に配列しても良く、図５（ｂ）に示した配列に限定されない。
本例では、半導体素子の端子と金、錫共晶にて接続するための配線１３０の表面に、順に、ニッケル層、錫（Ｓｎ）層を設け、錫（Ｓｎ）層を最表層としている。
導電性基板１１０としては、電気的特性、機械的強度、加工性、熱伝導性等から銅基板、あるいは銅基板表面にＮｉめっき等を施したものが使用されるが、これに限定はされない。
銅基板、あるいは銅基板表面にＮｉめっき等を施したものの場合、その厚さは、機械的強度の面からは０．００１ｍｍ以上が好ましい。
絶縁層１２０としては、電気的絶縁性、化学的安定性、強度の点で優れたものが好ましいが、特に限定はされない。
絶縁層１２０、絶縁接着剤層１４０としては、図１に示す配線部材の製造方法の説明で挙げたものが用いられる。
ここでは、説明を省略する。
【００３６】
本例は、このように導電性基板１１０を設けていることにより、全体を機械的に強固なものとし、選択めっき形成された配線部１３０を設けていることより、配線の高密度化、微細化に対応でき、半導体素子のますますの多端子化にも対応できるものとし、充填タイプのビアホール１６０を設けていることにより、その表裏の電気的導通を確実なものとしている。
【００３７】
次に、本発明に関わる配線部材の実施の形態の第２の例を図６に基づいて説明する。
第２の例は、第１の例において導電性基板１１０の形状を変えたもので、半導体素子が搭載される領域全てが、貫通孔１１５Ａとなっているもので、これ以外の点は、第１の例と同じで説明を省略する。
【００３８】
次に、本発明に関わる配線部材の実施の形態の第３の例を図７に基づいて説明する。
第３の例は、第１の例において導電性基板１１０の形状を変えたもので、半導体素子搭載領域は、金属板材の金属部を吊るように残して孔開け加工されているものである。
これ以外の点は、第１の例と同じで説明を省略する。
【００３９】
次に、本発明に関わる半導体装置の実施の形態の例を、図８に基づいて説明する。
図８（ａ）に示す第１の例は、図４に示す配線部材を用いたもので、半導体素子を配線部１３０の先端に設けられた接続用端子１８０にその端子を下側にして搭載したものである。
第１の例は、半導体素子の端子部と接続用配線１８０との接合を、金、錫共晶ないし金−金共晶にて行っているものである。
また、端子部（図４の１６０Ｓに相当）には、外部回路基板（マザーボード）へ接続するための半田ボール（バンプ）２６０を設けている。
図８（ｂ）に示す第２の例は、第１の例と同様、図４に示す配線部材を用いたもので、半導体素子の端子部と接続用配線１８０との接合を半田接合により行い、チップ搭載後にアンダーフィルしたものである。
第２の例も、端子部（図４の１６０Ｓに相当）には、外部回路基板（マザーボード）へ接続するための半田ボール（バンプ）２６０を設けている。
図８（ｃ）に示す第３の例は、図６に示す第２の例の配線部材を用いたもので、半導体素子の端子部と接続用配線１８０との接合を、金、錫共晶ないし金−金共晶にて行い、ポッティングにより樹脂封止したものである。
第３の例も、端子部（図６の１６０Ｓに相当）には、外部回路基板（マザーボード）へ接続するための半田ボール（バンプ）２６０を設けている。
図８（ｄ）に示す第４の例は、図７に示す第３の例の配線部材を用いたもので、半導体素子の端子部と接続用配線１８０との接合を、金、錫共晶ないし金−金共晶にて行い、ポッティングにより樹脂封止したものである。
第４の例も、端子部（図７の１６０Ｓに相当）には、外部回路基板（マザーボード）へ接続するための半田ボール（バンプ）２６０を設けている。
【００４０】
これらの半導体装置の外部端子部（図４の１６０Ｓに相当）は二次元的な配列（エリアアレイ配列）で、配線部１３０の配線の引きまわしも比較的簡単となるとともに、半導体素子の多端子化にも対応でき、外部回路基板（マザーボード）への実装も実用レベルで行える。
【００４１】
【実施例】
更に、実施例を挙げて本発明を説明する。
（実施例１）
実施例１は、図４に示す第１の例の配線部材を、図１に示す配線部材の製造方法にて形成したもので、図１、図２、図４に基づいて説明する。
先ず、転写版（図１（ａ）に相当）を以下のようにして得た。
導電性のベース基板２１０として、０．０１ｍｍ厚のステンレス板を準備し（図２（ａ））、ベース基板２１０上に、市販のフォトレジストＯＭＲ−８５（東京応化工業株式会社製）をスピンコート法により膜厚約１μｍに塗布し、オーブンで８５°Ｃ、３０分間乾燥を行った。
そして、所定のフォトマスクを用いて、露光装置Ｐ−２０２−Ｇ（大日本スクリーン製造株式会社製）を用いて密着露光を行った。
露光条件は３０カウントとした。
その後、現像、水洗、乾燥をし、所定のパターンを有するフォトレジスト層（レジストパターン２２０）を形成した。（図２（ｂ））
この後、転写版と含燐銅電極を対向させて、下記の組成の硫酸銅めっき浴中に浸漬し、直流電源の陽極に含燐銅電極を、陰極に転写版のベース基板２１０を接続て、電流密度２Ａ／ｃｍ2 で２４分間の通電を行い、フォトレジストデ被膜されていないベース基板２１０の露出面に膜厚約１０μｍの銅めっき膜を形成し、これを配線部１３０として得た。（図２（ｃ））
（硫酸銅めっき浴の組成）
ＣｕＳｏ4 ・５Ｈ2 Ｏ ２００ｇ／ｌ
Ｈ2 Ｓｏ4 ５０ｇ／ｌ
ＨＣｌ ０．１５ｍｌ／ｌ
【００４２】
次いで、レジスフトパターン２２０を除去し、洗浄処理を施した（図２（ｄ））後、転写版の配線部１３０とベース基板１１０の露出面を覆うように、電着により、絶縁接着層を形成した。（図２（ｅ））
配線部１３０を形成した転写版を、下記のように調整したアニオン型の絶縁樹脂層用の電着液中に浸漬し、定電圧電源の陽極にベース基板２１０を、陰極に白金電極を接続し、１５０Ｖの電圧で５分間の電着を行い、これを１５０°Ｃ、５分間で乾燥、熱処理して、配線部１３０と露出したベース基板２１０面を覆うように、厚さ１５μｍの接着性を有する絶縁樹脂層（絶縁接着層１４０）を形成した。
【００４３】
＜ポリイミドワニスの製造＞
１１容量の三つ口セパラブルフラスコにステンレス製イカリ攪拌器，窒素導入管及びストップコックの付いたトラップの上に玉付き冷却管をつけた還流冷却器を取り付ける。窒素気流中を流しながら温度調整機のついたシリコーン浴中にセパラブルフラスコをつけて加熱した。反応温度は浴温で示す。
３、４、３’、４’−ベンゾフェノンテトラカルボン酸ジ無水物（以後ＢＴＤＡと呼ぶ）３２．２２ｇ（０．ｌモル）、ビス（４−（３−アミノフェノキシ）フェニル）スルホン（ｍ−ＢＡＰＳ）２１．６３ｇ（０．０５モル），γ−バレロラクトン１．５ｇ（０．０１５モル）、ピリジン２．３７ｇ（０．０３モル）、ＮＭＰ（Ｎ−メチル−２−ピロリドンの略）２００ｇ、トルエン３０ｇを加えて、窒素を通じながらシリコン浴中，室温で３０分撹件（２００ｒｐｍ）、ついで昇温して１８０℃、ｌ時間、２００ｒｐｍに攪拌しながら反応させる。トルエン−水留出分１５ｍｌを除去し、空冷して、ＢＴＤＡ１６．１１ｇ（０．０５モル）、３、５ジアミノ安息香酸（以後ＤＡＢｚと呼ぶ）１５．２２ｇ（０．１モル）、ＮＭＰ１１９ｇ、トルエン３０ｇを添加し、室温で３０分攪拌したのち（２００ｒｐｍ）、次いで昇温して１８０℃に加熱攪拌しトルエンー水留出分１５ｍｌを除去する。その後、トルエンー水留出分を系外に除きながら、１８０℃、３時間、加熱、撹拌して反応を終了した。２０％ポリイミドワニスを得た。
酸当量（１個のＣＯＯＨ当たりのポリマー量は１５５４）は７０である。
＜電着液の調製＞
２０％濃度ポリイミドワニス１００ｇに３ＳＮ（ＮＭＰ：テトラヒドロチオフェンー１、ｌ−ジオキシド＝ｌ：３（重量）の混合溶液）１５０ｇ、ベンジルアルコール７５ｇ、メチルモルホリン５．０ｇ（中和率２００％）、水３０ｇを攪拌して水性電着液を調製する。得られた水性電着液は、ポリイミド７．４％、ｐＨ７．８、暗赤褐色透明液である。
【００４４】
一方、導電性基板１１０は以下のようにして形成した。
厚さ０．１５ｍｍの銅材（古河電工（株）製ＴＥＣ６４‐Ｔ）を導電性基板を用い、その両面にレジストパターンを所定の形状に形成した後、塩化第２鉄（４３ボーメ）にて両面からエッチングして貫通孔１１５を形成し、レジストを剥離して、必要に応じて、洗浄処理等を施して、導電性基板１１０を得た。（図１（ｂ））
レジストとしては重クロム酸カリウムを感光材とするカゼインレジストを用 た。レジストの剥離は熱アルカリ液にて行った。
次いで下記組成のＮｉめっきを電流密度５Ａ／ｄｍ2 、１分間施し、約１μｍを該銅基板全面に施した。
（スルフアミン酸ニッケル浴の組成）
Ｎｉ（ＮＨ2 Ｓｏ3 ）2 ・６Ｈ2 ０ ４００ｇ／ｌ
Ｈ3 Ｂｏ3 ３０ｇ／ｌ
ＮｉＣｌ2 ／６Ｈ2 ０ １５ｇ／ｌ
添加剤
（メルテックス株式会社製）
ナイカルＰＣ−３ ３０ｍｌ／ｌ
ニッケルグリームＮＡＷ−４ ０．０２ｍｌ／ｌ
浴温度 ５５°Ｃ
ｐＨ ４．０
【００４５】
この後、絶縁接着層１４０を形成した転写版（図１（ａ）に相当）を、絶縁接着層１４０形成面側を、導電性基板１１０に向け、位置合わせして、両者を下記の条件で圧着して密着した。（図１（ｃ））
圧着条件 ２０Ｋｇ／ｃｍ2
温度 ２００°Ｃ
【００４６】
次いで、転写版と導電性基板１１０とを密着させた状態のまま、導電性基板１１０と白金電極とを対向させ、上記の絶縁接着層１４０を電着形成したときに用いたのと同じ電着液中に浸漬し、定電圧電源の陽極に導電性基板１１０、陰極に白金電極を接続し、１５０Ｖの電圧で５分間の電着を行い、これを１５０°Ｃ、５分間で乾燥、熱処理して、導電性基板１１０の露出した面を覆うように、厚さ１５μｍの接着性を有する絶縁樹脂層（絶縁層１２０）を形成した。（図１（ｄ））
【００４７】
次いで、ポリイミドワニスからなる絶縁層１２０を硬化処理した後、導電性基板１１０の配線部を設けていない（第２の面と呼ぶ）側から、ビアホール形成用の、導電性層をめっき形成するための開口１５０をレーザ照射により形成した。（図１（ｅ））
レーザは、ＵＶ−ＹＡＧレーザ（ＥＳＩジャパン株式会社製 ５１００）を用いた。
次いで、前述の硫酸銅めっき浴の組成を用い、同様の条件で、銅めっき層からなる導電性層を形成してビアホール１６０を形成した。（図１（ｆ））
【００４８】
次いで、転写版のベース基板２１０のみ剥離した（図１（ｇ））後、配線部を覆うように、感光性のポリイミド層（日本ゼオン株式会社製、ＺＦＰＩ５５００）を塗布し、所定の製版を行い、半導体素子の端子と接続するための接続用端子部領域のみを開口させ、この部分に、錫めっきを行い接続用端子部１８０を形成した。（図１（ｈ））
また、錫めっきは、無電解Ｓｎめっき液（シプレイ株式会社製、ＬＴ−３４）を用い、所定の条件（７０°Ｃ、３分浸漬）で、Ｓｎを最表面に析出した。
【００４９】
（実施例２）
実施例２は、実施例１において、絶縁層１２０の形成を、印刷法により行ったものである。
印刷は、実施例１で用いた電着液を形成する際に調製したポリイミドワニスをスクリーン印刷により印刷したもので、印刷は貫通孔１１５を孔埋めする第１の印刷を行った後に、露出した導電性基板１１０の面全体を埋めるように第２の印刷を行った。 印刷後、１５０°Ｃ、５分間乾燥し、導電性基板１１０面に厚さ１５μｍの接着性を有する絶縁層１２０を得た。（図１（ｅ））
この他は、実施例と同じで、説明を省略する。
【００５０】
（実施例３）
実施例３は、実施例１において、転写版の配線部１３０上への絶縁接着層１４０の形成と、転写版と導電性基板１１０とを密着させた状態での、絶縁層１２０の形成を、印刷法により行ったものである。
印刷は、実施例１で用いた電着液を形成する際に調製したポリイミドワニスをスクリーン印刷により印刷したものである。
絶縁接着層１４０の形成の際の印刷は１回で、絶縁層１２０を形成する際の印刷は、実施例２と同様に２回に分けて行った。
この他は、実施例と同じで、説明を省略する。
【００５１】
（実施例４）
実施例４は、実施例３において、絶縁接着剤層１４０を印刷法により形成せず、導電性基板１１０と転写版とを位置合わせし、両者間に絶縁性接着フィルム（新日鐵株式会社製、エスパネックスＳＰＢ−０３５Ａ）を下記の条件にし圧着して密着した。
圧着条件 ２０Ｋｇ／ｃｍ2
温度 ２００°Ｃ
この他は、実施例３と同様で、ここでは説明を省略する。
【００５２】
【発明の効果】
本発明は、上記のように、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材で、高密度、微細配線が可能で、且つ、電気特性の面でも優れた配線部材を製造するための、配線部材の製造方法の提供を可能とした。
特に、高密度、微細配線が可能で、且つ、電気特性の面でも優れたエリアアレイタイプの半導体装置を作製することができる配線部材の製造方法の提供を可能とした。
これにより、多端子の半導体素子のプリント回路基板（マザーボード）への搭載を実用レベルで可能とし、益々の高密度実装に対応できるものとした。
【図面の簡単な説明】
【図１】 本発明の配線部材の製造方法の実施の形態の１例の工程図
【図２】 絶縁接着層の形成を説明するための断面図
【図３】 絶縁層の形成を説明するための断面図
【図４】 図４（ａ）は、本発明に関わる配線部材の実施の形態の第１の例の一部を示した断面図で、図４（ｂ）は図４（ａ）のＡ１−Ａ２における断面の一部を示した図で、図４（ｃ）、図４（ｄ）は特定の貫通孔の形状を示した図である。
【図５】 図５（ａ）は図４（ａ）のＡ３−Ａ４における断面の一部を示した図で、図５（ｂ）は図４（ａ）をＡ０側からみた半導体素子との接続用端子部の配列を示した図である。
【図６】 図６（ａ）は、本発明に関わる配線部材の実施の形態の第２の例の一部を示した断面図で、図６（ｂ）は図６（ａ）のＢ１−Ｂ２における断面の一部を示した図である。
【図７】 図７（ａ）は、本発明に関わる配線部材の実施の形態の第３の例の一部を示した断面図で、図７（ｂ）は図７（ａ）のＣ１−Ｃ２における断面の一部を示した図である。
【図８】 本発明に関わる半導体装置の実施の形態例を示した図
【符号の説明】
１１０ 導電性基板
１１５ 貫通孔
１２０、１２１、１２２ 絶縁層
１３０ 配線（部）
１３５ ビアホール形成用端子（ビアホール接続用端子）
１４０ 接着剤層（絶縁接着層とも言う）
１５０ 開口部
１６０ ビアホール（導電性材）
１６０Ｓ 端子部
１７０ 保護層（ＯＰ層）
１８０ 接続用端子部
２１０ ベース基板（導電性基板）
２２０ レジストパターン
２５０ 半導体素子
２５１ 端子部（パッド）
２５２ 半田 パッド
２６０ 半田ボール
２７０ アンダーフィル
２８０ 封止用樹脂（ポッティング樹脂）
【発明の属する技術分野】
本発明は、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材あるいは半導体装置形成用の配線部材と、その製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、電子機器の高性能化と軽薄短小の傾向からＬＳＩ、ＡＳＩＣに代表されるように、ますます高集横化、高性能化の一途をたどってきている。
これに伴い、信号の高速処埋には，パッケージ内部のスイッチングノイズが無視できない状況になってきて、特に、ＩＣの同時スイッチングノイズにはパッケージ内部配線の実効インダクタンスが大きく影響を与える為、主に、電源やグランドの本数を増やしてこれに対応してきた。
この結果、半導体装置の高集積化、高機能化は外部端子総数の増加を招き、半導体装置の多端子化が求められるようになってきた。
多端子ＩＣ、特にゲートアレイやスタンダードセルに代表されるＡＳＩＣあるいは、マイコン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等をコストパフオーマンス高くユーザに提供するパッケージとしてリードフレームを用いたプラステイックＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）が主流となり、現在では３００ピンを超えるものまで実用化に至っている。
ＱＦＰは、ダイパッド上に半導体素子を搭載し、銀めっき等の表面処理がなされたインナーリード先端部と半導体素子の端子とをワイヤにて結線し、封止樹脂で封止を行い、この後、ダムバー部をカットし、アウターリードを設けた構造で多端子化に対応できるものとして開発されてきた。
ここで用いる単層リードフレームは、通常、４２合金（４２％ニッケルー鉄合金）あるいは銅合金などの電気伝導率が高く、且つ機械的強度が大きい金属材を素材とし、フオトエッチング法かあるいはスタンピング法により、外形加工されていた。
【０００３】
しかし、半導体素子の信号処理の高速化、高機能化は、更に多くの端子数を必要とするようになってきた。
ＱＦＰでは外部端子ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきたが、外部端子の狭ピッチ化に伴い、外部端子自体の幅が細くなり、外部端子の強度が低下するため、フオーミング等の後工程におけるアウターリードのスキュ一対応やコプラナリティー（平坦性）維持が難しくなり、実装に際しては、パッケージ搭載精度維持が難しくなるという問題を抱えていた。
このようなＱＦＰの実装面での間題に対応するため、ＢＧＡ（Ｂａｌｌ Ｇｒｉｇ Ａｒｒａｙ）と呼ぱれるプラスッチックパッケージが開発されてきた。
このＢＧＡは、通常、両面基板の片面に半導体素子を搭載し、もう一方の面に球状の半田ボールを通じて半導体素子と外部端子（半田ボール）との導通をとったもので、実装性の対応を図ったパッケージである。
ＢＧＡはパッケージの４辺に外部端子を設けたＱＦＰに比べ、同じ外部端子数でも外部端子間隔（ピッチ）を大きくとれるという利点があり、半導体実装工程を難しくすることなく、入出力端子の増加に対応できた。
このＢＧＡはＢＴレジン（ビスマレイド樹脂）を代表とする耐熟性を有する平板（樹脂板）の基材の片面に半導体素子を塔載するダイパッドと半導体素子からボンディングワイヤにより電気的に接続されるボンディングパッドを持ち、もう一方の面に、外部回路と半導体装置との電気的、物理的接続を行う格子状あるいは千鳥状に二次元的に配列された半田ボールにより形成した外部接続端子をもち、外部接続端子とボンディングパッドの間を配線とスルーホール、配線により電気的に接続している構造である。
【０００４】
しかしながら、このＢＧＡは、めっき形成したスルホールを介して、半導体素子とボンディングワイヤで結線を行う配線と、半導体装置化した後にプリント基板に実装するための外部接続端子部（単に外部端子部とも言う）とを、電気的に接続した複雑な構造で、樹脂の熱膨張の影響により、スルホール部に断線を生じる等信頼性の面で問題があり、且つ作製上の面でも問題が多かった。
尚、ここでは、ＢＧＡのように、二次元的に端子を配列した構造のものをエリアアレイタイプと言う。
【０００５】
この為、作製プロセスの簡略化、信頼性の向上をはかり、従来のリードフレームの作製と同様、金属薄板をエッチング加工等により所定の形状加工し、これ（リードフレームとも言う）をコア材として、配線を形成したエリアアレイタイプの半導体装置も種々提案されている。
このタイプのものは、基本的に、金属薄板の板厚に加工精度、配線の微細化が制限される。
【０００６】
【発明が解決しようとする課題】
上記のように、ＢＴレジン（ビスマレイド樹脂）を用いたＢＧＡは、多端子化には有利であるものの、信頼性の面、作製上の面で問題が多く、また金属薄板をエッチング加工等により所定の形状に加工したもの（リードフレーム）をコア材として配線を形成したエリアアレイタイプのものは、近年の更なる多端子化には対応できないという問題がある。
本発明は、これらの問題に対応するもので、具体的には、半導体素子を配線基板に搭載するためのインターポーザ用の配線部材、あるいは、半導体素子と一体として半導体装置を形成するための半導体装置形成用の配線部材で、高密度、微細配線が可能で、且つ、電気特性の面でも優れた配線部材を製造するための、配線部材の製造方法を提供しようとするものである。
特に、高密度、微細配線が可能で、且つ、電気特性の面でも優れたエリアアレイタイプの半導体装置を作製することができる配線部材と、その製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明の配線部材の製造方法は、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材で、金属板材の所定箇所に貫通孔を設けた導電性基板の第１の面側に、選択めっき形成された配線部を絶縁接着層を介して設け、前記配線部に接続し、導電性基板の第２の面側に到達するビアホールを配設し、ビアホールの第２の面側を端子部としており、且つ、少なくとも、導電性基板の所定の貫通孔に、貫通孔の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有する配線部材を、製造するための、配線部材の製造方法であって、（ａ）金属板材にビアホールを形成するための貫通孔を設けて導電性基板を形成する導電性基板形成工程と、（ｂ）少なくとも一面が導電性を有する基材をベース基材とし、該ベース基板の導電性を有する一面上に、ビアホール形成用の端子を含み、配線部を選択めっき形成して、転写版を形成する転写版形成工程とを行った後、順次、（ｃ）転写版の配線部を設けた側を導電性基板に向け、転写版と前記導電性基板とを位置合わせし、絶縁接着層を介して両者を密着させる密着工程と、（ｄ）密着工程により転写版と導電性基板とを密着している状態で、導電性基板の露出部分を覆い、且つ、貫通孔を埋めるように、絶縁層を設ける絶縁層形成工程と、（ｅ）ビアホールを形成するための貫通孔の絶縁層、および絶縁接着層を、導電性基板の第１の面に対向する第２の面側から、少なくとも所定の貫通の壁面全部に絶縁層が覆われた状態で、且つ、配線部の端子が露出するように除去して、開口を設ける開口形成工程と、（ｆ）開口形成工程により露出した配線部の端子に導電性材を電解めっきにより形成して、開口を埋めた充填タイプのビアホールを形成する電解めっき工程と、（ｇ）ベース基材のみを剥離して、配線部をベース基板から導電性基板側に転写形成する、ベース基材剥離工程とを行うことを特徴とするものである。
そして、上記において、絶縁層形成工程が、電着により絶縁層を形成するものであることを特徴とするものであり、絶縁層を設けるための電着は、イオン性基を含有するポリイミド樹脂と、該ポリイミド樹脂を溶解可能な有機溶剤、水、前記イオン性基と極性が異なるイオン性化合物からなる電着塗料組成物にて、電着を行うものであることを特徴とするものである。
あるいはまた、上記において、絶縁層形成工程が、印刷法により絶縁層を形成するものであることを特徴とするものである。
【０００８】
また、上記のいずれかにおいて、転写版と導電性基板とを密着する際、絶縁接着層を、転写版の配線部を設けた側の面に設けた後に、密着を行うものであることを特徴とするものであり、絶縁接着層の形成は、電着により形成するものであることを特徴とするものである。
あるいはまた、上記のいずれかにおいて、転写版と導電性基板とを密着する際、絶縁接着層を、導電性基板側に設けた後に、密着を行うものであることを特徴とするものである。
また、請求項１ないし５のいずれか、あるいは請求項７において、絶縁接着層として、絶縁性且つ接着性を有するフィルムを用いることを特徴とするものである。
また、上記のいずれかにおいて、開口形成工程では、特定の貫通孔については、壁面の一部を絶縁層から露出するように開口を設けておき、且つ、充填タイプのビアホールを形成する電解めっき工程で、前記特定の貫通孔の壁面で導電性基板に電気的に接続するようにビアホールを形成することを特徴とするものである。
【０００９】
また、上記のいずれかにおいて、ベース基材剥離工程の後に、転写された配線部の所定の部分にのみ端子めっきを施すことを特徴とするものであり、端子めっきとして最表面に無電解Ｓｎめっきを施すことを特徴とするものである。
【００１０】
また、上記のいずれかにおいて、導電性基板が、銅基板あるいは銅基板表面にめっき処理を施したものであることを特徴とするものである。
また、上記のいずれかにおいて、導電性基板の半導体素子搭載領域全てが、貫通孔となっていることを特徴とするものである。
【００１１】
本発明に関わる配線部材は、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材であって、金属板材の所定箇所に貫通孔を設けた導電性基板の第１の面側に、選択めっき形成された配線部を絶縁接着層を介して設け、前記配線部に接続し、導電性基板の第２の面側に到達するビアホールを配設し、ビアホールの第２の面側を端子部としており、且つ、少なくとも、導電性基板の所定の貫通孔に、貫通孔の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有することを特徴とするものである。
そして、上記において、前記の、導電性基板の所定の貫通孔に、貫通孔の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを、二次元的に配列（これをエリアアレイと言う）していることを特徴とするものである。
そしてまた、上記のいずれかにおいて、貫通孔の壁面で導電性基板に電気的に接続するように、電解めっきにより形成された導電性材のみで、あるいは絶縁層と電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有することを特徴とするものである。
また、上記のいずれかにおいて、導電性基板の半導体素子搭載領域全てが、貫通孔となっていることを特徴とするものである。
あるいはまた、上記のいずれかにおいて、導電性基板の半導体素子搭載領域は、金属板材の金属部を吊るように残して孔開け加工されていることを特徴とするものである。
尚、上記において、二次元的に配列（これをエリアアレイと言う）とは、配線部材の辺に沿い一次元的に配列するのではなく、配線部材の面に格子状等、二次元的に配列するものである。
ＢＧＡ等のエリアアレイタイプの外部端子の配列がこれに当たり、外部端子を二次元的に配列して持つ半導体装置を、一般には、エリアアレイタイプの半導体装置と言う。
【００１２】
本発明に関わる半導体装置は、上記本発明に関わる配線部材を用いたことを特徴とするものである。
そして、上記において、導電性基板を、グランド層としていることを特徴とするものである。
【００１３】
【作用】
本発明の配線部材の製造方法は、このような構成にすることにより、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材で、高密度、微細配線が可能で、且つ、電気特性の面でも優れた配線部材の製造方法の提供を可能とするものである。
特に、高密度、微細配線が可能で、且つ、電気特性の面でも優れたエリアアレイタイプの半導体装置を作製することができる配線部材の製造方法の提供を可能とするものである。
具体的には、（ａ）金属板材にビアホールを形成するための貫通孔を設けて導電性基板を形成する導電性基板形成工程と、（ｂ）少なくとも一面が導電性を有する基材をベース基材とし、該ベース基板の導電性を有する一面上に、ビアホール形成用の端子を含み、配線部を選択めっき形成して、転写版を形成する転写版形成工程とを行った後、順次、（ｃ）転写版の配線部を設けた側を導電性基板に向け、転写版と前記導電性基板とを位置合わせし、絶縁接着層を介して両者を密着させる密着工程と、（ｄ）密着工程により転写版と導電性基板とを密着している状態で、導電性基板の露出部分を覆い、且つ、貫通孔を埋めるように、絶縁層を設ける絶縁層形成工程と、（ｅ）ビアホールを形成するための貫通孔の絶縁層、および絶縁接着層を、導電性基板の第１の面に対向する第２の面側から、少なくとも所定の貫通の壁面全部に絶縁層が覆われた状態で、且つ、配線部の端子が露出するように除去して、開口を設ける開口形成工程と、（ｆ）開口形成工程により露出した配線部の端子に導電性材を電解めっきにより形成して、開口を埋めた充填タイプのビアホールを形成する電解めっき工程と、（ｇ）ベース基材のみを剥離して、配線部をベース基板から導電性基板側に転写形成する、ベース基材剥離工程とを行うことにより、これを達成している。
【００１４】
上記において、転写は、転写する際の絶縁接着層を、転写版の配線部を設けた側の面に設けた後、あるいは、導電性基板側に予め設けておいて、両者を密着した方が、位置合わせ等の面で作業がし易い。
転写する際の絶縁接着層としては、絶縁性且つ接着性を有するフィルムを用いると作業面で楽である。転写版に対し、その配線部を覆うように、露出した部分に絶縁性接着性樹脂を電着により形成して設けておく方法は、作業性、品質面で優れている。
【００１５】
縁層形成工程としては、電着により絶縁層を形成する方法、印刷法により絶縁層を形成する方法が挙げられる。
電着法の場合、導電性基板を電極とすることにより、その露出した全面に電着樹脂層を形成することができ、貫通孔形状によらずその表面部に形成することができる。
電着形成する絶縁層としては、熱的、化学的、機械的に安定したものが好ましく、イオン性基を含有するポリイミド樹脂と、該ポリイミド樹脂を溶解可能な有機溶剤、水、前記イオン性基と極性が異なるイオン性化合物からなる電着塗料組成物にて、電着を行い、乾燥、必要に応じ熱処理を施して得たものが好ましい。
印刷法の場合は、貫通孔部に絶縁層を充填するための印刷と、導電性基板の表裏面を覆う印刷とを分け行う。
【００１６】
ベース基材剥離工程の後に、第１の面側の、半導体素子を搭載するための入出力端子部の表面には、接続用の端子めっきを施すが、端子めっきとして最表面に無電解Ｓｎめっきを施して置くと、金（Ａｕ）、錫（Ｓｎ）との共晶で接続する場合には有利である。
勿論、端子めっきとして最表面にＡｕめっきを施して、金（Ａｕ）−金（Ａｕ）の共晶で接続しても良い。
【００１７】
本発明に関わる配線部材は、このような構成にすることにより、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材で、高密度、微細配線が可能で、且つ、電気特性の面でも優れた配線部材の提供を可能とするものである。
特に、高密度、微細配線が可能で、且つ、電気特性の面でも優れたエリアアレイタイプの半導体装置を作製することができる配線部材の提供を可能とするものである。
また、半導体装置の薄型化にも対応できるものである。
即ち、上記本発明の配線基板の製造方法により作製されたもので、導電性基板を設けていることにより、機械的に強固なものとし、放熱性の面でも優れたものとし、また、選択めっき形成された配線部を設けていることより、配線の高密度化、微細化に対応でき、半導体装置のますますの多端子化にも対応できるものとし、更に、充填タイプのビアホールを設けていることにより、その表裏の電気的導通を確実なものとしている。
特に、エリアアレイタイプの半導体装置に適用した場合には、配線の高密度化、微細化、多端子化に対し有効である。
また、貫通孔の壁面で導電性基板に電気的に接続するように、電解めっきにより形成された導電性材のみで、あるいは絶縁層と電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有することにより、導電性基板をグランド層として使用することができ、電気的に安定な構造となる。
また、導電性基板の半導体素子搭載領域全てが、貫通孔となっていることにより、半導体素子搭載の際には、その放熱を少なくして、熱効率を良いものとできる。
あるいはまた、導電性基板の半導体素子搭載領域を吊るように孔開け加工することにより、半導体素子搭載を安定的なものとするとともに、半導体素子（チップとも言う）搭載の際には、その放熱を少なくして、熱効率を良いものとできる。
【００１８】
導電性基材としては、経済的な面等から銅基板が挙げられるが、特にこれに限定はされない。
電着樹脂層は、電気的絶縁性、強度の点で優れたものが好ましいが、特に限定はされない。
例えば、カルボキシル基を有する溶剤可溶性ポリイミド、溶剤、中和剤を含むポリイミド電着液を用いて電着形成されたものが挙げられる。
【００１９】
尚、本発明に関わる配線部材は、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）タイプの半導体装置用の配線基板や、ＭＣＭ（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）用の配線基板にも適用できることは言うまでもない。
【００２０】
本発明に関わる半導体装置は、このような構造にすることにより、高密度、微細配線が可能で、且つ、電気特性の面でも優れた半導体装置の提供を可能とするもので、特に、益々の高密度化、多端子化が進むエリアアレイタイプの半導体装置の提供を可能とするものである。
【００２１】
【発明の実施の形態】
本発明の実施の形態を挙げて、図に基づいて説明する。
図１は本発明の配線部材の製造方法の実施の形態の１例の工程図で、図２は絶縁接着層の形成を説明するための断面図で、図３は絶縁層の形成を説明するための断面図で、図４（ａ）は本発明に関わる配線部材の実施の形態の第１の例の一部を示した断面図で、図４（ｂ）は図４（ａ）のＡ１−Ａ２における断面の一部を示した図で、図４（ｃ）、図４（ｄ）は特定の貫通孔の形状を示した図で、図５（ａ）は図４（ａ）のＡ３−Ａ４における断面の一部を示した図で、図５（ｂ）は図４（ａ）をＡ０側からみた半導体素子との接続用端子部の配列を示した図で、図６（ａ）は、本発明に関わる配線部材の実施の形態の第２の例の一部を示した断面図で、図６（ｂ）は図６（ａ）のＢ１−Ｂ２における断面の一部を示した図で、図７（ａ）は、本発明に関わる配線部材の実施の形態の第３の例の一部を示した断面図で、図７（ｂ）は図７（ａ）のＣ１−Ｃ２における断面の一部を示した図で、図８は本発明に関わる半導体装置の実施の形態例を示した図である。
図１〜図８中、１１０は導電性基板、１１５は貫通孔、１２０、１２１、１２２は絶縁層、１３０は配線（部）、１３５はビアホール形成用端子（配線）、１４０は接着剤層（絶縁接着層とも言う）、１５０は開口部、１６０はビアホール（導電性材）、１６０Ｓは端子部、１７０は保護層（ＯＰ層）、１８０は接続用端子部、２１０はベース基板（導電性基板）、２２０はレジストパターン、２５０は半導体素子、２５１は端子部（パッド）、２６０は半田ボール、２７０はアンダーフィル、２８０は封止用樹脂（ポッティング樹脂）である。
【００２２】
はじめに、本発明の配線部材の製造方法の実施の形態の１例を、図１に基づいて説明する。
本例は、エリアアレイタイプの半導体装置用の配線基板で、半導体素子をプリント回路基板に搭載するためのインターポーザでもある配線部材を製造する方法である。
更に詳しくは、金属板材の所定箇所に貫通孔を設けた導電性基板の第１の面側に、選択めっき形成された配線部を絶縁接着層を介して設け、前記配線部に接続し、導電性基板の第２の面側に到達するビアホールを配設し、ビアホールの第２の面側を端子部としており、且つ、少なくとも、導電性基板の所定の貫通孔に、貫通孔の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有する配線部材を製造するための、配線部材の製造方法である。
先ず、少なくとも一面が導電性を有する基材をベース基材２１０とし、該ベース基板２１０の導電性を有する一面上に、ビアホール形成用の端子を含み、配線部を選択めっき形成して、転写版を形成しておく。（図１（ａ））
転写版（図１（ａ）の状態のもの）の形成は、通常、めっき剥離性の良いベース基板２１０を用意しておき（図２（ａ））、この導電性の面上に、耐めっき性のレジストパターンを所定の形状に形成する。（図２（ａ））
レジストとしてはノボラック系レジスト等が用いられる。
レジストパターンの形成は、一般に、ベース基板２１０上にレジストを塗布、乾燥した後、所定のパターン版を用いて密着露光して、現像することにより形成する。
次いで、電解めっきにより、レジストパターンの開口から露出しているベース基板２１０の導電性を有する一面上に配線部１３０を形成する。（図２（ｃ））
配線部１３０としては、通常、銅層が用いられるが、これに限定はされない。
金属層を多層に設けても良い。この後、レジストパターンを所定の剥離液等により除去し、必要に洗浄処理を施しておく。（図２（ｄ））
これにより、図１（ａ）に示す転写版は形成できる。
【００２３】
一方、金属板材にビアホールを形成するための貫通孔を設けて導電性基板１１０を準備しておく。（図１（ｂ））
金属板材への貫通孔の形成は、エッチングによる加工、機械的な加工が挙げられるが、これに限定はされない。
エッチングによる加工としては、例えば、重クロム酸カリウムを感光剤とするカゼインレジストを金属板材の両面に塗布し、貫通孔の形状に合わせたパターン版を用いて、両側のレジストを密着露光した後、現像、乾燥し、所定形状にレジストパターンを形成し、これを耐エッチングマスクとしてエッチングする。
金属板材を銅層とした場合には、エッチング液としては、塩化第二鉄溶液等が用いられる。
この場合、エッチング後に、レジストを熱アルカリ液により除去する。
【００２４】
次いで、転写版の配線部１３０を設けた側を導電性基板１１０に向け、転写版と前記導電性基板１１０とを位置合わせし、絶縁接着層１４０を介して両者を密着させる。（図１（ｃ））
必要に応じて、圧、熱をかける。
絶縁接着層１４０の形成は、スクリンーン印刷等による印刷法、ダイコート法、電着法により、配線部１３０を覆うように、図２（ｄ）の状態（図１（ａ） ｋ状態に相当）から絶縁接着層１４０を全面に形成する（図２ｅ））のが一般的であるが、場合によっては導電性基板側に絶縁接着層１４０を設けておいても良い。
絶縁接着層１４０としては、常温ないし加熱により接着性を示し、且つ、電気的絶縁性、化学的安定性、強度の点で優れたものが好ましい。
スクリンーン印刷等による印刷法、ダイコート法により形成される絶縁接着層１４０としては、エポキシ樹脂、ポリイミド樹脂、ウレタン樹脂、アクリル樹脂、ノボラック樹脂、ビスマレイド樹脂等が挙げられる。
【００２５】
電着法は、作業面、品質面から優れた方法と言える。
電着樹脂層（絶縁接着層１４０）を電着形成するための電着液に用いられる高分子としては、電着性を有する各種アニオン性、またはカチオン性合成高分子樹脂を挙げることができる。
アニオン性高分子樹脂としては、アクリル樹脂、ポリエステル樹脂、マレイン化油樹脂、ボリブタジエン樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミド樹脂等を単独で、あるいは、これらの樹脂の任意の組合せによる混合物として使用できる。さらに、上記のアニオン性合成樹脂とメラミン樹脂、フエノール樹脂、ウレタン樹脂等の架橋性樹脂とを併用しても良い。
また、カチオン性合成高分子樹脂としては、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、ポリブタジエン樹脂、ポリアミド樹脂、ポリイミド樹脂等を単独で、あるいは、これらの任意の組合せによる混合物として使用できる。さらに、上記のカチオン性合成高分子樹脂とポリエステル樹脂、ウレタン樹脂等の架橋性樹脂を併用しても良い。
また、上記の高分子樹脂に粘着性を付与するために、ロジン系、テルペン系、石油樹脂等の粘着性付与樹脂を必要に応じて添加することも可能である。
上記高分子樹脂は、アルカリ性または酸性物質により中和して水に可溶化された状態、または水分散状態で電着法に供される。すなわち、アニオン性合成高分子樹脂は、トリメチルアミン、ジエチルアミン、ジメチルエタノールアミン、ジイソプロパノールアミン等のアミン類、アンモニア、苛性カリ等の無機アルカリで中和する。カチオン性合成高分子樹脂は、酢酸、ぎ酸、プロピオン酸、乳酸等の酸で中和する。そして、中和された水に可溶化された高分子樹脂は、水分散型または溶解型として水に希釈された状態で使用される。
特に、絶縁性、強度、化学的安定性の面から電着樹脂層１３０がポリイミド樹脂であるとが好ましい。
例えば、カルボキシル基を有する溶剤可溶性ポリイミド、溶剤、中和剤を含むポリイミド電着液を用いて電着形成されるものが挙げられる。
【００２６】
次いで、転写版と導電性基板１１０とを密着している状態で、導電性基板１１０の露出部分を覆い、且つ、貫通孔１１５を埋めるように、絶縁層１２０を設ける。（図１（ｄ））
絶縁層１２０の形成方法としては、印刷法、電着法が挙げられる。
印刷法の場合は、例えば、先ず、図３（ａ）の状態（図１（ｃ）の状態に相当）から、貫通孔１１５を絶縁層で埋めるため、孔埋め印刷をスクリーン印刷を行う（図３（ｂ））。
次いで、導電性基板の露出面側全体を覆うようにスクリーン印刷を行う。（図３（ｃ））
絶縁層１２０も、常温ないし加熱により接着性を示し、且つ、電気的絶縁性、化学的安定性、強度の点で優れたものが好ましい。
印刷法の場合の絶縁層１２０としては、エポキシ樹脂、ポリイミド樹脂、ウレタン樹脂、アクリル樹脂、ノボラック樹脂、ビスマレイド樹脂等が挙げられる。
この方法は、２段階の印刷が必要で手間がかかる。
電着法の場合は、導電性基板１１０側を、電極として、図３（ａ）の状態から電着により電着樹脂層を形成する（図３（ｄ））もので、貫通孔の形状に寄らず、表面部を確実に覆うことができる。
電着樹脂層（絶縁層１２０）を電着形成するための電着液に用いられる高分子としては、電着樹脂層（絶縁接着層１４０）を電着形成するための電着液に用いられる高分子と同様のものが用いられる。
【００２７】
次いで、ビアホールを形成するための貫通孔１１５の絶縁層１２０、および端子部１３５を覆う絶縁接着層１４０を、導電性基板１１０のの第１の面（ここでは配線部１３０側の面を言う）に対向する第２の面側から、少なくとも所定の貫通孔１１５の壁面全部に絶縁層１２０が覆われた状態で、且つ、配線部１３０の端子１３５が露出するように、レーザ照射等に孔開け加工して開口１５０を設け、配線部の端子１３５を露出させる。（図１（ｅ））
導電性基板１１０と電気的に接続する必要がある特定の貫通孔以外の、貫通孔１１５については、貫通孔の壁面全部に絶縁層で覆われた状態とする。
導電性基板１１０と電気的に接続する必要がある特定の貫通孔については、その壁面全部ないし一部が露出するように絶縁層で覆われた状態とする。
【００２８】
次いで、第２の面側から露出した配線部の端子１３５に導電性材１６０を電解めっきにより形成し、導電性基板の第２の面に達するように開口１５０を埋めて、充填タイプのビアホール１６０を形成する。（図１（ｆ））
通常、導電性材１６０としては銅層が用いられる。
【００２９】
次いで、ベース基材２１０のみを剥離し、配線部１３０をベース基板２１０から導電性基板１１０側に転写形成する。（図１（ｇ））
【００３０】
次いで、配線部１３０形成側の面に、半導体素子の端子と接続するための接続用端子部を形成する領域のみを露出させて、保護層（ＯＰ層）１７０で覆った後、保護層（ＯＰ層）１７０から露出した配線部１３０上に接続用端子１８０をめっき形成する。（図１（ｈ））
保護層（ＯＰ層）は、例えば、感光性ポリイミドを全面に塗布、乾燥した後、所定のパターン版を用いて露光し、現像処理を行うことにより形成することができる。
接続用端子１８０の形成は、無電解めっき等により行う。
半導体素子の端子と金（Ａｕ）−金（Ａｕ）共晶、金（Ａｕ）−錫（Ｓｎ）共晶する場合には、それぞれ、最表面をＡｕ層、Ｓｎ層としておく。
【００３１】
次に、本発明に関わる配線部材の実施の形態を説明する。
本発明に関わる配線部材の実施の形態の第１の例を、図４、図５に基づいて説明する。
第１の例の配線部材は、上記図１に示す配線部材の製造方法により形成されるもので、エリアアレイタイプの半導体装置用の配線基板で、半導体素子をプリント回路基板に搭載するためのインターポーザでもある。
図４（ａ）に断面の一部を示すように、金属板材の所定箇所に貫通孔を設けた導電性基板１１０の一方の面（これを第１の面とする）側に、選択めっき形成された配線部１３０を絶縁性層である絶縁層１２０、接着剤層１４０を介して設け、且つ、配線部１３０に接続し、導電性基板１１０の第１の面に対向する第２の面側に到達するビアホール１６０を配し、ビアホール１６０の第２の面側を端子部１６０Ｓとしている。
そして、導電性基板１１０の所定の貫通孔１１５に、貫通孔１１５の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔１１５を埋め、充填タイプのビアホール１６０を形成している。
【００３２】
図４（ａ）や図４（ｂ）に示すように、ほとんどのビアホール１６０は、貫通孔１１５の壁面全体を覆う絶縁層１２０と、導電性材（ビアホール１６０）とで貫通孔１１５を埋めるように形成されているが、特定の貫通孔１１５においては、図４（ｃ）に示すように、貫通孔１１５の壁面全体と電気的に接続す導電性材（ビアホール１６０）を設け、導電性層（ビアホール１６０）のみで貫通孔１１５を埋めて、導電性基板１１０と特定の配線のみを電気的に接続している。
これは半導体装置を作製する際に、導電性基板１１０をグランドとして使用することを前提とするものである。
図４（ｃ）に示す貫通孔の変形例としては、図４（ｄ）のように、絶縁層１２０と導電性材（ビアホール）１６０とで貫通孔１１５を埋めるようにしても良い。
【００３３】
配線部１３０は、本例では、図５（ａ）に示すように形成されている。
図４（ａ）は断面の一部を示したもので、ビアホール１６０と接続している配線の端子部１３５は２列に、図５（ｂ）に示す接続用端子１８０の配列に沿い設けられている。
ここでは全体を図示していないが、四角状に２列に、二次元的に設けられている。
尚、図５（ａ）のＡ５−Ａ６における断面が図４（ａ）に対応する。
【００３４】
ビアホール１６０の端子部１６０Ｓは外部回路と接続するためのもので、前述のビアホール１６０と接続する配線の端子部１３５と同じ配列で、四角状に２列に設けられている。
【００３５】
配線部１３０は、一般には、銅層を主材とするものが使用されるが、これに限定はされない。
複数の金属層を多層に設けても良い。
接続用端子１８０は半導体素子の端子（図示していない）と、接続するための端子で、各端子１８０は、それぞれ配線１３０上にめっき形成されている。
ここでは、図５（ｂ）に示すような４辺に一列に接続用端子１８０を配したものを挙げているが、搭載する半導体素子の大きさ（半導体素子領域）の中に接続用端子１８０を格子状に配列しても良く、図５（ｂ）に示した配列に限定されない。
本例では、半導体素子の端子と金、錫共晶にて接続するための配線１３０の表面に、順に、ニッケル層、錫（Ｓｎ）層を設け、錫（Ｓｎ）層を最表層としている。
導電性基板１１０としては、電気的特性、機械的強度、加工性、熱伝導性等から銅基板、あるいは銅基板表面にＮｉめっき等を施したものが使用されるが、これに限定はされない。
銅基板、あるいは銅基板表面にＮｉめっき等を施したものの場合、その厚さは、機械的強度の面からは０．００１ｍｍ以上が好ましい。
絶縁層１２０としては、電気的絶縁性、化学的安定性、強度の点で優れたものが好ましいが、特に限定はされない。
絶縁層１２０、絶縁接着剤層１４０としては、図１に示す配線部材の製造方法の説明で挙げたものが用いられる。
ここでは、説明を省略する。
【００３６】
本例は、このように導電性基板１１０を設けていることにより、全体を機械的に強固なものとし、選択めっき形成された配線部１３０を設けていることより、配線の高密度化、微細化に対応でき、半導体素子のますますの多端子化にも対応できるものとし、充填タイプのビアホール１６０を設けていることにより、その表裏の電気的導通を確実なものとしている。
【００３７】
次に、本発明に関わる配線部材の実施の形態の第２の例を図６に基づいて説明する。
第２の例は、第１の例において導電性基板１１０の形状を変えたもので、半導体素子が搭載される領域全てが、貫通孔１１５Ａとなっているもので、これ以外の点は、第１の例と同じで説明を省略する。
【００３８】
次に、本発明に関わる配線部材の実施の形態の第３の例を図７に基づいて説明する。
第３の例は、第１の例において導電性基板１１０の形状を変えたもので、半導体素子搭載領域は、金属板材の金属部を吊るように残して孔開け加工されているものである。
これ以外の点は、第１の例と同じで説明を省略する。
【００３９】
次に、本発明に関わる半導体装置の実施の形態の例を、図８に基づいて説明する。
図８（ａ）に示す第１の例は、図４に示す配線部材を用いたもので、半導体素子を配線部１３０の先端に設けられた接続用端子１８０にその端子を下側にして搭載したものである。
第１の例は、半導体素子の端子部と接続用配線１８０との接合を、金、錫共晶ないし金−金共晶にて行っているものである。
また、端子部（図４の１６０Ｓに相当）には、外部回路基板（マザーボード）へ接続するための半田ボール（バンプ）２６０を設けている。
図８（ｂ）に示す第２の例は、第１の例と同様、図４に示す配線部材を用いたもので、半導体素子の端子部と接続用配線１８０との接合を半田接合により行い、チップ搭載後にアンダーフィルしたものである。
第２の例も、端子部（図４の１６０Ｓに相当）には、外部回路基板（マザーボード）へ接続するための半田ボール（バンプ）２６０を設けている。
図８（ｃ）に示す第３の例は、図６に示す第２の例の配線部材を用いたもので、半導体素子の端子部と接続用配線１８０との接合を、金、錫共晶ないし金−金共晶にて行い、ポッティングにより樹脂封止したものである。
第３の例も、端子部（図６の１６０Ｓに相当）には、外部回路基板（マザーボード）へ接続するための半田ボール（バンプ）２６０を設けている。
図８（ｄ）に示す第４の例は、図７に示す第３の例の配線部材を用いたもので、半導体素子の端子部と接続用配線１８０との接合を、金、錫共晶ないし金−金共晶にて行い、ポッティングにより樹脂封止したものである。
第４の例も、端子部（図７の１６０Ｓに相当）には、外部回路基板（マザーボード）へ接続するための半田ボール（バンプ）２６０を設けている。
【００４０】
これらの半導体装置の外部端子部（図４の１６０Ｓに相当）は二次元的な配列（エリアアレイ配列）で、配線部１３０の配線の引きまわしも比較的簡単となるとともに、半導体素子の多端子化にも対応でき、外部回路基板（マザーボード）への実装も実用レベルで行える。
【００４１】
【実施例】
更に、実施例を挙げて本発明を説明する。
（実施例１）
実施例１は、図４に示す第１の例の配線部材を、図１に示す配線部材の製造方法にて形成したもので、図１、図２、図４に基づいて説明する。
先ず、転写版（図１（ａ）に相当）を以下のようにして得た。
導電性のベース基板２１０として、０．０１ｍｍ厚のステンレス板を準備し（図２（ａ））、ベース基板２１０上に、市販のフォトレジストＯＭＲ−８５（東京応化工業株式会社製）をスピンコート法により膜厚約１μｍに塗布し、オーブンで８５°Ｃ、３０分間乾燥を行った。
そして、所定のフォトマスクを用いて、露光装置Ｐ−２０２−Ｇ（大日本スクリーン製造株式会社製）を用いて密着露光を行った。
露光条件は３０カウントとした。
その後、現像、水洗、乾燥をし、所定のパターンを有するフォトレジスト層（レジストパターン２２０）を形成した。（図２（ｂ））
この後、転写版と含燐銅電極を対向させて、下記の組成の硫酸銅めっき浴中に浸漬し、直流電源の陽極に含燐銅電極を、陰極に転写版のベース基板２１０を接続て、電流密度２Ａ／ｃｍ2 で２４分間の通電を行い、フォトレジストデ被膜されていないベース基板２１０の露出面に膜厚約１０μｍの銅めっき膜を形成し、これを配線部１３０として得た。（図２（ｃ））
（硫酸銅めっき浴の組成）
ＣｕＳｏ4 ・５Ｈ2 Ｏ ２００ｇ／ｌ
Ｈ2 Ｓｏ4 ５０ｇ／ｌ
ＨＣｌ ０．１５ｍｌ／ｌ
【００４２】
次いで、レジスフトパターン２２０を除去し、洗浄処理を施した（図２（ｄ））後、転写版の配線部１３０とベース基板１１０の露出面を覆うように、電着により、絶縁接着層を形成した。（図２（ｅ））
配線部１３０を形成した転写版を、下記のように調整したアニオン型の絶縁樹脂層用の電着液中に浸漬し、定電圧電源の陽極にベース基板２１０を、陰極に白金電極を接続し、１５０Ｖの電圧で５分間の電着を行い、これを１５０°Ｃ、５分間で乾燥、熱処理して、配線部１３０と露出したベース基板２１０面を覆うように、厚さ１５μｍの接着性を有する絶縁樹脂層（絶縁接着層１４０）を形成した。
【００４３】
＜ポリイミドワニスの製造＞
１１容量の三つ口セパラブルフラスコにステンレス製イカリ攪拌器，窒素導入管及びストップコックの付いたトラップの上に玉付き冷却管をつけた還流冷却器を取り付ける。窒素気流中を流しながら温度調整機のついたシリコーン浴中にセパラブルフラスコをつけて加熱した。反応温度は浴温で示す。
３、４、３’、４’−ベンゾフェノンテトラカルボン酸ジ無水物（以後ＢＴＤＡと呼ぶ）３２．２２ｇ（０．ｌモル）、ビス（４−（３−アミノフェノキシ）フェニル）スルホン（ｍ−ＢＡＰＳ）２１．６３ｇ（０．０５モル），γ−バレロラクトン１．５ｇ（０．０１５モル）、ピリジン２．３７ｇ（０．０３モル）、ＮＭＰ（Ｎ−メチル−２−ピロリドンの略）２００ｇ、トルエン３０ｇを加えて、窒素を通じながらシリコン浴中，室温で３０分撹件（２００ｒｐｍ）、ついで昇温して１８０℃、ｌ時間、２００ｒｐｍに攪拌しながら反応させる。トルエン−水留出分１５ｍｌを除去し、空冷して、ＢＴＤＡ１６．１１ｇ（０．０５モル）、３、５ジアミノ安息香酸（以後ＤＡＢｚと呼ぶ）１５．２２ｇ（０．１モル）、ＮＭＰ１１９ｇ、トルエン３０ｇを添加し、室温で３０分攪拌したのち（２００ｒｐｍ）、次いで昇温して１８０℃に加熱攪拌しトルエンー水留出分１５ｍｌを除去する。その後、トルエンー水留出分を系外に除きながら、１８０℃、３時間、加熱、撹拌して反応を終了した。２０％ポリイミドワニスを得た。
酸当量（１個のＣＯＯＨ当たりのポリマー量は１５５４）は７０である。
＜電着液の調製＞
２０％濃度ポリイミドワニス１００ｇに３ＳＮ（ＮＭＰ：テトラヒドロチオフェンー１、ｌ−ジオキシド＝ｌ：３（重量）の混合溶液）１５０ｇ、ベンジルアルコール７５ｇ、メチルモルホリン５．０ｇ（中和率２００％）、水３０ｇを攪拌して水性電着液を調製する。得られた水性電着液は、ポリイミド７．４％、ｐＨ７．８、暗赤褐色透明液である。
【００４４】
一方、導電性基板１１０は以下のようにして形成した。
厚さ０．１５ｍｍの銅材（古河電工（株）製ＴＥＣ６４‐Ｔ）を導電性基板を用い、その両面にレジストパターンを所定の形状に形成した後、塩化第２鉄（４３ボーメ）にて両面からエッチングして貫通孔１１５を形成し、レジストを剥離して、必要に応じて、洗浄処理等を施して、導電性基板１１０を得た。（図１（ｂ））
レジストとしては重クロム酸カリウムを感光材とするカゼインレジストを用 た。レジストの剥離は熱アルカリ液にて行った。
次いで下記組成のＮｉめっきを電流密度５Ａ／ｄｍ2 、１分間施し、約１μｍを該銅基板全面に施した。
（スルフアミン酸ニッケル浴の組成）
Ｎｉ（ＮＨ2 Ｓｏ3 ）2 ・６Ｈ2 ０ ４００ｇ／ｌ
Ｈ3 Ｂｏ3 ３０ｇ／ｌ
ＮｉＣｌ2 ／６Ｈ2 ０ １５ｇ／ｌ
添加剤
（メルテックス株式会社製）
ナイカルＰＣ−３ ３０ｍｌ／ｌ
ニッケルグリームＮＡＷ−４ ０．０２ｍｌ／ｌ
浴温度 ５５°Ｃ
ｐＨ ４．０
【００４５】
この後、絶縁接着層１４０を形成した転写版（図１（ａ）に相当）を、絶縁接着層１４０形成面側を、導電性基板１１０に向け、位置合わせして、両者を下記の条件で圧着して密着した。（図１（ｃ））
圧着条件 ２０Ｋｇ／ｃｍ2
温度 ２００°Ｃ
【００４６】
次いで、転写版と導電性基板１１０とを密着させた状態のまま、導電性基板１１０と白金電極とを対向させ、上記の絶縁接着層１４０を電着形成したときに用いたのと同じ電着液中に浸漬し、定電圧電源の陽極に導電性基板１１０、陰極に白金電極を接続し、１５０Ｖの電圧で５分間の電着を行い、これを１５０°Ｃ、５分間で乾燥、熱処理して、導電性基板１１０の露出した面を覆うように、厚さ１５μｍの接着性を有する絶縁樹脂層（絶縁層１２０）を形成した。（図１（ｄ））
【００４７】
次いで、ポリイミドワニスからなる絶縁層１２０を硬化処理した後、導電性基板１１０の配線部を設けていない（第２の面と呼ぶ）側から、ビアホール形成用の、導電性層をめっき形成するための開口１５０をレーザ照射により形成した。（図１（ｅ））
レーザは、ＵＶ−ＹＡＧレーザ（ＥＳＩジャパン株式会社製 ５１００）を用いた。
次いで、前述の硫酸銅めっき浴の組成を用い、同様の条件で、銅めっき層からなる導電性層を形成してビアホール１６０を形成した。（図１（ｆ））
【００４８】
次いで、転写版のベース基板２１０のみ剥離した（図１（ｇ））後、配線部を覆うように、感光性のポリイミド層（日本ゼオン株式会社製、ＺＦＰＩ５５００）を塗布し、所定の製版を行い、半導体素子の端子と接続するための接続用端子部領域のみを開口させ、この部分に、錫めっきを行い接続用端子部１８０を形成した。（図１（ｈ））
また、錫めっきは、無電解Ｓｎめっき液（シプレイ株式会社製、ＬＴ−３４）を用い、所定の条件（７０°Ｃ、３分浸漬）で、Ｓｎを最表面に析出した。
【００４９】
（実施例２）
実施例２は、実施例１において、絶縁層１２０の形成を、印刷法により行ったものである。
印刷は、実施例１で用いた電着液を形成する際に調製したポリイミドワニスをスクリーン印刷により印刷したもので、印刷は貫通孔１１５を孔埋めする第１の印刷を行った後に、露出した導電性基板１１０の面全体を埋めるように第２の印刷を行った。 印刷後、１５０°Ｃ、５分間乾燥し、導電性基板１１０面に厚さ１５μｍの接着性を有する絶縁層１２０を得た。（図１（ｅ））
この他は、実施例と同じで、説明を省略する。
【００５０】
（実施例３）
実施例３は、実施例１において、転写版の配線部１３０上への絶縁接着層１４０の形成と、転写版と導電性基板１１０とを密着させた状態での、絶縁層１２０の形成を、印刷法により行ったものである。
印刷は、実施例１で用いた電着液を形成する際に調製したポリイミドワニスをスクリーン印刷により印刷したものである。
絶縁接着層１４０の形成の際の印刷は１回で、絶縁層１２０を形成する際の印刷は、実施例２と同様に２回に分けて行った。
この他は、実施例と同じで、説明を省略する。
【００５１】
（実施例４）
実施例４は、実施例３において、絶縁接着剤層１４０を印刷法により形成せず、導電性基板１１０と転写版とを位置合わせし、両者間に絶縁性接着フィルム（新日鐵株式会社製、エスパネックスＳＰＢ−０３５Ａ）を下記の条件にし圧着して密着した。
圧着条件 ２０Ｋｇ／ｃｍ2
温度 ２００°Ｃ
この他は、実施例３と同様で、ここでは説明を省略する。
【００５２】
【発明の効果】
本発明は、上記のように、半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材で、高密度、微細配線が可能で、且つ、電気特性の面でも優れた配線部材を製造するための、配線部材の製造方法の提供を可能とした。
特に、高密度、微細配線が可能で、且つ、電気特性の面でも優れたエリアアレイタイプの半導体装置を作製することができる配線部材の製造方法の提供を可能とした。
これにより、多端子の半導体素子のプリント回路基板（マザーボード）への搭載を実用レベルで可能とし、益々の高密度実装に対応できるものとした。
【図面の簡単な説明】
【図１】 本発明の配線部材の製造方法の実施の形態の１例の工程図
【図２】 絶縁接着層の形成を説明するための断面図
【図３】 絶縁層の形成を説明するための断面図
【図４】 図４（ａ）は、本発明に関わる配線部材の実施の形態の第１の例の一部を示した断面図で、図４（ｂ）は図４（ａ）のＡ１−Ａ２における断面の一部を示した図で、図４（ｃ）、図４（ｄ）は特定の貫通孔の形状を示した図である。
【図５】 図５（ａ）は図４（ａ）のＡ３−Ａ４における断面の一部を示した図で、図５（ｂ）は図４（ａ）をＡ０側からみた半導体素子との接続用端子部の配列を示した図である。
【図６】 図６（ａ）は、本発明に関わる配線部材の実施の形態の第２の例の一部を示した断面図で、図６（ｂ）は図６（ａ）のＢ１−Ｂ２における断面の一部を示した図である。
【図７】 図７（ａ）は、本発明に関わる配線部材の実施の形態の第３の例の一部を示した断面図で、図７（ｂ）は図７（ａ）のＣ１−Ｃ２における断面の一部を示した図である。
【図８】 本発明に関わる半導体装置の実施の形態例を示した図
【符号の説明】
１１０ 導電性基板
１１５ 貫通孔
１２０、１２１、１２２ 絶縁層
１３０ 配線（部）
１３５ ビアホール形成用端子（ビアホール接続用端子）
１４０ 接着剤層（絶縁接着層とも言う）
１５０ 開口部
１６０ ビアホール（導電性材）
１６０Ｓ 端子部
１７０ 保護層（ＯＰ層）
１８０ 接続用端子部
２１０ ベース基板（導電性基板）
２２０ レジストパターン
２５０ 半導体素子
２５１ 端子部（パッド）
２５２ 半田 パッド
２６０ 半田ボール
２７０ アンダーフィル
２８０ 封止用樹脂（ポッティング樹脂）
Claims (13)
- 半導体素子をプリント回路基板に搭載するためのインターポーザ用の配線部材、あるいは半導体装置形成用の配線部材で、金属板材の所定箇所に貫通孔を設けた導電性基板の第１の面側に、選択めっき形成された配線部を絶縁接着層を介して設け、前記配線部に接続し、導電性基板の第２の面側に到達するビアホールを配設し、ビアホールの第２の面側を端子部としており、且つ、少なくとも、導電性基板の所定の貫通孔に、貫通孔の壁面全体を覆うよう絶縁層を設けて、電解めっきにより形成された導電性材で貫通孔を埋める充填タイプのビアホールを有する配線部材を、製造するための、配線部材の製造方法であって、（ａ）金属板材にビアホールを形成するための貫通孔を設けて導電性基板を形成する導電性基板形成工程と、（ｂ）少なくとも一面が導電性を有する基材をベース基材とし、該ベース基板の導電性を有する一面上に、ビアホール形成用の端子を含み、配線部を選択めっき形成して、転写版を形成する転写版形成工程とを行った後、順次、（ｃ）転写版の配線部を設けた側を導電性基板に向け、転写版と前記導電性基板とを位置合わせし、絶縁接着層を介して両者を密着させる密着工程と、（ｄ）密着工程により転写版と導電性基板とを密着している状態で、導電性基板の露出部分を覆い、且つ、貫通孔を埋めるように、絶縁層を設ける絶縁層形成工程と、（ｅ）ビアホールを形成するための貫通孔の絶縁層、および絶縁接着層を、導電性基板の第１の面に対向する第２の面側から、少なくとも所定の貫通の壁面全部に絶縁層が覆われた状態で、且つ、配線部の端子が露出するように除去して、開口を設ける開口形成工程と、（ｆ）開口形成工程により露出した配線部の端子に導電性材を電解めっきにより形成して、開口を埋めた充填タイプのビアホールを形成する電解めっき工程と、（ｇ）ベース基材のみを剥離して、配線部をベース基板から導電性基板側に転写形成する、ベース基材剥離工程とを行うことを特徴とする配線部材の製造方法。
- 請求項１において、絶縁層形成工程が、電着により絶縁層を形成するものであることを特徴とする配線部材の製造方法。
- 請求項２において、絶縁層を設けるための電着は、イオン性基を含有するポリイミド樹脂と、該ポリイミド樹脂を溶解可能な有機溶剤、水、前記イオン性基と極性が異なるイオン性化合物からなる電着塗料組成物にて、電着を行うものであることを特徴とする配線部材の製造方法。
- 請求項１において、絶縁層形成工程が、印刷法により絶縁層を形成するものであることを特徴とする配線部材の製造方法。
- 請求項１ないし４のいずれか１項において、転写版と導電性基板とを密着する際、絶縁接着層を、転写版の配線部を設けた側の面に設けた後に、密着を行うものであることを特徴とする配線部材の製造方法。
- 請求項５における絶縁接着層の形成は、電着により形成するものであることを特徴とする配線部材の製造方法。
- 請求項１ないし４のいずれか１項において、転写版と導電性基板とを密着する際、絶縁接着層を、導電性基板側に設けた後に、密着を行うものであることを特徴とする配線部材の製造方法。
- 請求項１ないし５のいずれか１項、あるいは請求項７において、絶縁接着層として、絶縁性且つ接着性を有するフィルムを用いることを特徴とする配線部材の製造方法。
- 請求項１ないし８のいずれか１項において、開口形成工程では、特定の貫通孔については、壁面の一部を絶縁層から露出するように開口を設けておき、且つ、充填タイプのビアホールを形成する電解めっき工程で、前記特定の貫通孔の壁面で導電性基板に電気的に接続するようにビアホールを形成することを特徴とする配線部材の製造方法。
- 請求項１ないし９のいずれか１項において、ベース基材剥離工程の後に、転写された配線部の所定の部分にのみ端子めっきを施すことを特徴とする配線部材の製造方法。
- 請求項１０において、端子めっきとして最表面に無電解Ｓｎめっきを施すことを特徴とする配線部材の製造方法。
- 請求項１ないし１０のいずれか１項において、導電性基板が、銅基板あるいは銅基板表面にめっき処理を施したものであることを特徴とする配線部材の製造方法。
- 請求項１ないし１２のいずれか１項において、導電性基板の半導体素子搭載領域全てが、貫通孔となっていることを特徴とする配線部材の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14564499A JP4249328B2 (ja) | 1999-05-25 | 1999-05-25 | 配線部材の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14564499A JP4249328B2 (ja) | 1999-05-25 | 1999-05-25 | 配線部材の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000340701A JP2000340701A (ja) | 2000-12-08 |
| JP4249328B2 true JP4249328B2 (ja) | 2009-04-02 |
Family
ID=15389788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14564499A Expired - Fee Related JP4249328B2 (ja) | 1999-05-25 | 1999-05-25 | 配線部材の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4249328B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002305378A (ja) * | 2000-07-06 | 2002-10-18 | Sumitomo Bakelite Co Ltd | 多層配線板およびその製造方法ならびに半導体装置 |
| JP4094286B2 (ja) * | 2000-12-19 | 2008-06-04 | 住友ベークライト株式会社 | アライメント方法 |
| JP5577694B2 (ja) * | 2009-12-24 | 2014-08-27 | 株式会社村田製作所 | 部品内蔵モジュール |
| JP2012094605A (ja) * | 2010-10-25 | 2012-05-17 | Panasonic Corp | 立体基板および立体基板の製造方法 |
-
1999
- 1999-05-25 JP JP14564499A patent/JP4249328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000340701A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101026655B1 (ko) | 내열성 기판 내장 회로 배선판 | |
| CN1805657B (zh) | 配线电路基板 | |
| KR100831514B1 (ko) | 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판 | |
| WO2010116622A1 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| JP4139533B2 (ja) | 半導体装置とその製造方法 | |
| JP2003338516A (ja) | 半導体装置およびその製造方法 | |
| KR20050010976A (ko) | 플렉시블 배선 기재 및 그 제조 방법 | |
| JP4286965B2 (ja) | 配線部材の製造方法 | |
| JP4249328B2 (ja) | 配線部材の製造方法 | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| US6846735B1 (en) | Compliant test probe with jagged contact surface | |
| JPH10223828A (ja) | リードフレーム部材とその製造方法 | |
| JP4184540B2 (ja) | 配線基板とその製造方法 | |
| JP4489221B2 (ja) | 転写用配線部材およびその製造方法 | |
| JP4390930B2 (ja) | 積層配線基板とその製造方法、及び半導体装置 | |
| JP4043611B2 (ja) | 配線基板の製造方法および配線基板 | |
| JP2000252380A (ja) | はんだ接続用パッドおよびそのはんだ接続用パッドを用いた半導体搭載用基板 | |
| JP2000183223A (ja) | 配線部材の製造方法と配線部材 | |
| WO2003002786A1 (fr) | Procede d'electrodeposition et procede de fabrication de carte imprimee | |
| JP4270678B2 (ja) | 配線形成方法および転写版 | |
| JP4390908B2 (ja) | 配線部材の製造方法 | |
| JP4372906B2 (ja) | 配線接続部形成方法 | |
| JPH11312857A (ja) | 配線板の製造法およびバンプ付配線基板の製造法 | |
| JP2001060754A (ja) | 配線形成用転写部材とその製造方法、及び配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |