JP2012094605A - 立体基板および立体基板の製造方法 - Google Patents

立体基板および立体基板の製造方法 Download PDF

Info

Publication number
JP2012094605A
JP2012094605A JP2010238965A JP2010238965A JP2012094605A JP 2012094605 A JP2012094605 A JP 2012094605A JP 2010238965 A JP2010238965 A JP 2010238965A JP 2010238965 A JP2010238965 A JP 2010238965A JP 2012094605 A JP2012094605 A JP 2012094605A
Authority
JP
Japan
Prior art keywords
wiring layer
electrodeposition coating
substrate
layer
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010238965A
Other languages
English (en)
Inventor
Yosuke Morita
陽介 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010238965A priority Critical patent/JP2012094605A/ja
Publication of JP2012094605A publication Critical patent/JP2012094605A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】均一かつ高精度の膜厚調整の可能な絶縁層をもつ多層配線構造を備えた立体基板を提供する。
【解決手段】そこで本発明の立体基板は、少なくとも表面が絶縁性を呈する絶縁性基体と、絶縁性基体表面に形成された第1の配線層と、第1の配線層上に形成され、一定の膜厚を有する電着塗装膜と、電着塗装膜の形成された絶縁性基体表面に形成された第2の配線層とを含む回路部と、を備えたことを特徴とする。
【選択図】図1

Description

本発明は、立体基板および立体基板の製造方法に係り、特に多層配線構造を備えた三次元構造の立体基板に関する。
樹脂あるいはセラミックスなどの成型体に銅箔パターンなどからなる回路部を形成したMID(Molded Interconnect Devices)は、機構部品としての機械的機能と、回路基板としての電気的機能とを持ち合わせていることから、さまざまな工法で開発が進められている。
このMIDを高周波回路に用いる場合、インピーダンスマッチングが必要となる。従来、インピーダンスマッチングを行う方法として、信号線の幅の調整と、この信号線を囲む接地線とのギャップの調整とにより、インピーダンスマッチングがなされている。この場合、インピーダンスマッチングを行う方法が、信号線の幅の調整と、この信号線を囲む接地線とのギャップの調整しかない。このためインピーダンスマッチングの精度が、パターンの描画精度に支配されており、数百Gbps程度が限界であった。
そこで、更なるインピーダンスマッチング精度の向上をはかるためには、接地層(グランド層)を信号線の上層または下層に形成した、グランドコプラナ構造の高周波回路が望ましいと考えられる。
ところで、従来、MIDにおいても、高密度実装、あるいは回路設計の自由度向上のために多層配線構造が提案されている(例えば特許文献1、2)。
特許文献1では、多層配線構造における絶縁層の形成に際しては、絶縁材料の塗布や絶縁性フィルムの貼着、蒸着重合膜、プラズマ重合膜などが用いられている。
特許文献2では、絶縁層の形成については言及されていない。
特開2002−164657号公報 特開2002−171067号公報
しかしながら、グランドコプラナ構造をもつ高周波回路を形成できるように多層配線構造をもつMIDを形成しようとすると、絶縁材料の塗布や絶縁性フィルムの貼着では、凹凸のある表面へ成膜は困難であり、特に膜厚の調整が困難であった。つまり、絶縁層の膜厚の微調整が困難であるため、高周波回路におけるインピーダンスマッチングのための絶縁層の調整は困難であった。特に凹凸を有する絶縁性基体の表面に均一な膜厚を持つように形成するのは極めて困難であった。
また、蒸着重合膜、プラズマ重合膜などを絶縁層として用いようとすると、成膜速度が遅いため、膜厚の調整は可能であるとしても、十分な膜厚を得るのは極めて困難であった。
本発明は、前記実情に鑑みてなされたもので、均一かつ高精度の膜厚調整の可能な絶縁層をもつ多層配線構造を備えた立体基板を提供することを目的とする。
そこで本発明の立体基板は、少なくとも表面が絶縁性を呈する絶縁性基体と、絶縁性基体表面に形成された第1の配線層と、第1の配線層上に形成され、一定の膜厚を有する電着塗装膜と、電着塗装膜の形成された絶縁性基体表面に形成された第2の配線層とを含む回路部と、を備えたことを特徴とする。
また本発明は、上記立体基板において、絶縁性基体は、表面に凹凸部を有し、凹凸部上を含むように回路部が形成されたことを特徴とする。
また本発明は、上記立体基板において、電着塗装膜は、ポリイミドまたはポリイミドアミドであることを特徴とする。
また本発明は、上記立体基板において、回路部は、第1または第2の配線層をグランド配線層とするマイクロストリップ回路を構成することを特徴とする。
また本発明は、上記立体基板において、第1の配線層が接地線に接続され、第2の配線層が、信号線を含むことを特徴とする。
また本発明は、上記立体基板において、第2の配線層が接地線に接続され、第1の配線層が、信号線を含むことを特徴とする。
また本発明の方法は、少なくとも表面が絶縁性を呈する絶縁性基体を用意する工程と、絶縁性基体表面に第1の配線層を形成する工程と、第1の配線層を正極または負極とし、電着塗装法により、第1の配線層上に、一定の膜厚を有する電着塗装膜を形成する電着塗装工程と、電着塗装膜の形成された絶縁性基体表面に第2の配線層を形成し、回路部を形成する工程と、を備えたことを特徴とする。
また本発明は、上記立体基板の製造方法において、絶縁性基体を用意する工程は、表面に凹凸部を有する絶縁性基体を製造する工程を含むことを特徴とする。
また本発明は、上記立体基板の製造方法において、電着塗装工程は、ポリイミドまたはポリイミドアミドからなる電着塗装膜を形成する工程を含むことを特徴とする。
また本発明は、上記立体基板の製造方法において、電着塗装工程は、第1の配線層上に、レジストパターンを形成し電着塗装膜を形成する工程を含むことを特徴とする。
本発明の立体基板によれば、絶縁層の膜厚を高精度に調整することができる。従って、高周波回路を形成する際、接地線に対して絶縁層を介して信号線を形成したグランドコプラナ構造の配線を形成する際にも、信号線の接地線(接地層)との距離を高精度に制御することができ、インピーダンスマッチングを容易に実現することができる。
また、高精度に膜厚制御のなされた絶縁層をもつ多層配線構造を得ることができるため、n層配線とした場合、理論上n倍の回路を形成することができる。従ってスペースの問題は大幅に改善される。
この構成によれば、凹凸を有する表面に対しても、電着塗装法を用いることで均一な絶縁層を形成することができる。
従来のように、同一層内で、接地線と信号線を所定のギャップを隔てて形成したプラナー構造の配線とした場合には、マッチング精度がパターン精度に左右されることになる。このため、現状の数十μmオーダーの精度では数百Gbpsを超える領域においては十分にインピーダンス整合を得ることが困難であったが、本発明によれば、数μmオーダーで絶縁層の膜厚制御を行うことが可能となる。従って、より高周波帯域への適用が可能な立体基板を提供することが可能となる。
本発明の実施の形態1の立体基板を示す図であり、(a)は断面図、(b)は斜視図 同立体基板の配線部の要部拡大説明図 同立体基板の製造工程を示す図であり、(a)は断面図、(b)は斜視図 同立体基板の製造工程を示す図であり、(a)は断面図、(b)は斜視図 同立体基板の製造工程を示す図であり、(a)は断面図、(b)は斜視図 同立体基板の製造工程を示す図であり、(a)は断面図、(b)は斜視図 (a)乃至(d)は同立体基板の第1の配線層の形成工程を示す図 (a)乃至(e)は第2の配線層の形成工程を示す説明図 本発明の実施の形態1で用いられる電着塗装工程を示す説明図 本発明の実施の形態2の立体基板を示す図であり、(a)は断面図、(b)は斜視図 本発明の実施の形態3の配線基板を示す図 本発明の実施の形態3の配線基板の変形例を示す図
以下、図面を参照して、本発明の実施の形態について説明する。
(実施の形態1)
図1(a)および(b)、ならびに図2は、本発明の実施の形態1の立体基板を示す図である。図1(a)は断面図、図1(b)は斜視図であり、図2は配線部の要部拡大説明図である。また、図3乃至6は同立体基板の製造工程を示す図である。図3乃至図6においても(a)は断面図、(b)は斜視図である。図7(a)乃至(d)は第1の配線層の形成工程を示す説明図、図8(a)乃至(e)は第2の配線層の形成工程を示す説明図である。図9はこの方法で用いられる電着塗装工程を示す説明図である。
この立体基板は、少なくとも表面が絶縁性を呈する絶縁性基体10と、この絶縁性基体10の表面に形成された第1の配線層20とこの第1の配線層20上に形成された、一定の膜厚を有する電着塗装膜30と、この上層に形成された第2の配線層40とを含む回路部と、を備えたことを特徴とする。ここで絶縁性基体としては窒化アルミセラミック基板(AlN)が用いられる。そしてこの立体基板の回路部の要部拡大斜視図を、図2に示す。このように、回路部は、絶縁性基体10上に形成された第1の配線層20を接地層とし、この上層に電着塗装法で形成された電着塗装膜30としてのポリイミド膜と、この上層に形成された、信号線を構成する第2の配線層40とで、グランドコプラナ構造の高周波回路を構成する。回路部においては、第1の配線層20は膜厚t1=6−20μmであり、全面に形成されて接地層を構成する。また、この上層に、電着塗装法で膜厚t2=15−20μmの電着塗装膜30としてのポリイミド膜が形成されている。さらに、この上層に、膜厚t3=6−20μmの信号線を構成する第2の配線層40が形成されている。
すなわち、回路部は、第1の配線層を接地層とし、第2の配線層を信号線とするマイクロストリップ回路を構成する。この構成においては、電着塗装膜30が、均一かつ高精度に膜厚制御のなされた構造を有するため、信号線と接地層との距離を高精度に確保することができる。従って、高周波回路においてもインピーダンス整合のなされた高周波回路が形成される。
次に、この立体基板の製造工程について説明する。
まず、加圧成形により、窒化アルミセラミック基板からなる絶縁性基体10を用意する。
こののち、絶縁性基体10上に第1の配線層20を形成する(図3(a)及び(b))。形成に際しては、図7(a)乃至(d)に要部拡大断面図を示す方法によって形成される。まず、図7(a)に示すように、絶縁性基体10上にスパッタリング法により、膜厚100nm程度の銅薄膜21sを形成する。この後、図7(b)に示すように、めっき法により膜厚3〜10μm程度の銅層21を形成する。そしてさらに図7(c)に示すように、めっき法により順次膜厚3〜10μm程度のニッケル層22、膜厚0.1〜0.5μm程度の金層23を形成し、第1の配線層20を得る(図7(d))。
そして、全面にレジストを塗布し、フォトリソグラフィによりパターニングし、第1の配線層20と第2の配線層40との接続部に相当する領域にレジスト膜R1を形成する(図4(a)及び(b))。
次いで、被塗物を陰極とするカチオン型電着塗装を用いてこの第1の配線層20上にポリイミド膜からなる電着塗装膜30を形成する(図5(a)及び(b))。電着塗装工程は図9に説明図を示すように、電解液の充填された容器1000中に、第1の配線層20の形成された絶縁性基体を浸漬するとともにこの第1の配線層20を陰極3000に接続して、電着塗装を行う。2000は陽極である。
このようにして電着塗装膜30を形成したのち、レジスト膜R1を除去し、ホールHを形成する(図5(a)及び(b))。
そして最後に第2の配線層40を形成し、図1(a)及び(b)に示した立体基板が完成する。
形成に際しては、図8(a)乃至(e)に要部拡大断面図を示す方法がとられる。まず、図8(a)に示すように、電着塗装膜30上にスパッタリング法により、再度、膜厚100nm程度の銅薄膜41sを形成する。この後、図8(b)に示すように、回路部と非回路部の境界をレーザ描画により除去し、輪郭線を形成する。そして図8(c)に示すように、めっき法により回路部の銅薄膜41s上に膜厚3〜10μm程度の銅層41を形成する。そしてさらに図8(d)に示すように、めっき法により順次膜厚3〜10μm程度のニッケル層42、膜厚0.1〜0.5μm程度の金層43を形成し、最後に、めっき層の形成されなかった、非回路部の銅薄膜41sをエッチング除去し、第2の配線層40を得る(図8(e))。
このようにして、絶縁性基体10表面に、第1の配線層20、電着塗装膜30、第2の配線層40の形成された立体基板が完成する。
上記方法によれば、絶縁性基体10としての窒化アルミニウム基板は、表面に凹凸部を有するものであるが、電着塗装法により、ポリイミドからなる電着塗装膜30を形成しているため、膜厚を高精度に制御することができるとともに、均一な膜厚を得ることが可能となる。なお、前記実施の形態ではポリイミドを用いたがポリイミドアミドなど他の材料を用いてもよい。
また、高耐圧化が必要な回路においては、蒸着重合膜、プラズマ重合膜等の薄膜と電着塗装膜との積層構造を用いるようにしてもよい。この構成により、蒸着重合膜、プラズマ重合膜等で緻密な膜を形成しておき、これに、電着塗装膜を積層することで、膜厚を確保し、かつ絶縁性も高めることが可能となる。さらに誘電率を調整するために、誘電率の異なる膜を積層することも可能である。
また、電着塗装工程は、第1の配線層20上に、レジストパターンを形成し電着塗装膜30を形成するため、極めて容易に電着塗装膜の形成されない領域を形成することができ、所望の接続部を形成することが可能となる。
また、本発明によれば、数μmオーダーで絶縁層の膜厚制御を行うことができるため、接地線に対して電着塗装膜からなる絶縁層を介して信号線を形成したグランドコプラナ配線構造を得ることができる。このように、高周波回路を形成する際、グランドコプラナ構造の配線に用いることで、絶縁層の膜厚を高精度に調整することができ、インピーダンスマッチングを容易に実現することができる。従って、より高周波帯域への適用が可能な立体基板を提供することが可能となる。
このように、同一層内で、接地線と信号線を所定のギャップを隔てて形成した従来のプラナー構造の配線とした場合には、マッチング精度がパターン精度に左右されることになり、現状の数十μmオーダーの精度では数百Gbpsを超える領域においてもインピーダンス整合を得ることは困難であったのに対し、本実施の形態では、高周波帯域においても容易に高精度のインピーダンス整合を得ることが可能となる。
また、本実施の形態では、接地線に接続される接地層を第1の配線層20とし、電着塗装膜30を介してこの上層に信号線を構成する第2の配線層40を形成している。このため、下層側に凹凸が少なく、より平坦な構造をとることができるため、膜厚が均一で、信頼性の高い配線構造をとることができる。
また本発明は、スパッタリング法により下地層を形成し、下地層のうち、回路部と、回路部の絶縁部となる非回路部の境界領域を選択的に除去して、輪郭を形成したのち、下地層をめっき用下地として、めっきを行うようにしているため、極めて作業性よく回路部を形成することが可能となる。なお、銅薄膜から成長せしめられためっき層は、電気化学的反応を経て形成されるため、密着性が良好で界面特性の優れた膜となっている。
この下地層は膜厚100から500nm程度、望ましくは100−300nm程度の銅薄膜で構成することにより、密着性も良好である。そしてこの状態で銅薄膜からめっき層が成長するため、密着性に優れためっき層の形成が可能となる。
(実施の形態2)
以下本発明の実施の形態2の回路基板について説明する。
前記実施の形態では、接地線に接続される接地層を第1の配線層120とし、電着塗装膜130を介してこの上層に信号線を構成する第2の配線層140を形成したが、本実施の形態では、上下反転させて、下層側に信号線を配し、上層側に接地層を形成している。すなわち、図10に示すように、絶縁性基体10表面に、信号線を構成する第1の配線層120を形成するとともに、この上層に電着塗装膜130を介して接地線に接続される接地層を第2の配線層140を形成している。従って下層側が信号線を構成し、凹凸が大きいが、この信号線を構成する第1の配線層をカソードとして電着塗装を行うことで、第1の配線層の周りを囲むように、膜厚の均一な電着塗装膜130からなる絶縁層を形成している。このため、下層側の配線層表面に沿って効率よく、膜厚の均一な電着塗装膜130を形成することができる。そしてこの上層に、第2の配線層として均一な膜厚の接地層を形成することができる。他部については前記実施の形態1と同様であるので、説明を省略する。
この構成によれば、信号線が電着塗装膜を介して形成された接地層で覆われているため、上記前記実施の形態1による効果に加えて、クロストークの影響を防止することができる。
(実施の形態3)
以下本発明の実施の形態3の回路基板について説明する。
この回路基板は、図11に示すように、信号線を構成する第1の配線層220を覆うように、電着塗装膜230を形成し、その周辺全体を第2の配線層240で覆うようにしたものである。つまり、信号線部以外を接地層とすることができ、しかも信号線とのギャップは電着塗装膜230の膜厚として高精度に制御されている。
特に、高周波回路に用いる場合には、信号線を構成する第1の配線層220を覆うように、膜厚の均一な電着塗装膜230を形成することができるため、インピーダンス整合を得ることができ、有効である。信号線を構成する第1の配線層220に対し、ギャップを電着塗装膜230の膜厚として、接地層となる第2の配線層240を並置することができる。
このようにして、平坦な表面を有するインピーダンス整合のとれた高周波回路を提供することが可能となる。
なお、前記実施の形態では、接地線を構成する第2の配線層240と、電着塗装膜230の表面とが揃うように形成したが、図12に変形例を示すように、求める特性によって、接地線を構成する第2の配線層240が、電着塗装膜230の表面を覆うように形成してもよい。他部については前記実施の形態1と同様であるので、説明を省略する。
前記実施の形態3においても、絶縁性基体として平板構造の基板を用いてもよいし、立体構造の基板を用いてもよい。つまり、回路部、特に高周波回路部を、本実施の形態の構成をとるようにすればよく、絶縁性基体自体としては、平板構造にも立体構造にも適用可能であることはいうまでもない。
なお、前記実施の形態1乃至3のいずれにおいても、このめっき用下地としてはスパッタリングで形成した銅薄膜に限定されることなく、クロム薄膜、チタン薄膜など、他の導電性薄膜を用いてもよい事は言うまでもない。また1層の薄膜だけでなく、多層薄膜を用いるようにしてもよい。
まためっき層としても、銅層とニッケル層と金層との3層膜に限定されることなく適宜変形可能であり、膜厚については、3層の合計膜厚が10μm〜15μm程度が望ましい。
電着塗装膜としては、カチオン型電着塗装、アニオン型電着塗装のいずれを用いてもよい。材料としては、ポリイミド、ポリアミドイミドなどが有効である。
なお、前記実施の形態では、回路基板を構成する絶縁性基体として、放熱性の良好な窒化アルミニウムセラミックスを構成したが、これに限定されるものではない。たとえば、グリーンシートを用いた積層基板および射出成形によって形成した樹脂製の立体基板など、種々の基板材料が適用可能である。
例えば1000℃以下で低温焼結が可能なセラミック誘電体材料LTCC(低温温同時焼成セラミック:Low Temperature Co-fired Ceramics)を用いてグリーンシートとして形成してもよい。すなわち、厚さが10μm〜200μmのこのLTCCのグリーンシートに、低抵抗率のAgやCu等の導電ペーストを印刷して所定のパターンを形成する。そしてこの、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、焼結することにより、内部導体層を備えた絶縁層(誘電体層)として製造することが出来る。これらの誘電体材料としては、例えばAl、Si、Srを主成分として、Ti、Bi、Cu、Mn、Na、Kを副成分とする材料、Al、Mg、Si、Gdを含む材料、Al、Si、Zr、Mgを含む材料などが適用可能である。ここで、誘電率は5〜15程度の材料を用いる。
なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、このセラミック基板を、HTCC(高温同時焼成セラミック:High Temperature Co-fired Ceramics)技術を用いてもよい。この、HTCCセラミック基板上に、誘電体材料をAlを主体とするもので構成し、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
また金属基板を用いた場合、表面を覆う絶縁膜を電着塗装膜で構成し、膜厚を均一にすることで、金属基板自体を接地線として用いることも可能である。
また、絶縁性基板としては、セラミックのほか、ガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの樹脂基板を用いた場合、プリプレグを用いた積層基板などにも適用可能である。
さらにまた、回路部の構成及び材料についても、適宜変更可能である。
また、前記実施の形態1乃至3のいずれにおいても、絶縁性基体は、表面に凹凸を有するか否か、あるいは、その形状に、限定されることなく適宜変形可能である。表面に凹凸がある場合には、スプレー塗布、刷毛塗り、印刷などの方法では均一な膜厚の膜を形成するのが困難であるが、この構成をとることで制御性よく膜厚の均一な電着塗布膜を形成することができる。また配線層についても、制御性よく安定して形成するのが困難であるが、本発明によれば均一で安定した配線層を形成することができ、特に有効である。しかしながら平坦部においても、本発明の方法は有効である。
また、前記実施の形態では、回路部の形成は、下地層を形成し、この下地層のうち、回路部と、回路部の絶縁部となる非回路部の境界領域を選択的に除去して、輪郭を形成し、めっき層の形成後に、めっき層をマスクとして下地層をエッチングすることで行ういわゆるという方法をとったが、これに限定されるものではない。たとえば、非回路部と回路部との境界領域を選択的に除去して、銅薄膜41sに輪郭を形成し、銅めっき層の形成後に、全面エッチングを行うようにしてもよい。これにより、非回路部の輪郭で囲まれた領域には銅めっき層は形成されないため、銅薄膜41sは薄い膜のままであり、エッチングで除去され、回路部の銅めっき層の形成された領域のみが銅層41として残留し、この銅めっき層上に金めっき層を形成することで、所望のパターンを形成することができる。これはいわゆる1ショットレーザー法と呼ばれるものである。またこの他、LDS法、あるいは2ショット法など、適宜変更可能であることはいうまでもない。
ここでLDS法は、導電性粒子を含む樹脂基板にレーザ照射を行い導電性粒子を露出せしめて、この導電性粒子のパターン上にめっきを行い回路部を形成する方法である。
2ショット法は、無電解めっきの触媒を含む材料で一次成形した後、触媒を含まない材料で2次成形を行う。そして露出した一次成形の表面にのみ選択的に無電解めっきを施し、立体基板を形成する方法である。
また、多層配線構造において絶縁層の膜厚を高精度に制御することができるため、高周波回路に限定されることなく、絶縁層を容量絶縁膜として用いる場合など、種々の立体基板に適用可能である。
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。すなわち、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論である。
10 絶縁性基体
20,120,220 第1の配線層
30,130,230 電着塗装膜
40,140,240 第2の配線層

Claims (10)

  1. 少なくとも表面が絶縁性を呈する絶縁性基体と、
    前記絶縁性基体表面に形成された第1の配線層と、
    前記第1の配線層上に形成され、一定の膜厚を有する電着塗装膜と、
    前記電着塗装膜の形成された前記絶縁性基体表面に形成された第2の配線層とを含む回路部と、
    を備えた立体基板。
  2. 請求項1に記載の立体基板であって、
    前記絶縁性基体は、表面に凹凸部を有し、
    前記凹凸部上を含むように前記回路部が形成された立体基板。
  3. 請求項1または2に記載の立体基板であって、
    前記電着塗装膜は、ポリイミドまたはポリイミドアミドである立体基板。
  4. 請求項1乃至3のいずれか1項に記載の立体基板であって、
    前記回路部は、前記第1または第2の配線層が接地線に接続されたマイクロストリップ回路を構成する立体基板。
  5. 請求項4に記載の立体基板であって、
    前記第1の配線層が接地線に接続され、
    前記第2の配線層が、信号線を含む立体基板。
  6. 請求項4に記載の立体基板であって、
    前記第2の配線層が接地線に接続され、
    前記第1の配線層が、信号線を含む立体基板。
  7. 少なくとも表面が絶縁性を呈する絶縁性基体を用意する工程と、
    前記絶縁性基体表面に第1の配線層を形成する工程と、
    前記第1の配線層を正極または負極とし、電着塗装法により、前記第1の配線層上に、一定の膜厚を有する電着塗装膜を形成する電着塗装工程と、
    前記電着塗装膜の形成された前記絶縁性基体表面に第2の配線層を形成し、回路部を形成する工程と、
    を備えた立体基板の製造方法。
  8. 請求項7に記載の立体基板の製造方法であって、
    前記絶縁性基体を用意する工程は、表面に凹凸部を有する絶縁性基体を製造する工程を含む立体基板の製造方法。
  9. 請求項7に記載の立体基板の製造方法であって、
    前記電着塗装工程は、ポリイミドまたはポリイミドアミドからなる電着塗装膜を形成する工程を含む立体基板の製造方法。
  10. 請求項7乃至9のうちのいずれか1項に記載の立体基板の製造方法であって、
    前記電着塗装工程は、前記第1の配線層上に、レジストパターンを形成し電着塗装膜を形成する工程を含む立体基板の製造方法。
JP2010238965A 2010-10-25 2010-10-25 立体基板および立体基板の製造方法 Pending JP2012094605A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010238965A JP2012094605A (ja) 2010-10-25 2010-10-25 立体基板および立体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010238965A JP2012094605A (ja) 2010-10-25 2010-10-25 立体基板および立体基板の製造方法

Publications (1)

Publication Number Publication Date
JP2012094605A true JP2012094605A (ja) 2012-05-17

Family

ID=46387643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010238965A Pending JP2012094605A (ja) 2010-10-25 2010-10-25 立体基板および立体基板の製造方法

Country Status (1)

Country Link
JP (1) JP2012094605A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190025538A (ko) 2016-07-07 2019-03-11 메이코 일렉트로닉스 컴파니 리미티드 입체 배선 기판, 입체 배선 기판의 제조 방법, 입체 배선 기판용 기재
US10244624B2 (en) 2015-06-24 2019-03-26 Meiko Electronics Co., Ltd. Three-dimensional wiring board production method, three-dimensional wiring board, and substrate for three-dimensional wiring board
JP2020066271A (ja) * 2018-10-22 2020-04-30 豊田合成株式会社 ハンドルロアカバー及びその製造方法
WO2022255496A1 (ja) * 2021-06-04 2022-12-08 マクセル株式会社 立体回路部品及び立体回路部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340701A (ja) * 1999-05-25 2000-12-08 Dainippon Printing Co Ltd 配線部材とその製造方法、及び半導体装置
JP2002164657A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd 多層立体回路基板及びその製造方法
JP2008227147A (ja) * 2007-03-13 2008-09-25 National Institute Of Advanced Industrial & Technology 導電線路構造、その作製方法、及び配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340701A (ja) * 1999-05-25 2000-12-08 Dainippon Printing Co Ltd 配線部材とその製造方法、及び半導体装置
JP2002164657A (ja) * 2000-11-27 2002-06-07 Matsushita Electric Works Ltd 多層立体回路基板及びその製造方法
JP2008227147A (ja) * 2007-03-13 2008-09-25 National Institute Of Advanced Industrial & Technology 導電線路構造、その作製方法、及び配線基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10244624B2 (en) 2015-06-24 2019-03-26 Meiko Electronics Co., Ltd. Three-dimensional wiring board production method, three-dimensional wiring board, and substrate for three-dimensional wiring board
DE112015006047B4 (de) 2015-06-24 2019-07-04 Meiko Electronics Co., Ltd. Herstellungsverfahren für eine räumliche leiterplatte, räumliche leiterplatte und substrat für eine räumliche leiterplatte
US10537021B2 (en) 2015-06-24 2020-01-14 Meiko Electronics Co., Ltd. Three-dimensional wiring board production method, three-dimensional wiring board, and substrate for three-dimensional wiring board
KR20190025538A (ko) 2016-07-07 2019-03-11 메이코 일렉트로닉스 컴파니 리미티드 입체 배선 기판, 입체 배선 기판의 제조 방법, 입체 배선 기판용 기재
JP2020066271A (ja) * 2018-10-22 2020-04-30 豊田合成株式会社 ハンドルロアカバー及びその製造方法
WO2022255496A1 (ja) * 2021-06-04 2022-12-08 マクセル株式会社 立体回路部品及び立体回路部品の製造方法

Similar Documents

Publication Publication Date Title
JP6672756B2 (ja) 電子部品および電子部品の製造方法
JP5550280B2 (ja) 多層配線基板
JP2019106429A (ja) ガラス配線基板、その製造方法及び半導体装置
US20110283535A1 (en) Wiring board and method of manufacturing the same
US10568204B2 (en) Conformal 3D non-planar multi-layer circuitry
US20110123931A1 (en) High-precision ceramic substrate preparation process
JP2012094605A (ja) 立体基板および立体基板の製造方法
JP2018195620A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
CN113597129A (zh) 线路板及其制造方法
US9312593B2 (en) Multilayer electronic structure with novel transmission lines
KR20170049389A (ko) 세라믹 기판 제조 방법 및 세라믹 기판
CN115866936B (zh) 一种采用厚薄膜工艺实现多层电路板的方法
KR100671748B1 (ko) 스티프너를 이용한 박형 인쇄회로기판 및 그 제조방법
US20130192065A1 (en) Method for manufacturing a circuit
JP2005191100A (ja) 半導体基板及びその製造方法
CN105323953A (zh) 印刷线路板及其制造方法
JP5519469B2 (ja) 回路基板の製造方法および回路基板
JP2002280219A (ja) インダクタ及び又はその近傍の回路配線及びその製造方法
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
US10888002B2 (en) Component carrier with embedded tracks protruding up to different heights
JP2018148086A (ja) 貫通電極基板の製造方法及び貫通電極基板
JP5546352B2 (ja) 多数個取り配線基板
JP2016092018A (ja) 配線基板、電子装置および電子モジュール
JP2013095142A (ja) 導体ライン製造用兼ビア製造用スタンプ及びこれを用いるコイル部品の製造方法
JP7223352B2 (ja) 導電基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130805

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140715