JP2012094605A - 立体基板および立体基板の製造方法 - Google Patents
立体基板および立体基板の製造方法 Download PDFInfo
- Publication number
- JP2012094605A JP2012094605A JP2010238965A JP2010238965A JP2012094605A JP 2012094605 A JP2012094605 A JP 2012094605A JP 2010238965 A JP2010238965 A JP 2010238965A JP 2010238965 A JP2010238965 A JP 2010238965A JP 2012094605 A JP2012094605 A JP 2012094605A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- electrodeposition coating
- substrate
- layer
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】そこで本発明の立体基板は、少なくとも表面が絶縁性を呈する絶縁性基体と、絶縁性基体表面に形成された第1の配線層と、第1の配線層上に形成され、一定の膜厚を有する電着塗装膜と、電着塗装膜の形成された絶縁性基体表面に形成された第2の配線層とを含む回路部と、を備えたことを特徴とする。
【選択図】図1
Description
そこで、更なるインピーダンスマッチング精度の向上をはかるためには、接地層(グランド層)を信号線の上層または下層に形成した、グランドコプラナ構造の高周波回路が望ましいと考えられる。
特許文献1では、多層配線構造における絶縁層の形成に際しては、絶縁材料の塗布や絶縁性フィルムの貼着、蒸着重合膜、プラズマ重合膜などが用いられている。
特許文献2では、絶縁層の形成については言及されていない。
また、蒸着重合膜、プラズマ重合膜などを絶縁層として用いようとすると、成膜速度が遅いため、膜厚の調整は可能であるとしても、十分な膜厚を得るのは極めて困難であった。
また、高精度に膜厚制御のなされた絶縁層をもつ多層配線構造を得ることができるため、n層配線とした場合、理論上n倍の回路を形成することができる。従ってスペースの問題は大幅に改善される。
この構成によれば、凹凸を有する表面に対しても、電着塗装法を用いることで均一な絶縁層を形成することができる。
従来のように、同一層内で、接地線と信号線を所定のギャップを隔てて形成したプラナー構造の配線とした場合には、マッチング精度がパターン精度に左右されることになる。このため、現状の数十μmオーダーの精度では数百Gbpsを超える領域においては十分にインピーダンス整合を得ることが困難であったが、本発明によれば、数μmオーダーで絶縁層の膜厚制御を行うことが可能となる。従って、より高周波帯域への適用が可能な立体基板を提供することが可能となる。
図1(a)および(b)、ならびに図2は、本発明の実施の形態1の立体基板を示す図である。図1(a)は断面図、図1(b)は斜視図であり、図2は配線部の要部拡大説明図である。また、図3乃至6は同立体基板の製造工程を示す図である。図3乃至図6においても(a)は断面図、(b)は斜視図である。図7(a)乃至(d)は第1の配線層の形成工程を示す説明図、図8(a)乃至(e)は第2の配線層の形成工程を示す説明図である。図9はこの方法で用いられる電着塗装工程を示す説明図である。
すなわち、回路部は、第1の配線層を接地層とし、第2の配線層を信号線とするマイクロストリップ回路を構成する。この構成においては、電着塗装膜30が、均一かつ高精度に膜厚制御のなされた構造を有するため、信号線と接地層との距離を高精度に確保することができる。従って、高周波回路においてもインピーダンス整合のなされた高周波回路が形成される。
まず、加圧成形により、窒化アルミセラミック基板からなる絶縁性基体10を用意する。
こののち、絶縁性基体10上に第1の配線層20を形成する(図3(a)及び(b))。形成に際しては、図7(a)乃至(d)に要部拡大断面図を示す方法によって形成される。まず、図7(a)に示すように、絶縁性基体10上にスパッタリング法により、膜厚100nm程度の銅薄膜21sを形成する。この後、図7(b)に示すように、めっき法により膜厚3〜10μm程度の銅層21を形成する。そしてさらに図7(c)に示すように、めっき法により順次膜厚3〜10μm程度のニッケル層22、膜厚0.1〜0.5μm程度の金層23を形成し、第1の配線層20を得る(図7(d))。
そして最後に第2の配線層40を形成し、図1(a)及び(b)に示した立体基板が完成する。
以下本発明の実施の形態2の回路基板について説明する。
前記実施の形態では、接地線に接続される接地層を第1の配線層120とし、電着塗装膜130を介してこの上層に信号線を構成する第2の配線層140を形成したが、本実施の形態では、上下反転させて、下層側に信号線を配し、上層側に接地層を形成している。すなわち、図10に示すように、絶縁性基体10表面に、信号線を構成する第1の配線層120を形成するとともに、この上層に電着塗装膜130を介して接地線に接続される接地層を第2の配線層140を形成している。従って下層側が信号線を構成し、凹凸が大きいが、この信号線を構成する第1の配線層をカソードとして電着塗装を行うことで、第1の配線層の周りを囲むように、膜厚の均一な電着塗装膜130からなる絶縁層を形成している。このため、下層側の配線層表面に沿って効率よく、膜厚の均一な電着塗装膜130を形成することができる。そしてこの上層に、第2の配線層として均一な膜厚の接地層を形成することができる。他部については前記実施の形態1と同様であるので、説明を省略する。
以下本発明の実施の形態3の回路基板について説明する。
この回路基板は、図11に示すように、信号線を構成する第1の配線層220を覆うように、電着塗装膜230を形成し、その周辺全体を第2の配線層240で覆うようにしたものである。つまり、信号線部以外を接地層とすることができ、しかも信号線とのギャップは電着塗装膜230の膜厚として高精度に制御されている。
特に、高周波回路に用いる場合には、信号線を構成する第1の配線層220を覆うように、膜厚の均一な電着塗装膜230を形成することができるため、インピーダンス整合を得ることができ、有効である。信号線を構成する第1の配線層220に対し、ギャップを電着塗装膜230の膜厚として、接地層となる第2の配線層240を並置することができる。
例えば1000℃以下で低温焼結が可能なセラミック誘電体材料LTCC(低温温同時焼成セラミック:Low Temperature Co-fired Ceramics)を用いてグリーンシートとして形成してもよい。すなわち、厚さが10μm〜200μmのこのLTCCのグリーンシートに、低抵抗率のAgやCu等の導電ペーストを印刷して所定のパターンを形成する。そしてこの、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、焼結することにより、内部導体層を備えた絶縁層(誘電体層)として製造することが出来る。これらの誘電体材料としては、例えばAl、Si、Srを主成分として、Ti、Bi、Cu、Mn、Na、Kを副成分とする材料、Al、Mg、Si、Gdを含む材料、Al、Si、Zr、Mgを含む材料などが適用可能である。ここで、誘電率は5〜15程度の材料を用いる。
なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、このセラミック基板を、HTCC(高温同時焼成セラミック:High Temperature Co-fired Ceramics)技術を用いてもよい。この、HTCCセラミック基板上に、誘電体材料をAl2O3を主体とするもので構成し、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
また金属基板を用いた場合、表面を覆う絶縁膜を電着塗装膜で構成し、膜厚を均一にすることで、金属基板自体を接地線として用いることも可能である。
ここでLDS法は、導電性粒子を含む樹脂基板にレーザ照射を行い導電性粒子を露出せしめて、この導電性粒子のパターン上にめっきを行い回路部を形成する方法である。
2ショット法は、無電解めっきの触媒を含む材料で一次成形した後、触媒を含まない材料で2次成形を行う。そして露出した一次成形の表面にのみ選択的に無電解めっきを施し、立体基板を形成する方法である。
20,120,220 第1の配線層
30,130,230 電着塗装膜
40,140,240 第2の配線層
Claims (10)
- 少なくとも表面が絶縁性を呈する絶縁性基体と、
前記絶縁性基体表面に形成された第1の配線層と、
前記第1の配線層上に形成され、一定の膜厚を有する電着塗装膜と、
前記電着塗装膜の形成された前記絶縁性基体表面に形成された第2の配線層とを含む回路部と、
を備えた立体基板。 - 請求項1に記載の立体基板であって、
前記絶縁性基体は、表面に凹凸部を有し、
前記凹凸部上を含むように前記回路部が形成された立体基板。 - 請求項1または2に記載の立体基板であって、
前記電着塗装膜は、ポリイミドまたはポリイミドアミドである立体基板。 - 請求項1乃至3のいずれか1項に記載の立体基板であって、
前記回路部は、前記第1または第2の配線層が接地線に接続されたマイクロストリップ回路を構成する立体基板。 - 請求項4に記載の立体基板であって、
前記第1の配線層が接地線に接続され、
前記第2の配線層が、信号線を含む立体基板。 - 請求項4に記載の立体基板であって、
前記第2の配線層が接地線に接続され、
前記第1の配線層が、信号線を含む立体基板。 - 少なくとも表面が絶縁性を呈する絶縁性基体を用意する工程と、
前記絶縁性基体表面に第1の配線層を形成する工程と、
前記第1の配線層を正極または負極とし、電着塗装法により、前記第1の配線層上に、一定の膜厚を有する電着塗装膜を形成する電着塗装工程と、
前記電着塗装膜の形成された前記絶縁性基体表面に第2の配線層を形成し、回路部を形成する工程と、
を備えた立体基板の製造方法。 - 請求項7に記載の立体基板の製造方法であって、
前記絶縁性基体を用意する工程は、表面に凹凸部を有する絶縁性基体を製造する工程を含む立体基板の製造方法。 - 請求項7に記載の立体基板の製造方法であって、
前記電着塗装工程は、ポリイミドまたはポリイミドアミドからなる電着塗装膜を形成する工程を含む立体基板の製造方法。 - 請求項7乃至9のうちのいずれか1項に記載の立体基板の製造方法であって、
前記電着塗装工程は、前記第1の配線層上に、レジストパターンを形成し電着塗装膜を形成する工程を含む立体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238965A JP2012094605A (ja) | 2010-10-25 | 2010-10-25 | 立体基板および立体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010238965A JP2012094605A (ja) | 2010-10-25 | 2010-10-25 | 立体基板および立体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012094605A true JP2012094605A (ja) | 2012-05-17 |
Family
ID=46387643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010238965A Pending JP2012094605A (ja) | 2010-10-25 | 2010-10-25 | 立体基板および立体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012094605A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190025538A (ko) | 2016-07-07 | 2019-03-11 | 메이코 일렉트로닉스 컴파니 리미티드 | 입체 배선 기판, 입체 배선 기판의 제조 방법, 입체 배선 기판용 기재 |
US10244624B2 (en) | 2015-06-24 | 2019-03-26 | Meiko Electronics Co., Ltd. | Three-dimensional wiring board production method, three-dimensional wiring board, and substrate for three-dimensional wiring board |
JP2020066271A (ja) * | 2018-10-22 | 2020-04-30 | 豊田合成株式会社 | ハンドルロアカバー及びその製造方法 |
WO2022255496A1 (ja) * | 2021-06-04 | 2022-12-08 | マクセル株式会社 | 立体回路部品及び立体回路部品の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000340701A (ja) * | 1999-05-25 | 2000-12-08 | Dainippon Printing Co Ltd | 配線部材とその製造方法、及び半導体装置 |
JP2002164657A (ja) * | 2000-11-27 | 2002-06-07 | Matsushita Electric Works Ltd | 多層立体回路基板及びその製造方法 |
JP2008227147A (ja) * | 2007-03-13 | 2008-09-25 | National Institute Of Advanced Industrial & Technology | 導電線路構造、その作製方法、及び配線基板 |
-
2010
- 2010-10-25 JP JP2010238965A patent/JP2012094605A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000340701A (ja) * | 1999-05-25 | 2000-12-08 | Dainippon Printing Co Ltd | 配線部材とその製造方法、及び半導体装置 |
JP2002164657A (ja) * | 2000-11-27 | 2002-06-07 | Matsushita Electric Works Ltd | 多層立体回路基板及びその製造方法 |
JP2008227147A (ja) * | 2007-03-13 | 2008-09-25 | National Institute Of Advanced Industrial & Technology | 導電線路構造、その作製方法、及び配線基板 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10244624B2 (en) | 2015-06-24 | 2019-03-26 | Meiko Electronics Co., Ltd. | Three-dimensional wiring board production method, three-dimensional wiring board, and substrate for three-dimensional wiring board |
DE112015006047B4 (de) | 2015-06-24 | 2019-07-04 | Meiko Electronics Co., Ltd. | Herstellungsverfahren für eine räumliche leiterplatte, räumliche leiterplatte und substrat für eine räumliche leiterplatte |
US10537021B2 (en) | 2015-06-24 | 2020-01-14 | Meiko Electronics Co., Ltd. | Three-dimensional wiring board production method, three-dimensional wiring board, and substrate for three-dimensional wiring board |
KR20190025538A (ko) | 2016-07-07 | 2019-03-11 | 메이코 일렉트로닉스 컴파니 리미티드 | 입체 배선 기판, 입체 배선 기판의 제조 방법, 입체 배선 기판용 기재 |
JP2020066271A (ja) * | 2018-10-22 | 2020-04-30 | 豊田合成株式会社 | ハンドルロアカバー及びその製造方法 |
WO2022255496A1 (ja) * | 2021-06-04 | 2022-12-08 | マクセル株式会社 | 立体回路部品及び立体回路部品の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6672756B2 (ja) | 電子部品および電子部品の製造方法 | |
JP5550280B2 (ja) | 多層配線基板 | |
JP2019106429A (ja) | ガラス配線基板、その製造方法及び半導体装置 | |
US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
US10568204B2 (en) | Conformal 3D non-planar multi-layer circuitry | |
US20110123931A1 (en) | High-precision ceramic substrate preparation process | |
JP2012094605A (ja) | 立体基板および立体基板の製造方法 | |
JP2018195620A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
CN113597129A (zh) | 线路板及其制造方法 | |
US9312593B2 (en) | Multilayer electronic structure with novel transmission lines | |
KR20170049389A (ko) | 세라믹 기판 제조 방법 및 세라믹 기판 | |
CN115866936B (zh) | 一种采用厚薄膜工艺实现多层电路板的方法 | |
KR100671748B1 (ko) | 스티프너를 이용한 박형 인쇄회로기판 및 그 제조방법 | |
US20130192065A1 (en) | Method for manufacturing a circuit | |
JP2005191100A (ja) | 半導体基板及びその製造方法 | |
CN105323953A (zh) | 印刷线路板及其制造方法 | |
JP5519469B2 (ja) | 回路基板の製造方法および回路基板 | |
JP2002280219A (ja) | インダクタ及び又はその近傍の回路配線及びその製造方法 | |
JP6325346B2 (ja) | 配線基板、電子装置および電子モジュール | |
US10888002B2 (en) | Component carrier with embedded tracks protruding up to different heights | |
JP2018148086A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
JP5546352B2 (ja) | 多数個取り配線基板 | |
JP2016092018A (ja) | 配線基板、電子装置および電子モジュール | |
JP2013095142A (ja) | 導体ライン製造用兼ビア製造用スタンプ及びこれを用いるコイル部品の製造方法 | |
JP7223352B2 (ja) | 導電基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130805 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140715 |