JP2018195620A - 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 - Google Patents
貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 Download PDFInfo
- Publication number
- JP2018195620A JP2018195620A JP2017095708A JP2017095708A JP2018195620A JP 2018195620 A JP2018195620 A JP 2018195620A JP 2017095708 A JP2017095708 A JP 2017095708A JP 2017095708 A JP2017095708 A JP 2017095708A JP 2018195620 A JP2018195620 A JP 2018195620A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- layer
- capacitor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Coils Or Transformers For Communication (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面と前記第2面との間を貫通する電極用貫通孔、及び、前記第1面と前記第2面との間を貫通するキャパシタ用貫通孔が設けられた基板と、
前記基板の前記電極用貫通孔に位置する貫通電極と、
前記基板の前記キャパシタ用貫通孔の前記第1面の第1面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第2面の第2面開口部近傍に渡って連続して設けられ、第1面第2電極層、誘電体層、第1面第1電極層の順に積層された積層構造を有するキャパシタと、を備える。
前記貫通電極と前記第1面第2電極層又は前記第1面第1電極層の何れか一方のみとを電気的に接続する配線層をさらに備えるようにしてもよい。
前記基板の前記第1面上における前記第1面第2電極層の側端部は、前記第1面上で、前記誘電体層により被覆されているようにしてもよい。
前記基板の前記第1面における前記誘電体層の側端部は、前記基板の前記第1面上で前記第1面第2電極層の端部を被覆するように、前記基板の前記第1面上に位置しているようにしてもよい。
前記基板の前記第1面における前記第1面第1電極層の側端部は、前記基板の前記第1面上の前記誘電体層の側端部上に位置しているようにしてもよい。
前記第1面第2電極層は、前記第1面第2電極層の側端部と前記基板の前記第1面との境界に凹部を有するようにしてもよい。
前記第1面第2電極層の膜厚は、前記第1面第1電極層の膜厚よりも厚くなるようにしてもよい。
前記電極用貫通孔の幅は、前記キャパシタ用貫通孔の幅と同じ大きさであるようにしてもよい。
前記電極用貫通孔の幅は、前記キャパシタ用貫通孔の幅よりも大きくなるようにしてもよい。
前記基板の前記第1面側で、前記第1面第1電極層及び前記誘電体層を貫通するとともに、前記第1面第1電極層とは絶縁され且つ前記第1面第2電極層に電気的に接続されたスルーホール配線をさらに備えるようにしてもよい。
前記基板は、複数の前記キャパシタ用貫通孔が設けられ、各キャパシタ用貫通孔に一対一に対応して前記キャパシタが設けられているようにしてもよい。
前記基板の前記第1面上において隣接する前記キャパシタの前記第1面第2電極層、前記誘電体層、及び前記第1面第1電極層は、前記基板の前記第1面上において、連続的に接続されているようにしてもよい。
前記基板の前記第1面上において隣接する前記キャパシタの前記第1面第2電極層、前記誘電体層、及び前記第1面第1電極層は、前記基板の前記第1面上において、連続的に接続されていないようにしてもよい。
前記キャパシタ用貫通孔の前記第1面に平行な断面は円形であるようにしてもよい。
前記貫通電極は、前記電極用貫通孔の側壁に沿って成膜されたシード層と、前記シード層の表面に成膜されためっき層と、を有するようにしてもよい。
前記貫通電極と、前記貫通電極に電気的に接続されるとともに前記第1面側に位置する第1面導電層と、前記貫通電極に電気的に接続されるとともに前記第2面側に位置する第2面導電層と、を有するインダクタを更に備えるようにしてもよい。
貫通電極基板と、
前記貫通電極基板に搭載された素子と、を備え、
前記貫通電極基板は、
第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面と前記第2面との間を貫通する貫通孔、及び、前記第1面と前記第2面との間を貫通するキャパシタ用貫通孔が設けられた基板と、
前記基板の前記電極用貫通孔に位置する貫通電極と、
前記基板の前記キャパシタ用貫通孔の前記第1面の第1面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第2面の第2面開口部近傍に渡って連続して設けられ、第1面第2電極層、誘電体層、第1面第1電極層の順に積層された積層構造を有するキャパシタと、を備える。
第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面と前記第2面との間を貫通する電極用貫通孔、及び、前記第1面と前記第2面との間を貫通するキャパシタ用貫通孔が設けられた基板を準備する工程と、
前記基板の前記電極用貫通孔に位置する貫通電極を形成する工程と、
前記基板の前記キャパシタ用貫通孔の前記第1面の第1面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第2面の第2面開口部近傍に渡って連続して設けられ、第1面第2電極層、誘電体層、第1面第1電極層の順に積層された積層構造を有するキャパシタを形成する工程と、を備える。
前記貫通電極を形成するのと同時に、前記キャパシタの前記第1面第2電極層を形成するようにしてもよい。
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る貫通電極基板10の構成について説明する。図1は、実施形態に係る貫通電極基板10を示す断面図である。また、図2は、図1に示す貫通電極基板の貫通孔近傍を部分的に拡大して示す断面図である。また、図3は、図1に示す貫通電極基板のキャパシタ用貫通孔を部分的に拡大して示す断面図である。また、図4は、図1に示す貫通電極基板を示す平面図である。なお、図4では、簡単のため、第1面第1導電層311の表面に沿った断面を模式的に表している。
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。
貫通電極22は、電極用貫通孔20の内部に少なくとも部分的に位置し、且つ導電性を有する部材である。
図1に示すように、第1配線構造部30は、基板12の第1面13上に位置する第1面第1配線層31、第1面第1配線層31上に位置する第1面第2配線層32、及び第1面第2配線層32上に位置する第1面第3配線層33を含む。以下、第1面第1配線層31、第1面第2配線層32及び第1面第3配線層33の構成について説明する。
図1に示すように、第1面第1配線層31は、キャパシタ15の第1面第2電極層15aを含む第1面第1導電層311、及びキャパシタ15の誘電体層15bを含む第1面第1絶縁層312を有する。
図1に示すように、第1面第2配線層32は、第1面第2導電層321及び第1面第2絶縁層322を有する。第1面第1電極層15cを構成する第1面第2導電層321は、第1面第1絶縁層312上に位置する、導電性を有する層である。そして、図1、図3に示すように、貫通電極22に電気的に接続された第1面第1導電層311、すなわち第1面第2電極層15aと、第1面第1導電層311上に位置する第1面第1絶縁層312、すなわち誘電体層15bと、第1面第1絶縁層312上に位置する第1面第2導電層321、すなわち第1面第1電極層15cとによって、キャパシタ15が構成されている。
また、図6は、図1に示すキャパシタのさらに他の例を示す図である。
図1に示すように、第1面第3配線層33は、第1面第3導電層331及び第1面第3絶縁層332を有する。第1面第3導電層331は、第1面第1導電層311上又は第1面第2導電層321上に位置する、導電性を有する層である。図1に示す例において、第1面第3導電層331は、キャパシタ15の一方の第1面第2電極層15aである第1面第1導電層311に接続された部分、及び、キャパシタ15の他方の第1面第1電極層15cである第1面第2導電層321に接続された部分を含む。
図1に示すように、第2配線構造部40は、基板12の第2面14上に位置する第2面第1配線層41を含む。第2面第1配線層41は、第2面第1導電層411及び第2面第1絶縁層412を有する。
以下、貫通電極基板10の製造方法の一例について、図8乃至図20を参照して説明する。
まず、基板12を準備する。次に、第1面13にレジスト層を設ける。その後、レジスト層のうち電極用貫通孔20及びキャパシタ用貫通孔Zに対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図8に示すように、基板12に電極用貫通孔20及びキャパシタ用貫通孔Zを形成することができる。なお、既述のように、電極用貫通孔20は基板12を貫通するとともに、キャパシタ用貫通孔Zは基板12を貫通するように、エッチングの条件、電極用貫通孔20及びキャパシタ用貫通孔Zの各アスペクト比、幅等が設定される。
次に、電極用貫通孔20に貫通電極22を形成するとともに、キャパシタ用貫通孔Zにキャパシタ15の第1面第2電極層15aを形成する。本実施の形態においては、貫通電極22と同時に上述の第1面第1導電層311及び第2面第1導電層411を形成する例について説明する。
なお、密着層361及びシード層362を形成する方法が、上述の方法に限られることはない。例えば、ゾルゲル法によって酸化亜鉛などを含む密着層361を形成し、続いて、密着層361上に無電解めっき法によってシード層362を形成してもよい。また、密着層361及びシード層362の両方を、蒸着法やスパッタリング法などの物理成膜法によって形成してもよい。
次に、第1面第1導電層311の表面をNH3プラズマなどのプラズマに晒す表面処理工程を実施してもよい。これにより、第1面第1導電層311の表面の酸化物を除去することができる。例えば、第1面第1導電層311が銅を含む場合、第1面第1導電層311の表面の酸化銅を除去することができる。このことにより、第1面第1導電層311と、第1面第1導電層311上に形成される第1面第1絶縁層312との間の密着性を高めることができる。
次に、第1面第1導電層311上にキャパシタ15の誘電体層15bを含む第1面第1絶縁層312を形成する。
次に、図16に示すように、誘電体層15bを含む第1面第1絶縁層312上に第1面第1電極層15cを含む第1面第2導電層321を形成する。これにより、第1面第1導電層311と、第1面第1導電層311上の第1面第1絶縁層312と、第1面第1絶縁層312上の第1面第2導電層321と、を備える、すなわち、第1面第2電極層15a、誘電体層15b、第1面第1電極層15cの順に積層された積層構造を有するキャパシタ15を構成することができる。
次に、図17に示すように、第1面第1絶縁層312上及び第1面第2導電層321上に第1面第2絶縁層322を形成する。また、基板12の第2面14上及び第2面第1導電層411上に第2面第1絶縁層412を形成する。
次に、図19に示すように、第1面第1絶縁層312のうち第1面第2絶縁層322の開口323と重なる部分をエッチングして、第1面第1絶縁層312に開口を形成する。
その後、第1面第2絶縁層322上及び第1面第3導電層331上に部分的に第1面第3絶縁層332を形成する。これによって、既述の図1に示す貫通電極基板10を得ることができる。第1面第3絶縁層332を形成する方法は特には限定されない。第1面第2絶縁層322の場合と同様に、有機材料を含むフィルムや液を用いることによって、第1面第3絶縁層332を形成することができる。
以下、本実施の形態による貫通電極基板10の作用について説明する。
図20は、図1に示す貫通電極基板10と、貫通電極基板10に搭載された素子50と、を備える実装基板60の一例を示す断面図である。素子50は、ロジックICやメモリICなどのLSIチップである。また、素子50は、MEMS(Micro Electro Mechanical Systems)チップであってもよい。MEMSチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが1つの基板上に集積化された電子デバイスである。図20に示すように、素子50は、貫通電極基板10の第1面第3導電層331などの導電層に電気的に接続された端子51を有する。
図21は、本開示の実施形態に係る貫通電極基板10が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板10は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
12 基板
13 第1面
14 第2面
15 キャパシタ
16 インダクタ
20 電極用貫通孔
Z キャパシタ用貫通孔
50 素子
60 実装基板
110 ノート型パーソナルコンピュータ
120 タブレット端末
130 携帯電話
140 スマートフォン
150 デジタルビデオカメラ
160 デジタルカメラ
170 デジタル時計
180 サーバ
Claims (19)
- 第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面と前記第2面との間を貫通する電極用貫通孔、及び、前記第1面と前記第2面との間を貫通するキャパシタ用貫通孔が設けられた基板と、
前記基板の前記電極用貫通孔に位置する貫通電極と、
前記基板の前記キャパシタ用貫通孔の前記第1面の第1面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第2面の第2面開口部近傍に渡って連続して設けられ、第1面第2電極層、誘電体層、第1面第1電極層の順に積層された積層構造を有するキャパシタと、を備える、貫通電極基板。 - 前記貫通電極と前記第1面第2電極層又は前記第1面第1電極層の何れか一方のみとを電気的に接続する配線層をさらに備える、請求項1に記載の貫通電極基板。
- 前記基板の前記第1面上における前記第1面第2電極層の側端部は、前記第1面上で、前記誘電体層により被覆されている、請求項1に記載の貫通電極基板。
- 前記基板の前記第1面における前記誘電体層の側端部は、前記基板の前記第1面上で前記第1面第2電極層の端部を被覆するように、前記基板の前記第1面上に位置している、請求項3に記載の貫通電極基板。
- 前記基板の前記第1面における前記第1面第1電極層の側端部は、前記基板の前記第1面上の前記誘電体層の側端部上に位置している、請求項4に記載の貫通電極基板。
- 前記第1面第2電極層は、前記第1面第2電極層の側端部と前記基板の前記第1面との境界に凹部を有する、請求項5に記載の貫通電極基板。
- 前記第1面第2電極層の膜厚は、前記第1面第1電極層の膜厚よりも厚い、請求項6に記載の貫通電極基板。
- 前記電極用貫通孔の幅は、前記キャパシタ用貫通孔の幅と同じ大きさである、請求項1に記載の貫通電極基板。
- 前記電極用貫通孔の幅は、前記キャパシタ用貫通孔の幅よりも大きい、請求項1に記載の貫通電極基板。
- 前記基板の前記第1面側で、前記第1面第1電極層及び前記誘電体層を貫通するとともに、前記第1面第1電極層とは絶縁され且つ前記第1面第2電極層に電気的に接続されたスルーホール配線をさらに備える、請求項1に記載の貫通電極基板。
- 前記基板は、複数の前記キャパシタ用貫通孔が設けられ、各キャパシタ用貫通孔に一対一に対応して前記キャパシタが設けられている、請求項1に記載の貫通電極基板。
- 前記基板の前記第1面上において隣接する前記キャパシタの前記第1面第2電極層、前記誘電体層、及び前記第1面第1電極層は、前記基板の前記第1面上において、連続的に接続されている、請求項11に記載の貫通電極基板。
- 前記基板の前記第1面上において隣接する前記キャパシタの前記第1面第2電極層、前記誘電体層、及び前記第1面第1電極層は、前記基板の前記第1面上において、連続的に接続されていない、請求項11に記載の貫通電極基板。
- 前記キャパシタ用貫通孔の前記第1面に平行な断面は円形である、請求項1に記載の貫通電極基板。
- 前記貫通電極は、前記電極用貫通孔の側壁に沿って成膜されたシード層と、前記シード層の表面に成膜されためっき層と、を有する、請求項1に記載の貫通電極基板。
- 前記貫通電極と、前記貫通電極に電気的に接続されるとともに前記第1面側に位置する第1面導電層と、前記貫通電極に電気的に接続されるとともに前記第2面側に位置する第2面導電層と、を有するインダクタを更に備える、請求項1に記載の貫通電極基板。
- 貫通電極基板と、
前記貫通電極基板に搭載された素子と、を備え、
前記貫通電極基板は、
第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面と前記第2面との間を貫通する貫通孔、及び、前記第1面と前記第2面との間を貫通するキャパシタ用貫通孔が設けられた基板と、
前記基板の前記電極用貫通孔に位置する貫通電極と、
前記基板の前記キャパシタ用貫通孔の前記第1面の第1面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第2面の第2面開口部近傍に渡って連続して設けられ、第1面第2電極層、誘電体層、第1面第1電極層の順に積層された積層構造を有するキャパシタと、を備える、実装基板。 - 第1面及び前記第1面の反対側に位置する第2面を含み、前記第1面と前記第2面との間を貫通する電極用貫通孔、及び、前記第1面と前記第2面との間を貫通するキャパシタ用貫通孔が設けられた基板を準備する工程と、
前記基板の前記電極用貫通孔に位置する貫通電極を形成する工程と、
前記基板の前記キャパシタ用貫通孔の前記第1面の第1面開口部の近傍、前記キャパシタ用貫通孔の側壁及び前記キャパシタ用貫通孔の前記第2面の第2面開口部近傍に渡って連続して設けられ、第1面第2電極層、誘電体層、第1面第1電極層の順に積層された積層構造を有するキャパシタを形成する工程と、を備える、貫通電極基板の製造方法。 - 前記貫通電極を形成するのと同時に、前記キャパシタの前記第1面第2電極層を形成する、請求項18に記載の貫通電極基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017095708A JP6909430B2 (ja) | 2017-05-12 | 2017-05-12 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2021111675A JP7207461B2 (ja) | 2017-05-12 | 2021-07-05 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2022212543A JP7447982B2 (ja) | 2017-05-12 | 2022-12-28 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2024030773A JP2024061693A (ja) | 2017-05-12 | 2024-02-29 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017095708A JP6909430B2 (ja) | 2017-05-12 | 2017-05-12 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021111675A Division JP7207461B2 (ja) | 2017-05-12 | 2021-07-05 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018195620A true JP2018195620A (ja) | 2018-12-06 |
JP6909430B2 JP6909430B2 (ja) | 2021-07-28 |
Family
ID=64570697
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017095708A Active JP6909430B2 (ja) | 2017-05-12 | 2017-05-12 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2021111675A Active JP7207461B2 (ja) | 2017-05-12 | 2021-07-05 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2022212543A Active JP7447982B2 (ja) | 2017-05-12 | 2022-12-28 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2024030773A Pending JP2024061693A (ja) | 2017-05-12 | 2024-02-29 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021111675A Active JP7207461B2 (ja) | 2017-05-12 | 2021-07-05 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2022212543A Active JP7447982B2 (ja) | 2017-05-12 | 2022-12-28 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2024030773A Pending JP2024061693A (ja) | 2017-05-12 | 2024-02-29 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (4) | JP6909430B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020113674A (ja) * | 2019-01-15 | 2020-07-27 | 凸版印刷株式会社 | 高周波モジュール用電子基板 |
KR20210153760A (ko) * | 2019-05-10 | 2021-12-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 패키지 구조 및 제작 방법들 |
WO2022124204A1 (ja) * | 2020-12-10 | 2022-06-16 | スタンレー電気株式会社 | 半導体発光装置及び半導体発光素子の支持基板 |
US11837680B2 (en) | 2019-05-10 | 2023-12-05 | Applied Materials, Inc. | Substrate structuring methods |
US11927885B2 (en) | 2020-04-15 | 2024-03-12 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01216591A (ja) * | 1988-02-25 | 1989-08-30 | Canon Inc | プリント基板 |
JPH0451166A (ja) * | 1990-06-19 | 1992-02-19 | Canon Inc | 電子写真装置 |
JP2001237510A (ja) * | 2000-02-23 | 2001-08-31 | Ibiden Co Ltd | プリント配線板 |
JP2011066331A (ja) * | 2009-09-18 | 2011-03-31 | Sony Corp | 実装基板及びその製造方法並びに電子機器 |
JP2014143312A (ja) * | 2013-01-24 | 2014-08-07 | Napura:Kk | 受動素子内蔵基板 |
JP2016207762A (ja) * | 2015-04-20 | 2016-12-08 | 富士通株式会社 | コンデンサを有するプリント基板、電子機器および製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0451166U (ja) * | 1990-08-31 | 1992-04-30 | ||
JP2005012114A (ja) | 2003-06-20 | 2005-01-13 | Sony Corp | 受動素子内蔵基板の製造方法および受動素子内蔵基板 |
JP2016195160A (ja) | 2015-03-31 | 2016-11-17 | Tdk株式会社 | 薄膜キャパシタ |
-
2017
- 2017-05-12 JP JP2017095708A patent/JP6909430B2/ja active Active
-
2021
- 2021-07-05 JP JP2021111675A patent/JP7207461B2/ja active Active
-
2022
- 2022-12-28 JP JP2022212543A patent/JP7447982B2/ja active Active
-
2024
- 2024-02-29 JP JP2024030773A patent/JP2024061693A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01216591A (ja) * | 1988-02-25 | 1989-08-30 | Canon Inc | プリント基板 |
JPH0451166A (ja) * | 1990-06-19 | 1992-02-19 | Canon Inc | 電子写真装置 |
JP2001237510A (ja) * | 2000-02-23 | 2001-08-31 | Ibiden Co Ltd | プリント配線板 |
JP2011066331A (ja) * | 2009-09-18 | 2011-03-31 | Sony Corp | 実装基板及びその製造方法並びに電子機器 |
JP2014143312A (ja) * | 2013-01-24 | 2014-08-07 | Napura:Kk | 受動素子内蔵基板 |
JP2016207762A (ja) * | 2015-04-20 | 2016-12-08 | 富士通株式会社 | コンデンサを有するプリント基板、電子機器および製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020113674A (ja) * | 2019-01-15 | 2020-07-27 | 凸版印刷株式会社 | 高周波モジュール用電子基板 |
JP7188101B2 (ja) | 2019-01-15 | 2022-12-13 | 凸版印刷株式会社 | 高周波モジュール用電子基板 |
KR20210153760A (ko) * | 2019-05-10 | 2021-12-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 패키지 구조 및 제작 방법들 |
JP2022533048A (ja) * | 2019-05-10 | 2022-07-21 | アプライド マテリアルズ インコーポレイテッド | パッケージの構成及び製造の方法 |
JP7386902B2 (ja) | 2019-05-10 | 2023-11-27 | アプライド マテリアルズ インコーポレイテッド | パッケージの構成及び製造の方法 |
KR102610674B1 (ko) * | 2019-05-10 | 2023-12-05 | 어플라이드 머티어리얼스, 인코포레이티드 | 패키지 구조 및 제작 방법들 |
US11837680B2 (en) | 2019-05-10 | 2023-12-05 | Applied Materials, Inc. | Substrate structuring methods |
US11887934B2 (en) | 2019-05-10 | 2024-01-30 | Applied Materials, Inc. | Package structure and fabrication methods |
US11927885B2 (en) | 2020-04-15 | 2024-03-12 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
WO2022124204A1 (ja) * | 2020-12-10 | 2022-06-16 | スタンレー電気株式会社 | 半導体発光装置及び半導体発光素子の支持基板 |
Also Published As
Publication number | Publication date |
---|---|
JP6909430B2 (ja) | 2021-07-28 |
JP7207461B2 (ja) | 2023-01-18 |
JP2021180316A (ja) | 2021-11-18 |
JP2023052180A (ja) | 2023-04-11 |
JP2024061693A (ja) | 2024-05-07 |
JP7447982B2 (ja) | 2024-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7207461B2 (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7279769B2 (ja) | 有孔基板及び実装基板 | |
JP7068638B2 (ja) | 配線基板及び実装基板 | |
JP2023040216A (ja) | 高周波部品及びその製造方法 | |
JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7096992B2 (ja) | 貫通電極基板及び実装基板 | |
JP2023120327A (ja) | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 | |
JP6852415B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2018170440A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2018125491A (ja) | 導電基板およびその製造方法 | |
JP2018148086A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
JP7236059B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7182084B2 (ja) | 貫通電極基板およびその製造方法 | |
JP7405183B2 (ja) | 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法 | |
JP7223352B2 (ja) | 導電基板およびその製造方法 | |
JP6965589B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2018148141A (ja) | 信号伝送基板およびその製造方法 | |
JP2018110157A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2019016653A (ja) | 導電基板、電子部品搭載基板および導電基板の製造方法 | |
JP2021145125A (ja) | 電子部品およびその製造方法 | |
JP2023056567A (ja) | 多層配線基板、その製造方法及びその設計方法 | |
JP2023052901A (ja) | 導電基板およびその製造方法 | |
JP2018160525A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2018186258A (ja) | 電子部品搭載基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6909430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |