JP2018160525A - 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 - Google Patents

貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 Download PDF

Info

Publication number
JP2018160525A
JP2018160525A JP2017056291A JP2017056291A JP2018160525A JP 2018160525 A JP2018160525 A JP 2018160525A JP 2017056291 A JP2017056291 A JP 2017056291A JP 2017056291 A JP2017056291 A JP 2017056291A JP 2018160525 A JP2018160525 A JP 2018160525A
Authority
JP
Japan
Prior art keywords
substrate
hole
insulating layer
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017056291A
Other languages
English (en)
Inventor
持 悟 倉
Satoru Kuramochi
持 悟 倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017056291A priority Critical patent/JP2018160525A/ja
Publication of JP2018160525A publication Critical patent/JP2018160525A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ガラスなどの無機材料からなる基板では、基板の孔壁に対する金属の密着性が充分ではなく、剥離してしまう恐れがある。密着性を高めた貫通電極基板を提供する。【解決手段】貫通電極基板10は、第1面13及び第1面の反対側に位置する第2面14を含むとともに複数の第1貫通孔20が設けられた基板12と、基板の第1面側に位置し、絶縁層17及び導電層18を含む第1面第1配線層31を少なくとも1つ有する第1配線構造部30と、第1配線構造部を貫通するとともに基板の第1貫通孔の内部を通る第2貫通孔28に位置する貫通電極22と、貫通電極と基板の第1貫通孔の壁面との間に位置する孔内絶縁層26と、を備える。【選択図】図1

Description

本開示の実施形態は、貫通電極を備える貫通電極基板に関する。また、本開示は、貫通電極基板を備える実装基板、及び貫通電極基板の製造方法に関する。
第1面及び第2面を含む基板と、基板に設けられた複数の貫通孔と、貫通孔の内部に位置する貫通電極と、を備える部材、いわゆる貫通電極基板が、様々な用途で利用されている。例えば、貫通電極基板は、LSIの実装密度を高めるために複数のLSIチップを積層させる際に2つのLSIチップの間に介在させるインターポーザとして利用される。また、貫通電極基板は、LSIチップなどの素子とマザーボードなどの実装基板との間に介在されることもある。
貫通電極の例としては、いわゆるフィルドビアやコンフォーマルビアが知られている。フィルドビアの場合、貫通電極は、貫通孔の内部に充填された銅などの導電性材料を含む。コンフォーマルビアの場合、貫通電極は、孔の側壁に沿って広がる導電層を含む。
貫通電極を形成する方法としては、例えば特許文献1に開示されているように、まず、ガラスなどの基板を準備し、次に、ガラスに貫通孔を形成する。その後、貫通孔の側壁にシード層を形成し、続いて、電解めっき法によってシード層上にめっき層を形成する。
特開平6−89831号公報
ガラスなどの無機材料と、金属などの導電性材料との密着性は、樹脂と導電性材料との密着性に比べて一般に低い。このため、ガラスなどの無機材料からなる基板の孔の側壁に金属などの導電性材料を直接的に形成した場合、導電性材料が側壁から剥離してしまう恐れがある。
本開示の実施形態は、このような課題を効果的に解決し得る貫通電極基板を提供することを目的とする。
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに複数の第1貫通孔が設けられた基板と、前記基板の前記第1面側に位置し、絶縁層及び導電層を含む第1面第1配線層を少なくとも1つ有する第1配線構造部と、前記第1配線構造部を貫通するとともに前記基板の前記第1貫通孔の内部を通る第2貫通孔に位置する貫通電極と、前記貫通電極と前記基板の前記第1貫通孔の壁面との間に位置する孔内絶縁層と、を備える、貫通電極基板である。
本開示の一実施形態による貫通電極基板は、前記基板の前記第2面側に位置し、絶縁層及び導電層を含む第2面第1配線層を少なくとも1つ有する第2配線構造部を更に備え、前記第2貫通孔は、前記第1配線構造部及び前記第2配線構造部を貫通するとともに前記基板の前記第1貫通孔の内部を通っていてもよい。
本開示の一実施形態による貫通電極基板において、前記基板が、10E−6/K以下の熱膨張率を有する無機材料を含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記基板が、ガラスを含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記孔内絶縁層及び前記基板の第1面上に位置する前記第1面第1配線層の前記絶縁層はいずれも、同一の材料を含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記孔内絶縁層及び前記基板の第1面上に位置する前記第1面第1配線層の前記絶縁層はいずれも、エポキシ樹脂を含んでいてもよい。
本開示の一実施形態による貫通電極基板において、前記孔内絶縁層が、前記基板の第1面上に位置する前記第1面第1配線層の前記絶縁層と一体的に構成されていてもよい。
本開示の一実施形態による貫通電極基板において、前記第1配線層の前記絶縁層のうち、前記第1貫通孔に近接する領域に位置する部分の第1厚みは、隣り合う2つの前記第1貫通孔の中間の領域に位置する部分の第2厚みよりも小さくなっていてもよい。
本開示の一実施形態による貫通電極基板において、前記第1厚みは、前記第2厚みの70%以下であってもよい。
本開示の一実施形態による貫通電極基板において、前記第1配線構造部は、前記第1配線層上に位置し、前記絶縁層及び前記導電層を含む第2配線層を更に有し、前記第1配線層の前記絶縁層のうち、前記第1貫通孔に近接する領域に位置する部分の第1厚みは、前記第2配線層の前記絶縁層のうち、前記第1貫通孔に近接する領域に位置する部分の第3厚みよりも小さくなっていてもよい。
本開示の一実施形態による貫通電極基板において、前記第1厚みは、前記第3厚みの70%以下であってもよい。
本開示の一実施形態による貫通電極基板において、第1面第1配線層の前記導電層の厚みが、1μm以上且つ20μm以下であってもよい。
本開示の一実施形態による貫通電極基板において、前記第1面第1配線層の前記導電層の、前記絶縁層側の表面における平均粗さが、0.1μm以上且つ0.4μm以下であってもよい。
本開示の一実施形態は、上記記載の貫通電極基板と、前記貫通電極基板に搭載された素子と、を備える、実装基板である。
本開示の一実施形態による実装基板において、前記素子が、シリコン基板を含んでいてもよい。
本開示の一実施形態は、第1面及び前記第1面の反対側に位置する第2面を含むとともに第1貫通孔が設けられた基板を準備する工程と、絶縁層及び導電層を含む積層体を、前記絶縁層が前記基板側に位置するように前記基板の前記第1面上に配置する工程と、前記積層体を前記基板に向けて押圧して、前記絶縁層を部分的に前記第1貫通孔の内部に押し込んで、前記第1貫通孔の内部に孔内絶縁層を形成する工程と、前記積層体の前記絶縁層及び前記導電層を加工して第1配線構造部を形成する工程と、前記第1配線構造部及び前記孔内絶縁層を貫通する第2貫通孔を形成する工程と、前記第2貫通孔の壁面に貫通電極を形成する工程と、を備える、貫通電極基板の製造方法である。
本開示の一実施形態による貫通電極基板の製造方法において、前記基板が、ガラスを含んでいてもよい。
本開示の一実施形態による貫通電極基板の製造方法において、前記積層体の前記導電層の厚みが、1μm以上且つ20μm以下であってもよい。
本開示の一実施形態による貫通電極基板の製造方法において、前記積層体の前記導電層の、前記絶縁層側の表面における平均粗さが、0.1μm以上且つ0.4μm以下であってもよい。
本開示の実施形態によれば、基板と貫通電極との間の密着性を高めることができる。
一実施形態に係る貫通電極基板を示す断面図である。 図2の貫通電極及びその周辺部分を拡大して示す断面図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 図4Aの積層体を拡大して示す断面図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 貫通電極基板の製造工程を示す図である。 一変形例に係る貫通電極基板を示す断面図である。 一変形例に係る貫通電極基板を示す断面図である。 一変形例に係る貫通電極基板を示す断面図である。 貫通電極基板及び素子を備える実装基板の一例を示す断面図である。 貫通電極基板が搭載される製品の例を示す図である。
以下、本開示の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
貫通電極基板
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る貫通電極基板10の構成について説明する。図1は、貫通電極基板10を示す断面図である。
貫通電極基板10は、基板12、第1配線構造部30、第2配線構造部40、孔内絶縁層26及び貫通電極22を備える。以下、貫通電極基板10の各構成要素について説明する。
(基板)
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に至る複数の第1貫通孔20が設けられている。
基板12は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板12は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板12は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
基板12を構成する無機材料の、常温における熱膨張係数は、好ましくは10.0E−6/K以下であり、より好ましくは4.0E−6/K以下である。これによって、貫通電極基板10の製造工程における熱処理や環境温度の変化に起因して基板12に反りや寸法変化が生じることを抑制することができる。
また、基板12を構成する無機材料の、5GHzにおける透過損失は、好ましくは3dB以下であり、より好ましくは1dB以下である。これにより、高周波の電気信号が基板12に抜けてしまうことを抑制することができる。従って、貫通電極基板10の帯域を高周波側に広げることができる。
上述の熱膨張係数及び透過損失に関する条件を満たすことの無機材料の例としては、無アルカリガラスなどのガラスを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。無アルカリガラスの例としては、旭硝子製のEN−A1や、コーニング製のイーグルXGなどを挙げることができる。
基板12がガラスを含む場合、基板12の厚みTは、例えば0.1mm以上且つ0.7mm以下である。また、基板12の第1面13の面内方向における第1貫通孔20の幅S1は、例えば200μm以上且つ300μm以下である。また、第1貫通孔20の幅S1に対する第1貫通孔20の長さの比、すなわち第1貫通孔20のアスペクト比は、例えば0.5以上且つ3以下である。
(第1配線構造部)
次に、第1配線構造部30について説明する。第1配線構造部30は、基板12の第1面13側に位置し、電気的な回路を構成する構造部である。第1配線構造部30は、絶縁層17及び導電層18を含む第1面第1配線層31を少なくとも有する。図1に示す例において、第1配線構造部30は、第1面第1配線層31上に位置する第1面第2配線層32、及び第1面第2配線層32上に位置する第1面第3配線層33を更に有する。第1面第2配線層32及び第1面第3配線層33も、第1面第1配線層31と同様に絶縁層17及び導電層18を含む。
各配線層31,32,33において、絶縁層17は、導電層18よりも基板12の第1面13側に位置する。例えば、第1面第1配線層31の絶縁層17は、導電層18よりも基板12に位置し、且つ基板12の第1面13に接している。
絶縁層17は、絶縁性を有する層である。絶縁層17は、例えば、エポキシ樹脂、フェノール樹脂、フッ素系樹脂などの熱硬化性樹脂、若しくは液晶ポリマー等の樹脂を含む。また、絶縁層17は、ガラス繊維や炭素繊維などの強化繊維を更に含んでいてもよい。例えば、プリント基板の分野において用いられるプリプレグによって絶縁層17を構成することができる。なお、絶縁層17の透過損失を低減するという観点からは、絶縁層17がガラス繊維や炭素繊維などの強化繊維を含まないことが好ましい。
導電層18は、導電性を有する層である。導電層18を構成する材料としては、銅などの金属を用いることができる。導電層18は、導電性を有する複数の層を含んでいてもよい。導電層18の厚みは、例えば1μm以上且つ20μm以下である。
(第2配線構造部)
次に、第2配線構造部40について説明する。第2配線構造部40は、基板12の第2面14側に位置し、電気的な回路を構成する構造部である。第2配線構造部40は、絶縁層17及び導電層18を含む第2面第1配線層41を少なくとも有する。図1に示す例において、第2配線構造部40は、第2面第1配線層41上に位置する第2面第2配線層42、及び第2面第2配線層42上に位置する第2面第3配線層43を更に有する。第2面第2配線層42及び第2面第3配線層43も、第2面第1配線層41と同様に絶縁層17及び導電層18を含む。
各配線層41,42,43において、絶縁層17は、導電層18よりも基板12の第2面14側に位置する。例えば、第2面第1配線層41の絶縁層17は、導電層18よりも基板12に位置し、且つ基板12の第2面14に接している。
第2配線構造部40の各配線層41,42,43を構成する絶縁層17及び導電層18の材料は、第1配線構造部30の各配線層31,32,33を構成する絶縁層17及び導電層18の場合と同様であるので、説明を省略する。
(貫通電極)
次に、貫通電極22について、図1及び図2を参照して説明する。図2は、貫通電極22及びその周辺部分を拡大して示す断面図である。図1に示すように、貫通電極基板10には、第1配線構造部30、基板12及び第2配線構造部40を貫通する第2貫通孔28が設けられている。貫通電極22は、この第2貫通孔28の内部に位置している。
貫通電極22は、第1配線構造部30の導電層18及び第2配線構造部40の導電層18に電気的に接続された電極である。貫通電極22を設けることにより、第1配線構造部30の導電層18と第2配線構造部40の導電層18とを電気的に接続することができる。図2に一例として示すように、第1面第1配線層31や第1面第2配線層32の導電層18は第2貫通孔28の側壁281に露出しており、このため、側壁281に設けられる貫通電極22が導電層18に接触して、導電層18と貫通電極22とが電気的に接続される。第2面第1配線層41や第2面第2配線層42の導電層18も同様である。
図1及び図2に示すように、貫通電極22は、例えば、第1部分23、第2部分24及び第3部分25を含む。第1部分23は、第2貫通孔28の側壁281に沿って広がっている。第2部分24は、第1部分23の第1配線構造部30側の端部に接続され、且つ第1配線構造部30上に位置している。第3部分25は、第1部分23の第2配線構造部40側の端部に接続され、且つ第2配線構造部40上に位置している。本実施の形態において、第1部分23は、第2貫通孔28を埋めないように構成されている。しかしながら、図示はしないが、第2貫通孔28が第1部分23によって埋まっていてもよい。なお「埋まる」とは、基板12の厚み方向における少なくとも1つの位置において、第1部分23が第1貫通孔20の全域にわたって基板12の第1面13の面内方向において広がっていることを意味する。
貫通電極22を構成する材料としては、導電層18の場合と同様に、銅などの金属を用いることができる。貫通電極22は、導電性を有する複数の層を含んでいてもよい。貫通電極22の厚みは、例えば1μm以上且つ20μm以下である。
次に、貫通電極22が設けられる第2貫通孔28について説明する。図1に示すように、第2貫通孔28は、第1貫通孔20の内部を通っている。また、第1貫通孔20の内部において、第2貫通孔28の側壁281と第1貫通孔20の側壁201との間には孔内絶縁層26が存在している。言い換えると、第1貫通孔20の内部において、第2貫通孔28の側壁281は、第1貫通孔20の側壁201上に位置する孔内絶縁層26によって構成されている。
孔内絶縁層26は、絶縁性を有する層である。孔内絶縁層26は、上述の絶縁層17と同様に、例えば、エポキシ樹脂などの熱硬化性樹脂を含む。また、孔内絶縁層26は、ガラス繊維や炭素繊維などの強化繊維を更に含んでいてもよい。例えば、プリント基板の分野において用いられるプリプレグによって孔内絶縁層26を構成することができる。
孔内絶縁層26及び第1面第1配線層31の絶縁層17はいずれも、エポキシ樹脂などの同一の材料を含んでいてもよい。また、孔内絶縁層26が、第1面第1配線層31の絶縁層17と一体的に構成されていてもよい。「一体的」とは、孔内絶縁層26と第1面第1配線層31の絶縁層17との間に界面が存在しないことを意味する。このような一体的な構成は、後述するように、第1面第1配線層31を構成するための積層体を押圧して積層体の絶縁層17を部分的に第1貫通孔20の内部に押し込むことによって実現され得る。
第1面第1配線層31の絶縁層17と同様に、第2面第1配線層41の絶縁層17も、孔内絶縁層26と同一の材料によって孔内絶縁層26と一体的に構成されていてもよい。
(貫通電極の周辺部分の構造)
次に、貫通電極22の周辺部分の構造について説明する。図1及び図2において、符号T1は、第1面第1配線層31の絶縁層17のうち、第1貫通孔20に近接する領域R1に位置する部分の厚み(以下、第1厚みとも称する)を表す。また、符号T2は、第1面第1配線層31の絶縁層17のうち、隣り合う2つの第1貫通孔20の中間の領域R2に位置する部分の厚み(以下、第2厚みとも称する)を表す。図2に示すように、第1厚みT1は、第2厚みT2よりも小さい。例えば、第1厚みT1は、第2厚みT2の70%以下である。
後述するように、第1貫通孔20の内部の孔内絶縁層26は、第1面第1配線層31の絶縁層17の一部が第1貫通孔20の内部に押し込まれることによって形成される。第1貫通孔20の内部に押し込まれる絶縁層は、主に、第1貫通孔20に近接する絶縁層17から供給される。このため、第1貫通孔20に近接する領域R1に位置する絶縁層17の第1厚みT1が、2つの第1貫通孔20の中間の領域R2に位置する絶縁層17の第2厚みT2よりも小さくなる。第1厚みT1は、例えば10μm以上且つ20μm以下、又は7μm以上且つ14μm以下であり、第2厚みT2は、例えば10μm以上且つ20μm以下である。
なお、第1貫通孔20に近接する領域R1とは、第1貫通孔20の側壁201からの、基板12の第1面13の面内方向における距離が1mm以下の領域である。また、隣り合う2つの第1貫通孔20の中間の領域R2とは、隣り合う2つの第1貫通孔20の中間点からの、基板12の第1面13の面内方向における距離が1mm以下の領域である。
図1及び図2において、符号T3は、第1面第2配線層32の絶縁層17のうち、第1貫通孔20に近接する領域R1に位置する部分の厚み(以下、第3厚みとも称する)を表す。図2に示すように、第1厚みT1は、第3厚みT3よりも小さい。例えば、第1厚みT1は、第3厚みT3の70%以下である。なぜなら、第1面第1配線層31の絶縁層17は、第1貫通孔20の内部に押し込まれる分だけ、第1面第2配線層32の絶縁層17に比べて薄くなるからである。第3厚みT3は、例えば10μm以上且つ20μm以下である。
図2に示すように、第1貫通孔20に近接する第1面第1配線層31の絶縁層17の面は、孔内絶縁層26側に向かうにつれて下方に傾斜する形状を有していてもよい。
貫通電極基板の製造方法
以下、貫通電極基板10の製造方法の一例について、図3乃至図13を参照して説明する。
(第1貫通孔形成工程)
まず、基板12を準備する。次に、第1面13又は第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち第1貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図3に示すように、基板12に第1貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
なお、基板12にレーザを照射することによって基板12に第1貫通孔20を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板12のうち第1貫通孔20が形成されるべき領域に変質層を形成する。続いて、基板12をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板12に第1貫通孔20を形成することができる。その他にも、基板12に研磨材を吹き付けるブラスト処理によって基板12に第1貫通孔20を形成してもよい。
(第1配線層形成工程)
続いて、基板12上に第1面第1配線層31及び第2面第1配線層41を形成する。まず、図4Aに示すように、絶縁層17及び導電層18を含む積層体16を、絶縁層17が基板12側に位置するように基板12の第1面13上に配置する。また、更なる積層体16を、絶縁層17が基板12側に位置するように基板12の第2面14上に配置する。
図4Bは、図4Aの積層体16を拡大して示す断面図である。図4Bに示すように、導電層18の絶縁層17側の表面は、凹凸形状を有していてもよい。これにより、導電層18に対する絶縁層17の密着性を高めることができる。導電層18の絶縁層17側の表面における平均粗さは、例えば0.1μm以上且つ0.4μm以下である。平均粗さは、例えば、JIS B 0601:2001に規定される算術平均粗さである。
次に、図5に示すように、積層体16を基板12に向けて押圧して、積層体16の絶縁層17を部分的に第1貫通孔20の内部に押し込む。例えば、基板12の第1面13上に位置する積層体16を、圧力P1で基板12に向けて押し込む。また、基板12の第2面14上に位置する積層体16を、圧力P2で基板12に向けて押し込む。これによって、第1貫通孔20の内部に、積層体16の絶縁層17の一部分から構成される孔内絶縁層26を形成することができる。
圧力P1と圧力P2は、同一であってもよく、異なっていてもよい。好ましくは、積層体16を加熱しながら積層体16を基板12に向けて押圧する。これによって、積層体16の絶縁層17の流動性を増加させることができ、絶縁層17が第1貫通孔20の内部へ移動し易くなる。加熱時の積層体16の温度は、例えば150℃以上且つ250℃以下である。
続いて、基板12の第1面13側の導電層18が電気的な回路を構成するよう、フォトリソグラフィー法などの方法を用いて導電層18を加工する。これにより、図6に示すように、第1面13上に、絶縁層17及び導電層18を含み、電気的な回路を構成する第1面第1配線層31を形成することができる。同様に、第2面14側の導電層18を加工することにより、第2面14上に第2面第1配線層41を形成することができる。
(第2配線層形成工程)
続いて、第1面第1配線層31上に更なる積層体16を配置する。また、第1面第1配線層31の導電層18の場合と同様にして、第1面第1配線層31上の積層体16の導電層18を加工する。これにより、図7に示すように、第1面第1配線層31上に第1面第2配線層32を形成することができる。同様に、第2面第1配線層41上に第2面第2配線層42を形成することができる。
(第3配線層形成工程)
続いて、第1面第2配線層32上に更なる積層体16を配置する。また、第1面第1配線層31の導電層18の場合と同様にして、第1面第2配線層32上の積層体16の導電層18を加工する。これにより、図8に示すように、第1面第2配線層32上に第1面第3配線層33を形成することができる。同様に、第2面第2配線層42上に第2面第3配線層43を形成することができる。
(第2貫通孔形成工程)
続いて、図9に示すように、各配線層31,32,33を有する第1配線構造部30、第1貫通孔20の内部の孔内絶縁層26、及び各配線層41,42,43を有する第2配線構造部40を貫通する第2貫通孔28を形成する。例えば、ドリルなどの工具を用いて第2貫通孔28を形成する。基板12の第1面13の面内方向における第2貫通孔28の幅S2は、例えば50μm以上且つ200μm以下である。
(貫通電極形成工程)
続いて、第2貫通孔28の側壁281上に貫通電極22を形成する。まず、図10に示すように、第2貫通孔28の側壁281、第1配線構造部30の表面及び第2配線構造部40の表面に、無電解めっき法によって第1導電層221を形成する。例えば、銅を含む無電解めっき液の中に、第1配線構造部30及び第2配線構造部40が設けられた基板12を浸漬させる。これによって、第2貫通孔28の側壁281、第1配線構造部30の表面及び第2配線構造部40の表面に第1導電層221を析出させることができる。なお、無電解めっき工程を実施する前に、第2貫通孔28の側壁281、第1配線構造部30の表面及び第2配線構造部40の表面にパラジウムなどの触媒を付着させる触媒付着工程を実施してもよい。
続いて、図11に示すように、第1導電層221上に部分的にレジスト層29を形成する。レジスト層29は、図11に示すように、第1面第3配線層33の導電層18及び第2面第3配線層43の導電層18を覆うよう形成されてもよい。レジスト層29の材料としては、アクリル樹脂を含むドライフィルムレジストなど、感光性を有する材料が用いられ得る。
続いて、図12に示すように、第1導電層221上に電解めっき法によって第2導電層222を形成する。例えば、銅を含む電解めっき液の中に、第1配線構造部30及び第2配線構造部40が設けられた基板12を浸漬させる。また、第1導電層221に電流を流す。これによって、第1導電層221上に第2導電層222を析出させることができる。
(レジスト及び第1導電層除去工程)
その後、図13に示すように、レジスト層29を除去する。また、第1導電層221のうちレジスト層29によって覆われていた部分を、例えばウェットエッチングにより除去する。このようにして、第1導電層221及び第2導電層222を含む貫通電極22を形成することができる。なお、第2導電層222などの導電層をアニールする工程を実施してもよい。
以下、本実施の形態によってもたらされる作用について説明する。
本実施の形態においては、貫通電極22と基板12の第1貫通孔20の側壁201との間に、有機材料を含む孔内絶縁層26が存在している。このため、貫通電極22が、無機材料を含む基板12の第1貫通孔20の側壁201に接する場合に比べて、貫通電極22が側壁から剥がれてしまうことを抑制することができる。これにより、貫通電極基板10の信頼性を高めることができる。
また、本実施の形態においては、貫通電極基板10の基板12として、ガラスなどの、低い熱膨張係数を有する無機材料を用いることができる。このため、貫通電極基板10の製造工程における熱処理や環境温度の変化に起因して基板12に反りや寸法変化が生じることを抑制することができる。また、基板12における透過損失を低減することができるので、貫通電極基板10の帯域を高周波側に広げることができる。
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
(貫通電極基板の第1の変形例)
上述の実施の形態においては、基板12の面内方向における第1貫通孔20の幅が、基板12の厚み方向における位置に依らず一定である例を示した。しかしながら、これに限られることはなく、基板12の面内方向における第1貫通孔20の幅が、基板12の厚み方向における位置に応じて変化してもよい。例えば、図14に示すように、基板12の面内方向における第1貫通孔20の幅が、基板12の第1面13及び第2面14から基板12の厚み方向における中央部分に向かうにつれて小さくなっていてもよい。このような第1貫通孔20は、第1面13側及び第2面14側の両方から基板12をウェットエッチング法などによって加工することにより形成され得る。
(貫通電極基板の第2の変形例)
また、図15に示すように、第1貫通孔20の幅が、第1面13側から第2面14側に向かうにつれて小さくなっていてもよい。
(貫通電極基板の第3の変形例)
上述の実施の形態においては、電解めっき法によって第2導電層222を形成する際、第1面第3配線層33の導電層18及び第2面第3配線層43の導電層18をレジスト層29で覆う例を示した。しかしながら、これに限られることはなく、電解めっき法によって第2導電層222を形成する際、第1面第1配線層31の導電層18及び第2面第1配線層41の導電層18がレジスト層29で覆われていなくてもよい。この場合、図16に示すように、第1面第3配線層33の導電層18上及び第2面第3配線層43の導電層18上に第1導電層221及び第2導電層222が形成される。これにより、第1面第3配線層33の導電性及び第2面第3配線層43の導電性を高めることができる。
実装基板
図17は、貫通電極基板10と、貫通電極基板10に搭載された素子50と、を備える実装基板60の一例を示す断面図である。素子50は、ロジックICやメモリICなどのLSIチップである。また、素子50は、MEMS(Micro Electro Mechanical Systems)チップであってもよい。MEMSチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが1つの基板上に集積化された電子デバイスである。図17に示すように、素子50は、基板51と、基板51に設けられ、貫通電極基板10の第1面第3配線層33の導電層18などに電気的に接続された端子52と、を有する。
素子50の基板51は、例えばシリコン基板を含む。シリコン基板の熱膨張率は低く、約3E−6/Kである。ここで本実施の形態においては、貫通電極基板10の基板12を構成する材料として、ガラスなどの、低い熱膨張係数を有する無機材料を用いることができる。このため、素子50の基板51の熱膨張係数と貫通電極基板10の基板12の熱膨張係数との差が大きくなることを抑制することができる。このことにより、熱処理や環境温度の変化に起因して素子50の基板51及び貫通電極基板10の基板12に生じる伸縮量を同等にすることができる。従って、素子50の基板51や貫通電極基板10の基板12に反りや変形が生じることを抑制することができる。
通電極基板が搭載される製品の例
図18は、本開示の実施形態に係る貫通電極基板10が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板10は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
10 貫通電極基板
12 基板
13 第1面
14 第2面
16 積層体
17 絶縁層
18 導電層
20 第1貫通孔
201 側壁
22 貫通電極
221 第1導電層
222 第2導電層
23 第1部分
24 第2部分
25 第3部分
26 孔内絶縁層
28 第2貫通孔
281 側壁
29 レジスト層
30 第1配線構造部
31 第1面第1配線層
32 第1面第2配線層
33 第1面第3配線層
40 第2配線構造部
41 第2面第1配線層
42 第2面第2配線層
43 第2面第3配線層
50 素子
51 基板
52 端子
60 実装基板

Claims (20)

  1. 第1面及び前記第1面の反対側に位置する第2面を含むとともに複数の第1貫通孔が設けられた基板と、
    前記基板の前記第1面側に位置し、絶縁層及び導電層を含む第1面第1配線層を少なくとも1つ有する第1配線構造部と、
    前記第1配線構造部を貫通するとともに前記基板の前記第1貫通孔の内部を通る第2貫通孔に位置する貫通電極と、
    前記貫通電極と前記基板の前記第1貫通孔の壁面との間に位置する孔内絶縁層と、を備える、貫通電極基板。
  2. 前記基板の前記第2面側に位置し、絶縁層及び導電層を含む第2面第1配線層を少なくとも1つ有する第2配線構造部を更に備え、
    前記第2貫通孔は、前記第1配線構造部及び前記第2配線構造部を貫通するとともに前記基板の前記第1貫通孔の内部を通っている、請求項1に記載の貫通電極基板。
  3. 前記基板が、10E−6/K以下の熱膨張率を有する無機材料を含む、請求項1又は2に記載の貫通電極基板。
  4. 前記基板が、ガラスを含む、請求項1乃至3のいずれか一項に記載の貫通電極基板。
  5. 前記孔内絶縁層及び前記基板の第1面上に位置する前記第1面第1配線層の前記絶縁層はいずれも、同一の材料を含む、請求項1乃至4のいずれか一項に記載の貫通電極基板。
  6. 前記孔内絶縁層及び前記基板の第1面上に位置する前記第1面第1配線層の前記絶縁層はいずれも、エポキシ樹脂を含む、請求項5のいずれか一項に記載の貫通電極基板。
  7. 前記孔内絶縁層が、前記基板の第1面上に位置する前記第1面第1配線層の前記絶縁層と一体的に構成されている、請求項5又は6に記載の貫通電極基板。
  8. 前記第1面第1配線層の前記絶縁層のうち、前記第1貫通孔に近接する領域に位置する部分の第1厚みは、隣り合う2つの前記第1貫通孔の中間の領域に位置する部分の第2厚みよりも小さい、請求項1乃至7のいずれか一項に記載の貫通電極基板。
  9. 前記第1厚みは、前記第2厚みの70%以下である、請求項8に記載の貫通電極基板。
  10. 前記第1配線構造部は、前記第1面第1配線層上に位置し、前記絶縁層及び前記導電層を含む第1面第2配線層を更に有し、
    前記第1面第1配線層の前記絶縁層のうち、前記第1貫通孔に近接する領域に位置する部分の第1厚みは、前記第1面第2配線層の前記絶縁層のうち、前記第1貫通孔に近接する領域に位置する部分の第3厚みよりも小さい、請求項1乃至9のいずれか一項に記載の貫通電極基板。
  11. 前記第1厚みは、前記第3厚みの70%以下である、請求項10に記載の貫通電極基板。
  12. 前記第1面第1配線層の前記導電層の厚みが、1μm以上且つ20μm以下である、請求項1乃至11のいずれか一項に記載の貫通電極基板。
  13. 前記第1面第1配線層の前記導電層の、前記絶縁層側の表面における平均粗さが、0.1μm以上且つ0.4μm以下である、請求項12に記載の貫通電極基板。
  14. 請求項1乃至13のいずれか一項に記載の貫通電極基板と、
    前記貫通電極基板に搭載された素子と、を備える、実装基板。
  15. 前記素子が、シリコン基板を含む、請求項14に記載の実装基板。
  16. 第1面及び前記第1面の反対側に位置する第2面を含むとともに第1貫通孔が設けられた基板を準備する工程と、
    絶縁層及び導電層を含む積層体を、前記絶縁層が前記基板側に位置するように前記基板の前記第1面上に配置する工程と、
    前記積層体を前記基板に向けて押圧して、前記絶縁層を部分的に前記第1貫通孔の内部に押し込んで、前記第1貫通孔の内部に孔内絶縁層を形成する工程と、
    前記積層体の前記絶縁層及び前記導電層を加工して第1配線構造部を形成する工程と、
    前記第1配線構造部及び前記孔内絶縁層を貫通する第2貫通孔を形成する工程と、
    前記第2貫通孔の壁面に貫通電極を形成する工程と、を備える、貫通電極基板の製造方法。
  17. 前記基板が、10E−6/K以下の熱膨張率を有する無機材料を含む、請求項16に記載の貫通電極基板の製造方法。
  18. 前記基板が、ガラスを含む、請求項16又は17に記載の貫通電極基板の製造方法。
  19. 前記積層体の前記導電層の厚みが、1μm以上且つ20μm以下である、請求項16乃至18のいずれか一項に記載の貫通電極基板の製造方法。
  20. 前記積層体の前記導電層の、前記絶縁層側の表面における平均粗さが、0.1μm以上且つ0.4μm以下である、請求項19に記載の貫通電極基板の製造方法。
JP2017056291A 2017-03-22 2017-03-22 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 Pending JP2018160525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017056291A JP2018160525A (ja) 2017-03-22 2017-03-22 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017056291A JP2018160525A (ja) 2017-03-22 2017-03-22 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法

Publications (1)

Publication Number Publication Date
JP2018160525A true JP2018160525A (ja) 2018-10-11

Family

ID=63796869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017056291A Pending JP2018160525A (ja) 2017-03-22 2017-03-22 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法

Country Status (1)

Country Link
JP (1) JP2018160525A (ja)

Similar Documents

Publication Publication Date Title
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
JP6323768B1 (ja) 貫通電極基板及びその製造方法、並びに実装基板
JP2010171377A (ja) 貫通電極基板及びその製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP7276403B2 (ja) 貫通電極基板及び実装基板
JP7075625B2 (ja) 貫通電極基板、貫通電極基板の製造方法及び実装基板
JP2024061693A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2018107423A (ja) 有孔基板、有孔基板を備える実装基板及び有孔基板の製造方法
JP2008042154A (ja) パッケージ基板
TW201444440A (zh) 配線基板及其製造方法
JP5660462B2 (ja) プリント配線板
JP2016115823A (ja) プリント配線板
JP2018160525A (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2009289853A (ja) 配線基板の製造方法及び実装構造体の製造方法
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR100670594B1 (ko) 인쇄 회로 기판에서 미세 회로 형성 방법
JP2015037184A (ja) コア基板及びコア基板の製造方法
JP2018170440A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP6909435B2 (ja) 貫通電極基板およびその製造方法
JP2015070169A (ja) 配線基板および配線基板製造方法
JP2018148141A (ja) 信号伝送基板およびその製造方法
JP2018148086A (ja) 貫通電極基板の製造方法及び貫通電極基板
JP2007324232A (ja) Bga型多層配線板及びbga型半導体パッケージ
JP2015130398A (ja) 多層配線基板および多層配線基板の製造方法