JP7075625B2 - 貫通電極基板、貫通電極基板の製造方法及び実装基板 - Google Patents
貫通電極基板、貫通電極基板の製造方法及び実装基板 Download PDFInfo
- Publication number
- JP7075625B2 JP7075625B2 JP2018537143A JP2018537143A JP7075625B2 JP 7075625 B2 JP7075625 B2 JP 7075625B2 JP 2018537143 A JP2018537143 A JP 2018537143A JP 2018537143 A JP2018537143 A JP 2018537143A JP 7075625 B2 JP7075625 B2 JP 7075625B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- substrate
- inorganic film
- inorganic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 130
- 239000010703 silicon Substances 0.000 title claims description 130
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000010410 layer Substances 0.000 claims description 703
- 239000000758 substrate Substances 0.000 claims description 337
- 239000012044 organic layer Substances 0.000 claims description 146
- 238000000034 method Methods 0.000 claims description 51
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000012528 membrane Substances 0.000 claims description 7
- 230000035515 penetration Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 213
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 116
- 230000004048 modification Effects 0.000 description 60
- 238000012986 modification Methods 0.000 description 60
- 238000007747 plating Methods 0.000 description 34
- 239000011368 organic material Substances 0.000 description 24
- 230000004888 barrier function Effects 0.000 description 22
- 229910010272 inorganic material Inorganic materials 0.000 description 22
- 239000011147 inorganic material Substances 0.000 description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 17
- 239000010949 copper Substances 0.000 description 17
- 239000007789 gas Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 12
- 239000007769 metal material Substances 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 11
- 229920001721 polyimide Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- -1 SiN Chemical compound 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000002648 laminated material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroluminescent Light Sources (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
以下、本開示の実施形態に係る貫通電極基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
以下、本開示の実施の形態について説明する。まず、図1及び図2を参照して、本実施の形態に係る貫通電極基板10の構成について説明する。図1は、貫通電極基板10を示す断面図である。図2は、図1の貫通電極基板10を拡大して示す断面図である。
基板12は、第1側D1に位置する第1面13、及び、第1側D1とは反対の第2側D2に位置する第2面14を含む。また、基板12には、第1面13から第2面14に至る複数の貫通孔20が設けられている。
貫通電極22は、貫通孔20の内部に少なくとも部分的に位置し、且つ導電性を有する部材である。本開示の実施形態において、貫通電極22は、貫通孔20に中空部が残るよう構成されている。すなわち、貫通電極22はコンフォーマルビアである。貫通電極22は、側壁部分23及び第1部分24を少なくとも含む。貫通電極22は、第2部分25を更に含んでいてもよい。
有機膜26は、貫通電極22の側壁部分23よりも貫通孔20の中心側において貫通孔20の内部に位置する。なお、「中心側」とは、貫通孔20の内部において、有機膜26と側壁21との間の距離が側壁部分23と側壁21との間の距離よりも大きいことを意味する。貫通孔20に有機膜26を設けることにより、言い換えると、貫通孔20の中空部を有機膜26で充填することにより、貫通孔20の内部にめっき液、有機材料、無機材料などの残渣が生じることを抑制することができる。なお、貫通孔20に有機膜26が完全には充填されていなくてもよい。例えば、貫通電極22の側壁部分23と有機膜26との間に部分的に隙間が存在していてもよい。また、有機膜26の第1側D1の端面に、基板12の第1面13の位置よりも第2面14側に少なくとも部分的に至る窪みが形成されていてもよい。同様に、有機膜26の第2側D2の端面に、基板12の第2面14の位置よりも第1面13側に少なくとも部分的に至る窪みが形成されていてもよい。
無機膜27は、無機材料から構成され、貫通電極22の第1部分24を第1側D1から少なくとも部分的に覆う膜である。無機膜27は、貫通電極22の側壁部分23を更に覆っていてもよい。また、無機膜27は、貫通電極22の第2部分25を第2側D2から少なくとも部分的に更に覆っていてもよい。また、無機膜27は、基板12の第1面13や第2面14を更に覆っていてもよい。本実施の形態において、無機膜27は、基板12の第1面13上、貫通電極22の側壁部分23上、第1部分24上、第2部分25上、及び基板12の第2面14上に位置する一連の膜である。
図1に示すように、第1配線構造部30は、無機膜27よりも第1側D1側に位置する第1配線層31、及び第1配線層31上に位置する第2配線層32を含む。以下、第1配線層31及び第2配線層32の構成について説明する。
図1に示すように、第1配線層31は、絶縁層35及び導電層38を有する。絶縁層35には、貫通電極22の第1部分24上に位置する無機膜27の開口に連通する開口が設けられている。導電層38は、無機膜27の開口及び絶縁層35の開口を介して貫通電極22の第1部分24に接続されている。例えば、導電層38は、図1に示すように、無機膜27の開口及び絶縁層35の開口の内部に位置し、貫通電極22の第1部分24に接続されている第1部分38a、及び絶縁層35よりも第1側D1に位置する第2部分38bを含む。そして、第2部分38bの一部が第1部分38aに接続されている。
次に、第2配線層32について説明する。なお、第2配線層32の構成要素のうち第1配線層31と共通する構成要素には同一の符号を付し、説明を省略することがある。
以下、貫通電極基板10の製造方法の一例について、図3乃至図19を参照して説明する。
まず、基板12を準備する。次に、第1面13又は第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図3に示すように、基板12に貫通孔20を形成することができる。貫通孔20の寸法Sは、例えば20μm以上且つ150μm以下である。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
次に、基板12の貫通孔20に貫通電極22を形成する。例えば、まず、図4に示すように、基板12の第1面13、第2面14及び側壁21に、蒸着法やスパッタリング法などの物理成膜法によってバリア層221及びシード層222を順に形成する。続いて、図5に示すように、シード層222上に、開口281が設けられたレジスト層28を形成する。続いて、図6に示すように、レジスト層28の開口281にめっき液を供給して、シード層222上に部分的にめっき層223を形成する。その後、レジスト層を除去し、また、バリア層221及びシード層222のうちレジスト層によって覆われていた部分を除去する。このようにして、図7に示すように、側壁部分23、第1部分24及び第2部分25を含む貫通電極22を得ることができる。
次に、図8に示すように、プラズマCVDにより、基板12の表面及び貫通電極22を覆う無機膜27を形成する。例えば、まず、基板12の表面及び貫通電極22に、プラズマCVDにより、SiNを含む第1無機膜を形成し、続いて、第1無機膜上に、プラズマCVDにより、SiO2を含む第2無機膜を形成する。
次に、図9に示すように、貫通孔20に有機膜26を充填する。例えば、まず、有機膜26を構成するための樹脂層を含むフィルムを、基板12の第1側D1側及び第2側D2に配置する。続いて、フィルムを加圧することにより、樹脂層を貫通孔20の内部に押し込む。その後、貫通孔20の内部に押し込まれた樹脂層を、樹脂層に光を照射することなどによって硬化させる。また、樹脂層の不要部分を除去する。このようにして、貫通孔20の内部に有機膜26を設けることができる。
次に、図10に示すように、貫通電極22の第1部分24上に位置する開口361が設けられた有機層36を形成する。例えば、まず、感光性ポリイミドなどの有機材料を、スピンコート法などによって基板12上に成膜して、有機層36を形成する。続いて、有機層36のうち開口361に対応する部分が除去されるよう、有機層36を露光及び現像する。続いて、有機層36を焼成して有機層36を硬化させる。有機層36の焼成温度は、例えば200℃以上である。
次に、有機層36をマスクとして、プラズマエッチングにより、有機層36の開口361に露出している無機膜27をエッチングする。これによって、図11に示すように、有機層36の開口361に連通する開口271を無機膜27に形成する。エッチングガスとしては、例えば、CF4とH2との混合ガスを用いることができる。なお、プラズマエッチングにより有機層36の表面に損傷が生じる場合、有機層36に熱処理を施すことにより、損傷が生じた有機層36の表面を除去してもよい。有機層36の熱処理温度は、例えば200℃以上である。
次に、図12に示すように、有機層36の表面、並びに、有機層36の開口及び無機膜27の開口の側壁に、物理成膜法によってバリア層381を形成する。また、バリア層381上に、物理成膜法によってシード層382を形成する。
次に、図16に示すように、第1配線層31の有機層36及び導電層38上に、プラズマCVDにより、第1無機層371を形成する。続いて、図16に示すように、第1無機層371上に、プラズマCVDにより、第2無機層372を形成する。
次に、図17に示すように、基板12の第1面13の法線方向に沿って見た場合に第1配線層31の導電層38と重なる位置に開口361が設けられた有機層36を形成する。例えば、まず、感光性ポリイミドなどの有機材料を、スピンコート法などによって第2無機層372上に成膜して、有機層36を形成する。続いて、有機層36のうち開口361に対応する部分が除去されるよう、有機層36を露光及び現像する。続いて、有機層36を焼成して有機層36を硬化させる。有機層36の焼成温度は、例えば200℃以上である。
次に、有機層36をマスクとして、プラズマエッチングにより、有機層36の開口361に露出している無機層37の第1無機層371及び第2無機層372をエッチングする。これによって、図18に示すように、有機層36の開口361に連通する開口を無機層37に形成する。エッチングガスとしては、例えば、CF4とH2との混合ガスを用いることができる。なお、プラズマエッチングにより有機層36の表面に損傷が生じる場合、有機層36に熱処理を施すことにより、損傷が生じた有機層36の表面を除去してもよい。有機層36の熱処理温度は、例えば200℃以上である。
次に、図19に示すように、第1配線層31の導電層38に接続されるとともに有機層36の第1側D1にまで至る導電層38を形成する。このようにして、有機層36、無機層37及び導電層38を含む第2配線層32を、第1配線層31の第1側D1に形成することができる。
以下、本実施の形態による貫通電極基板10の作用について説明する。
貫通電極22を構成する銅などの金属材料の熱膨張率は、基板12を構成するガラスや珪素などの絶縁性無機材料の熱膨張率に比べて大きい。このため、有機層36の焼成工程や導電層38のアニール工程などにおいて、雰囲気温度が200℃以上になると、貫通電極22が膨張することが考えられる。雰囲気温度が200℃以上になる工程が繰り返し実施されると、貫通電極22の膨張及び収縮も繰り返し発生し、貫通電極22に残留応力が生じてしまう。この場合、機械的な接続強度が比較的に弱い、貫通電極22の第1部分24と第1配線層31の導電層38との間で、ボイドなどの欠陥が形成され得る。この結果、貫通電極22の第1部分24と第1配線層31の導電層38との間で、電気的な接続不良が生じてしまうことが考えられる。
また、無機膜27が貫通電極22の第1部分24を覆っているので、雰囲気温度が高温の場合に、貫通電極22の第1部分24を構成する銅などの金属材料の原子、分子、イオンなどが、第1配線層31の絶縁層35の有機層36内に拡散することを抑制することができる。これによって、第1配線層31の隣り合う2つの導電層38が導通してしまうことや、有機層36の絶縁破壊が生じてしまうことを抑制することができる。また、金属材料の拡散によって貫通電極22の第1部分24の厚みが低減し、第1部分24の抵抗の増加や断線が生じることを抑制することができる。
また、本実施の形態においては、無機膜27が、貫通電極22の側壁部分23を更に覆っている。このため、雰囲気温度が高温の場合に、貫通電極22の側壁部分23を構成する銅などの金属材料の原子、分子、イオンなどが、貫通孔20の内部の有機膜26内に拡散することを抑制することができる。これによって、側壁部分23の厚みが低減し、側壁部分23の抵抗の増加や断線が生じることを抑制することができる。
また、第1配線層31や第2配線層32などの配線層の絶縁層35は、ポリイミドなどの有機材料から構成され、且つ導電層38に接する有機層36を含む。有機層36の有機材料は、無機層37を構成する無機材料よりも小さい誘電率を有する。例えば、有機層36の有機材料の比誘電率は、2.0以上且つ3.3以下であり、一方、無機層37の無機材料の一例であるP-SiO2の比誘電率は4.1である。このような有機材料から構成される有機層36が、配線層において隣り合う2つの導電層38の間に位置することにより、導電層38の間の配線容量を小さくし、導電層38を伝播する信号の遅延量を小さくすることができる。また、隣り合う2つの導電層38の間におけるクロストークを抑制することができる。伝播遅延及びクロストークの抑制という観点からは、第1配線層31や第2配線層32などの配線層において、絶縁層35全体の厚みに対する有機層36の厚みの比率が、40%以上且つ90%以下であることが好ましい。
ところで、有機層36を構成するポリイミドなどの有機材料の熱膨張率は、基板12や貫通電極22を構成する無機材料の熱膨張率に比べて大きい。例えば、有機層36を構成する有機材料の熱膨張率が50~100E-6/Kであるのに対し、貫通電極22を構成する銅の熱膨張率は約16E-6/Kである。また、基板12の材料の一例であるガラスの熱膨張率は、約3E-6/Kであり、基板12の材料のその他の例である珪素の熱膨張率は、約2.4E-6/Kである。このため、有機層36の焼成工程や導電層38のアニール工程などにおいて、雰囲気温度が200℃以上になると、有機層36の熱膨張に起因して基板12及び貫通電極22に引っ張り応力が発生する。この結果、基板12に反りが生じてしまうことが考えられる。
また、本実施の形態においては、無機層37が、めっき層383と有機層36との間に位置し、SiNなどの珪素窒化物から構成された第1無機層371を含む。このため、雰囲気温度が高温の場合に、めっき層383を構成する銅などの金属材料の原子、分子、イオンなどが有機層36内に拡散することを抑制することができる。これによって、隣り合う2つの導電層38が導通してしまうことや、有機層36の絶縁破壊が生じてしまうことを抑制することができる。
以下、本実施の形態による貫通電極基板10の用途の例について説明する。ここでは、貫通電極基板10に素子61を搭載して実装基板60を構成する例について説明する。
図21は、第1変形例に係る貫通電極基板10を示す断面図である。図21に示すように、無機膜27は、貫通電極22は覆うが基板12の表面は覆っていなくてもよい。例えば、無機膜27は、貫通電極22の側壁部分23、第1部分24及び第2部分25は覆うが、基板12の第1面13及び第2面14は覆っていなくてもよい。
図22は、第2変形例に係る貫通電極基板10を示す断面図である。無機膜27は、貫通電極22の一部を覆い、その他の部分を覆っていなくてもよい。例えば、図22に示すように、無機膜27は、貫通電極22の側壁部分23は覆うが、貫通電極22の第1部分24及び第2部分25は覆っていなくてもよい。また、図示はしないが、無機膜27は、貫通電極22の第1部分24は覆うが、貫通電極22の側壁部分23は覆っていなくてもよい。
図23は、第1変形例に係る貫通電極基板10を示す断面図である。図23に示すように、貫通電極基板10の第1配線構造部30は、第2配線層32上に位置する第3配線層33を更に含んでいてもよい。第3配線層33は、第2配線層32の導電層38上に位置する開口が設けられた絶縁層35と、絶縁層35の開口を介して第2配線層32の導電層38に接続された導電層38と、を有する。第3配線層33の絶縁層35は、無機層37及び無機層37よりも第1側D1側に位置する有機層36を含む。第3配線層33の無機層37は、第2配線層32の導電層38を少なくとも部分的に覆っている。
図23に示す第1の変形例においては、第2配線層32及び第3配線層33のいずれもが、無機層37を含む例を示したが、これに限られることはなく、第1配線構造部30の複数の配線層の少なくとも1つが無機層37を含んでいればよい。例えば、図24に示すように、第3配線層33の絶縁層35は無機層37を含むが、第2配線層32の絶縁層35は無機層37を含んでいなくてもよい。若しくは、図示はしないが、第2配線層32の絶縁層35は無機層37を含むが、第3配線層33の絶縁層35は無機層37を含んでいなくてもよい。第1配線構造部30の複数の配線層の少なくとも1つが無機層37を含むことにより、基板12に反りが生じてしまうことを抑制することができる。また、無機層37よりも第2側D2側に位置する導電層38に生じる残留応力を軽減することができ、このことにより、導電層38にボイドなどの欠陥が形成されることを抑制することができる。
図25に示すように、貫通電極基板10は、基板12の第2面14上に位置する第1配線層41、及び第1配線層41上に位置する第2配線層42を少なくとも含む第2配線構造部40を更に備えていてもよい。
上述の第5変形例においては、基板12の第1側D1に位置する第1配線構造部30に含まれる導電層38の層数と、基板12の第2側D2に位置する第2配線構造部40に含まれる導電層48の層数とが同一である例を示した。しかしながら、第1配線構造部30に含まれる導電層38の層数と、第2配線構造部40に含まれる導電層48の層数とが異なっていてもよい。例えば、第2配線構造部40に含まれる導電層48の層数が、第1配線構造部30に含まれる導電層38の層数よりも少なくてもよい。
上述の実施の形態及び各変形例においては、無機膜27が、貫通電極22の側壁部分23を側壁部分23の第1側D1の端部から第2側D2の端部に至るまで覆う例を示した。しかしながら、これに限られることはなく、図48に示すように、無機膜27が、側壁部分23の第2側D2の端部にまで広がっていなくてもよい。例えば、無機膜27は、側壁部分23の第1側D1側の部分は覆うが第2側D2側の部分は覆っていなくてもよい。また、図48に示すように、無機膜27は、貫通電極22の第1部分24を第1側D1から少なくとも部分的に覆うが、貫通電極22の第2部分25を第2側D2から覆っていなくてもよい。すなわち、基板12の第2面14側には無機膜27が設けられていなくてもよい。
次に、第2の実施の形態について説明する。第2の実施の形態において、無機膜27は、第1側D1側の第1面側無機膜27a及び第2側D2側の第2面側無機膜27bに分離される。第2の実施の形態において、第1の実施の形態と同一部分には同一符号を付して詳細な説明は省略する。また、第1の実施の形態において得られる作用効果が本実施の形態においても得られることが明らかである場合、その説明を省略することもある。
以下、貫通電極基板10の製造方法の一例について、図28乃至図33を参照して説明する。
次に、図28に示すように、貫通孔20に有機膜26を充填する。例えば、第1の実施の形態の場合と同様に、有機膜26を構成するための樹脂層を含むフィルムを加圧して樹脂層を貫通孔20の内部に押し込み、貫通孔20の内部に押し込まれた樹脂層を硬化させ、その後、樹脂層の不要部分を除去する。
次に、図29に示すように、プラズマCVDにより、基板12の第1面13、貫通電極22の第1部分24及び有機膜26の第1側D1の端面を覆う一連の第1面側無機膜27aを形成する。また、プラズマCVDにより、基板12の第2面14、貫通電極22の第2部分25及び有機膜26の第2側D2の端面を覆う一連の第2面側無機膜27bを形成する。
次に、図30に示すように、貫通電極22の第1部分24上に位置する開口361が設けられた有機層36を形成する。例えば、まず、感光性ポリイミドなどの有機材料を、スピンコート法などによって基板12上に成膜して、有機層36を形成する。続いて、有機層36のうち開口361に対応する部分が除去されるよう、有機層36を露光及び現像する。続いて、有機層36を焼成して有機層36を硬化させる。有機層36の焼成温度は、例えば200℃以上である。
次に、有機層36をマスクとして、プラズマエッチングにより、有機層36の開口361に露出している無機膜27をエッチングする。これによって、図31に示すように、有機層36の開口361に連通する開口271を無機膜27に形成する。エッチングガスとしては、例えば、CF4とH2との混合ガス、CHF3ガス、SF6ガス、CF4ガス、CHF3とO2との混合ガス、SF6とO2との混合ガス、CF4とO2との混合ガスなどを用いることができる。なお、プラズマエッチングにより有機層36の表面に損傷が生じる場合、有機層36に熱処理を施すことにより、損傷が生じた有機層36の表面を除去してもよい。有機層36の熱処理温度は、例えば200℃以上である。
次に、図32に示すように、貫通電極22の第1部分24に接続されるとともに有機層36の第1側D1にまで至る導電層38を形成する。このようにして、有機層36、無機層37及び導電層38を含む第1配線層31を、基板12の第1側D1に形成することができる。
次に、第1配線層31の場合と同様にして、図33に示すように、第1配線層31の第1側D1側に第2配線層32を形成する。このようにして、第1配線層31及び第2配線層32を有する第1配線構造部30を基板12の第1側D1に設けることができる。
図34は、第1変形例に係る貫通電極基板10を示す断面図である。図34に示すように、第1面側無機膜27aは、貫通電極22の第1部分24又は有機膜26の第1側D1の端面は覆うが基板12の第1面13は覆っていなくてもよい。例えば、無機膜27は、貫通電極22の第1部分24及び有機膜26の第1側D1の端面は覆うが、基板12の第1面13は覆っていなくてもよい。
図35に示すように、貫通電極基板10は、基板12の第2面14上に位置する第1配線層41、及び第1配線層41上に位置する第2配線層42を少なくとも含む第2配線構造部40を更に備えていてもよい。
上述の第2変形例においては、基板12の第1側D1に位置する第1配線構造部30に含まれる導電層38の層数と、基板12の第2側D2に位置する第2配線構造部40に含まれる導電層48の層数とが同一である例を示した。しかしながら、第1配線構造部30に含まれる導電層38の層数と、第2配線構造部40に含まれる導電層48の層数とが異なっていてもよい。例えば、第2配線構造部40に含まれる導電層48の層数が、第1配線構造部30に含まれる導電層38の層数よりも少なくてもよい。
上述の実施の形態及び各変形例においては、無機膜27が、基板12の第1面13側に位置する第1面側無機膜27aと、基板12の第2面14側に位置する第2面側無機膜27bと、を含む例を示した。しかしながら、これに限られることはなく、図48に示すように、貫通電極22の第2部分25、有機膜26の第2側D2の端面、及び基板12の第2面14は、無機膜27によって覆われていない部分を含んでいてもよい。例えば、無機膜27が、第1面側無機膜27aを含むが第2面側無機膜27bを含んでいなくてもよい。すなわち、基板12の第2面14側には無機膜27が設けられていなくてもよい。
上述の各実施の形態においては、基板12に設けられる貫通孔20が、基板12の第1面13の法線方向に直交する方向に平行に延びる例を示したが、貫通孔20の形状は特には限定されない。例えば、図36に示すように、貫通孔20は、第1面13と第2面14との間で括れた形状を有していてもよい。また、図37に示すように、貫通孔20は、第1面13側又は第2面14側の一方から他方に向かうにつれて貫通孔20の寸法が小さくなるテーパー形状を有していてもよい。
図44は、本開示の実施形態に係る貫通電極基板10が搭載されることができる製品の例を示す図である。本開示の実施形態に係る貫通電極基板10は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
12 基板
13 第1面
14 第2面
20 貫通孔
21 側壁
22 貫通電極
22a 第1端面
22b 第2端面
221 バリア層
222 シード層
223 めっき層
23 側壁部分
24 第1部分
25 第2部分
26 有機膜
27 無機膜
27a 第1面側無機膜
27b 第2面側無機膜
28 レジスト層
29 レジスト層
30 第1配線構造部
31 第1配線層
32 第2配線層
35 絶縁層
36 有機層
361 開口
37 無機層
371 第1無機層
372 第2無機層
373 開口
38 導電層
381 バリア層
382 シード層
383 めっき層
39 レジスト層
391 開口
40 第2配線構造部
41 第1配線層
42 第2配線層
45 絶縁層
46 有機層
47 無機層
48 導電層
60 実装基板
61 素子
62 端子
D1 第1側
D2 第2側
Claims (22)
- 第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含むとともに貫通孔が設けられた基板と、
前記貫通孔の側壁に沿って広がる側壁部分と、前記基板の前記第1面上に位置するとともに前記側壁部分に接続された第1部分と、を有する貫通電極と、
前記貫通孔の内部に位置する有機膜と、
前記貫通電極の前記第1部分を前記第1側から少なくとも部分的に覆うとともに、前記第1部分上に位置する開口が設けられた無機膜と、
前記無機膜よりも前記第1側に位置し、前記無機膜の前記開口に連通する開口が設けられた有機層を少なくとも含む絶縁層と、前記無機膜の前記開口及び前記絶縁層の前記開口を介して前記貫通電極の前記第1部分に接続された導電層と、を有する第1配線層と、を備え、
前記有機膜の前記第1側の端面は、前記貫通電極の前記第1部分及び前記無機膜によって覆われていない部分を含む、貫通電極基板。 - 第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含むとともに貫通孔が設けられた基板と、
前記貫通孔の側壁に沿って広がる側壁部分と、前記基板の前記第1面上に位置するとともに前記側壁部分に接続された第1部分と、を有する貫通電極と、
前記貫通孔の内部に位置する有機膜と、
前記貫通電極の前記第1部分を前記第1側から少なくとも部分的に覆うとともに、前記第1部分上に位置する開口が設けられた無機膜と、
前記無機膜よりも前記第1側に位置し、前記無機膜の前記開口に連通する開口が設けられた有機層を少なくとも含む絶縁層と、前記無機膜の前記開口及び前記絶縁層の前記開口を介して前記貫通電極の前記第1部分に接続された導電層と、を有する第1配線層と、を備え、
前記有機膜の前記第1側の端面は、前記貫通電極の前記第1部分及び前記無機膜によって覆われておらず、且つ前記第1配線層の前記有機層に接している部分を含む、貫通電極基板。 - 第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含むとともに貫通孔が設けられた基板と、
前記貫通孔の側壁に沿って広がる側壁部分と、前記基板の前記第1面上に位置するとともに前記側壁部分に接続された第1部分と、を有する貫通電極と、
前記貫通孔の内部に位置する有機膜と、
前記貫通電極の前記第1部分を前記第1側から少なくとも部分的に覆うとともに、前記第1部分上に位置する開口が設けられた無機膜と、
前記無機膜よりも前記第1側に位置し、前記無機膜の前記開口に連通する開口が設けられた有機層を少なくとも含む絶縁層と、前記無機膜の前記開口及び前記絶縁層の前記開口を介して前記貫通電極の前記第1部分に接続された導電層と、を有する第1配線層と、を備え、
前記無機膜は、前記貫通電極の前記側壁部分を少なくとも部分的に覆っている、貫通電極基板。 - 前記貫通電極は、前記基板の前記第2面上に位置するとともに前記側壁部分に接続された第2部分を更に有し、
前記無機膜は、前記貫通電極の前記第2部分を前記第2側から少なくとも部分的に覆っている、請求項1乃至3のいずれか一項に記載の貫通電極基板。 - 前記無機膜は、前記有機膜の前記第1側の端面を少なくとも部分的に覆っている、請求項1乃至4のいずれか一項に記載の貫通電極基板。
- 前記貫通電極は、前記基板の前記第2面上に位置するとともに前記側壁部分に接続された第2部分を更に有し、
前記貫通電極基板は、前記貫通電極の前記第2部分を前記第2側から少なくとも部分的に覆う第2面側無機膜を更に備える、請求項1、2又は5に記載の貫通電極基板。 - 前記第2面側無機膜は、前記有機膜の前記第2側の端面を少なくとも部分的に覆っている、請求項6に記載の貫通電極基板。
- 前記貫通電極基板は、前記第1配線層の前記導電層上に位置する開口が設けられた絶縁層と、前記絶縁層の前記開口を介して前記第1配線層の前記導電層に接続された導電層と、を有する第2配線層を更に備え、
前記第2配線層の前記絶縁層は、前記第1配線層の前記導電層を前記第1側から少なくとも部分的に覆う無機層を含む、請求項1乃至7のいずれか一項に記載の貫通電極基板。 - 前記貫通電極基板は、前記基板の前記第2面上に位置する第1配線層を少なくとも含む第2配線構造部を更に備え、
前記貫通電極は、前記基板の前記第2面上に位置するとともに前記側壁部分に接続された第2部分を更に有し、
前記第2配線構造部の前記第1配線層は、前記貫通電極の前記第2部分上に位置する開口が設けられた絶縁層と、前記絶縁層の前記開口を介して前記貫通電極の前記第2部分に接続された導電層と、を有する、請求項1、2、3又は5に記載の貫通電極基板。 - 前記第2配線構造部に含まれる前記導電層の層数は、前記基板の前記第1側に位置する導電層の層数よりも少なく、
前記第2配線構造部の前記第1配線層の前記有機層は、絶縁性を有する無機層によって覆われていない部分を含む、請求項9に記載の貫通電極基板。 - 貫通電極基板であって、
第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含むとともに貫通孔が設けられた基板と、
前記貫通孔の側壁に沿って広がる側壁部分と、前記基板の前記第1面上に位置するとともに前記側壁部分に接続された第1部分と、を有する貫通電極と、
前記貫通孔の内部に位置する有機膜と、
前記貫通電極の前記第1部分を前記第1側から少なくとも部分的に覆うとともに、前記第1部分上に位置する開口が設けられた無機膜と、
前記無機膜よりも前記第1側に位置し、前記無機膜の前記開口に連通する開口が設けられた有機層を少なくとも含む絶縁層と、前記無機膜の前記開口及び前記絶縁層の前記開口を介して前記貫通電極の前記第1部分に接続された導電層と、を有する第1配線層と、を備え、
前記貫通電極基板は、前記基板の前記第2面上に位置する第1配線層を少なくとも含む第2配線構造部を更に備え、
前記貫通電極は、前記基板の前記第2面上に位置するとともに前記側壁部分に接続された第2部分を更に有し、
前記第2配線構造部の前記第1配線層は、前記貫通電極の前記第2部分上に位置する開口が設けられた絶縁層と、前記絶縁層の前記開口を介して前記貫通電極の前記第2部分に接続された導電層と、を有し、
前記第2配線構造部に含まれる前記導電層の層数は、前記基板の前記第1側に位置する導電層の層数よりも少なく、
前記無機膜は、前記貫通電極の前記側壁部分の前記第2側の端部にまでは広がらないよう、前記側壁部分を部分的に覆っている、貫通電極基板。 - 前記第2配線構造部に含まれる前記導電層の層数は、前記基板の前記第1側に位置する導電層の層数よりも少なく、
前記有機膜の前記第2側の端面は、絶縁性を有する無機膜によって覆われていない部分を少なくとも部分的に含む、請求項9又は10に記載の貫通電極基板。 - 前記無機膜は、珪素酸化物又は珪素窒化物を少なくとも含む、請求項1乃至12のいずれか一項に記載の貫通電極基板。
- 第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含むとともに貫通孔が設けられた基板を準備する工程と、
前記貫通孔の側壁に沿って広がる側壁部分と、前記基板の前記第1面上に位置するとともに前記側壁部分に接続された第1部分と、を有する貫通電極を形成する工程と、
前記貫通孔の内部に有機膜を形成する工程と、
前記貫通電極の前記第1部分を前記第1側から少なくとも部分的に覆う無機膜を形成する工程と、
前記無機膜よりも前記第1側に位置する絶縁層を形成する工程と、
前記無機膜及び前記絶縁層を貫通して前記貫通電極の前記第1部分に接続された導電層を形成する工程と、を備え、
前記有機膜の前記第1側の端面は、前記貫通電極の前記第1部分及び前記無機膜によって覆われていない部分を含む、貫通電極基板の製造方法。 - 第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含むとともに貫通孔が設けられた基板を準備する工程と、
前記貫通孔の側壁に沿って広がる側壁部分と、前記基板の前記第1面上に位置するとともに前記側壁部分に接続された第1部分と、を有する貫通電極を形成する工程と、
前記貫通孔の内部に有機膜を形成する工程と、
前記貫通電極の前記第1部分を前記第1側から少なくとも部分的に覆う無機膜を形成する工程と、
前記無機膜よりも前記第1側に位置する絶縁層を形成する工程と、
前記無機膜及び前記絶縁層を貫通して前記貫通電極の前記第1部分に接続された導電層を形成する工程と、を備え、
前記有機膜の前記第1側の端面は、前記貫通電極の前記第1部分及び前記無機膜によって覆われておらず、且つ前記絶縁層の有機層に接している部分を含む、貫通電極基板の製造方法。 - 第1側に位置する第1面及び前記第1側とは反対の第2側に位置する第2面を含むとともに貫通孔が設けられた基板を準備する工程と、
前記貫通孔の側壁に沿って広がる側壁部分と、前記基板の前記第1面上に位置するとともに前記側壁部分に接続された第1部分と、を有する貫通電極を形成する工程と、
前記貫通孔の内部に有機膜を形成する工程と、
前記貫通電極の前記第1部分を前記第1側から少なくとも部分的に覆う無機膜を形成する工程と、
前記無機膜よりも前記第1側に位置する絶縁層を形成する工程と、
前記無機膜及び前記絶縁層を貫通して前記貫通電極の前記第1部分に接続された導電層を形成する工程と、を備え、
前記無機膜は、前記貫通電極の前記側壁部分を少なくとも部分的に覆っている、貫通電極基板の製造方法。 - 前記貫通電極を形成する工程は、前記基板の前記第2面上に位置するとともに前記側壁部分に接続された第2部分を更に形成し、
前記無機膜は、前記貫通電極の前記第2部分を前記第2側から少なくとも部分的に覆っている、請求項14乃至16のいずれか一項に記載の貫通電極基板の製造方法。 - 前記無機膜は、前記有機膜の前記第1側の端面を少なくとも部分的に覆っている、請求項14乃至17のいずれか一項に記載の貫通電極基板の製造方法。
- 前記貫通電極を形成する工程は、前記基板の前記第2面上に位置するとともに前記側壁部分に接続された第2部分を更に形成し、
前記貫通電極基板の製造方法は、前記貫通電極の前記第2部分を前記第2側から少なくとも部分的に覆う第2面側無機膜を形成する工程を更に備える、更に備える、請求項14、15又は18に記載の貫通電極基板の製造方法。 - 前記第2面側無機膜は、前記有機膜の前記第2側の端面を少なくとも部分的に覆っている、請求項19に記載の貫通電極基板の製造方法。
- 前記無機膜は、珪素酸化物又は珪素窒化物を少なくとも含む、請求項14乃至20のいずれか一項に記載の貫通電極基板の製造方法。
- 請求項1乃至13のいずれか一項に記載の貫通電極基板と、
前記貫通電極基板に搭載された素子と、を備える、実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022079818A JP7400873B2 (ja) | 2016-08-31 | 2022-05-13 | 貫通電極基板、貫通電極基板の製造方法及び実装基板 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016170015 | 2016-08-31 | ||
JP2016170015 | 2016-08-31 | ||
PCT/JP2017/029819 WO2018043184A1 (ja) | 2016-08-31 | 2017-08-21 | 貫通電極基板、貫通電極基板の製造方法及び実装基板 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022079818A Division JP7400873B2 (ja) | 2016-08-31 | 2022-05-13 | 貫通電極基板、貫通電極基板の製造方法及び実装基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018043184A1 JPWO2018043184A1 (ja) | 2019-06-24 |
JP7075625B2 true JP7075625B2 (ja) | 2022-05-26 |
Family
ID=61300602
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018537143A Active JP7075625B2 (ja) | 2016-08-31 | 2017-08-21 | 貫通電極基板、貫通電極基板の製造方法及び実装基板 |
JP2022079818A Active JP7400873B2 (ja) | 2016-08-31 | 2022-05-13 | 貫通電極基板、貫通電極基板の製造方法及び実装基板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022079818A Active JP7400873B2 (ja) | 2016-08-31 | 2022-05-13 | 貫通電極基板、貫通電極基板の製造方法及び実装基板 |
Country Status (4)
Country | Link |
---|---|
US (3) | US10957592B2 (ja) |
JP (2) | JP7075625B2 (ja) |
TW (2) | TWI765595B (ja) |
WO (1) | WO2018043184A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI765595B (zh) * | 2016-08-31 | 2022-05-21 | 日商大日本印刷股份有限公司 | 貫通電極基板、貫通電極基板之製造方法及安裝基板 |
TWI671885B (zh) | 2018-08-16 | 2019-09-11 | 華邦電子股份有限公司 | 記憶體裝置及其製造方法 |
CN110875316B (zh) * | 2018-08-31 | 2023-08-08 | 华邦电子股份有限公司 | 存储器装置及其制造方法 |
US11659660B2 (en) | 2019-11-01 | 2023-05-23 | Raytheon Company | Oxide liner stress buffer |
WO2021171551A1 (ja) * | 2020-02-28 | 2021-09-02 | 株式会社島津製作所 | 金属膜付物体 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036253A (ja) | 1999-07-26 | 2001-02-09 | Shinko Electric Ind Co Ltd | 多層配線回路基板及びその製造方法 |
JP2010258320A (ja) | 2009-04-28 | 2010-11-11 | Kyocera Corp | 配線基板及びその製造方法 |
JP2014168007A (ja) | 2013-02-28 | 2014-09-11 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141661A (ja) | 2000-11-02 | 2002-05-17 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2002151819A (ja) * | 2000-11-07 | 2002-05-24 | Ngk Spark Plug Co Ltd | スルーホール用充填材並びにそれを用いたプリント配線板及びその製造方法 |
JP2006216746A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 半導体装置 |
US8022552B2 (en) * | 2006-06-27 | 2011-09-20 | Megica Corporation | Integrated circuit and method for fabricating the same |
KR100969412B1 (ko) * | 2008-03-18 | 2010-07-14 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조방법 |
KR101089959B1 (ko) * | 2009-09-15 | 2011-12-05 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조 방법 |
JP6435860B2 (ja) | 2012-11-05 | 2018-12-19 | 大日本印刷株式会社 | 配線構造体 |
JP6276151B2 (ja) * | 2014-09-17 | 2018-02-07 | 東芝メモリ株式会社 | 半導体装置 |
TWI765595B (zh) * | 2016-08-31 | 2022-05-21 | 日商大日本印刷股份有限公司 | 貫通電極基板、貫通電極基板之製造方法及安裝基板 |
-
2017
- 2017-08-21 TW TW110107917A patent/TWI765595B/zh active
- 2017-08-21 US US16/325,911 patent/US10957592B2/en active Active
- 2017-08-21 TW TW106128262A patent/TWI724224B/zh active
- 2017-08-21 WO PCT/JP2017/029819 patent/WO2018043184A1/ja active Application Filing
- 2017-08-21 JP JP2018537143A patent/JP7075625B2/ja active Active
-
2021
- 2021-02-18 US US17/178,659 patent/US11373906B2/en active Active
-
2022
- 2022-05-13 JP JP2022079818A patent/JP7400873B2/ja active Active
- 2022-05-24 US US17/752,062 patent/US11810820B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001036253A (ja) | 1999-07-26 | 2001-02-09 | Shinko Electric Ind Co Ltd | 多層配線回路基板及びその製造方法 |
JP2010258320A (ja) | 2009-04-28 | 2010-11-11 | Kyocera Corp | 配線基板及びその製造方法 |
JP2014168007A (ja) | 2013-02-28 | 2014-09-11 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202127516A (zh) | 2021-07-16 |
US20210175121A1 (en) | 2021-06-10 |
TWI765595B (zh) | 2022-05-21 |
WO2018043184A1 (ja) | 2018-03-08 |
US20220328353A1 (en) | 2022-10-13 |
US11810820B2 (en) | 2023-11-07 |
US11373906B2 (en) | 2022-06-28 |
US20190287853A1 (en) | 2019-09-19 |
JP2022107008A (ja) | 2022-07-20 |
TWI724224B (zh) | 2021-04-11 |
JP7400873B2 (ja) | 2023-12-19 |
JPWO2018043184A1 (ja) | 2019-06-24 |
TW201820414A (zh) | 2018-06-01 |
US10957592B2 (en) | 2021-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7075625B2 (ja) | 貫通電極基板、貫通電極基板の製造方法及び実装基板 | |
JP7091801B2 (ja) | 貫通電極基板及びその製造方法、並びに実装基板 | |
JP7276403B2 (ja) | 貫通電極基板及び実装基板 | |
US8198726B2 (en) | Through-hole electrode substrate and method of manufacturing the same | |
JP7447982B2 (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2018160525A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
KR20170001310A (ko) | 글라스 코어 기판, 그의 제조 방법 및 그를 이용한 회로기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7075625 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |