JP2014168007A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2014168007A
JP2014168007A JP2013039725A JP2013039725A JP2014168007A JP 2014168007 A JP2014168007 A JP 2014168007A JP 2013039725 A JP2013039725 A JP 2013039725A JP 2013039725 A JP2013039725 A JP 2013039725A JP 2014168007 A JP2014168007 A JP 2014168007A
Authority
JP
Japan
Prior art keywords
resin layer
insulating resin
glass cloth
thermal expansion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013039725A
Other languages
English (en)
Inventor
Tomoharu Tsuchida
知治 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2013039725A priority Critical patent/JP2014168007A/ja
Priority to TW103106008A priority patent/TW201448682A/zh
Priority to KR1020140023579A priority patent/KR20140108164A/ko
Priority to US14/194,067 priority patent/US20140318834A1/en
Publication of JP2014168007A publication Critical patent/JP2014168007A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】
製造中および製造後における反りの発生が小さく、それにより製造が容易であるとともに、半導体素子Ｓを正常に搭載することが可能な配線基板を提供すること。
【解決手段】
ガラスクロス入り絶縁樹脂層１１ａ，１１ｂから成る絶縁板１１の両面に配線導体１２が形成されたコア基板１０の片面または両面に、絶縁板１１よりも熱膨張係数が大きな絶縁樹脂層２１の表面に配線導体２２が形成されたビルドアップ層２０を、コア基板１０の両面で異なる層数積層して成る配線基板Ａであって、絶縁板１１は、ビルドアップ層２０の層数が多い面側の熱膨張係数が反対面側の熱膨張係数よりも小さい。
【選択図】図１

Description

本発明は、コア基板の片面または両面に、コア基板の両面で異なる層数のビルドアップ層を積層して成る配線基板およびその製造方法に関するものである。
従来、図７に示すように、半導体素子Ｓを実装するビルドアップ配線基板として、コア基板４０の片面にビルドアップ層５０を積層して成る配線基板Ｂが知られている。コア基板４０は、スルーホール４３を有するコア用の絶縁板４１の両面およびスルーホール４３内にコア用の配線導体４２が被着されて成る。絶縁板４１としては、ガラス−エポキシ樹脂等のガラスクロス入り絶縁樹脂層が用いられる。絶縁板４１の上下面の配線導体４２は、銅箔および銅めっき層により形成されている。スルーホール４３内の配線導体４２は、銅めっき層により形成されている。さらに、配線導体４２が被着されたスルーホール４３内は、孔埋め樹脂４４によって充填されている。
ビルドアップ層５０は、ビルドアップ用の絶縁樹脂層５１と配線導体５２とを交互に積層して成る。絶縁樹脂層５１は、下層の配線導体４２または５２に通じるビアホール５３を有している。配線導体５２は、絶縁樹脂層５１上およびビアホール５３内に被着されている。絶縁樹脂層５１は、エポキシ樹脂等の熱硬化性樹脂から成る。配線導体５２は銅めっき層から成る。なお、この配線基板Ｂでは、さらに上下面にソルダーレジスト層６１が被着されている例を示している。ソルダーレジスト層６１は、アクリル変性エポキシ樹脂等の感光性の熱硬化性樹脂から成る。
このような配線基板Ｂは、以下のようにして形成される。まず、図８（ａ）に示すように、両面銅張板４０Ｐを準備する。両面銅張板４０Ｐは、カラス−エポキシ板等の絶縁樹脂層４１Ｐの両面に銅箔４２Ｆが張着されたものである。絶縁樹脂層４１Ｐの厚みは１００〜８００μｍ程度とする。銅箔４２Ｐの厚みは、５〜２５μｍ程度とする。両面銅張板４０Ｐの大きさは縦横がそれぞれ５００〜６００ｍｍ程度とする。これにより１枚の両面銅張板４０Ｐから数百個〜数千個の配線基板Ｂを同時に製造することが可能となる。なお、図８においては、煩雑さを避けるため、１個の配線導体Ｂに対応する部分のみを示す。
次に、図８（ｂ）に示すように、この両面銅張板４０Ｐにスルーホール４３を形成する。スルーホール４３の形成には、ドリル加工やレーザ加工を用いる。スルーホール４３の直径は５０〜２５０μｍ程度とする。
次に、図８（ｃ）に示すように、スルーホール４３の内面および銅箔４２Ｆの表面に銅めっき層４２Ｐを被着する。銅めっき層４２Ｐは、無電解銅めっきおよび電解銅めっきを順次施すことにより被着される。銅めっき層４２Ｐの厚みは５〜２５μｍ程度とする。
次に、図８（ｄ）に示すように、銅めっき層４２Ｐが被着されたスルーホール４３の内側を孔埋め樹脂４４で充填するとともに、上下面を平坦に研磨する。このとき、上下面の銅めっき層４２Ｐは、研磨により削れて薄くなるか消滅する。孔埋め樹脂４４には、エポキシ樹脂等の熱硬化性樹脂を用いる。
次に、図８（ｅ）に示すように、孔埋め樹脂４４上を含む上下面に銅めっき層４２Ｐを再度被着する。銅めっき層４２Ｐは、上述の場合と同様に無電解銅めっきおよび電解銅めっきを順次施すことにより被着される。銅めっき層４２Ｐの厚みは５〜２５μｍ程度とする。
次に図９（ｆ）に示すように、絶縁板４１の上下面の銅箔４２Ｆおよび銅めっき層４２Ｐを所定のパターンにエッチングして配線導体４２を形成する。エッチングには周知のサブトラクティブ法を用いる。
次に、図９（ｇ）に示すように、コア基板４０の上面側のみに絶縁樹脂層５１を形成する。絶縁樹脂層５１は、エポキシ樹脂等の熱硬化性樹脂の未硬化樹脂シートをコア基板５０の上面に積層するとともに熱硬化させ、所定の位置にビアホール５３を穿孔することにより形成される。未硬化樹脂シートの積層には、真空プレスが用いられる。ビアホール５３の穿孔にはレーザ加工が用いられる。絶縁樹脂層５１の厚みは、２０〜５０μｍ程度とする。ビアホールの直径は、３０〜１００μｍ程度とする。
次に、図９（ｈ）に示すように、ビアホール５３内および絶縁樹脂層５１の上面に配線導体５２を形成する。配線導体５２はビアホール５３内を完全に充填するとともに、絶縁樹脂層５１上の厚みを５〜２５μｍ程度とする。配線導体５２は、無電解銅めっきおよび電解銅めっきから成り、周知のセミアディティブ法により所定パターンに形成される。
最後に、図９（ｉ）に示すように、１層目の絶縁樹脂層５１および配線導体５２の上に２層目の絶縁樹脂層５１および配線導体５２を同様の方法で形成し、さらに２層目の絶縁樹脂層５１および配線導体５２の上およびコア基板４０の下面にソルダーレジスト層６１を形成することにより、配線基板Ｂが完成する。
しかしながら、この従来の配線基板Ｂにおいては、コア基板４０の絶縁板４１には、ガラスクロスが入っているものの、ビルドアップ層５０の絶縁樹脂層５１にはガラスクロスが入っていない。したがって、絶縁板４１の熱膨張係数よりも絶縁樹脂層５１の熱膨張係数の方が大きくなる。さらにコア基板４０の上に絶縁樹脂層５１を形成する際、絶縁樹脂層５１に硬化収縮が発生する。その結果、図１０に示すように、絶縁樹脂層５１の方が大きく収縮し、製造中および製造後の配線基板Ｂにビルドアップ層５０側が凹面となる反りが発生してしまう。このような反りは、配線基板Ｂの製造を困難とするばかりか、配線基板Ｂに半導体素子Ｓを正常に搭載することが困難となる。
特開２００４−８００２７号公報
本発明は、コア基板の片面または両面に、コア基板の両面で異なる層数のビルドアップ層を積層して成る配線基板において、製造中および製造後における反りの発生が小さく、それにより製造が容易であるとともに、半導体素子Ｓを正常に搭載することが可能な配線基板およびその製造方法を提供することを目的とする。
本発明の配線基板は、ガラスクロス入り絶縁樹脂層から成る絶縁板の両面に配線導体が形成されたコア基板の片面または両面に、前記絶縁板よりも熱膨張係数が大きな絶縁樹脂層の表面に配線導体が形成されたビルドアップ層を、前記コア基板の両面で異なる層数積層して成る配線基板であって、前記絶縁板は、前記ビルドアップ層の層数が多い面側の熱膨張係数が反対面側の熱膨張係数よりも小さいことを特徴とするものである。
また、本発明の配線基板の製造方法は、第１の熱膨張係数を有する第１のガラスクロス入り絶縁樹脂層の第１の片面に第１の銅箔が張り付けられた片面銅張板と、硬化後の熱膨張係数が前記第１の熱膨張係数より大きくなるガラスクロス入りのプリプレグと、第２の銅箔とを準備する工程と、前記片面銅張板の第２の片面に前記プリプレグと前記第２の銅箔とを順次重ねるとともに前記プリプレグを熱硬化させて前記第１のガラスクロス入り絶縁樹脂層と前記プリプレグの硬化体である第２のガラスクロス入り絶縁樹脂層とが積層一体化された絶縁板の両面に前記第１の銅箔と第２の銅箔とが張り付けられた両面銅張板を形成する工程と、前記両面銅張板の前記第１および第２の銅箔を所定パターンにエッチングして前記絶縁板の両面に配線導体が形成されたコア基板を形成する工程と、前記コア基板の片面または両面に、前記第１の熱膨張係数よりも大きな熱膨張係数を有する絶縁樹脂層と導体層とから成るビルドアップ層を、前記第１のガラスクロス入り絶縁樹脂層側で層数が多くなるように積層する工程と、を行うことを特徴とするものである。
本発明の配線基板によれば、コア基板を構成する絶縁板は、ビルドアップ層の層数が多い面側の熱膨張係数が反対面側の熱膨張係数よりも小さいことから、層数の多い面側のビルドアップ層の収縮によりコア基板が反ろうとしても、その反対面側の熱膨張係数が大きい側が収縮しようとする力により反りの発生が抑制されるので、反りの小さな配線基板を提供することができる。
また本発明の配線基板の製造方法によれば、第１の絶縁樹脂層の第２の片面に重ねられたプリプレグを熱硬化させる際に、プリプレグが硬化収縮して、コア基板を第２の片面側が凹面となるように反らす力が発生する。そしてコア基板の第１の絶縁樹脂層側面で層数が多くなるようにビルドアップ層を形成した場合、それらのビルドアップ層によりコア基板を反らそうとする力は、熱硬化したプリプレグがコア基板を反らそうとする力と打消し合うので、製造中および製造後の配線基板に大きな反りを発生させることを有効に防止することができる。
図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。 図２は、図１に示す配線基板の製造方法の実施形態の一例を説明するための工程毎の概略断面図である。 図３は、図１に示す配線基板の製造方法の実施形態の一例を説明するための工程毎の概略断面図である。 図４は、図１に示す配線基板の製造方法の実施形態の一例を説明するための概略断面図である。 図５は、図１に示す配線基板における収縮の力を説明するための概略断面図である。 図６は、本発明の配線基板の実施形態の他の例を示す概略断面図である。 図７は、従来の配線基板を示す断面図である。 図８は、図７に示す配線基板の製造方法を説明するための工程毎の概略断面図である。 図９は、図７に示す配線基板の製造方法を説明するための工程毎の概略断面図である。 図１０は、図７に示す配線基板における収縮の力を説明するための概略断面図である。
次に、本発明の配線基板における実施形態の一例を、図１を基に説明する。図１に示すように、本例の配線基板Ａは、コア基板１０の一方の主面側のみにビルドアップ層２０を積層して成る。このビルドアップ層２０の上に半導体素子Ｓが搭載される。
コア基板１０は、スルーホール１３を有するコア用の絶縁板１１の両面およびスルーホール１３内にコア用の配線導体１２が被着されて成る。絶縁板１１としては、ガラス−エポキシ樹脂等のガラスクロス入り絶縁樹脂層が用いられる。絶縁板１１の厚みは１００〜８００μｍ程度である。スルーホール１３の直径は、５０〜２５０μｍ程度である。絶縁板１１の上下面の配線導体１２は、銅箔および銅めっき層により形成されている。スルーホール１３内の配線導体１２は、銅めっき層により形成されている。配線導体１２の厚みは、５〜２５μｍ程度である。さらに、配線導体１２が被着されたスルーホール１３内は、孔埋め樹脂１４によって充填されている。孔埋め樹脂１４は、エポキシ樹脂等の熱硬化性樹脂から成る。
ビルドアップ層２０は、ビルドアップ用の絶縁樹脂層２１と配線導体２２とを交互に積層して成る。絶縁樹脂層２１は、エポキシ樹脂等の熱硬化性樹脂から成り、絶縁板１１よりも大きな熱膨張係数を有している。絶縁樹脂層２１の厚みは、２０〜５０μｍ程度である。絶縁樹脂層２１は、下層の配線導体１２または２２に通じるビアホール２３を有している。ビアホール２３の直径は、３０〜１００μｍ程度である。配線導体２２は、絶縁樹脂層２１上およびビアホール２３内に被着されている。配線導体２２は銅めっき層から成る。なお、配線導体２２は、ビアホール２３内を完全に充填しているとともに絶縁樹脂層２１上での厚みが５〜２５μｍ程度である。この配線基板Ａでは、さらに上下面にソルダーレジスト層３１が被着されている。ソルダーレジスト層３１は、アクリル変性エポキシ樹脂等の感光性の熱硬化性樹脂から成る。ソルダーレジスト層３１の厚みは、１０〜３０μｍ程度である。
ところで、本例の配線基板Ａにおいては、絶縁板１１は、ビルドアップ層２０が積層された側の熱膨張係数が反対面側の熱膨張係数よりも小さくなっている。具体的には絶縁板１１は、熱膨張係数が小さな第１のガラスクロス入り絶縁樹脂層１１ａと、それよりも熱膨張係数が大きな第２のガラスクロス入り絶縁樹脂層１１ｂとが積層一体化されている。そのため、図５に示すように、ビルドアップ層２０を構成する絶縁樹脂層２１の収縮によりコア基板１０が反ろうとしても、その反対面側の熱膨張係数が大きい第２のガラスクロス入り絶縁樹脂層１１ｂが収縮しようとする力により反りの発生が抑制されるので、反りの小さな配線基板を提供することができる。
第２のガラスクロス入り絶縁樹脂層１１ｂの熱膨張係数を第１のガラスクロス入り絶縁樹脂層１１ａの熱膨張係数よりも大きなものとするには、例えば第２のガラスクロス入り絶縁樹脂層１１ｂにおけるガラスクロスの占有率を、第１のガラスクロス入り絶縁樹脂層１１ａにおけるガラスクロスの占有率よりも低いものとすればよい。この場合、第２のガラスクロス入り絶縁樹脂層１１ｂにおける樹脂成分比率が高くなる分、第２のガラスクロス入り絶縁樹脂層１１ｂの熱膨張係数が大きなものとなる。あるいは、第２のガラスクロス入り絶縁樹脂層１１ｂにおけるガラスクロスに、第１のガラスクロス入り絶縁樹脂層１１ａにおけるガラスクロスの熱膨張係数よりも大きな熱膨張係数を有するガラスクロスを採用すればよい。
なお、第１のガラスクロス入り絶縁樹脂層１１ａの熱膨張係数は、室温からその樹脂材料のガラス転移点までの温度範囲において１〜２０ｐｐｍ／℃であることが好ましい。第２のガラスクロス入り絶縁樹脂層１１ｂの熱膨張係数は、室温からその樹脂材料のガラス転移点までの温度範囲において４〜２５ｐｐｍ／℃であることが好ましく、さらに第１のガラスクロス入り絶縁樹脂層１１ａの熱膨張係数よりも３〜５ｐｐｍ／℃大きいことが好ましい。
また、第１のガラスクロス入り絶縁樹脂層１１ａの厚みは、１００〜３００μｍ程度であることが好ましい。第２のガラスクロス入り絶縁樹脂層１１ｂの厚みは５０〜１５０μｍ程度であることが好ましく、さらには第１のガラスクロス入り絶縁樹脂層１１ａの厚みよりも５０〜１５０μｍ薄いものであることが好ましい。
次に、上述した配線基板Ａを製造するための製造方法の実施形態の一例を添付の図２〜図４を基に説明する。なお、上述の配線基板Ａと同様の部分には上述と同様の符号を付し、その詳細な説明は省略する。
まず、図２（ａ）に示すように、両面銅張板１０Ｐを準備する。両面銅張板１０Ｐは、第１のガラスクロス入り絶縁樹脂層１１ａと第２のガラスクロス入り絶縁樹脂層１１ｂとが積層一体化されて成る絶縁樹脂層１１Ｐの両面に銅箔１２Ｆが張着されたものである。上述したように、第１のガラスクロス入り絶縁樹脂層１１ａの熱膨張係数よりも第２のガラスクロス入り絶縁樹脂層１１ｂの熱膨張係数を大きいものとする。第１のガラスクロス入り絶縁樹脂層１１ａの熱膨張係数は、室温からその樹脂材料のガラス転移点までの温度範囲において１〜２０ｐｐｍ／℃とする。第２のガラスクロス入り絶縁樹脂層１１ｂの熱膨張係数は、室温からその樹脂材料のガラス転移点までの温度範囲において４〜２５ｐｐｍ／℃とし、さらに第１のガラスクロス入り絶縁樹脂層１１ａの熱膨張係数よりも３〜５ｐｐｍ／℃大きいものとする。また、第１のガラスクロス入り絶縁樹脂層１１ａの厚みは、１００〜３００μｍ程度とする。第２のガラスクロス入り絶縁樹脂層１１ｂの厚みは５０〜１５０μｍ程度とし、さらには第１のガラスクロス入り絶縁樹脂層１１ａの厚みよりも５０〜１５０μｍ薄いものとする。絶縁樹脂層１１Ｐの厚みは１５０〜５００μｍ程度とする。銅箔１２Ｐの厚みは、５〜２５μｍ程度とする。両面銅張板１０Ｐの大きさは縦横がそれぞれ５００〜６００ｍｍ程度とする。これにより１枚の両面銅張板１０Ｐから数百個〜数千個の配線基板Ａを同時に製造することが可能となる。なお、図２においては、煩雑さを避けるため、１個の配線導体Ａに対応する部分のみを示す。
ここで、このような両面銅張板１０Ｐの形成方法を図４を基に説明する。まず、図４（ａ）に示すように、第１のガラスクロス入り絶縁樹脂層１１ａの片面のみに銅箔１２Ｆが張り付けられた片面銅張板１１ａＰと、第２のガラスクロス入り絶縁樹脂層１１ｂとなるプリプレグ１１ｂＰと、もう一枚の銅箔１２Ｆとを準備する。片面銅張板１１ａＰは、第１のガラスクロス入り絶縁樹脂層１１ａの両面に銅箔１２Ｆが張り付けられた両面銅張板を準備するとともに、その両面銅張板の片方の銅箔１２Ｆをエッチング除去することにより形成する。なお、プリプレグ１１ｂＰにおけるガラスクロスの占有率は第１のガラスクロス入り絶縁樹脂層１１ａにおけるガラスクロスの占有率よりも小さなものとしておく。あるいは、プリプレグ１１ｂＰにおけるガラスクロスの熱膨張係数を、第１のガラスクロス入り絶縁樹脂層１１ａにおけるガラスクロスの熱膨張係数よりも大きなものとしておく。
次に、図４（ｂ）に示すように、片面銅張板１１ａＰの銅箔１２Ｆが張付けられた面と反対側の面にプリプレグ１１ｂＰともう一枚の銅箔１２Ｆとを順次重ねるとともに、これらを上下からプレスしながら加熱してプリプレグ１１ｂＰを熱硬化させることにより、第１のガラスクロス入り絶縁樹脂層１１ａと、プリプレグ１１ｂＰが熱硬化した第２のガラスクロス入り絶縁樹脂層１１ｂとが積層一体化され、その両面に銅箔１２Ｆが張り付けられた両面銅張板１０Ｐが形成される。このとき、両面銅張板１０Ｐには、プリプレグ１１ｂＰが硬化収縮する際の力および熱硬化温度から常温に戻るときの熱収縮の力が加わり、第２のガラスクロス入り絶縁樹脂層１１ｂの側が凹面に反ろうとする応力が発生する。
次に、図２（ｂ）に示すように、上述のようにして得られた両面銅張板１０Ｐにスルーホール１３を形成する。スルーホール１３の直径は上述したように５０〜２５０μｍ程度とする。スルーホール１３の形成には、ドリル加工やレーザ加工を用いる。あるいはサンドブラスト法によりスルーホール１３を形成してもよい。
次に、図２（ｃ）に示すように、スルーホール１３の内面および銅箔１２Ｆの表面に銅めっき層１２Ｐを被着する。銅めっき層１２Ｐは、無電解銅めっきおよび電解銅めっきを順次施すことにより被着される。無電解銅めっきの厚みは０．１〜０．５μｍ程度とし、電解銅めっきの厚みは５〜２５μｍ程度とする。
次に、図２（ｄ）に示すように、銅めっき層１２Ｐが被着されたスルーホール１３の内側を孔埋め樹脂１４で充填するとともに、上下面を平坦に研磨する。このとき、上下面の銅めっき層１２Ｐは、研磨により削れて薄くなるか消滅する。研磨にはベルト研磨装置やロール研磨装置を用いる。孔埋め樹脂１４には、エポキシ樹脂等の熱硬化性樹脂を用いる。
次に、図２（ｅ）に示すように、孔埋め樹脂１４上を含む上下面に銅めっき層１２Ｐを再度被着する。銅めっき層１２Ｐは、上述の場合と同様に無電解銅めっきおよび電解銅めっきを順次施すことにより被着される。無電解銅めっきおよび電解銅めっきの厚みは上述の場合と同程度とする。
次に、図３（ｆ）に示すように、絶縁板１１の上下面の銅箔１２Ｆおよび銅めっき層１２Ｐを所定のパターンにエッチングして配線導体１２を形成する。エッチングには周知のサブトラクティブ法を用いる。
次に、図３（ｇ）に示すように、コア基板１０の上面側のみに絶縁樹脂層２１を形成する。絶縁樹脂層２１は、エポキシ樹脂等の熱硬化性樹脂の未硬化樹脂シートをコア基板１０の上面に積層するとともに熱硬化させ、所定の位置にビアホール２３を穿孔することにより形成される。未硬化樹脂シートの積層には、真空プレスが用いられる。ビアホール２３の穿孔にはレーザ加工が用いられる。絶縁樹脂層２１の厚みは、１５〜５０μｍ程度とする。ビアホールの直径は、３０〜１００μｍ程度とする。なお、絶縁樹脂層２１の熱膨張係数は、室温からその樹脂材料のガラス転移点までの温度範囲において５〜５０ｐｐｍ／℃であり、第１のガラスクロス入り絶縁樹脂層１１ａの熱膨張係数よりも３〜４５ｐｐｍ／℃大きいものである。
次に、図３（ｈ）に示すように、ビアホール２３内および絶縁樹脂層２１の上面に配線導体２２を形成する。配線導体２２はビアホール２３内を完全に充填するとともに、絶縁樹脂層２１上の厚みを５〜２５μｍ程度とする。配線導体２２は、無電解銅めっきおよび電解銅めっきから成り、周知のセミアディティブ法により所定パターンに形成される。
最後に、図３（ｉ）に示すように、１層目の絶縁樹脂層２１および配線導体２２の上に２層目の絶縁樹脂層２１および配線導体２２を同様の方法で形成し、さらに２層目の絶縁樹脂層２１および配線導体２２の上およびコア基板１０の下面にソルダーレジスト層３１を形成することにより、配線基板Ａが完成する。
このとき、図５に示すように、ビルドアップ層２０を構成する絶縁樹脂層２１の収縮によりコア基板１０が反ろうとしても、その反対面側の熱膨張係数が大きい第２のガラスクロス入り絶縁樹脂層１１ｂが収縮しようとする力により反りの発生が抑制されるので、反りの小さな配線基板を提供することができる。したがって、本発明の配線基板およびその製造方法によれば、製造中および製造後における反りの発生が小さく、それにより製造が容易であるとともに、半導体素子を正常に搭載することが可能な配線基板を提供することができる。
なお、本発明の配線基板およびその製造方法は、上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能なことはいうまでもない。例えば上述した実施形態の一例では、コア基板１０の片面のみにビルドアップ層２０を形成した例を示したが、図６に示すように、コア基板１０の両面にビルドアップ層２０を、その層数が両面で異なるように形成したものに適用してもよい。この場合、絶縁板１１は、ビルドアップ層２０の層数が多い面側に熱膨張係数の小さな第１のガラスクロス入り絶縁樹脂層１１ａが配置されるようにすればよい。
１０ コア基板
１１ 絶縁板
１１ａ 第１のガラスクロス入り絶縁樹脂層
１１ａＰ 片面銅張板
１１ｂ 第２のガラスクロス入り絶縁樹脂層
１１ｂＰ プリプレグ
１２ 配線導体
１２Ｆ 銅箔
２０ ビルドアップ層
２１ 絶縁樹脂層
２２ 配線導体

Claims (2)

  1. ガラスクロス入り絶縁樹脂層から成る絶縁板の両面に配線導体が形成されたコア基板の片面または両面に、前記絶縁板よりも熱膨張係数が大きな絶縁樹脂層の表面に配線導体が形成されたビルドアップ層を、前記コア基板の両面で異なる層数積層して成る配線基板であって、前記絶縁板は、前記ビルドアップ層の層数が多い面側の熱膨張係数が反対面側の熱膨張係数よりも小さいことを特徴とする配線基板。
  2. 第１の熱膨張係数を有する第１のガラスクロス入り絶縁樹脂層の第１の片面に第１の銅箔が張り付けられた片面銅張板と、硬化後の熱膨張係数が前記第１の熱膨張係数より大きくなるガラスクロス入りのプリプレグと、第２の銅箔とを準備する工程と、前記片面銅張板の第２の片面に前記プリプレグと前記第２の銅箔とを順次重ねるとともに前記プリプレグを熱硬化させ、前記第１のガラスクロス入り絶縁樹脂層と前記プリプレグの硬化体である第２のガラスクロス入り絶縁樹脂層とが積層一体化された絶縁板の両面に前記第１の銅箔と第２の銅箔とが張り付けられた両面銅張板を形成する工程と、前記両面銅張板の前記第１の銅箔および第２の銅箔を所定パターンにエッチングして前記絶縁板の両面に配線導体が形成されたコア基板を形成する工程と、前記コア基板の片面または両面に、前記第１の熱膨張係数よりも大きな熱膨張係数を有する絶縁樹脂層と導体層とから成るビルドアップ層を、前記第１のガラスクロス入り絶縁樹脂層側で層数が多くなるように積層する工程と、を行うことを特徴とする配線基板の製造方法。

JP2013039725A 2013-02-28 2013-02-28 配線基板およびその製造方法 Pending JP2014168007A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013039725A JP2014168007A (ja) 2013-02-28 2013-02-28 配線基板およびその製造方法
TW103106008A TW201448682A (zh) 2013-02-28 2014-02-24 配線基板及其製造方法
KR1020140023579A KR20140108164A (ko) 2013-02-28 2014-02-27 배선 기판 및 그 제조 방법
US14/194,067 US20140318834A1 (en) 2013-02-28 2014-05-06 Wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013039725A JP2014168007A (ja) 2013-02-28 2013-02-28 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014168007A true JP2014168007A (ja) 2014-09-11

Family

ID=51617562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013039725A Pending JP2014168007A (ja) 2013-02-28 2013-02-28 配線基板およびその製造方法

Country Status (4)

Country Link
US (1) US20140318834A1 (ja)
JP (1) JP2014168007A (ja)
KR (1) KR20140108164A (ja)
TW (1) TW201448682A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101645478B1 (ko) * 2015-08-06 2016-08-16 두두테크 주식회사 블루투스용 다층 인쇄회로기판의 제조 방법
WO2018043184A1 (ja) * 2016-08-31 2018-03-08 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び実装基板
CN111148344A (zh) * 2018-11-05 2020-05-12 株式会社迪思科 布线基板的制造方法
JP7428837B2 (ja) 2022-03-01 2024-02-06 ズハイ アクセス セミコンダクター シーオー．，エルティーディー パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170403B2 (en) * 2014-12-17 2019-01-01 Kinsus Interconnect Technology Corp. Ameliorated compound carrier board structure of flip-chip chip-scale package
US20180122749A1 (en) * 2016-11-01 2018-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor package and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095854A (ja) * 2002-08-30 2004-03-25 Ngk Spark Plug Co Ltd 多層配線基板
JP2010194930A (ja) * 2009-02-26 2010-09-09 Sumitomo Bakelite Co Ltd 絶縁層付支持材料の製造方法、絶縁層付支持材料、プリント配線板および絶縁層付支持材料の製造装置
US20120168951A1 (en) * 2010-12-30 2012-07-05 Hyun-Ki Kim Printed circuit board and semiconductor package comprising the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
US7285321B2 (en) * 2003-11-12 2007-10-23 E.I. Du Pont De Nemours And Company Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto
US7687137B2 (en) * 2005-02-28 2010-03-30 Kyocera Corporation Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US8399291B2 (en) * 2005-06-29 2013-03-19 Intel Corporation Underfill device and method
CN101480116B (zh) * 2006-04-27 2013-02-13 日本电气株式会社 电路基板、电子器件配置及用于电路基板的制造工艺
TWI325745B (en) * 2006-11-13 2010-06-01 Unimicron Technology Corp Circuit board structure and fabrication method thereof
US8022310B2 (en) * 2007-08-23 2011-09-20 Panasonic Corporation Multilayer wiring board
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
KR101089959B1 (ko) * 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
US20120012553A1 (en) * 2010-07-16 2012-01-19 Endicott Interconnect Technologies, Inc. Method of forming fibrous laminate chip carrier structures
US20130192879A1 (en) * 2011-09-22 2013-08-01 Ibiden Co., Ltd. Multilayer printed wiring board
KR101939236B1 (ko) * 2011-11-10 2019-01-16 삼성전자 주식회사 기판 및 이를 포함하는 전자 장치
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
US9288909B2 (en) * 2012-02-01 2016-03-15 Marvell World Trade Ltd. Ball grid array package substrate with through holes and method of forming same
CN103843471A (zh) * 2012-04-26 2014-06-04 日本特殊陶业株式会社 多层布线基板及其制造方法
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
JP2014045071A (ja) * 2012-08-27 2014-03-13 Ibiden Co Ltd プリント配線板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004095854A (ja) * 2002-08-30 2004-03-25 Ngk Spark Plug Co Ltd 多層配線基板
JP2010194930A (ja) * 2009-02-26 2010-09-09 Sumitomo Bakelite Co Ltd 絶縁層付支持材料の製造方法、絶縁層付支持材料、プリント配線板および絶縁層付支持材料の製造装置
US20120168951A1 (en) * 2010-12-30 2012-07-05 Hyun-Ki Kim Printed circuit board and semiconductor package comprising the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018513568A (ja) * 2015-08-06 2018-05-24 ドゥドゥ テック カンパニー リミテッドＤｏｄｏ Ｔｅｃｈ Ｃｏ．，Ｌｔｄ． ブルートゥース用多層印刷回路基板の製造方法
WO2017023098A1 (ko) * 2015-08-06 2017-02-09 두두테크 주식회사 블루투스용 다층 인쇄회로기판의 제조 방법
KR101645478B1 (ko) * 2015-08-06 2016-08-16 두두테크 주식회사 블루투스용 다층 인쇄회로기판의 제조 방법
US11373906B2 (en) 2016-08-31 2022-06-28 Dai Nippon Printing Co., Ltd. Through electrode substrate, method of manufacturing through electrode substrate, and mounting substrate
JPWO2018043184A1 (ja) * 2016-08-31 2019-06-24 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び実装基板
US10957592B2 (en) 2016-08-31 2021-03-23 Dai Nippon Printing Co., Ltd. Through electrode substrate, method of manufacturing through electrode substrate, and mounting substrate
JP7075625B2 (ja) 2016-08-31 2022-05-26 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び実装基板
WO2018043184A1 (ja) * 2016-08-31 2018-03-08 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び実装基板
JP2022107008A (ja) * 2016-08-31 2022-07-20 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び実装基板
US11810820B2 (en) 2016-08-31 2023-11-07 Dai Nippon Printing Co., Ltd. Through electrode substrate, method of manufacturing through electrode substrate, and mounting substrate
JP7400873B2 (ja) 2016-08-31 2023-12-19 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び実装基板
CN111148344A (zh) * 2018-11-05 2020-05-12 株式会社迪思科 布线基板的制造方法
JP2020077670A (ja) * 2018-11-05 2020-05-21 株式会社ディスコ 配線基板の製造方法
JP7428837B2 (ja) 2022-03-01 2024-02-06 ズハイ アクセス セミコンダクター シーオー．，エルティーディー パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法

Also Published As

Publication number Publication date
TW201448682A (zh) 2014-12-16
US20140318834A1 (en) 2014-10-30
KR20140108164A (ko) 2014-09-05

Similar Documents

Publication Publication Date Title
JP2014168007A (ja) 配線基板およびその製造方法
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
JP4994988B2 (ja) 配線基板の製造方法
JP2015035496A (ja) 電子部品内蔵配線板の製造方法
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP5555368B1 (ja) 配線基板の製造方法
JP2018037652A (ja) インダクタの製造方法及びインダクタ
JP5027193B2 (ja) 配線板及びその製造方法
JP5955102B2 (ja) 配線基板およびその製造方法
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP2009016795A (ja) 放熱印刷回路基板及びその製造方法
US20150257268A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20170006699A1 (en) Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board
JP4954246B2 (ja) 銅張積層板及びその製造方法
KR20150083424A (ko) 배선 기판의 제조 방법
JP2020057767A (ja) プリント配線基板
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR20090123032A (ko) 반도체 칩 내장형 인쇄회로기판 제조 방법
JP2008147532A (ja) 配線基板の製造方法
JP5834882B2 (ja) 多層回路基板及びその製造方法
KR20120019144A (ko) 인쇄회로기판 제조방법
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2007335631A (ja) 積層配線板の製造方法
KR20140011202A (ko) 메탈 코어가 삽입된 인쇄회로기판의 제조방법
JP2005159201A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150729

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170207