JP7188101B2 - 高周波モジュール用電子基板 - Google Patents
高周波モジュール用電子基板 Download PDFInfo
- Publication number
- JP7188101B2 JP7188101B2 JP2019004324A JP2019004324A JP7188101B2 JP 7188101 B2 JP7188101 B2 JP 7188101B2 JP 2019004324 A JP2019004324 A JP 2019004324A JP 2019004324 A JP2019004324 A JP 2019004324A JP 7188101 B2 JP7188101 B2 JP 7188101B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- frequency module
- coil
- filter
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
また、同期技術の進歩は、ブロードバンドによる高速通信にも繋がっている。サービス開始当初のFDD帯域幅は20MHz以下であったが、現在のTDD帯域幅は200MHzのブロードバンドで利用されている。
また、電波の伝達特性(減衰や障害物回避など)はより低周波において優れる為、使用帯域は1GHz以下から普及が進んだ。しかし、通信量拡大に伴い、1GHz以下帯域の利用状況は過密化し、現在は2GHzまで過密化が進んでいる。
この様な状況を背景とし、今後は未使用帯域が残る2.3~6.0GHz帯域のブロードバンドTDDの普及が進むと思われる。
SAWフィルタは、圧電体の上に櫛歯型対向電極を形成し、表面弾性波の共振を利用するフィルタである。
BAWフィルタには、FBAR型(film bulk acoustic resonator)とSMR型(solid mounted resonator)がある。
FBARは、圧電体フィルムの下にキャビティを設けバルク弾性波の共振を利用するフィルタである。
SMRは、キャビティの代わりに圧電膜の下に音響多層膜(ミラー層)を設けることで弾性波を反射させ共振を利用するフィルタである。
Low Band(~1.0GHz) :SAWフィルタ、
Middle Band(1.0~2.3GHz):SAWフィルタ又はBAWフィルタ、
High Band(2.3GHz~) :BAWフィルタ
n)がある。CAは複数通信帯域を同時使用し高速通信を実現する技術である。
その為、CAの周波数フィルタは、同時使用する互いの通信波から其々の通信波を隔離しなければならない。即ち、抑制しなければならないノイズ強度は、従来の外来電波に比べ非常に大きい。この対策として、CA単位でモジュールの最適化を行う必要がある。
Frequency)回路を有している。この為、ハイエンド・スマートフォンでは回路基板配線の複雑化に起因した信号干渉を生じ易いという問題もある。
導体パターンは、その形成時に貫通穴の内壁面に同時に形成された導電体からなるTGVを介して、交互に接続することにより形成されたコイルを構成しており、
ビルドアップ層には、下側の配線パターンと、上側の配線パターンと、それらにより狭持された誘電体層と、からなるキャパシタが備えられており、
コイルは、少なくともガラスコアの表裏面に形成された比透磁率が100以上の高透磁率材料を含んでいる密着層を磁心として備えており、
コイルからなるインダクタとキャパシタにより、干渉抑制用LC要素が備えられていることを特徴とする高周波モジュール用電子基板である。
また、本発明の高周波モジュール用電子基板によれば、干渉抑制用LC要素を備えているため、同一回路基板上に異なる周波数の信号を取り扱う回路が存在しても、干渉することを抑制することが可能である。
また、本発明の高周波モジュール用電子基板によれば、LC要素のインダクタとなるコイルに比透磁率が100以上の高透磁率材料を含む磁心を備えているため、インダクタのサイズを小型化することができる。そのため、スマートフォンの筐体に収納可能な回路基板を提供することができる。
以下に、本発明の電子基板の実施形態について、図面を参照して説明する。尚、本明細書中、「上」とはガラス基板から遠ざかる方向をいい、「下」とはガラス基板に近づく方向をいう。また、「回路素子」とは、抵抗器、キャパシタ、インダクタ、などの受動素子であり、特にLC回路の構成要素となる素子(以後、回路素子とも記す。)をいう。かかる回路素子は、複数帯域通信の内、少なくとも2GHz以上の帯域でTDDに使用するバンドパスフィルタを構成するLCフィルタの部品である。このLCフィルタは、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ等の分波フィルタや、特定帯域のノイズを除去するノッチフィルタとして構成しても良い。そして、これらの受動部品と能動部品を配線基板に実装または内蔵した物品を電子基板または回路基板と記す。
本発明の高周波モジュール用電子基板41(図18(af)参照)は、貫通穴43を備えたガラスコア42の表裏面に形成された密着層44の上に備えられた導体パターン46と、その導体パターン46の上に絶縁樹脂層32と配線パターン55を2組以上交互に積層してなるビルドアップ層と、を備えた高周波モジュール用電子基板である(図6~図9参照)。
まず、本実施形態にかかる高周波モジュール用電子基板(以後、電子基板とも記す。)41を用いた送受信回路全体の構造と機能について、図1(a)を参照して説明する。図1(a)に示す送受信回路は、次世代のスマートフォンに好適に用いることができる。次世代のスマートフォンとは、同時複数帯域通信を行い、高速通信を実現するCA方式に対応したセルラーRF回路を使用するスマートフォンであって、各々の通信帯域で周波数フィルタとして使用するバンドパスフィルタ204~207と、スイッチ208、アンプ209を有し、必要に応じて、ハイパスフィルタ、ローパスフィルタ、ダイプレクサ212、213等の分波フィルタやなど、何れかのRF部品を集積する電子基板を有するものである。
御するRF回路215が通信波を取り出す。ベースバンドプロッセッサ210は通信波からベースバンド信号取り出し、パケットを再構成する。アプリケーションプロセッサ211は、受け取ったパケットからユーザーが必要なサービスを構成する。これに対し送信は、逆の経路をたどる。
CA方式におけるRF回路215の動作を、より詳細に説明する。
アンテナ214が受信した電波は、ダイプレクサ213により1000MHzを境に、より高周波な帯域(High Band)と、より低周波な帯域(Low Band)に分波される。より高周波な帯域は更に、ダイプレクサ212により2300MHzを境に、中周波帯域(Middle Band)と高周波帯域(High Band)に分波される。Low Bandはband8 FDD、Middle Bandはband1 FDDとband3 FDD、High Bandはband41 TDDとband42 TDDの通信波を含む。この様に、周波数フィルタによってband毎の通信波を取出す前に、分波フィルタを使って帯域を分離する事は、複数帯域を同時使用するCA方式において、帯域間の干渉を抑制する為の有効な手段となる。
FDDに用いる送受信用一組のバンドパスフィルタ205、206は、デュプレクサと呼ばれる。TDDでは一つのバンドパスフィルタ204、207を、送受信時分割使用するためにスイッチ208を使用する。送信時はFDD、TDD共、周波数フィルタの通過前に、通信波をアンプ209で増幅する。
CA単位モジュール201は、ダイプレクサ×2、バンドパスフィルタ×2、スイッチ×2、デュプレクサ×3、アンプ×5を含んでいる。本実施形態によってダイプレクサ×2、バンドパスフィルタ×2はLCフィルタとしてモジュール回路基板内に形成し、該LCフィルタのソレノイドコイル(以後、らせん状のコイルおよび単にコイルとも記す。)素子は、少なくともその構造の一部を回路基板内に有する事で薄型が可能となる。該LCフィルタ以外のRF部品はモジュール回路基板上に実装する事が可能であり、LCフィルタ上にそれらを実装する事でモジュール面積を縮小することが可能となる。これにより高機能でありながらコンパクトな電子基板を実現できる。
本実施形態にかかる回路の構成要素である回路素子は、TDDに使用するバンドパスフィルタを構成するLCフィルタである事が好ましい。また、本実施形態にかかる回路素子は、ダイプレクサ、ハイパスフィルタ、ローパスフィルタなど分波フィルタを構成するLCフィルタである事が好ましい。さらに、本実施形態にかかる回路素子は、前記バンドパスフィルタ間の干渉抑制調整回路用のソレノイドコイル素子である事が好ましい。
次に、ガラス基板をコア材として、その表裏両面に配線層と、絶縁樹脂層と、を交互に形成した基板を例にとって、LC回路を構成する回路素子としてのキャパシタとインダクタの例を、それぞれ説明する。
キャパシタについては、二枚の導体板の間に誘電体を挟んだ構造とする。キャパシタの例としては、図2に示したように、ガラス基板(図示省略)直上に、又はガラス基板上に形成した絶縁樹脂層11の上に、下電極12を形成し、下電極12の上に誘電体層13を積層し、さらにその上に上電極14を積層したものである。下電極12と上電極14は、一般的に、無電解ニッケルめっきやスパッタリング法などにより形成した薄い金属薄膜であるシード層と、そのシード層の上に形成した電解銅めっきなどの導電層からなる多層構造を有する。
インダクタについては、らせん状のコイルと同様の性能を、貫通穴を備えた基板に内蔵することができる。図3は、2列に並んだ貫通穴を有する平行平板状のガラス基板を透明化して、ガラス基板に形成された貫通穴23を使用してらせん状のコイルを形成した状態を例示している。具体的には、図示していないガラス基板の表裏面において、らせん状のコイルを巻回する方向において隣接する貫通穴23の開口部同士を接続するように配線21、22を形成する。またガラス基板の表裏面を連通する貫通穴23の内壁に導体層を形成し、貫通導電ビア(以下、TGV(Through Glass Vias)と記す。)とする。この様にして、ガラス基板の表裏面に形成された配線21と配線22を、TGVによって順次、直列に接続することにより、らせん状のコイルを作製することができる。
次に、図3(a)に示されるソレノイドコイルに強磁性体のコアを挿入する方法について説明する。図3(a)に示されている強磁性体のコアのないソレノイドコイルにおいては、配線21と配線22は、ガラス基板からなるコア(以後、ガラスコアとも記す、図示
省略)の表裏面に形成されている。しかし、強磁性体のコアを形成する場合に、ガラスコアの表裏に強磁性体の層を製膜することでは、強磁性体が導体でもあるため、配線21と22が短絡してしまう問題がある。
次に、基板内部に形成されるLC回路によるバンドパスフィルタ(BPF)について、説明する。BPFの基本的な回路図の例を、図4に示した。回路中のキャパシタの電気容量(以下、キャパシタと記す。)とインダクタの誘導係数(以下、インダクタンスと記す。)を適切に設定することによって、所望の帯域の周波数のみを通過させ、それ以外を遮断するバンドパス効果を発現させることができる。
介して接続できる(図9および図10参照)。
インダクタL1~L3本体は、ガラスコア31の内部と、その配線を含む導体層の上に積層される絶縁樹脂層32(図5参照)に埋設されるように備えられており、回路基板最外層の電極との導通は、キャパシタC1~C3と同様に、図16~図18に示した様に、絶縁樹脂層51に形成されたビアホール52を介して行うことができる。またインダクタ内に挿入されるインダクタのコア53(図15参照)は、ガラスコア42の表裏の密着層44に含まれている強磁性体層と、TGV内壁面に形成された密着層44に含まれている強磁性体層にて構成される。
次に、図6~18を用いて、ガラスコア42としてガラス基板を用いた回路基板の製造工程の一例を示す。
まず、回路設計を行うため、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタとインダクタンスを、シミュレーションソフトによって算出する。例えば3400MHz以上、3600MHz以下の帯域について、図4に示すような回路構成において、所望の特性を実現するための素子の仕様例を表1と表2に示す。
以上の回路設計に基づいて、必要な回路基板を製作する。
まず、図6(a)に示すように、低膨張のガラスコア42(厚さ300μm、CTE(熱膨張係数):3.5ppm/K)を準備する。
の貫通穴43を形成する。形成にあたっては、第一段階として、貫通穴43の形成を所望する位置にUVレーザー光をパルス照射し、照射されたガラスに脆弱部を作り、第二段階として、ガラスコア42に対してフッ化水素酸水溶液によるエッチングを行う。これにより脆弱部が選択的にエッチングされ、高精度な貫通穴43が迅速に形成される。ガラスエポキシ基板を用いる場合と比較すると、より高精度な内径を持ち且つ凹凸のない内壁面を有する貫通穴43を形成することができる。
いる。
具体的には、まず不要な部分で一番上にあるCuスパッタ層をエッチング液にて除去する。つぎに、その下にあるスパッタTi層とCVD製膜したSiN層を、ドライエッチングにて除去する。そのあと、キャパシタの上電極49を保護していたドライフィルムレジスト50を剥離除去する。
12・・・(キャパシタの)下電極
13・・・(キャパシタの)誘電体層
14・・・(キャパシタの)上電極
21、22・・・配線
23・・・貫通穴
31・・・ガラスコア
32・・・絶縁樹脂層
33・・・下電極
34・・・上電極
35・・・誘電体層
41・・・回路基板
42・・・ガラスコア
43・・・貫通穴
44・・・密着層(Ti/Cuスパッタ層+Niメッキ層)
45・・・ドライフィルムレジスト層
46・・・導体パターン(ガラス直上銅配線:キャパシタ下電極を含む)
47・・・誘電体層
48・・・シード層(誘電体層上Ni/Cuスパッタ層)
49・・・(キャパシタの)上電極
50・・・(キャパシタ保護用の)ドライフィルムレジスト層
51・・・絶縁樹脂層
52・・・絶縁樹脂層の穴(ビアホール)
53・・・インダクタのコア
54・・・シード層(無電解Cu層)
55・・・(下側の)配線パターン
55´・・・(上側の)配線パターン
56・・・強磁性体層
57・・・(ガラスコア上の)ランド
58・・・(絶縁樹脂層上の)ランド
101・・・キャパシタ
102・・・インダクタ
201、301・・・CA単位モジュール
202・・・トランシーバLSI
204・・・バンドパスフィルタ
205・・・バンドパスフィルタ
206・・・バンドパスフィルタ
207・・・バンドパスフィルタ
208・・・スイッチ
209・・・アンプ
210・・・ベースバンドプロッセッサ
211・・・アプリケーションプロセッサ
212・・・ダイプレクサ
213・・・ダイプレクサ
214・・・アンテナ
215・・・RF回路
302・・・ハイパスフィルタ
303・・・TDD用バンドパスフィルタ
304・・・TDD用バンドパスフィルタ
305、306・・・スイッチ
307、308・・・アンプ
309・・・トランシーバLSI
Claims (3)
- 貫通穴を備えたガラスコアの表裏面に形成された密着層の上に備えられた導体パターンと、その導体パターンの上に絶縁樹脂層と配線パターンからなる組を2組以上交互に積層してなるビルドアップ層と、を備えた高周波モジュール用電子基板であって、
導体パターンは、その形成時に貫通穴の内壁面に同時に形成された導電体からなるTGVを介して、交互に接続することにより形成されたコイルを構成しており、
ビルドアップ層には、下側の配線パターンと、上側の配線パターンと、それらにより狭持された誘電体層と、からなるキャパシタが備えられており、
コイルは、少なくともガラスコアの表裏面に形成された比透磁率が100以上の高透磁率材料を含んでいる密着層を磁心として備えており、
コイルからなるインダクタとキャパシタにより、干渉抑制用LC要素が備えられていることを特徴とする高周波モジュール用電子基板。 - 前記干渉抑制用LC要素が、デュプレクサ、ダイプレクサ、ハイパスフィルタ、バンドパスフィルタの中から選ばれたいずれか1以上を含むことを特徴とする請求項1に記載の高周波モジュール用電子基板。
- 前記比透磁率100以上の高透磁率材料を含んでいる密着層が、ニッケル層を含む金属の積層体であることを特徴とする請求項1に記載の高周波モジュール用電子基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019004324A JP7188101B2 (ja) | 2019-01-15 | 2019-01-15 | 高周波モジュール用電子基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019004324A JP7188101B2 (ja) | 2019-01-15 | 2019-01-15 | 高周波モジュール用電子基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020113674A JP2020113674A (ja) | 2020-07-27 |
JP7188101B2 true JP7188101B2 (ja) | 2022-12-13 |
Family
ID=71667266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019004324A Active JP7188101B2 (ja) | 2019-01-15 | 2019-01-15 | 高周波モジュール用電子基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7188101B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294285A (ja) | 2007-05-25 | 2008-12-04 | Nippon Mektron Ltd | プリント配線板およびその製造方法 |
JP5217745B2 (ja) | 2007-08-01 | 2013-06-19 | 日立化成株式会社 | 熱伝導シート及びその製造方法 |
JP2015513820A (ja) | 2012-02-13 | 2015-05-14 | クアルコム,インコーポレイテッド | スルーガラスビアを使用する3drfl−cフィルタ |
JP2017216407A (ja) | 2016-06-01 | 2017-12-07 | 住友電工プリントサーキット株式会社 | プリント配線板及びその製造方法 |
JP2018078133A (ja) | 2016-11-07 | 2018-05-17 | 凸版印刷株式会社 | コイル内蔵ガラス基板およびビルドアップ基板 |
JP2018120932A (ja) | 2017-01-24 | 2018-08-02 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2018195620A (ja) | 2017-05-12 | 2018-12-06 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05217745A (ja) * | 1992-02-06 | 1993-08-27 | Tokai Rubber Ind Ltd | 軟磁性材層を有する導電性成形品及びその製造方法 |
JPH09270330A (ja) * | 1996-03-29 | 1997-10-14 | Tokin Corp | 電子部品 |
JP4224190B2 (ja) * | 2000-06-20 | 2009-02-12 | パナソニック電工株式会社 | プリント配線板の製造方法及びプリント配線板 |
-
2019
- 2019-01-15 JP JP2019004324A patent/JP7188101B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294285A (ja) | 2007-05-25 | 2008-12-04 | Nippon Mektron Ltd | プリント配線板およびその製造方法 |
JP5217745B2 (ja) | 2007-08-01 | 2013-06-19 | 日立化成株式会社 | 熱伝導シート及びその製造方法 |
JP2015513820A (ja) | 2012-02-13 | 2015-05-14 | クアルコム,インコーポレイテッド | スルーガラスビアを使用する3drfl−cフィルタ |
JP2017216407A (ja) | 2016-06-01 | 2017-12-07 | 住友電工プリントサーキット株式会社 | プリント配線板及びその製造方法 |
JP2018078133A (ja) | 2016-11-07 | 2018-05-17 | 凸版印刷株式会社 | コイル内蔵ガラス基板およびビルドアップ基板 |
JP2018120932A (ja) | 2017-01-24 | 2018-08-02 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2018195620A (ja) | 2017-05-12 | 2018-12-06 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020113674A (ja) | 2020-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1614184B1 (en) | Integrated passive devices fabricated utilizing multi-layer, organic laminates | |
JP5135320B2 (ja) | 液晶性ポリマー及び多層ポリマーベースの無線周波/無線マルチバンド用途の受動信号処理コンポーネント | |
JP7409031B2 (ja) | ガラスコア多層配線基板及びその製造方法 | |
US20130307639A1 (en) | Branching filter and communication module component | |
US11303261B2 (en) | Circuit board | |
WO2020116228A1 (ja) | 回路基板 | |
JP7188101B2 (ja) | 高周波モジュール用電子基板 | |
JP7351113B2 (ja) | ガラスコア多層配線基板 | |
JP2021100026A (ja) | ガラスコア多層配線基板の製造方法、ガラスコア多層配線基板および高周波モジュール基板 | |
JP7383215B2 (ja) | 回路基板 | |
JP2004282175A (ja) | ダイプレクサ内蔵配線基板 | |
JP5361639B2 (ja) | フィルタ装置 | |
CN113206652A (zh) | 滤波器、复用器及通信模块 | |
KR20040060050A (ko) | 듀플렉서 제조방법 | |
JP2000332504A (ja) | 誘電体フィルタ、誘電体デュプレクサおよびその製造方法 | |
JP2011097208A (ja) | フィルタ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7188101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |