JP2015513820A - スルーガラスビアを使用する３ｄｒｆｌ−ｃフィルタ - Google Patents

スルーガラスビアを使用する３ｄｒｆｌ−ｃフィルタ Download PDF

Info

Publication number
JP2015513820A
JP2015513820A JP2014556789A JP2014556789A JP2015513820A JP 2015513820 A JP2015513820 A JP 2015513820A JP 2014556789 A JP2014556789 A JP 2014556789A JP 2014556789 A JP2014556789 A JP 2014556789A JP 2015513820 A JP2015513820 A JP 2015513820A
Authority
JP
Japan
Prior art keywords
inductor
capacitor
glass substrate
filter circuit
tgv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014556789A
Other languages
English (en)
Other versions
JP2015513820A5 (ja
Inventor
チャンハン・ユン
チェンジエ・ズオ
チィ・シュン・ロ
ジョンヘ・キム
マリオ・エフ・ヴェレス
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2015513820A publication Critical patent/JP2015513820A/ja
Publication of JP2015513820A5 publication Critical patent/JP2015513820A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1783—Combined LC in series path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

スルーガラスビア(TGV)を有する3次元(3D)無線周波数(RF)インダクタ-キャパシタ(LC)バンドパスフィルタ。1つのそのようなL-Cフィルタ回路は、ガラス基板と、ガラス基板の第1の面上に形成された第1のインダクタの第1の部分と、ガラス基板の第2の面上に形成された第1のインダクタの第2の部分と、第1のインダクタの第1の部分と第2の部分とを接続するように構成されたTGVの第1のセットとを含む。加えて、L-Cフィルタ回路は、第1のインダクタに類似する第2のインダクタと、第1のインダクタと第2のインダクタとの間に形成された金属-絶縁物-金属(MIM)キャパシタとを含み得、それにより、第1および第2のインダクタはMIMキャパシタを介して結合される。

Description

開示する実施形態は、無線周波数(RF)フィルタに関する。より詳細には、例示的な実施形態は、スルーガラスビア(through-glass-via, TGV)を備える3次元(3D)RFインダクタ-キャパシタ(LC)バンドパスフィルタを対象とする。
インダクタは、アナログ回路および信号処理において広範囲にわたって使用される。インダクタは、キャパシタおよび他の構成要素と連携して、特定の信号周波数を強調またはフィルタ処理除去することができる同調回路またはL-Cフィルタを形成するために使用され得る。インダクタンス(ヘンリーHで測定される)は、通電導体回りに生じる磁界に起因する効果である。インダクタのターン数、各ループ/ターンの面積、および取り巻いている材料などの要因が、インダクタンスに影響を及ぼす。インダクタのQ値(またはQ)は、それの効率の測度である。インダクタのQが高いほどより密接に、理想的な、損失のないインダクタの挙動に近づく。インダクタのQは、それのインダクタンスLに正比例し、それの内部電気抵抗Rに逆比例する。したがって、インダクタのQは、Lの増加および/またはRの減少によって増加され得る。
配線をらせん状に配置することで、プリント回路板上にインダクタを直接エッチングすることによって、集積回路内で使用するための小さいインダクタを設計することが、当技術分野で知られている。しかしながら、そのような平坦なインダクタは高いQを示さない。その上、平坦なインダクタは、同調回路内の他の誘導性素子との結合に向いておらず、言い換えれば、平坦なインダクタは、高い結合係数Kを示さない。
アナログRFおよびシステムオンチップ(SOC)の用途に対して、3次元インダクタは、コアを取り巻く銅線または他の適切な金属などの導体材料のコイルとして構築され得る。コアは空気であってよく、またはシリコン基板、ガラス、または磁性材料を含んでもよい。空気より高い透磁率を有するコア材料は、インダクタの近くに磁界を閉じ込め、それによりインダクタのインダクタンスを増加させる。当技術分野で知られている3次元インダクタは、平坦なインダクタより良好な結合係数Kを示すが、最近の技術は、これらのインダクタに対して達成可能なQ値に制限を課している。たとえば、ガラス基板上に形成されたインダクタ、またはガラス製のコアの回りにまかれたインダクタは、高い透磁率、結合係数、およびQ値を示し得る。しかしながら、ガラス基板上にインダクタを構築するために知られている技法は、ガラス基板の望ましい特性を損なうスルーシリコンビア(TSV)などのビアに依存する。
したがって、当技術分野において、高いQおよび高い結合係数Kを示すインダクタおよび付随する同調回路設計が必要である。
本発明の例示的な実施形態は、無線周波数(RF)フィルタのためのシステムおよび方法を対象とする。より詳細には、例示的な実施形態は、スルーガラスビア(TGV)を備える3次元(3D)RFインダクタ-キャパシタ(L-C)バンドパスフィルタを対象とする。
たとえば、例示的な実施形態は、ガラス基板の第1の面上に第1のインダクタの第1の部分を形成するステップと、ガラス基板の第2の面上に第1のインダクタの第2の部分を形成するステップと、スルーガラスビア(TGV)を介して第1のインダクタの第1の部分と第2の部分とを接続するステップとを含む、ガラス基板上にL-Cフィルタ回路を形成する方法を対象とする。
別の例示的な実施形態は、ガラス基板と、ガラス基板の第1の面上に形成された第1のインダクタの第1の部分と、ガラス基板の第2の面上に形成された第1のインダクタの第2の部分と、第1のインダクタの第1の部分と第2の部分とを接続するように構成されたスルーガラスビア(TGV)の第1のセットとを含むL-Cフィルタ回路を対象とする。
別の例示的な実施形態は、ガラス基板の第1の面上に第1のインダクタの第1の部分を形成するためのステップと、ガラス基板の第2の面上に第1のインダクタの第2の部分を形成するためのステップと、スルーガラスビア(TGV)を介して第1のインダクタの第1の部分と第2の部分とを接続するためのステップとを含む、ガラス基板上にL-Cフィルタ回路を形成する方法を対象とする。
さらに別の例示的な実施形態は、ガラスで形成された基板手段と、基板手段の第1の面上に形成された第1のインダクタンス手段の第1の部分と、基板手段の第2の面上に形成された第1のインダクタンス手段の第2の部分と、第1のインダクタンス手段の第1の部分と第2の部分とを接続するように構成されたスルーガラスビア(TGV)の第1のセットとを備えるL-Cフィルタ回路を対象とする。
さらに別の例示的な実施形態は、高電圧源とグランドとの間に結合された第1のインダクタおよび第1のキャパシタを備える第1のL-Cタンクと、高電圧源とグランドとの間に結合された第2のインダクタおよび第2のキャパシタを備える第2のL-Cタンクと、第1のL-Cタンクと第2のL-Cタンクとを結合するL-Cフィルタ手段とを含み、第1および第2のインダクタはスルーガラスビア(TGV)を使用してガラス基板の第1および第2の面上に形成された3次元ソレノイドインダクタであり、第1のキャパシタは、ガラス基板の第1の面上に第1のインダクタと第2のインダクタとの間の金属-絶縁物-金属(MIM)キャパシタとして形成され、第2のキャパシタは、ガラス基板の第1の面上に第2のインダクタとL-Cフィルタ手段との間のMIMキャパシタとして形成される、L-Cフィルタ回路を対象とする。
添付の図面は、本発明の実施形態の説明を助けるために提示され、実施形態の限定ではなく、実施形態の例示のためのみに提供される。
TGVを使用してガラス基板上に形成された例示的なインダクタを示す図である。 TGVを使用してガラス基板上に形成され、さらに磁気コアを含む、例示的なインダクタを示す図である。 整合された磁界を有する2つの例示的なインダクタを示す図である。 TGVを使用するインダクタおよびキャパシタを用いて設計された例示的なL-C BPFを示す図である。 図3AのL-C BPFの対応する回路レベルの概略図である。 図3Aおよび図3BのL-C BPFの周波数応答特性を示す図である。 TGVを使用するインダクタおよびキャパシタを用いて設計された別の例示的なL-C BPFを示す図である。 図4AのL-C BPFの対応する回路レベルの概略図である。 図4Aおよび図4BのL-C BPFの周波数応答特性を示す図である。 TGVを使用するインダクタおよびキャパシタを用いて設計されたさらに別の例示的なL-C BPFを示す図である。 図5AのL-C BPFの対応する回路レベルの概略図である。 図5Aおよび図5BのL-C BPFの周波数応答特性を示す図である。 TGVを使用するインダクタおよびキャパシタを用いて設計されたさらに別の例示的なL-C BPFを示す図である。 図6AのL-C BPFの周波数応答特性を示す図である。 TGVを使用するインダクタおよびキャパシタを用いて設計されたさらに別の例示的なL-C BPFを示す図である。 図7AのL-C BPFの周波数応答特性を示す図である。 例示的な実施形態による、TGVを使用してガラス基板上にインダクタを形成する方法のフローチャート表現である。 本開示の実施形態が有利に採用され得る例示的なワイヤレス通信システム900を示す図である。
本発明の特定の実施形態を対象とする以下の説明および関連する図面で、本発明の態様が開示される。本発明の範囲から逸脱することなく、代替の実施形態が考案され得る。さらに、本発明の関連する詳細を不明瞭にしないように、本発明のよく知られている要素は詳細に説明されないか、または省略される。
「例示的な」という言葉は、「例、実例、または例示として機能すること」を意味するために本明細書で使用される。「例示的な」として本明細書で説明される任意の実施形態は、必ずしも他の実施形態よりも好ましいか、または有利であると解釈されるべきではない。同様に、「本発明の実施形態」という用語は、本発明のすべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。
本明細書で使用される用語は、特定の実施形態の説明のみを目的とするものであり、本発明の実施形態を限定するものではない。本明細書で使用される場合、単数形「a」、「an」、および「the」は、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。さらに、本明細書で使用される場合、「備える(comprises)」、「備えている(comprising)」、「含む(includes)」、および/または「含んでいる(including)」という用語は、述べられた特徴、整数、ステップ、動作、要素、および/または構成要素の存在を明示するが、1つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および/またはそれらのグループの存在または追加を排除しないことを理解されたい。
さらに、多くの実施形態が、たとえばコンピューティングデバイスの要素によって実行されるべき、一連の動作に関して説明される。本明細書で説明される様々な動作は、特定の回路(たとえば、特定用途向け集積回路(ASIC))によって、1つまたは複数のプロセッサによって実行されるプログラム命令によって、あるいは両方の組合せによって実行され得ることを認識されよう。加えて、本明細書で説明されるこれらの一連の動作は、実行時に、関連するプロセッサに本明細書で説明される機能を実行させるコンピュータ命令の対応するセットを記憶した、任意の形式のコンピュータ可読記憶媒体内で全体として具現化されるものと見なされ得る。したがって、本発明の様々な態様は、請求する主題の範囲内にすべて入ることが企図されているいくつかの異なる形式で具現化され得る。さらに、本明細書で説明される実施形態ごとに、任意のそのような実施形態の対応する形式は、本明細書では、たとえば、説明されるアクションを実行する「ように構成された論理」として説明されることがある。
例示的な実施形態は、ガラス基板上に形成され得る誘導性および容量性素子を使用するL-Cバンドパスフィルタ(BPF)などの同調回路を対象とする。その上、実施形態は、3D BPFを形成するためにガラス基板の第1の面と第2の面との間に接続を形成するためのスルーガラスビア(TGV)を含み得る。このようにして、実施形態は、3D BPFの磁界をガラス基板に閉じ込めて、それ故それらの性能を向上させ、それらの対応する周波数応答特性における変動を低減するように構成され得る。前述のTGVを使用する実施形態はまた、周波数応答のパスバンド中の望ましくないスプリアス変動を取り除くために、L-Cタンク間のインダクタ結合を含む、3D L-C BPFに対する特定の回路トポロジーを対象とすることがある。
ここで図1Aを参照すると、全体的に100で示され、例示的な実施形態によって構成された3Dソレノイドインダクタが示されている。インダクタ100は、ガラス基板であってよい基板108上に形成され得る。ガラス基板は、低い誘電体損を助長し、渦電流損を実質的に除去することができる。インダクタ100において、第1の部分102が、網掛け部分に示される。第1の部分102は、金属などの伝導材料で形成され、基板108の上面などの第1の面上に配設され得る。ゴースト線で示される第2の部分106は、同様に、伝導材料で形成され、基板108の底面などの第2の面上に配設され得る。第1の部分102および第2の部分106は、基板108を貫通するTGV 104(暗い網掛けで示す)によって接続され得る。図示のように、第2の部分106は、TGV 104の接続点を重複させることを可能にするために、第1の部分102に対してある角度で形成され得る。
以前から知られている技術によって形成されるビアとは対照的に、(ガラスで形成され得る)基板108を通して第1の部分102と第2の部分106とを接続するために例示的な実施形態においてTGVを使用することで、インダクタ100のインダクタンスLにおいてより小さい損失がもたらされる。さらに、ガラス基板上に第1の部分102および第2の部分106を形成するために、より太い金属線が使用され得る。その上、TGVは、ビアに対して以前から知られている技術より太い厚さで形成され得る。したがって、より太い金属線およびビアが、インダクタ100のターンを通る、より低い抵抗Rをもたらす。後で分かるように、より低い抵抗Rとともに、より高いインダクタンスLが、インダクタ100のより高いQ値に寄与する。さらに、ガラス基板108上のインダクタ100の3D構成もまた、磁界をガラス基板に閉じ込め、したがって、より一層、品質を改善し、損失を低減することが、当業者には認識されよう。
いくつかの実施形態では、磁気コアなどのコアが、例示的なインダクタのインダクタンスをさらに改善するために設けられ得る。たとえば、図1Bを参照すると、コア110が示されている。コア110は、磁性材料で作製され、基板108内に設けられてよく、それによりコアの透磁率が増加する。CoFe、CoFeB、NiFeなどの知られている磁性材料が、基板108内にコア110を形成するために使用され得る。コア110を含めることは随意であり、磁気コアがなくても、ガラスで形成された基板108の透磁率は、エアコアの透磁率に類似し得ることが理解されよう。
ここで図2を参照すると、別の実施形態が示され、第2の3Dソレノイドインダクタ200が設けられている。インダクタ200が、上記で説明したインダクタ100に極めて近接して、それらのそれぞれの磁界を整合させるような様態で位置決めされる。このようにして磁界を整合させることで、インダクタ100とインダクタ200との間の正の相互インダクタンス結合が可能になり、それによりインダクタ100および200のそれぞれのインダクタンスおよびQ値が向上する。インダクタ200は、インダクタ100の基板108と異なる第2の基板208上に形成される様に示されているが、いくつかの実施形態では、基板208および基板108は、単一の基板になるように併合されてもよい。インダクタ100と同様に、インダクタ200は、基板208の上面など、第1の面上に形成された第3の部分202と、基板208の底面など、第2の面上に形成された第4の部分206と、第3の部分202と第4の部分206とを接続するTGV 204とを備える。基板208もまた、ガラスで形成され得る。
その上、図2を参照すると、インダクタ100が4ターンを含むように示され、一方、インダクタ200が3ターンを含むように示されている。一般性を喪失することなく、インダクタのインダクタンスは、そのインダクタのターン数の二乗に正比例することに留意しながら、任意の適切な数のターンが、いずれのインダクタに対しても選択されてよい。追加または代替として、インダクタ100と200の一方または両方は、それらのインダクタンス値をさらに改善するために設けられた図1Bのコア110などの磁気コアを有し得る。さらに、前に論じたように、インダクタ100および200の3次元的性質が与えられれば、インダクタ100と200との間の結合係数Kは、平坦なインダクタによって達成され得る結合係数Kより高くなり得る。
ここで図3Aを参照すると、300で示され、例示的な実施形態によって形成された第1の3D L-C BPFトポロジーが示されている。図3Aは、基板308上に形成された4つのインダクタL1、L2、L3およびL4を示す。インダクタL1は、単一のターンを有し、インダクタ100と同様に形成され、基板308の第1の面上に第1の部分302を、第2の面上に第2の部分306を有するように示され、第1の部分302および第2の部分306は、TGV 304によって接続され得る。残りのインダクタL2〜L4は、同様に形成され得、4つのインダクタL1〜L4のすべては、それらのそれぞれの磁界を整合させ、正の相互インダクタンス結合をもたらすために、図示のように結合され得る。
インダクタL1〜L4に加えて、図3Aはまた、インダクタL1〜L4に結合された4つのキャパシタC1〜C4を示す。4つのキャパシタC1〜C4のそれぞれは、金属-絶縁物-金属(MIM)キャパシタとして形成され得る。たとえば、キャパシタC3を参照すると、部分312は金属電極であってよく、容量性結合(capacitive junction)が絶縁物314によって形成され得る。キャパシタは、図示のTGVによって形成される接合部においてインダクタに結合され得る。また、L-C BPF 300の入力/出力パッドおよびグランド接続「GND」であってよい、2つのポート/端子316および318が示されている。
ここで図3Bを参照すると、L-C BPF 300の対応する回路レベルの概略図が示されている。図3Aと図3Bとを組み合わせて参照すると、インダクタL1〜L4およびキャパシタC1〜C4の間の様々な結合が、TGVを使用することによって効率的かつ無損失に行われる。Q値に関するインダクタの性能およびより高い結合係数によって向上したインダクタンスが、相応に改善され、それによりL-C BPF 300の周波数特性が改善される。
たとえば、ここで図3Cを参照すると、図3Aおよび図3Bによって形成されるL-C BPFの周波数応答が示されている。図3Bに示すように、L1-C1で形成されるインダクタ-キャパシタ(L-C)ペアならびにL4-C4で形成されるL-Cペアは、グランドに分路するように示され、一方、L-Cペア(またはタンク)L2-C2およびL3-C3は、2つのポート/端子316および318の間で直列に置かれているように示される。分路を形成するL-CタンクL1-C1およびL4-C4は、図3Cの周波数応答におけるパスバンドに貢献し、一方、直列L-CペアL2-C2およびL3-C3は、セロに貢献する。L-C接続に対する適切な変形が、例示的な実施形態におけるL-C BPFの周波数応答において、より滑らかなパスバンドを提供し得る。以下の実施形態において、上記で説明したL-C BPF 300のL1-C1およびL4-C4などのL-Cタンクを概して保持し、L-CペアL2-C2およびL3-C3をキャパシタおよびインダクタなどの様々なL-Cフィルタ手段で置き換えながら、代替の3D L-C BPFトポロジーが説明される。
たとえば、図4Aを参照すると、全体的に400で示される第2の3D L-C BPFトポロジーが示されている。L-C BPF 400は、多くの側面においてL-C BPF 300に類似し、理解しやすいように、参照番号は、実質的に、図3Aから引き継いでいる。図3Aと図4Aとを組み合わせて参照すると、L-C BPF 400は、特に、キャパシタC2およびC3がL-C BPF 400において除去されている点で、L-C BPF 300と異なる。その結果、L-C BPF 300のL-Cフィルタ手段、インダクタL2およびL3は、L-C BPF 400において、直列として現れ(appear in series)、組み合わされてより大きいインダクタL2-3を表す。
図4Bは、L-C BPF 400の対応する回路レベルの概略図を示す。図4Bに示すように、L-CタンクL1-C1およびL4-C4は、分路として現れ(appear as shunts)、それらは、組み合わされたインダクタL2-3によって結合される。L-C BPF 400の回路トポロジーは、パスバンドにおいて、スプリアス変動のない改善された周波数応答特性をもたらすことが観察される。たとえば、図4Cを参照すると、L-C BPF 400の周波数応答が示されている。図3Cと比較すると、極が取り除かれ、より広くて滑らかなパスバンドが観察されることが、図4Cから分かる。改善されたパスバンドに対する1つの理由は、組み合わされたインダクタL2-3が、L-CペアL1-C1とL4-C4との間により良好な結合を助長することである。その上、TGVを使用して形成され、L-CタンクL1-C1とL4-C4とを結合するインダクタL2-3を備えるL-C BPF 400のインダクタ結合3Dトポロジーが、パスバンドにおいて広い周波数範囲を与え得る。一例では、最小-39dBの除去を有し、スプリアス変動のない、10GHzまでの周波数範囲が、L-C BPF 400における高Q結合インダクタによって実現され得る。
いくつかの実施形態では、TGVを使用するガラス基板上の例示的な3Dインダクタおよびキャパシタを使用してこれらの従来のL-C BPFを構成することによって、改善された周波数応答特性が、従来のL-C BPFトポロジーにおいて実現され得る。たとえば、図5A〜図5Cを参照すると、全体的に500で示される、さらに別の3D L-C BPFトポロジーが示されている。図5Aは、従来のものであってよいが、例示的な実施形態によるTGVを使用するガラス基板上の3Dインダクタおよびキャパシタを使用して構成されるL-C回路トポロジーを示す。対応する回路レベルの概略図が、図5Bに提示される。図4Bと比較すると、図5BのL-Cフィルタ手段、キャパシタC5が、図4BのインダクタL2-3と置き換わっていることが分かる。図5Cに示すL-C BPF 500の周波数応答を参照すると、構成要素のインダクタおよびキャパシタが、TGVを使用してガラス基板上に例示的な実施形態によって構成されるとき、L-CタンクL1-C1とL4-C4とを接続するキャパシタC5を有するL-C BPF 500のキャパシタ結合構成は、これらのL-C構成要素の従来的実装によって達成可能な周波数応答特性より、滑らかで広いパスバンドをもたらすことが分かる。
図6Aを参照すると、回路トポロジーは従来型であってよいが、その中のL-C構成要素が例示的な実施形態によって形成され得る、さらに別のL-C BPF構成が示されている。図6AのL-C BPF 600の構成に到達するために、直列のキャパシタで結合された、さらに別のL-Cタンクを備えるL-Cフィルタ手段が、図5AのL-C BPF 500のL-CタンクL1-C1とL4-C4との間に追加され得る。したがって、L-C BPF 600は、キャパシタC7およびC8を介してL-CタンクL1-C1とL4-C4とに結合されたL-CタンクC6-L6をさらに含む。図5Bに示す周波数応答と比較すると、追加の構成要素、キャパシタC6、C7、C8およびインダクタL6によって向上した結合が、図6Bに示す周波数応答をもたらす。
回路トポロジーは従来型であってよいが、その中のL-C構成要素が例示的な実施形態によって形成され得る、さらに別のL-C BPF構成が、図7Aに示されている。もう一度図5BのL-C BPF 500からスタートすると、図7AのL-C BPF 700は、L-C BPF 500からキャパシタC5を除去し、図示のL-Cフィルタ手段、キャパシタC9、C10およびC11を追加することによって到達され得る。L-CキャパシタタンクL1-C1とL4-C4との間の変更された結合が、図7Bで示すように、周波数応答特性における変化をもたらす。
したがって、L-C BPF回路の性能および周波数応答特性は、例示的な実施形態によるTGVを使用してガラス基板上にインダクタおよびキャパシタなど、構成要素L-Cフィルタ手段を用いてL-C BPFを構成することによって改善され得ることが分かる。
実施形態は、本明細書で開示するプロセス、機能および/またはアルゴリズムを実行するための様々な方法を含むことが諒解されよう。たとえば、図8に示すように、実施形態は、ガラス基板の第1の面上に第1のインダクタ(たとえば、図1の100)の第1の部分(たとえば、図1の102)を形成するステップ-ブロック802と、ガラス基板の第2の面上に第1のインダクタの第2の部分(106)を形成するステップ-ブロック804と、スルーガラスビア(TGV)(たとえば、図1の104)を介して第1のインダクタの第1の部分と第2の部分とを接続するステップ-ブロック806とを含む、ガラス基板(たとえば、図1の108)上のL-Cフィルタ回路を形成する方法を含み得る。
情報および信号は、多種多様な技術および技法のいずれかを使用して表され得ることを当業者は諒解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。
さらに、本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装できることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の範囲からの逸脱を生じるものと解釈すべきではない。
本明細書で開示された実施形態と関連して説明された方法、シーケンス、および/またはアルゴリズムは、ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはその2つの組合せで直接具現化され得る。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD-ROM、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。
したがって、本発明の一実施形態は、TGVを使用するガラス基板上のL-C回路に対する方法を具現化するコンピュータ可読媒体を含んでもよい。したがって、本発明は図示の例に限定されず、本明細書で説明した機能を実行するためのいかなる手段も、本発明の実施形態中に含まれる。本開示の一部分を形成し、その全体が本明細書に明示的に組み込まれる、添付の付録Aに、追加の態様が開示される。
図9は、本開示の実施形態が有利に採用され得る例示的なワイヤレス通信システム900を示している。説明のために、図9は、3つの遠隔ユニット920、930、950および2つの基地局940を示す。図9では、ワイヤレスローカルループシステムにおいて、遠隔ユニット920は携帯電話として示され、遠隔ユニット930はポータブルコンピュータとして示され、遠隔ユニット950は定位置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話、手持ち式パーソナル通信システム(PCS)ユニット、携帯情報端末のような携帯用データユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器などの固定位置データユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せであってもよい。図9は、本開示における教示による遠隔ユニットを示しているが、本開示は、これらの例示的な示されたユニットに限定されない。本開示の実施形態は、試験および特性評価のための、メモリおよびオンチップ回路を含む能動的な集積回路を含む、任意のデバイスにおいて適切に採用され得る。
前述の開示されたデバイスおよび方法は、通常、コンピュータ可読記憶媒体に保存されるGDSIIおよびGERBERコンピュータファイルとなるように、設計され構成される。次いでこれらのファイルは、これらのファイルに基づいてデバイスを製造する製造担当者に与えられる。得られる製品は半導体ウェハであり、このウェハは次いで、半導体ダイに切断され、半導体チップにパッケージングされる。そして、このチップが、上で説明されたデバイスで採用される。
上記の開示は本発明の例示的な実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正を行えることに留意されたい。本明細書で説明された本発明の実施形態による方法クレームの機能、ステップおよび/または動作は、特定の順序で実行されなくてもよい。さらに、本発明の要素は、単数形で説明または請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。
100 第1の3Dソレノイドインダクタ
102 第1の部分
104 スルーガラスビア(TGV)
106 第2の部分
108 基板
110 磁気コア
200 第2の3Dソレノイドインダクタ
202 第3の部分
204 TGV
206 第4の部分
208 基板
300 第1の3次元L-Cバンドパスフィルタ(3D L-C BPF)トポロジー
302 第1の部分
304 TGV
306 第2の部分
308 基板
312 部分
314 絶縁物
316 ポート/端子
318 ポート/端子
400 第2の3D L-C BPFトポロジー
500 別の3D L-C BPFトポロジー
600 別の3D L-C BPFトポロジー
700 別の3D L-C BPFトポロジー
900 ワイヤレス通信システム
920 遠隔ユニット
930 遠隔ユニット
940 基地局
950 遠隔ユニット

Claims (26)

  1. ガラス基板上にL-Cフィルタ回路を形成する方法であって、
    前記ガラス基板の第1の面上に第1のインダクタの第1の部分を形成するステップと、
    前記ガラス基板の第2の面上に前記第1のインダクタの第2の部分を形成するステップと、
    スルーガラスビア(TGV)を介して前記第1のインダクタの前記第1の部分と前記第2の部分とを接続するステップとを含む、方法。
  2. 前記TGVの接続点を重複させることを可能にするために、前記第2の部分が前記第1の部分に対してある角度で形成される、請求項1に記載の方法。
  3. 前記ガラス基板の前記第1の面上に第2のインダクタの第3の部分を形成するステップと、
    前記ガラス基板の前記第2の面上に前記第2のインダクタの第4の部分を形成するステップと、
    TGVを介して前記第3の部分と前記第4の部分とを接続するステップと、
    相互インダクタンス結合を与えるために、それらのそれぞれの磁界を整合させるように前記第1および前記第2のインダクタを位置決めするステップとをさらに含む、請求項1に記載の方法。
  4. 前記第1のインダクタと前記第2のインダクタとの間にMIM(金属-絶縁物-金属)キャパシタを形成するステップと、
    前記MIMキャパシタを介して前記第1のインダクタと前記第2のインダクタとを結合するステップとをさらに含む、請求項3に記載の方法。
  5. 前記第1のインダクタの磁気コアを形成するために、前記第1の部分と前記第2の部分との間に磁性材料を設けるステップをさらに含む、請求項1に記載の方法。
  6. ガラス基板と、
    前記ガラス基板の第1の面上に形成された第1のインダクタの第1の部分と、
    前記ガラス基板の第2の面上に形成された前記第1のインダクタの第2の部分と、
    前記第1のインダクタの前記第1の部分と前記第2の部分とを接続するように構成されたスルーガラスビア(TGV)の第1のセットとを備える、L-Cフィルタ回路。
  7. 前記TGVの接続点を重複させることを可能にするために、前記第2の部分が前記第1の部分に対してある角度で形成される、請求項6に記載のL-Cフィルタ回路。
  8. 前記ガラス基板の前記第1の面上に形成された第2のインダクタの第3の部分と、
    前記ガラス基板の前記第2の面上に形成された前記第2のインダクタの第4の部分と、
    前記第3の部分と前記第4の部分とを接続するように構成されたTGVの第2のセットとをさらに備え、前記第1および前記第2のインダクタが、それらの磁界が相互インダクタンス結合を与えるように整合されるように位置決めされる、請求項6に記載のL-Cフィルタ回路。
  9. 金属-絶縁物-金属(MIM)キャパシタをさらに備え、前記MIMキャパシタは、前記第1および前記第2のインダクタが前記MIMキャパシタを介して結合されるように、前記第1のインダクタと前記第2のインダクタとの間に形成される、請求項8に記載のL-Cフィルタ回路。
  10. 磁性材料が前記第1のインダクタの磁気コアを形成するように、前記第1の部分と前記第2の部分との間に位置決めされた前記磁性材料をさらに備える、請求項6に記載のL-Cフィルタ回路。
  11. 半導体ダイ内に組み込まれる、請求項6に記載のL-Cフィルタ回路。
  12. セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項6に記載のL-Cフィルタ回路。
  13. ガラス基板上にL-Cフィルタ回路を形成する方法であって、
    前記ガラス基板の第1の面上に第1のインダクタの第1の部分を形成するためのステップと、
    前記ガラス基板の第2の面上に前記第1のインダクタの第2の部分を形成するためのステップと、
    スルーガラスビア(TGV)を介して前記第1のインダクタの前記第1の部分と前記第2の部分とを接続するためのステップとを含む、方法。
  14. 前記TGVの接続点を重複させることを可能にするために、前記第2の部分が前記第1の部分に対してある角度で形成される、請求項13に記載の方法。
  15. 前記ガラス基板の前記第1の面上に第2のインダクタの第3の部分を形成するためのステップと、
    前記ガラス基板の前記第2の面上に前記第2のインダクタの第4の部分を形成するためのステップと、
    TGVを介して前記第3および前記第4の部分を接続するためのステップと、
    相互インダクタンス結合を与えるために、それらのそれぞれの磁界を整合させるように前記第1および前記第2のインダクタを位置決めするためのステップとをさらに含む、請求項13に記載の方法。
  16. 前記第1のインダクタと前記第2のインダクタとの間に金属-絶縁物-金属(MIM)キャパシタを形成するためのステップと、
    前記MIMキャパシタを介して前記第1のインダクタと前記第2のインダクタとを結合するためのステップとをさらに含む、請求項15に記載の方法。
  17. 前記第1のインダクタの磁気コアを形成するために、前記第1の部分と前記第2の部分との間に磁性材料を設けるためのステップをさらに含む、請求項13に記載の方法。
  18. ガラスで形成された基板手段と、
    前記基板手段の第1の面上に形成された第1のインダクタンス手段の第1の部分と、
    前記基板手段の第2の面上に形成された前記第1のインダクタンス手段の第2の部分と、
    前記第1のインダクタンス手段の前記第1の部分と前記第2の部分とを接続するように構成されたスルーガラスビア(TGV)の第1のセットとを備える、L-Cフィルタ回路。
  19. 高電圧源とグランドとの間に結合された第1のインダクタと第1のキャパシタとを備える第1のL-Cタンクと、
    前記高電圧源とグランドとの間に結合された第2のインダクタと第2のキャパシタとを備える第2のL-Cタンクと、
    前記第1のL-Cタンクと前記第2のL-Cタンクとを結合するL-Cフィルタ手段とを備え、
    前記第1および前記第2のインダクタが、スルーガラスビア(TGV)を使用してガラス基板の第1および第2の面上に形成された3次元ソレノイドインダクタであり、
    前記第1のキャパシタが、前記ガラス基板の前記第1の面上の前記第1のインダクタと前記第2のインダクタとの間の金属-絶縁物-金属(MIM)キャパシタとして形成され、前記第2のキャパシタが、前記ガラス基板の前記第1の面上の前記第2のインダクタと前記L-Cフィルタ手段との間のMIMキャパシタとして形成される、L-Cフィルタ回路。
  20. 前記L-Cフィルタ手段が、
    高電圧源とグランドとの間に結合された第3のインダクタと第3のキャパシタとを備える第3のL-Cタンクと、
    前記高電圧源とグランドとの間に結合された第4のインダクタと第4のキャパシタとを備える第4のL-Cタンクとを備え、
    前記第3のキャパシタが、前記ガラス基板の前記第1の面上の前記第1のインダクタと前記第3のインダクタとの間のMIMキャパシタとして形成され、前記第4のキャパシタが、前記ガラス基板の前記第1の面上の前記第4のインダクタと前記第2のインダクタとの間のMIMキャパシタとして形成される、請求項19に記載のL-Cフィルタ回路。
  21. 前記L-Cフィルタ手段が、TGVを使用して前記ガラス基板の前記第1および前記第2の面上に形成された3次元ソレノイドインダクタとして形成された第5のインダクタを備える、請求項19に記載のL-Cフィルタ回路。
  22. 前記L-Cフィルタ手段が、前記ガラス基板の前記第1の面上に前記第1のインダクタと前記第2のインダクタとの間のMIMキャパシタとして形成された第5のキャパシタを備える、請求項19に記載のL-Cフィルタ回路。
  23. 前記L-Cフィルタ手段が、
    高電圧源とグランドとの間に結合された第6のインダクタと第6のキャパシタとを備える第6のL-Cタンクと、
    前記第1のL-Cタンクと前記第6のL-Cタンクとを結合する第7のキャパシタと、
    前記第6のL-Cタンクと前記第2のL-Cタンクとを結合する第8のキャパシタとを備え、
    前記第6のインダクタが、TGVを使用してガラス基板の前記第1および前記第2の面上に形成された3次元ソレノイドインダクタであり、
    前記第6、前記第7、および前記第8のキャパシタがMIMキャパシタとして形成される、請求項19に記載のL-Cフィルタ回路。
  24. 前記L-Cフィルタ手段が、
    高電圧源と前記第1のL-Cタンクとの間に結合された第9のキャパシタと、
    前記第2のL-Cタンクと前記高電圧源との間に結合された第10のキャパシタと、
    前記第9のキャパシタと前記第10のキャパシタとに結合された第11のキャパシタとを備え、
    前記第9、前記第10、および前記第11のキャパシタがMIMキャパシタとして形成される、請求項19に記載のL-Cフィルタ回路。
  25. 半導体ダイ内に組み込まれる、請求項19に記載のL-Cフィルタ回路。
  26. セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項19に記載のL-Cフィルタ回路。
JP2014556789A 2012-02-13 2013-02-11 スルーガラスビアを使用する３ｄｒｆｌ−ｃフィルタ Pending JP2015513820A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261597953P 2012-02-13 2012-02-13
US61/597,953 2012-02-13
US13/419,876 2012-03-14
US13/419,876 US20130207745A1 (en) 2012-02-13 2012-03-14 3d rf l-c filters using through glass vias
PCT/US2013/025620 WO2013122887A1 (en) 2012-02-13 2013-02-11 3d rf l-c filters using through glass vias

Publications (2)

Publication Number Publication Date
JP2015513820A true JP2015513820A (ja) 2015-05-14
JP2015513820A5 JP2015513820A5 (ja) 2016-03-03

Family

ID=48945118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014556789A Pending JP2015513820A (ja) 2012-02-13 2013-02-11 スルーガラスビアを使用する３ｄｒｆｌ−ｃフィルタ

Country Status (7)

Country Link
US (1) US20130207745A1 (ja)
EP (1) EP2815504A1 (ja)
JP (1) JP2015513820A (ja)
KR (1) KR20140127872A (ja)
CN (1) CN104115399A (ja)
IN (1) IN2014MN01576A (ja)
WO (1) WO2013122887A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046181A (ja) * 2016-09-15 2018-03-22 大日本印刷株式会社 インダクタおよびインダクタの製造方法
WO2019151003A1 (ja) 2018-01-30 2019-08-08 凸版印刷株式会社 ガラスコアデバイス、およびその製造方法
JP2020113674A (ja) * 2019-01-15 2020-07-27 凸版印刷株式会社 高周波モジュール用電子基板
US20210398957A1 (en) * 2020-06-19 2021-12-23 Qualcomm Incorporated Three-dimensional (3d) integrated circuit with passive elements formed by hybrid bonding
WO2023089967A1 (ja) * 2021-11-18 2023-05-25 株式会社村田製作所 インダクタ部品

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8803648B2 (en) 2012-05-03 2014-08-12 Qualcomm Mems Technologies, Inc. Three-dimensional multilayer solenoid transformer
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US9203373B2 (en) * 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US20140247269A1 (en) * 2013-03-04 2014-09-04 Qualcomm Mems Technologies, Inc. High density, low loss 3-d through-glass inductor with magnetic core
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9935166B2 (en) 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US9634640B2 (en) 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US9425761B2 (en) * 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
US9264013B2 (en) 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US20150092314A1 (en) * 2013-09-27 2015-04-02 Qualcomm Incorporated Connector placement for a substrate integrated with a toroidal inductor
US9692386B2 (en) 2013-12-23 2017-06-27 Qualcomm Incorporated Three-dimensional wire bond inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
EP3140838B1 (en) * 2014-05-05 2021-08-25 3D Glass Solutions, Inc. Inductive device in a photo-definable glass structure
US9443921B2 (en) 2015-02-10 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US9634823B1 (en) 2015-10-13 2017-04-25 Kumu Networks, Inc. Systems for integrated self-interference cancellation
US10069474B2 (en) 2015-11-17 2018-09-04 Qualcomm Incorporated Encapsulation of acoustic resonator devices
CN108370082B (zh) * 2015-12-16 2021-01-08 库姆网络公司 时延滤波器
US10454444B2 (en) 2016-04-25 2019-10-22 Kumu Networks, Inc. Integrated delay modules
WO2017189592A1 (en) * 2016-04-25 2017-11-02 Kumu Networks, Inc. Integrated delay modules
US9780048B1 (en) * 2016-08-03 2017-10-03 Qualcomm Incorporated Side-assembled passive devices
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
US10103774B1 (en) 2017-03-27 2018-10-16 Kumu Networks, Inc. Systems and methods for intelligently-tuned digital self-interference cancellation
US10582609B2 (en) 2017-10-30 2020-03-03 Qualcomm Incorporated Integration of through glass via (TGV) filter and acoustic filter
WO2019107081A1 (ja) * 2017-11-30 2019-06-06 株式会社村田製作所 フィルタ回路、フィルタ回路素子および合分波器
KR102614826B1 (ko) 2017-12-15 2023-12-19 3디 글래스 솔루션즈 인코포레이티드 결합 전송 라인 공진 rf 필터
CN108198803B (zh) * 2018-01-15 2023-05-09 宁波大学 一种基于硅通孔技术的三维带通滤波器
CN111771345B (zh) 2018-02-27 2021-08-31 库姆网络公司 用于可配置混合自干扰消除的系统和方法
CN109510605A (zh) * 2018-10-30 2019-03-22 吉林大学 具有内在宽阻带抑制的带通滤波器
EP3893610A4 (en) * 2018-12-04 2022-02-09 Toppan Printing Co., Ltd. SWITCHBOARD
US10868661B2 (en) 2019-03-14 2020-12-15 Kumu Networks, Inc. Systems and methods for efficiently-transformed digital self-interference cancellation
US11908617B2 (en) 2020-04-17 2024-02-20 3D Glass Solutions, Inc. Broadband induction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4887934U (ja) * 1972-01-27 1973-10-24
EP0725407A1 (en) * 1995-02-03 1996-08-07 International Business Machines Corporation Three-dimensional integrated circuit inductor
US20040124961A1 (en) * 2002-12-16 2004-07-01 Alps Electric Co., Ltd. Printed inductor capable of raising Q value
WO2008018231A1 (fr) * 2006-08-09 2008-02-14 Murata Manufacturing Co., Ltd. Bobine d'antenne et dispositif d'antenne
US20110291786A1 (en) * 2010-06-01 2011-12-01 Qualcomm Incorporated Through Via Inductor Or Transformer In A High-Resistance Substrate With Programmability

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3031957B2 (ja) * 1990-05-24 2000-04-10 毅 池田 ノイズ・フイルタ
US5461353A (en) * 1994-08-30 1995-10-24 Motorola, Inc. Printed circuit board inductor
US6191666B1 (en) * 1999-03-25 2001-02-20 Industrial Technology Research Institute Miniaturized multi-layer ceramic lowpass filter
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
TW523920B (en) * 2000-11-18 2003-03-11 Lenghways Technology Co Ltd Integrated multi-channel communication passive device manufactured by using micro-electromechanical technique
US6664606B2 (en) * 2002-04-23 2003-12-16 Motorola, Inc. Multi-layer integrated circuit structure with reduced magnetic coupling
JP2005347781A (ja) * 2002-05-29 2005-12-15 Ajinomoto Co Inc Ｌｃ並列共振回路、ｌｃ並列共振回路内蔵多層基板、及びそれらの製造方法
US7088215B1 (en) * 2005-02-07 2006-08-08 Northrop Grumman Corporation Embedded duo-planar printed inductor
JP2006229173A (ja) * 2005-02-21 2006-08-31 Tokyo Electron Ltd インダクタンス素子
JP4591689B2 (ja) * 2005-04-28 2010-12-01 Ｔｄｋ株式会社 Ｌｃ複合部品の製造方法
US7262674B2 (en) * 2005-06-15 2007-08-28 Intel Corporation Bandpass filter having first and second serially coupled collection of filter components for providing upper and lower rejection notches
US7869784B2 (en) * 2007-02-27 2011-01-11 Freescale Semiconductor, Inc. Radio frequency circuit with integrated on-chip radio frequency inductive signal coupler
US9269485B2 (en) * 2007-11-29 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of creating spiral inductor having high Q value
US8576026B2 (en) * 2007-12-28 2013-11-05 Stats Chippac, Ltd. Semiconductor device having balanced band-pass filter implemented with LC resonator
WO2009128047A1 (en) * 2008-04-18 2009-10-22 Nxp B.V. High density inductor, having a high quality factor
US8159314B1 (en) * 2008-08-04 2012-04-17 Rockwell Collins, Inc. Actively tuned filter
JP2010220139A (ja) * 2009-03-19 2010-09-30 Fujitsu Ltd フィルタ、フィルタリング方法、および通信装置
US20110248405A1 (en) * 2010-04-09 2011-10-13 Qualcomm Incorporated Selective Patterning for Low Cost through Vias

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4887934U (ja) * 1972-01-27 1973-10-24
EP0725407A1 (en) * 1995-02-03 1996-08-07 International Business Machines Corporation Three-dimensional integrated circuit inductor
JPH08250332A (ja) * 1995-02-03 1996-09-27 Internatl Business Mach Corp <Ibm> ３次元集積回路インダクタ
US20040124961A1 (en) * 2002-12-16 2004-07-01 Alps Electric Co., Ltd. Printed inductor capable of raising Q value
JP2004200227A (ja) * 2002-12-16 2004-07-15 Alps Electric Co Ltd プリントインダクタ
WO2008018231A1 (fr) * 2006-08-09 2008-02-14 Murata Manufacturing Co., Ltd. Bobine d'antenne et dispositif d'antenne
US20090121955A1 (en) * 2006-08-09 2009-05-14 Murata Manufacturing Co., Ltd. Antenna coil and antenna device
US20110291786A1 (en) * 2010-06-01 2011-12-01 Qualcomm Incorporated Through Via Inductor Or Transformer In A High-Resistance Substrate With Programmability

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046181A (ja) * 2016-09-15 2018-03-22 大日本印刷株式会社 インダクタおよびインダクタの製造方法
WO2019151003A1 (ja) 2018-01-30 2019-08-08 凸版印刷株式会社 ガラスコアデバイス、およびその製造方法
US11764138B2 (en) 2018-01-30 2023-09-19 Toppan Printing Co., Ltd. Glass core device and method of producing the same
JP2020113674A (ja) * 2019-01-15 2020-07-27 凸版印刷株式会社 高周波モジュール用電子基板
JP7188101B2 (ja) 2019-01-15 2022-12-13 凸版印刷株式会社 高周波モジュール用電子基板
US20210398957A1 (en) * 2020-06-19 2021-12-23 Qualcomm Incorporated Three-dimensional (3d) integrated circuit with passive elements formed by hybrid bonding
US11605620B2 (en) * 2020-06-19 2023-03-14 Qualcomm Incorporated Three-dimensional (3D) integrated circuit with passive elements formed by hybrid bonding
WO2023089967A1 (ja) * 2021-11-18 2023-05-25 株式会社村田製作所 インダクタ部品

Also Published As

Publication number Publication date
KR20140127872A (ko) 2014-11-04
WO2013122887A1 (en) 2013-08-22
EP2815504A1 (en) 2014-12-24
IN2014MN01576A (ja) 2015-07-03
CN104115399A (zh) 2014-10-22
US20130207745A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
JP2015513820A (ja) スルーガラスビアを使用する３ｄｒｆｌ−ｃフィルタ
KR101304387B1 (ko) 자기 필름 개선 인덕터
JP5982585B2 (ja) ガラス貫通ビア技術を使用するダイプレクサ構成
US10978547B2 (en) Integrated inductor
KR101799425B1 (ko) 관통 유리 비아 기술을 이용한 고역 통과 필터들과 저역 통과 필터들 및 이를 제조하기 위한 방법
US8525617B2 (en) Common-mode filter with coupled inductances
US9293245B2 (en) Integration of a coil and a discontinuous magnetic core
US9247647B1 (en) High quality factor inductor and high quality factor filter in package substrate or printed circuit board (PCB)
US7999634B2 (en) Layered low-pass filter having a conducting portion that connects a grounding conductor layer to a grounding terminal
JP2008187418A (ja) 積層型ローパスフィルタ
CN110770895B (zh) 用于降低损耗的具有图案化射频屏蔽结构的片上耦合电容器
TW201236366A (en) Miniaturized passive low pass filter
US10600731B2 (en) Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer
US10848120B2 (en) Multilayer LC filter
JP2017529690A (ja) Ｑ値が改善されたオンダイインダクタ
US9787279B2 (en) Balun transformer
US8421577B2 (en) Planar inductive unit and an electronic device comprising a planar inductive unit
US20130141187A1 (en) Cross-coupled bandpass filter
US10431540B1 (en) Metal-oxide-metal capacitor with reduced parasitic capacitance
CN114270512A (zh) 裸片上静电放电保护
Hu et al. Design of a compact chip filter with two transmission zeros using 0.35 μm GaAs HBT
CN216981874U (zh) 滤波电路和多工器
WO2022049927A1 (ja) フィルタ、フィルタモジュール及び電子機器
JP2009267811A (ja) バンドパスフィルタ及び積層型バンドパスフィルタ。
JP2006019936A (ja) ノイズフィルタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171127