JP2018046181A - インダクタおよびインダクタの製造方法 - Google Patents

インダクタおよびインダクタの製造方法 Download PDF

Info

Publication number
JP2018046181A
JP2018046181A JP2016180369A JP2016180369A JP2018046181A JP 2018046181 A JP2018046181 A JP 2018046181A JP 2016180369 A JP2016180369 A JP 2016180369A JP 2016180369 A JP2016180369 A JP 2016180369A JP 2018046181 A JP2018046181 A JP 2018046181A
Authority
JP
Japan
Prior art keywords
wiring
substrate
hole
magnetic body
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016180369A
Other languages
English (en)
Other versions
JP6838328B2 (ja
Inventor
前川 慎志
Shinji Maekawa
慎志 前川
倉持 悟
Satoru Kuramochi
悟 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2016180369A priority Critical patent/JP6838328B2/ja
Publication of JP2018046181A publication Critical patent/JP2018046181A/ja
Application granted granted Critical
Publication of JP6838328B2 publication Critical patent/JP6838328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】高出力かつ小型のインダクタを提供する。【解決手段】第1面および第1面に対向する第2面を有し、第1貫通孔および第2貫通孔を有する基板110と、基板の第1貫通孔に設けられた磁性体120と、基板の第2貫通孔に設けられ、磁性体の周りに渦巻き状に配置される配線130と、を備える。磁性体は、直方体、円柱、または中心部に空芯を有する円柱のうちいずれかを一以上有するものであってもよい。また、インダクタ100において、配線は、第1配線および第2配線を有し、第1配線と第2配線とは、離間して設けられてもよい。【選択図】図1

Description

本開示は、インダクタおよびインダクタの製造方法に関する。
インダクタ(コイル)は、スイッチング電源やDC/DCコンバータなど、エネルギーを変換する回路として、または信号のフィルタとして広く用いられている。最近では、インダクタは、スマートフォンなどの携帯型端末にも広く用いられており、小型のインダクタに対するニーズが強い。例えば、特許文献1にはグリーンシートを用いた小型インダクタの製造方法が開示されている。また、特許文献2にはシリコン基板を用いた小型インダクタの製造方法が開示されている。
特開2011−249836号公報 特表2016−509373号公報
しかしながら、特許文献1に開示されている製造方法では、インダクタの巻き数を増やすために、積層された配線が必要であり、インダクタの小型化が難しい。また、特許文献2に開示されている製造方法では、配線幅が大きく、高出力のインダクタを製造するときに、インダクタが大きくなってしまう。
このような課題に鑑み、本開示の実施形態における目的は、高出力かつ小型のインダクタを提供することにある。
本開示の一実施形態によると、第1面、および第1面に対向する第2面を有し、第1貫通孔および第2貫通孔を有する基板と、基板の第1貫通孔に設けられた磁性体と、基板の第2貫通孔に設けられ、磁性体の周りに渦巻き状に配置される配線と、を備えるインダクタが提供される。
上記インダクタにおいて、磁性体は、直方体、円柱、または中心部に空芯を有する円柱のうちいずれかを一以上有するものであってもよい。
上記インダクタにおいて、配線は、第1配線および第2配線を有し、第1配線と第2配線とは、離間して設けられてもよい。
上記インダクタにおいて、配線の幅は、10μm以上100μm未満であってもよい。
本開示の一実施形態によると、第1面、および第1面に対向する第2面を有し、第1貫通孔、および第1貫通孔の両側に配置された第2貫通孔を有する基板と、基板の第1貫通孔に設けられた磁性体と、基板の第2貫通孔に設けられた第1配線と、基板の第1面および磁性体上の第1絶縁層と、第1配線および第1絶縁層上の第2配線と、基板の第2面および磁性体上の第2絶縁層と、第1配線および第2絶縁層上の第3配線と、を備え、第1配線は、第2配線および第3配線と接続され、磁性体は、第1配線、第2配線、および第3配線により囲まれるインダクタが、提供される。
上記インダクタにおいて、磁性体は、一以上の第1貫通孔に設けられてもよい。
上記インダクタにおいて、磁性体は、基板の第1面と第1絶縁層との間に設けられた第2磁性体および基板の第2面と第2絶縁層との間に設けられた第3磁性体と、接続されてもよい。
上記インダクタにおいて、第1配線は、一定の間隔を有して並列に配置され、第2配線は、第1配線に対してある角度を有して、並列に配置され、第1配線と、第2配線と、第3配線とが、らせん形状を構成してもよい。
上記インダクタにおいて、第1配線および第2配線の少なくとも一方は、蛇状の形状を有してもよい。
上記インダクタにおいて、第1配線および第2配線の少なくとも一方は、渦巻き状の形状を有してもよい。
上記インダクタにおいて、第1配線および第2配線の少なくとも一方は、複数の導電層により構成され、複数の導電層は、蛇状の形状を有してもよい。
上記インダクタにおいて、第1配線および第2配線の少なくとも一方は、複数の導電層により構成され、らせん形状を有してもよい。
上記インダクタにおいて、第1配線および第2配線の線幅は、5μm以上100μm未満であってもよいし、第3配線の線幅は、10μm以上100μm未満であってもよい。
本開示の一実施形態によると、第1面、および第1面に対向する第2面を有する基板に、第1貫通孔を形成し、基板の第1貫通孔の周りに、渦巻き状の第2貫通孔を形成し、基板の第1面および第2面上に、第2貫通孔を塞ぐように、レジストを形成し、第1貫通孔に磁性体を形成し、レジストを除去し、第2貫通孔に第1配線を形成することを含む、インダクタの製造方法が、提供される。
本開示の一実施形態によると、第1面、および第1面に対向する第2面を有する基板に、第1貫通孔を形成し、基板の第1貫通孔の両側に第2貫通孔を形成し、基板の第1面および第2面に、第2貫通孔を塞ぐように、レジストを形成し、第1貫通孔に磁性体を形成し、レジストを除去し、第2貫通孔に第1配線を形成し、基板の第1面、磁性体、および第1配線上に第1絶縁層を形成し、基板の第2面、磁性体、および第1配線上に第2絶縁層を形成し、第1絶縁層に第1配線と重畳するように第1開孔部を形成し、第2絶縁層に第1配線と重畳するように第2開孔部を形成し、第1配線と接続するように第1開孔部および第1絶縁層上に第2配線を形成し、第1配線と接続するように第2開孔部および第2絶縁層上に第3配線を形成することを含む、インダクタの製造方法が、提供される。
上記インダクタの製造方法において、第1絶縁層を形成する前に、基板の第1面上に第2磁性体を形成し、第2絶縁層を形成する前に、基板の第2面上に第3磁性体を形成し、磁性体と、第2磁性体と、第3磁性体とを接続してもよい。
上記インダクタの製造方法において、第1貫通孔の孔径は、10μm以上100μm未満であってもよい。
上記インダクタの製造方法において、磁性体は、塗布法により形成されてもよい。
上記インダクタの製造方法において、第1配線は、銅を含んでもよい。
上記インダクタの製造方法において、第1配線は、めっき法により形成されてもよい。
本開示の一実施形態によると、高出力かつ小型のインダクタを提供することができる。
本開示の一実施形態に係るインダクタを説明する断面図および上面図である。 本開示の一実施形態に係るインダクタを説明する断面図および上面図である。 本開示の一実施形態に係るインダクタを説明する断面図および上面図である。 本開示の一実施形態に係るインダクタを説明する断面図および上面図である。 本開示の一実施形態に係るインダクタを説明する断面図および上面図である。 本開示の一実施形態に係るインダクタの製造方法を説明する断面図である。 本開示の一実施形態に係るインダクタの製造方法を説明する断面図である。 本開示の一実施形態に係るインダクタの製造方法を説明する断面図である。 本開示の一実施形態に係るインダクタを説明する断面図および上面図である。 本開示の一実施形態に係るインダクタの製造方法を説明する断面図である。 本開示の一実施形態に係るインダクタの製造方法を説明する断面図である。 本開示の一実施形態に係るインダクタの製造方法を説明する断面図である。 本開示の一実施形態に係るインダクタを説明する断面図および上面図である。 本開示の一実施形態に係るインダクタを説明する断面図および上面図である。 本開示の一実施形態に係るインダクタを説明する断面図および上面図である。 本開示の一実施形態に係るインダクタを説明する上面図である。 本開示の一実施形態に係るインダクタを説明する断面図および上面図である。 本開示の一実施形態に係るインダクタを含んだ半導体装置を説明する断面図である。 本開示の一実施形態に係るインダクタを含んだ半導体装置を含む電気機を説明する斜視図である。 本開示の一実施形態に係るインダクタを説明する断面図および上面図である。
以下、本開示の各実施形態に係るインダクタおよび配線基板の製造方法等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号(数字の後にA、B等を付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。また、説明の都合上、同一の構造、材料に対して、異なる符号(基板110、基板1110、基板2110、および基板3110など)を用いる場合がある。
<第1実施形態>
(1−1.インダクタの構成)
図1(A)にインダクタ100の断面図、および図1(B)にインダクタ100の断面図を示す。図1(A)に示すように、インダクタ100は、基板110と、磁性体120と、配線130と、を備える。基板110は、第1面(上面)、および第1面(上面)に対向する第2面(下面)を有し、貫通孔(後述する貫通孔115、貫通孔117)を有する。磁性体120は、貫通孔115に設けられる。配線130は、貫通孔117に設けられる。
図1(B)に示すように、インダクタ100において、配線130は、磁性体120の周りに、渦巻き状に配置されている。
基板110には、高抵抗な材料が用いられる。例えば、基板110には、石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板、無アルカリガラス基板、サファイア基板、シリコン基板、炭化シリコン基板、アルミナ(Al)基板、窒化アルミニウム(AlN)基板、ジルコニア(ZrO)基板、アクリルまたはポリカーボネートなどを含む樹脂基板、またはこれらの基板が積層されたものが用いられる。基板110の板厚は、200μm以上400μm未満としてもよい。
磁性体120には、強磁性を有する材料が用いられる。例えば、磁性体120として鉄(Fe)を用いてもよい。
配線130には、例えば銅(Cu)を含む材料を用いてもよい。配線130の線幅は、10μm以上、100μm未満としてもよい。
なお、磁性体120の形状は、図1(A)、(B)に示すように、直方体であってもよい。また、磁性体120の形状は、図2(A)、(B)に示すように、円柱状としてもよい。また、磁性体120の形状は、図3(A)、(B)に示すように、中心部に空芯を有する円柱であってもよい。
また、磁性体120の形状は、図4(A)、(B)に示すように磁性体120を複数有してもよい。なお、磁性体120は、直方体であってもよいし、円柱でもよい。
また、図5に示すように、インダクタ104は、配線130の他、配線132を有してもよい。このとき、配線130と、配線132とは、離間して設けられる。
(1−2.インダクタの製造方法)
次に、図1に示したインダクタ100の製造方法を図6乃至図8を用いて説明する。
図6(A)に示すように、第1面(上面)、および第1面(上面)に対向する第2面(下面)を有する基板110を用いる。例えば、基板110には、石英ガラス基板、ソーダガラス基板、ホウ珪酸ガラス基板、無アルカリガラス基板、サファイア基板、シリコン基板、炭化シリコン基板、アルミナ(Al)基板、窒化アルミニウム(AlN)基板、ジルコニア(ZrO)基板、アクリルまたはポリカーボネートなどを含む樹脂基板、またはこれらの基板が積層されたものが用いられる。
次に、図6(B)に示すように、基板110に貫通孔115、貫通孔117を形成する。貫通孔115、貫通孔117は、例えば、基板110に対してレーザー照射法(レーザーアブレーション法と呼ぶことができる)を用いることにより形成することができる。レーザーには、エキシマレーザー、ネオジウム:ヤグレーザー(Nd:YAG)レーザー、フェムト秒レーザー等が用いられる。エキシマレーザーを用いる場合、紫外領域の光が照射される。例えば、エキシマレーザーにおいて塩化キセノンを用いる場合、波長が308nmの光が照射される。また、Nd:YAGレーザーを用いる場合、波長が1064nmの基本波、波長が532nmの第2高調波、または波長が355nmの第3高調波等が照射される。なお、レーザーによる照射径は、10μm以上100μm未満としてもよい。貫通孔115、貫通孔117を形成する際、例えば、まず貫通孔115を形成し、次に貫通孔115の周りに、渦巻き状となるように貫通孔117を形成してもよい。上述した貫通孔115、貫通孔117の形成方法は、例えば、ガラス基板に対して行う場合、TGV(Through Glass Via)法とも呼ぶことができる。貫通孔115の孔径は、10μm以上100μm未満の範囲で適宜変えることができる。また、貫通孔115は、複数設けてもよい。
なお、貫通孔115、貫通孔117の形成は、レーザー照射法に限定されず、反応性イオンエッチング法、深堀り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法を用いてもよいし、レーザー照射法とウェットエッチング法を組み合わせて用いてもよい。ウェットエッチング法のためのエッチング液としては、フッ化水素(HF)、硫酸(HSO)、硝酸(HNO)、塩酸(HCl)のいずれか、またはこれらのうちの混合物を用いることができる。レーザー照射法とウェットエッチング法を組み合わせた場合、具体的には、まずレーザー照射によって基板110の貫通孔115、貫通孔117が形成されるべき領域に変質層を形成する。続いて、基板110をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板110に貫通孔115および貫通孔117を形成することができる。
次に、図7(A)に示すように、基板110の第1面および第2面上に、貫通孔117を塞ぐように、レジスト119を形成する。レジスト119は、例えば、ドライフィルムレジストが用いられる。
次に、図7(B)示すように、貫通孔115に対して、磁性を有する導電体である磁性体120を形成する。このとき、磁性を有する導電体としては、鉄(Fe)の他、ニッケル(Ni)、コバルト(Co)、フェライトを含んでもよい。磁性を有する導電体は、単体でもよいし、合金でもよい。また、磁性を有する導電体にホウ素を含んでもよい。磁性体120は、磁性を有する材料をペーストに含ませた塗布法により、形成されてもよい。また、磁性体120は、電解めっき法等で充填して形成されてもよい。
次に、図8(A)に示すように、レジスト119を剥離除去する。レジスト119は、物理的に除去してもよいし、剥離液を用いて化学的に除去してもよい。
次に、図8(B)に示すように、貫通孔117に配線130を形成する。配線130には、銅(Cu)の他、ニッケル(Ni)、金(Au)、銀(Ag)、錫(Sn)などが含まれる。配線130は、例えば、めっき法により形成されてもよい。このとき、配線130には、充填めっきがされてもよいし、コンフォーマルめっきがされてもよい。例えば、銅(Cu)を用いて、配線130を形成する場合、基板110の第1面、第2面、および貫通孔117にスパッタリング法により銅(Cu)の薄膜を形成する。次に、上記銅(Cu)薄膜をシード層として、電解めっき法により銅(Cu)膜を形成する。最後に、基板110の第1面および第2面に形成された銅(Cu)膜を化学機械研磨(CMP:Chemical Mechanical Polishing)法により、基板110の第1面および第2面上の銅(Cu)を除去することにより、配線130が形成される。
以上述べた製造方法を用いることで、インダクタ100を形成することができる。なお、磁性体120により形成される磁気コアの径は、レーザー照射時のレーザーのスポット径、照射回数、照射時間、またはエッチングの処理条件(例えばエッチング液の種類、濃度、時間、混合比率など)を管理することにより制御することができる。また、配線130の線幅も同様に制御することで小さくすることができ、配線130によって構成されるコイルの巻き数も増やすことができる。これらにより、インダクタのインダクタンスを向上させつつ、小型化が可能となる。インダクタンスの向上は、インダクタのQ値を高めることにつながり、高出力かつ小型化したインダクタを提供することが可能となる。
なお、図4(B)のように磁性体120を複数有する場合、磁性体120を一つ有する場合に比べて、インダクタの断面積を大きくしつつ、磁性体120形成時の磁性を有する導電体の使用量を抑えることができ、製造コストを抑えることができる
<第2実施形態>
(2−1.インダクタの構成)
次に、構造の異なるインダクタについて説明する。なお、第1実施形態において示した構造、材料、および方法については、その説明を援用する。
図9(A)に示すように、インダクタ1100は、基板1110、磁性体1120、配線1130の他、絶縁層1140、絶縁層1150、配線1160、および配線1170を備える。基板1110は、第1面(上面)、および第1面(上面)に対向する第2面(下面)を有し、貫通孔(後述する貫通孔1115、貫通孔1117)を有する。磁性体1120は、インダクタ1100の磁気コア用の第1貫通孔(後述する貫通孔1115)に設けられる。配線1130は、インダクタのコイル用の第2貫通孔(後述する貫通孔1117)に設けられる。絶縁層1140は、基板1110の第1面および磁性体1120上に設けられる。絶縁層1150は、基板1110の第2面および磁性体1120上に設けられる。配線1160は、配線1130および絶縁層1140上に設けられる。配線1170は、配線1130および絶縁層1150上に設けられる。配線1130は、配線1160および配線1170と接続される。磁性体1120は、配線1130、配線1160、および配線1170により囲まれる。
配線1160および配線1170には、配線1130と同様の材料を用いることができる。なお、配線1160および配線1170の配線の線幅は、5μm以上100μm未満であってもよいし、配線1130は、10μm以上100μm未満であってもよい。
絶縁層1140には、有機樹脂が用いられる。例えば、絶縁層1140にはポリイミド、アクリル、エポキシ、ベンゾシクロブテン(BCB)などの有機樹脂を用いてもよい。また、絶縁層1140には、有機樹脂の他、シリカを含む有機無機ハイブリッド樹脂を用いてもよいし、プラズマCVD法により形成された酸化シリコン、窒化シリコン等の無機膜を用いてもよい。また、絶縁層1150にも絶縁層1140と同様の材料を用いることができる。
図9(B)に示すように、配線1160は、一定の間隔を有して並列して配置されている。また、配線1170は、配線1160に対してある角度を有して並列に配置されている。この配置をとることにより、配線1130と、配線1160と、配線1170とが、磁性体1120の周りに、らせん形状を構成する。
上記構造を有する場合、配線1160どうしの間隔および配線1170どうしの間隔を狭めることにより、または配線1160または配線1170の線幅を小さくすることにより、インダクタ1100の巻き数を増やすことができ、またはインダクタ1100の小型化が可能となる。また、基板1110の厚みに応じて磁性体1120の太さを調整することができ、インダクタンスを高めることができる。したがって、インダクタ1100の高出力、かつ小型化が可能である。
(2−2.インダクタの製造方法)
次に、インダクタ1100の製造方法を図10乃至図12に示す。
まず、図10(A)に示すように、第1面(上面)および第1面に対向する第2面(下面)を有する基板1110に貫通孔1115を形成し、さらに貫通孔1115の両側に貫通孔1117を形成する。次に、図10(B)に示すように、基板1110の第1面および第2面上に、貫通孔1117を塞ぐように、レジスト1119を形成し、磁性を有する導電体(例えば鉄(Fe))を形成することにより磁性体1120を形成する。磁性体1120形成後、レジスト1119を剥離除去する。
次に、図11(A)に示すように、貫通孔1117に、導電体(例えば銅(Cu))を形成することにより、配線1130を形成する。次に、図11(B)に示すように、基板1110の第1面、磁性体1120、および配線1130上に絶縁層1140を形成し、基板1110の第2面、磁性体1120、および配線1130上に絶縁層1150を形成する。絶縁層1140は、印刷法、塗布法、またはディッピング法を用いて形成される。絶縁層1140には、絶縁層1140にはポリイミド、アクリル、エポキシ、ベンゾシクロブテン(BCB)などの有機樹脂を用いてもよい。また、絶縁層1140には、有機樹脂の他、シリカを含む有機無機ハイブリッド樹脂を用いてもよいし、プラズマCVD法により形成された酸化シリコン、窒化シリコン等の無機膜を用いてもよい。絶縁層1150は、絶縁層1140と同様の材料、方法により形成される。
次に、図12(A)に示すように、絶縁層1140に配線1130と重畳するように開孔部1145を形成する。また、絶縁層1150に配線1130と重畳するように開孔部1155を形成する。開孔部1145は、リソグラフィ法またはレーザー照射法により形成されてもよい。開孔部1155は、開孔部1145と同様の方法により形成されてもよい。
次に、図12(B)に示すように、配線1130と接続するように、開孔部1145および絶縁層1140上に、配線1160を形成する。また、配線1130と接続するように、開孔部1155および絶縁層1150上に、配線1170を形成する。配線1160は、めっき法、スパッタリング法、またはCVD法により形成されてもよい。例えば、配線1160に銅(Cu)を用いる場合、スパッタリング法に銅シード膜を形成し、さらにめっき法により銅(Cu)膜を厚く形成してもよい。また、配線1160は、リソグラフィ法により所定の形状に加工することができる。配線1170は、配線1160と同様の方法により形成されてもよい。
上記製造方法により、図9に示したインダクタ1100を形成することができる。
なお、図13(A)に示すように、磁性体1120は、複数の磁気コア用の第1貫通孔(貫通孔1115)に設けられてもよい。また、磁性体1120に加えて、基板1110の第1面と、絶縁層1140との間に磁性体1122が設けられてもよいし、基板1110の第2面と、絶縁層1150との間に磁性体1124が設けられてもよい。磁性体1122は、絶縁層1140を形成する前に、絶縁基板1110の第1面上に形成される。磁性体1124は、絶縁層1150を形成する前に、基板1110の第2面上に形成される。磁性体1120と、磁性体1122と、磁性体1124とは、接続されてもよい。また、配線1130と、配線1160との間に配線1180をさらに設けられてもよいし、配線1130と、配線1170との間に配線1190をさらに設けられてもよい。
図13に示す形状を有する場合、図9に示す構造に比べて、配線1130、配線1160、配線1170、配線1180、および配線1190により形成される配線コイルの断面積を変えることなく、磁性体1120形成時の磁性を有する導電体の使用量を抑えることができ、製造コストを下げることができる。したがって、インダクタの性能を落とすことなく、安価で小型のインダクタを提供することができる。
(2−3.異なる構造のインダクタ)
図14に示すインダクタ2100においては、絶縁層2140および絶縁層2150上に設けられた配線2160および配線2170が蛇状の形状を有している。なお、配線2160および配線2170の少なくとも一方が、蛇状の形状を有してもよいし、渦巻き状の形状を有してもよい。
また、図15に示すインダクタ3100においては、基板3110の第1面上に絶縁層3140、配線3160、絶縁層3200が設けられる。配線3160は、導電層3161、導電層3163、および導電層3165により構成される。絶縁層3200は、絶縁層3201、絶縁層3202、絶縁層3203、絶縁層3204、絶縁層3205、および絶縁層3206を含む。導電層3161は、絶縁層3201の開孔部に設けられる。導電層3163は、絶縁層3203の開孔部に設けられる。導電層3165は、絶縁層3205の開孔部に設けられる。導電層3161と、導電層3163との間には絶縁層3202が設けられる。導電層3163と、導電層3165との間には、絶縁層3204が設けられる。基板3110の第2面上には、絶縁層3150および配線3170が設けられる。導電層3161(図16(A)参照)、導電層3163(図16(B)参照)、導電層3165(図16(C)参照)および配線3170は、それぞれ蛇状の形状を有しており、配線3130、配線3180および配線3190を介して、端子(導電層3167)と接続されている。なお、図15では、配線3160のみ複数の導電層で構成されているが、配線3160および配線3170の少なくとも一方が、複数の導電層により構成されてもよい。
また、図17に示すインダクタ3101は、基板3110の第1面上に絶縁層3140、配線3160、および絶縁層3200を有し、基板3110の第2面上に絶縁層3150、配線3170、および絶縁層3210を有する。配線3160は、導電層3161、導電層3162、導電層3163、導電層3164、および導電層3165により構成され、それぞれ接続されている。導電層3161は、絶縁層3201の開孔部に設けられる。導電層3162は、絶縁層3202の開孔部に設けられる。導電層3163は、絶縁層3203の開孔部に設けられる。導電層3164は、絶縁層3204の開孔部に設けられる。導電層3165は、絶縁層3205の開孔部に設けられる。また、配線3170は、導電層3171、導電層3172、導電層3173、および導電層3174を有し、それぞれ接続されている。導電層3171は、絶縁層3211の開孔部に設けられる。導電層3172は、絶縁層3212の開孔部に設けられる。導電層3173は、絶縁層3213の開孔部に設けられる。導電層3174は、絶縁層3214の開孔部に設けられる。配線3160と、配線3170とは、配線3130、配線3180、および配線3190を介して端子(導電層3166)と接続され、磁性体3120の周りに、らせん形状を有する。なお、図17では、配線3160および配線3170が複数の導電層で構成されているが、配線3160および配線3170の一方が、複数の導電層により構成されてもよい。
<第3実施形態>
本実施形態では、第1実施形態、第2実施形態で説明したインダクタを含んだ半導体装置について説明する。
図18は、半導体装置500の断面図である。図18において、半導体装置500は、インダクタ600およびトランジスタを含むチップ化された半導体回路基板610と、配線基板700と、パッケージ基板800とを有する。半導体回路基板610は、中央演算処理装置(CPU:Central Processing Unit)としての機能、および記憶装置としての機能を有する。配線基板700は、インターポーザとしての機能を有する。インダクタ600および半導体回路基板610と、配線基板700とは、金バンプ650などを用いて接続される。また、インダクタ600と、半導体回路基板610との間はモールド樹脂によって封止されていてもよい。また、配線基板700と、パッケージ基板800とは、錫、銀などを含むはんだバンプ750などを用いて接続される。また、配線基板700と、パッケージ基板800との間隙には、アンダーフィル樹脂が充填されることにより封止されてもよい。半導体装置500において、インダクタ600は、電圧安定用途に用いてもよいし、ノイズ消去用途に用いてもよいし、信号フィルタに用いてもよい。
<第4実施形態>
本実施形態では、第3実施形態において説明した半導体装置500を電気機器に適用した例について説明する。
図19は、電気機器を説明する図である。インダクタ600を含んだ半導体装置500は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ、ゲーム機器等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家庭用電気機器(電子レンジ、エアコン、洗濯機、冷蔵庫)、自動車等、様々な電気機器に搭載される。図19(A)はスマートフォン4000であり、筐体4001、表示部4003、マイク4005、スピーカー4007、ボタン4009、カメラ4011等を有する。図19(B)は携帯用ゲーム機5000であり、筐体5001、表示部5003、表示部5005、ボタン5007、ボタン5009、ボタン5010、スピーカー5011、マイク5013、カメラ5015等を有する。図19(C)は、ノート型パーソナルコンピュータ6000であり、筐体6001、表示部6003、キーボード6005、タッチパッド6007、ボタン6009、カメラ6011等を有する。
これらの電気機器において、インダクタ600を含んだ半導体装置500は、電圧を安定化させる電源回路部、アプリケーションプログラムを実行して各種機能を実現するCPU等で構成される制御部などの機能を有することができる。
<変形例>
なお、本開示の一実施形態では、貫通孔115に磁性体120、貫通孔117に配線130が設けられる例を述べたが、図20に示すように、貫通孔115および貫通孔117は、必ずしも貫通しない孔でもよい。
100・・・インダクタ、101・・・インダクタ、102・・・インダクタ、103・・・インダクタ、110・・・基板、111・・・基板、115・・・貫通孔、117・・・貫通孔、119・・・レジスト、120・・・磁性体、130・・・配線、132・・・配線、140・・・絶縁層、150・・・絶縁層、160・・・配線、600・・・インダクタ、610・・・半導体回路基板、650・・・金バンプ、700・・・配線基板、750・・・はんだバンプ、800・・・パッケージ基板、1100・・・インダクタ、1101・・・インダクタ、1122・・・磁性体、1124・・・磁性体、1145・・・開孔部、1155・・・開孔部、1160・・・配線、1170・・・配線、1180・・・配線、1190・・・配線、3200・・・絶縁層、3210・・・絶縁層、4000・・・スマートフォン、4001・・・筐体、4003・・・表示部、4005・・・マイク、4007・・・スピーカー、4009・・・ボタン、4011・・・カメラ、5000・・・携帯用ゲーム機、5001・・・筐体、5003・・・表示部、5005・・・表示部、5007・・・ボタン、5009・・・ボタン、5010・・・ボタン、5011・・・スピーカー、5013・・・マイク、5015・・・カメラ、6000・・・ノート型パーソナルコンピュータ、6001・・・筐体、6003・・・表示部、6005・・・キーボード、6007・・・タッチパッド、6009・・・ボタン、6011・・・カメラ

Claims (20)

  1. 第1面、および前記第1面に対向する第2面を有し、第1貫通孔および第2貫通孔を有する基板と、
    前記基板の第1貫通孔に設けられた磁性体と、
    前記基板の第2貫通孔に設けられ、前記磁性体の周りに渦巻き状に配置される配線と、を備える、
    インダクタ。
  2. 前記磁性体は、直方体、円柱、または中心部に空芯を有する円柱のうちいずれかを一以上有する、
    請求項1に記載のインダクタ。
  3. 前記配線は、第1配線および第2配線を有し、前記第1配線と前記第2配線とは、離間して設けられる、
    請求項1または2記載のインダクタ。
  4. 前記配線の幅は、10μm以上100μm未満である、
    請求項1乃至3のいずれか一つに記載のインダクタ。
  5. 第1面、および前記第1面に対向する第2面を有し、第1貫通孔、および前記第1貫通孔の両側に配置された第2貫通孔を有する基板と、
    前記基板の前記第1貫通孔に設けられた磁性体と、
    前記基板の前記第2貫通孔に設けられた第1配線と、
    前記基板の前記第1面および前記磁性体上の第1絶縁層と、
    前記第1配線および前記第1絶縁層上の第2配線と、
    前記基板の前記第2面および前記磁性体上の第2絶縁層と、
    前記第1配線および前記第2絶縁層上の第3配線と、を備え、
    前記第1配線は、前記第2配線および前記第3配線と接続され、
    前記磁性体は、前記第1配線、前記第2配線、および前記第3配線により囲まれる、
    インダクタ。
  6. 前記磁性体は、一以上の前記第1貫通孔に設けられる、
    請求項5に記載のインダクタ。
  7. 前記磁性体は、前記基板の前記第1面と前記第1絶縁層との間に設けられた第2磁性体、および前記基板の前記第2面と前記第2絶縁層との間に設けられた第3磁性体と接続される、
    請求項6に記載のインダクタ。
  8. 前記第2配線は、一定の間隔を有して並列に配置され、
    前記第3配線は、前記第2配線に対してある角度を有して並列に配置され、
    前記第1配線と、前記第2配線と、前記第3配線とが、らせん形状を構成する、
    請求項5乃至7のいずれか一つに記載のインダクタ。
  9. 前記第1配線および前記第2配線の少なくとも一方は、蛇状の形状を有する、
    請求項5乃至7のいずれか一つに記載のインダクタ。
  10. 前記第1配線および前記第2配線の少なくとも一方は、渦巻き状の形状を有する、
    請求項5乃至7のいずれか一つに記載のインダクタ。
  11. 前記第1配線および前記第2配線の少なくとも一方は、
    複数の導電層により構成され、前記複数の導電層は、蛇状の形状を有する、
    請求項5乃至7のいずれか一つに記載のインダクタ。
  12. 前記第1配線および前記第2配線の少なくとも一方は、
    複数の導電層により構成され、らせん形状を有する、
    請求項5乃至7のいずれか一つに記載のインダクタ。
  13. 前記第1配線の線幅は、10μm以上100μm未満であり、
    前記第2配線および前記第3配線の線幅は、5μm以上100μm未満である、
    請求項5乃至12のいずれか一つに記載のインダクタ。
  14. 第1面、および前記第1面に対向する第2面を有する基板に、第1貫通孔を形成し、
    前記基板の前記第1貫通孔の周りに、渦巻き状の第2貫通孔を形成し、
    前記基板の前記第1面および第2面上に、前記第2貫通孔を塞ぐように、レジストを形成し、
    前記第1貫通孔に磁性体を形成し、
    前記レジストを除去し、
    前記第2貫通孔に第1配線を形成することを含む、
    インダクタの製造方法。
  15. 第1面、および前記第1面に対向する第2面を有する基板に、第1貫通孔を形成し、
    前記基板の前記第1貫通孔の両側に第2貫通孔を形成し、
    前記基板の前記第1面および前記第2面に、前記第2貫通孔を塞ぐように、レジストを形成し、
    前記第1貫通孔に磁性体を形成し、
    前記レジストを除去し、
    前記第2貫通孔に第1配線を形成し、
    前記基板の前記第1面、前記磁性体、および前記第1配線上に第1絶縁層を形成し、
    前記基板の前記第2面、前記磁性体、および前記第1配線上に第2絶縁層を形成し、
    前記第1絶縁層に前記第1配線と重畳するように第1開孔部を形成し、
    前記第2絶縁層に前記第1配線と重畳するように第2開孔部を形成し、
    前記第1配線と接続するように前記第1開孔部および前記第1絶縁層上に第2配線を形成し、
    前記第1配線と接続するように前記第2開孔部および前記第2絶縁層上に第3配線を形成することを含む、
    インダクタの製造方法。
  16. 前記第1絶縁層を形成する前に、前記基板の前記第1面上に第2磁性体を形成し、
    前記第2絶縁層を形成する前に、前記基板の前記第2面上に第3磁性体を形成し、
    前記磁性体と、前記第2磁性体と、前記第3磁性体とを接続する、
    請求項15に記載のインダクタの製造方法。
  17. 前記第1貫通孔の孔径は、
    10μm以上100μm未満である、
    請求項14乃至16のいずれか一つに記載のインダクタの製造方法。
  18. 前記磁性体は、塗布法により形成される、
    請求項14乃至17のいずれか一つに記載のインダクタの製造方法。
  19. 前記第1配線は、銅を含む、
    請求項14乃至18のいずれか一つに記載のインダクタの製造方法。
  20. 前記第1配線は、めっき法により形成される、
    請求項14乃至19のいずれか一つに記載のインダクタの製造方法。
JP2016180369A 2016-09-15 2016-09-15 インダクタおよびインダクタの製造方法 Active JP6838328B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016180369A JP6838328B2 (ja) 2016-09-15 2016-09-15 インダクタおよびインダクタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016180369A JP6838328B2 (ja) 2016-09-15 2016-09-15 インダクタおよびインダクタの製造方法

Publications (2)

Publication Number Publication Date
JP2018046181A true JP2018046181A (ja) 2018-03-22
JP6838328B2 JP6838328B2 (ja) 2021-03-03

Family

ID=61695005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016180369A Active JP6838328B2 (ja) 2016-09-15 2016-09-15 インダクタおよびインダクタの製造方法

Country Status (1)

Country Link
JP (1) JP6838328B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111292950A (zh) * 2019-12-30 2020-06-16 电子科技大学 一种嵌入式磁心微型化三维电感的制作方法和电感
CN112086274A (zh) * 2020-07-27 2020-12-15 电子科技大学 一种带磁芯的微型变压器的制作方法和变压器
CN112086282A (zh) * 2020-07-27 2020-12-15 电子科技大学 一种带磁芯的微型化三维电感制作方法和结构
JP2022506295A (ja) * 2018-10-30 2022-01-17 北京航空航天大学 Memsソレノイドインダクタ及びその製造方法
JP2022519968A (ja) * 2018-10-30 2022-03-28 北京航空航天大学 Memsソレノイドトランス及びその製造方法
WO2023210317A1 (ja) * 2022-04-28 2023-11-02 日東電工株式会社 回路基板、デジタルアイソレータまたは変圧器および回路基板の製造方法
WO2023210247A1 (ja) * 2022-04-28 2023-11-02 日東電工株式会社 配線回路基板および配線回路基板の製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142389A (ja) * 2003-11-07 2005-06-02 Toko Inc 積層型電子部品及びその製造方法
JP2008193059A (ja) * 2007-02-07 2008-08-21 Ind Technol Res Inst インダクタ装置
US20090039999A1 (en) * 2007-08-06 2009-02-12 Shinko Electric Industries Co., Ltd. Inductor device and method of manufacturing the same
JP2010268261A (ja) * 2009-05-15 2010-11-25 Panasonic Corp コモンモードノイズフィルタの製造方法
JP2011124420A (ja) * 2009-12-11 2011-06-23 Tdk Corp 積層型コモンモードフィルタ
JP2013051384A (ja) * 2010-09-30 2013-03-14 Kyocer Slc Technologies Corp 集合配線基板
WO2015008316A1 (ja) * 2013-07-19 2015-01-22 株式会社Leap コイル部品及びコイル部品の製造方法
JP2015513820A (ja) * 2012-02-13 2015-05-14 クアルコム,インコーポレイテッド スルーガラスビアを使用する3drfl−cフィルタ
US20150213946A1 (en) * 2014-01-24 2015-07-30 Ibiden Co., Ltd. Printed wiring board
JP2015156513A (ja) * 2013-02-19 2015-08-27 株式会社村田製作所 インダクタブリッジおよび電子機器
JP2016509373A (ja) * 2013-02-13 2016-03-24 クアルコム,インコーポレイテッド 基板内結合インダクタ構造
JP2016067021A (ja) * 2013-05-09 2016-04-28 株式会社村田製作所 Lc並列共振素子および帯域阻止フィルタ
JP2016103623A (ja) * 2014-11-27 2016-06-02 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド フレームがコンデンサと直列に少なくとも1個のビアを備えるようなチップ用のポリマーフレーム
JP2016526284A (ja) * 2013-05-06 2016-09-01 クアルコム,インコーポレイテッド 非対称ガラス貫通ビアを有する電子デバイス
JP2016527743A (ja) * 2013-05-31 2016-09-08 クアルコム,インコーポレイテッド ガラス貫通ビア技術を使用するハイパスフィルタおよびローパスフィルタのための設計

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142389A (ja) * 2003-11-07 2005-06-02 Toko Inc 積層型電子部品及びその製造方法
JP2008193059A (ja) * 2007-02-07 2008-08-21 Ind Technol Res Inst インダクタ装置
US20090039999A1 (en) * 2007-08-06 2009-02-12 Shinko Electric Industries Co., Ltd. Inductor device and method of manufacturing the same
JP2009043777A (ja) * 2007-08-06 2009-02-26 Shinko Electric Ind Co Ltd インダクタ素子及びその製造方法
JP2010268261A (ja) * 2009-05-15 2010-11-25 Panasonic Corp コモンモードノイズフィルタの製造方法
JP2011124420A (ja) * 2009-12-11 2011-06-23 Tdk Corp 積層型コモンモードフィルタ
JP2013051384A (ja) * 2010-09-30 2013-03-14 Kyocer Slc Technologies Corp 集合配線基板
JP2015513820A (ja) * 2012-02-13 2015-05-14 クアルコム,インコーポレイテッド スルーガラスビアを使用する3drfl−cフィルタ
JP2016509373A (ja) * 2013-02-13 2016-03-24 クアルコム,インコーポレイテッド 基板内結合インダクタ構造
JP2015156513A (ja) * 2013-02-19 2015-08-27 株式会社村田製作所 インダクタブリッジおよび電子機器
JP2016526284A (ja) * 2013-05-06 2016-09-01 クアルコム,インコーポレイテッド 非対称ガラス貫通ビアを有する電子デバイス
JP2016067021A (ja) * 2013-05-09 2016-04-28 株式会社村田製作所 Lc並列共振素子および帯域阻止フィルタ
JP2016527743A (ja) * 2013-05-31 2016-09-08 クアルコム,インコーポレイテッド ガラス貫通ビア技術を使用するハイパスフィルタおよびローパスフィルタのための設計
WO2015008316A1 (ja) * 2013-07-19 2015-01-22 株式会社Leap コイル部品及びコイル部品の製造方法
US20150213946A1 (en) * 2014-01-24 2015-07-30 Ibiden Co., Ltd. Printed wiring board
JP2015138935A (ja) * 2014-01-24 2015-07-30 イビデン株式会社 プリント配線板
JP2016103623A (ja) * 2014-11-27 2016-06-02 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド フレームがコンデンサと直列に少なくとも1個のビアを備えるようなチップ用のポリマーフレーム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022506295A (ja) * 2018-10-30 2022-01-17 北京航空航天大学 Memsソレノイドインダクタ及びその製造方法
JP2022519968A (ja) * 2018-10-30 2022-03-28 北京航空航天大学 Memsソレノイドトランス及びその製造方法
JP7267641B2 (ja) 2018-10-30 2023-05-02 北京航空航天大学 Memsソレノイドインダクタ及びその製造方法
JP7378166B2 (ja) 2018-10-30 2023-11-13 北京航空航天大学 Memsソレノイドトランス及びその製造方法
CN111292950A (zh) * 2019-12-30 2020-06-16 电子科技大学 一种嵌入式磁心微型化三维电感的制作方法和电感
CN112086274A (zh) * 2020-07-27 2020-12-15 电子科技大学 一种带磁芯的微型变压器的制作方法和变压器
CN112086282A (zh) * 2020-07-27 2020-12-15 电子科技大学 一种带磁芯的微型化三维电感制作方法和结构
CN112086274B (zh) * 2020-07-27 2022-04-05 电子科技大学 一种带磁芯的微型变压器的制作方法和变压器
WO2023210317A1 (ja) * 2022-04-28 2023-11-02 日東電工株式会社 回路基板、デジタルアイソレータまたは変圧器および回路基板の製造方法
WO2023210247A1 (ja) * 2022-04-28 2023-11-02 日東電工株式会社 配線回路基板および配線回路基板の製造方法

Also Published As

Publication number Publication date
JP6838328B2 (ja) 2021-03-03

Similar Documents

Publication Publication Date Title
JP6838328B2 (ja) インダクタおよびインダクタの製造方法
JP6351687B2 (ja) 電力伝送用途のための大電流かつ低等価直列抵抗のプリント回路基板コイル
JP5559906B2 (ja) 磁性シートを用いた積層型インダクタ及びその製造方法
US9945042B2 (en) Chip electronic component and manufacturing method thereof
US10199154B2 (en) Coil component and method of manufacturing the same
US10115661B2 (en) Substrate-less discrete coupled inductor structure
JP5874199B2 (ja) コイル部品及びその製造方法
JP2008171965A (ja) 超小型電力変換装置
US20150255208A1 (en) Chip electronic component and manufacturing method thereof
JP2016509373A (ja) 基板内結合インダクタ構造
JP2015216341A (ja) チップ電子部品及びその製造方法
JP2007150022A (ja) 電子基板、その製造方法および電子機器
WO2020005435A1 (en) Integrated magnetic core inductors on glass core substrates
JP2008103603A (ja) 電子基板および電子機器
JP2007227730A (ja) チップコイル
JP2018056177A (ja) インダクタおよびインダクタの製造方法
JP7138854B2 (ja) インダクタ、インダクタの製造方法、受動素子および半導体装置
JP2007227729A (ja) インダクタンス部品
JP4779606B2 (ja) 電子基板、その製造方法および電子機器
US11211194B2 (en) Coil electronic component
JP2018125344A (ja) 配線基板、回路素子および半導体装置
CN105789189B (zh) 基于绝缘体上硅衬底的射频电感元件及其制备方法
JP2008103602A (ja) 電子基板、その製造方法および電子機器
JP4779605B2 (ja) 電子基板および電子機器
KR20220023199A (ko) 칩 전자부품 및 칩 전자부품의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201110

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201110

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201118

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210125

R150 Certificate of patent or registration of utility model

Ref document number: 6838328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150