JP4779605B2 - 電子基板および電子機器 - Google Patents
電子基板および電子機器 Download PDFInfo
- Publication number
- JP4779605B2 JP4779605B2 JP2005343341A JP2005343341A JP4779605B2 JP 4779605 B2 JP4779605 B2 JP 4779605B2 JP 2005343341 A JP2005343341 A JP 2005343341A JP 2005343341 A JP2005343341 A JP 2005343341A JP 4779605 B2 JP4779605 B2 JP 4779605B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- inductor element
- magnetic layer
- electronic substrate
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
この構成によれば、接続端子と基体との間に応力緩和層を設けたので、相手側部材との応力差に起因する電子基板の変形等を防止することが可能になり、電子基板の信頼性を向上させることができる。また、インダクタ素子のコアを磁性体材料で形成したので、磁束密度を増加させることが可能になり、インダクタ素子のインダクタンス値およびQ値を向上させることができる。したがって、電子基板の電気的特性を向上させることができる。
この構成によれば、磁束密度をさらに増加させることが可能になり、電子基板の電気的特性を向上させることができる。
また前記磁性体材料は、アモルファス金属であってもよい。
これらの構成によれば、磁性体材料を低コストで導入することができる。
この構成によれば、磁束が閉ループを構成するため、高効率のインダクタ素子を形成することができる。
この構成によれば、基体とインダクタ素子との距離を確保することができるので、基体と磁束との干渉によって発生する漏れ電流を抑制することが可能になり、インダクタ素子のQ値を向上させることができる。したがって、電子基板の電気的特性を向上させることができる。
この構成によれば、インダクタ素子の上方に応力緩和層を介して接続端子を配置することが可能になる。これにより、電子基板を省スペース化して小型化することができる。
この構成によれば、電子基板で発生した熱を迅速に外部に放出することが可能になる。したがって、電子基板の温度上昇を抑制することができる。
金属微粒子を分散させることにより、接着剤の熱伝導率が高くなるので、電子基板で発生した熱を迅速に外部に放出することが可能になる。したがって、電子基板の温度上昇を抑制することができる。
この構成によれば、電気的特性に優れた小型の電子基板を備えているので、電気的特性に優れた小型の電子機器を提供することができる。
(第1実施形態)
図1は電子基板の説明図であり、図1(a)は平面図であり、図1(b)は図1(a)のB−B線における側面断面図である。なお図1(a)では、後述するソルダーレジストおよび放熱部材の記載を省略している。図1(a)に示すように、本実施形態に係る電子基板1は、例えばICやLSI等の集積回路のベアチップであり、基体10の表面上にインダクタ素子40を備えている。
図1(a)に示す電子基板1は、基体10上にインダクタ素子40を備えている。
図2はインダクタ素子の説明図であり、図2(a)は平面図であり、図2(b)は図2(a)のC−C線における側面断面図である。なお図2(a)では、後述するソルダーレジストおよび放熱部材の記載を省略している。図2(a)に示すように、このインダクタ素子40は、磁性層31により形成されたリング状のコア42と、そのコア42の周りに形成されたらせん状の巻き線41とを備えている。その巻き線41は、磁性層31の裏面に配置された第1配線12および磁性層31の表面に配置された第2配線22によって構成されている。
図1(b)に示すように、本実施形態に係る電子基板1は、相手側部材との接続に使用される接続端子63と、基体10と相手側部材との応力差を緩和する応力緩和層30とを備えている。また、基体10の周囲が高熱伝導率の放熱部材72で覆われている。
図5は、第1実施形態に係る電子基板の実装構造の説明図であり、図1のA−A線に相当する部分における断面図である。図5に示すように、本実施形態に係る電子基板1は、相手側部材90に実装して使用する。この相手側部材90の表面には、配線パターン(不図示)およびランド92,94が形成されている。そのランド92,94の表面には、ハンダボール93,95が形成されている。本実施例では、はんだ接合方法についての説明を述べたが、ハンダボール93,95の代わりに、例えば銀ペーストなどの接着接合工法など、他の公知の実装方法を用いても良い。
次に、第1実施形態に係る電子基板の製造方法について説明する。
図6および図7は、第1実施形態に係る電子基板の製造方法の工程図であり、図1のA−A線に相当する部分における断面図である。なお電子基板の製造には、W−CSP技術を利用する。すなわち、ウエハに対し一括して以下の各工程を行い、最後に個々の電子基板に分離する。
まず、ウエハ10aの表面全体に金属膜を形成する。この金属膜は、第1金属であるFeと、第2金属であるMnやCo、Ni等で構成する。金属膜の形成は、電解めっき法または無電解めっき法等を用いて行うことが可能である。第1金属および第2金属を同時に析出させれば、両者が混合された金属膜を形成することが可能であり、第1金属および第2金属を交互に析出させれば、第1金属および第2金属が交互に積層された金属膜を形成することが可能である。第1金属と第2金属との割合は、例えば1:1とすればよい。なお第2金属として、MnやCo、Ni等のうち1種類の金属のみを採用するのではなく、2種類以上の金属を採用してもよい。
磁性層31のパターニングは、ウエットエッチングを用いて行うことが可能である。具体的には、まず磁性層31の表面全体にレジスト膜を形成し、露光および現像することにより、磁性層31を残すべき領域にマスクを形成する。次に、塩化第二鉄やチオ硫酸ナトリウムなどのエッチャント水溶液に、ウエハ10aを浸漬する。なおエッチャント水溶液の濃度は、Fe層をエッチングする場合の濃度と同程度であればよく、磁性層の厚さに鑑みて適宜調整する。またウエハ10aの浸漬時間も、エッチャント水溶液の濃度および磁性層の厚さに鑑みて適宜調整する。なお磁性層31のパターニングは、ドライエッチングを用いて行うことも可能である。
以上により、所定パターンの磁性層31が形成される。もちろん、磁性層31は前述したフェライト以外の物質で形成しても良い。
次に図7(b)に示すように、その開口部の内側における接続端子63の表面に、バンプ78を形成する。
ここで、ウエハ10aから個々の電子基板1を分離する。電子基板1の分離は、ダイシング等によって行うことができる。
次に図7(d)に示すように、放熱部材72を装着する。まず、銅板を箱状にプレス成型して放熱部材72を形成する。次に、その放熱部材72の内側に基体10を挿入し、放熱部材72の底面と基体10の裏面とを接着剤71により固着する。
以上により、本実施形態に係る電子基板1が完成する。
図8は、第1実施形態の第1変形例に係る電子基板の説明図であり、図1のA−A線に相当する部分における断面図である。図8に示すように、第1変形例に係る電子基板は、複数の磁性層31,131が積層形成されたものである。
図9は、第1実施形態の第2変形例に係る電子基板の説明図であり、図1のA−A線に相当する部分における断面図である。図9に示すように、第2変形例に係る電子基板は、インダクタ素子40と基体10との間に、応力緩和層30が延設されたものである。
なお、第1変形例の構成と第2変形例の構成とを同時に採用することも可能である。
図10は、第1実施形態の第3変形例に係る電子基板の説明図であり、図1のA−A線に相当する部分における断面図である。図10に示すように、第3変形例に係る電子基板は、インダクタ素子40を挟んで基体10の反対側に、応力緩和層30が形成されたものである。
なお、第1変形例および/または第2変形例の構成と、第3変形例の構成とを同時に採用することも可能である。
図11はインダクタ素子の変形例の説明図であり、図11(a)は平面図であり、図11(b)は図11(a)のD−D線における断面図である。第1実施形態ではリング状のコアを有する立体型インダクタ素子(インダクタ素子)を採用したが、これに代えて、図11(a)に示す直線状のコアを有する立体型インダクタ素子140を採用することも可能である。
図12はインダクタ素子の変形例の説明図であり、図12(a)は平面図であり、図12(b)は図12(a)のE−E線における断面図である。第1実施形態および上記第4変形例では立体型インダクタ素子を採用したが、これに代えて、図12(a)に示す平面型インダクタ素子(スパイラルインダクタ素子)240を採用することも可能である。
次に、上述した電子基板(電子基板)を備えた電子機器の例について説明する。
図13は、携帯電話の斜視図である。上述した電子基板は、携帯電話300の筐体内部に配置されている。この構成によれば、電気的特性に優れた小型の電子基板を備えているので、電気的特性に優れた小型の携帯電話を提供することができる。
Claims (2)
- 基体の面に配置され、磁性体材料を含む第1磁性層と、
前記第1磁性層の前記基体側の第1面に配置された、第1配線と、
前記第1磁性層を挟んで、前記第1面とは反対側の第2面に配置された、第2配線と、
相手側部材との接続に使用される接続端子と、
基体と前記接続端子との間に設けられ、前記基体と前記相手側部材との応力差を緩和する応力緩和層と、
前記基体より熱伝導率の高い材料からなり、前記基体の周囲の全部または一部を覆う放熱部材と、
を含み、
前記第2配線は、前記第1磁性層を貫通して前記第1配線と接続して、リング状のコアおよび、らせん状の巻き線とを備えたトロイダルインダクタ素子を形成し、
前記磁性体材料は、フェライト、または、アモルファス金属を含み、
前記応力緩和層は、前記基体とトロイダルインダクタ素子との間に延設、または、トロイダルインダクタ素子を覆って形成され、
前記放熱部材は、金属微粒子を分散させた接着剤を介して、前記基体に固着された、
前記基体上にトロイダルインダクタ素子を備えた電子基板であって、
前記トロイダルインダクタ素子は、前記トロイダルインダクタ素子と前記基体の間に配置された、前記磁性体材料からなる第2磁性層と、
前記トロイダルインダクタ素子の全部を覆って配置された、前記磁性体材料からなる第3磁性層とで挟まれ、
前記第2配線および前記第3配線は、それぞれ、前記第2磁性層および前記第3磁性層により直接覆われている、
ことを特徴とする電子基板。
- 請求項1に記載の電子基板を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005343341A JP4779605B2 (ja) | 2005-11-29 | 2005-11-29 | 電子基板および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005343341A JP4779605B2 (ja) | 2005-11-29 | 2005-11-29 | 電子基板および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150023A JP2007150023A (ja) | 2007-06-14 |
JP4779605B2 true JP4779605B2 (ja) | 2011-09-28 |
Family
ID=38211052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005343341A Expired - Fee Related JP4779605B2 (ja) | 2005-11-29 | 2005-11-29 | 電子基板および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4779605B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2722091B2 (ja) * | 1988-12-26 | 1998-03-04 | ティーディーケイ株式会社 | インダクタンス素子 |
JPH0582736A (ja) * | 1991-07-15 | 1993-04-02 | Matsushita Electric Ind Co Ltd | インダクタ |
JPH0786507A (ja) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2000323336A (ja) * | 1999-03-11 | 2000-11-24 | Taiyo Yuden Co Ltd | インダクタ及びその製造方法 |
JP2001196226A (ja) * | 2000-01-12 | 2001-07-19 | Taiyo Yuden Co Ltd | インダクタ及びその製造方法 |
JP2002100733A (ja) * | 2000-09-21 | 2002-04-05 | Nec Corp | 高周波集積回路装置 |
JP2002184945A (ja) * | 2000-12-11 | 2002-06-28 | Fuji Electric Co Ltd | 磁気素子一体型半導体デバイス |
JP3775499B2 (ja) * | 2002-01-08 | 2006-05-17 | 株式会社リコー | 半導体装置及びその製造方法、並びにdc−dcコンバータ |
JP2004079716A (ja) * | 2002-08-14 | 2004-03-11 | Nec Electronics Corp | 半導体用csp型パッケージ及びその製造方法 |
JP4341249B2 (ja) * | 2003-01-15 | 2009-10-07 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-11-29 JP JP2005343341A patent/JP4779605B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007150023A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11735353B2 (en) | Inductor component and method of manufacturing same | |
JP6750593B2 (ja) | インダクタ部品 | |
JP4764668B2 (ja) | 電子基板の製造方法および電子基板 | |
US10349526B2 (en) | Integrated circuit with micro inductor and micro transformer with magnetic core | |
JP4572343B2 (ja) | 電子基板、半導体装置および電子機器 | |
JP5874199B2 (ja) | コイル部品及びその製造方法 | |
JP2007150022A (ja) | 電子基板、その製造方法および電子機器 | |
JP4835414B2 (ja) | 超小型電力変換装置 | |
JP2019046993A (ja) | インダクタ部品 | |
JP2007235034A (ja) | 電子基板、半導体装置および電子機器 | |
JP2007250924A (ja) | インダクタ素子とその製造方法、並びにインダクタ素子を用いた半導体モジュール | |
JP2004274004A (ja) | 超小型電力変換装置 | |
JP2016195245A (ja) | コイル電子部品及びその製造方法 | |
JP2008171965A (ja) | 超小型電力変換装置 | |
JP2008103603A (ja) | 電子基板および電子機器 | |
JP4779606B2 (ja) | 電子基板、その製造方法および電子機器 | |
JP4779605B2 (ja) | 電子基板および電子機器 | |
CN112562966A (zh) | 电感部件 | |
JP2008103602A (ja) | 電子基板、その製造方法および電子機器 | |
JP2008103399A (ja) | 電子基板、その製造方法および電子機器 | |
JP2008103394A (ja) | 電子基板の製造方法、電子基板および電子機器 | |
JP2008103398A (ja) | 電子基板、その製造方法および電子機器 | |
JP2008103397A (ja) | 電子基板とその製造方法及び電子機器 | |
JP4929905B2 (ja) | 半導体モジュール | |
JP5083360B2 (ja) | 電子基板、半導体装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110620 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |