JP2008103397A - 電子基板とその製造方法及び電子機器 - Google Patents
電子基板とその製造方法及び電子機器 Download PDFInfo
- Publication number
- JP2008103397A JP2008103397A JP2006282607A JP2006282607A JP2008103397A JP 2008103397 A JP2008103397 A JP 2008103397A JP 2006282607 A JP2006282607 A JP 2006282607A JP 2006282607 A JP2006282607 A JP 2006282607A JP 2008103397 A JP2008103397 A JP 2008103397A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- magnetic resin
- electronic substrate
- inductor element
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】基板にインダクタ素子を設ける場合でも能動素子の特性の悪化を抑制でき、またコスト増を招くことなく高いインダクタンス値を得る。
【解決手段】基板10の一方の面10aに能動領域が設けられる。基板10の他方の面10bにインダクタ素子Lと、粉末状の磁性体が分散された樹脂材で形成され、インダクタ素子Lを覆う磁性樹脂体52とを備える。
【選択図】図1
【解決手段】基板10の一方の面10aに能動領域が設けられる。基板10の他方の面10bにインダクタ素子Lと、粉末状の磁性体が分散された樹脂材で形成され、インダクタ素子Lを覆う磁性樹脂体52とを備える。
【選択図】図1
Description
本発明は、電子基板とその製造方法及び電子機器に関するものである。
近年、半導体装置は、電子機器の小型化及び高機能化に伴って、パッケージ自体の小型化または高密度化が求められようになっている。
そこで、特許文献1及び特許文献2には、基板の能動面(主面)にインダクタ素子を形成することにより、半導体基板(電子基板)としての小型化及び高機能化を実現する技術が開示されている。
特開2002−164468号公報
特開2003−347410号公報
そこで、特許文献1及び特許文献2には、基板の能動面(主面)にインダクタ素子を形成することにより、半導体基板(電子基板)としての小型化及び高機能化を実現する技術が開示されている。
しかしながら、上述したような従来技術には、以下のような問題が存在する。
インダクタ素子等の受動素子が能動素子の近傍に配置されることになるため、能動素子との電気的なカップリングが起こり、能動素子の特性や、この基板を用いた半導体装置全体の特性が悪化する虞があるという問題が生じる。
例えば、上記の技術では、インダクタ素子から漏れた電流でトランジスタ等の特性が変動するという問題が生じてしまう。
インダクタ素子等の受動素子が能動素子の近傍に配置されることになるため、能動素子との電気的なカップリングが起こり、能動素子の特性や、この基板を用いた半導体装置全体の特性が悪化する虞があるという問題が生じる。
例えば、上記の技術では、インダクタ素子から漏れた電流でトランジスタ等の特性が変動するという問題が生じてしまう。
また、半導体基板に複数回周回された、例えば、スパイラル状のインダクタ素子を用いるとQ値(インダクタンスと抵抗値との比)が低下してしまうため、従来から種々の構造上の工夫、例えば、強磁性金属と絶縁性化合物とを交互に積層して磁性膜層を形成する技術や、磁性膜の下に積層された無機絶縁膜の下面がコイルの上面のみで保持される技術、導電性金属膜が絶縁膜を挟んで積層され、積層された導電性金属膜の両端がそれぞれ互いに接続される技術等が採られている。
ところが、上記の技術では、加工プロセスが長かったり、構造が繁雑で製造コストが大きくなってしまうという問題や、インダクタンス値の向上を多く望めないという問題が生じる。
ところが、上記の技術では、加工プロセスが長かったり、構造が繁雑で製造コストが大きくなってしまうという問題や、インダクタンス値の向上を多く望めないという問題が生じる。
本発明は、以上のような点を考慮してなされたもので、基板にインダクタ素子を設ける場合でも能動素子の特性の悪化を抑制でき、またコスト増を招くことなく高いインダクタンス値が得られる電子基板とその製造方法、及びこの電子基板を有する電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の電子基板は、基板の一方の面に能動領域が設けられる電子基板であって、前記基板の他方の面にインダクタ素子と、粉末状の磁性体が分散された樹脂材で形成され、前記インダクタ素子を覆う磁性樹脂体とを備えることを特徴とするものである。
従って、本発明の電子基板では、能動領域に設けられる能動素子(基板に配線形成される素子や、チップ部品として搭載される素子)と基板を挟んで設けられる受動素子との離間距離が大きくなるため、能動素子との電気的なカップリングが起こりにくくなる。
そのため、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制できる。
また、本発明では、インダクタ素子から発生する磁力線の磁路が磁性樹脂体内で閉じることになるため、磁束密度を大きくすることが可能になり、高いインダクタンス値(L値)を得ることができる。また、本発明では、粉末状の磁性体が分散された樹脂材を印刷法、スピンコート法、液滴吐出法等により塗布するという簡単な工法で磁性樹脂体を形成できるため、コストの増加を回避することができる。
本発明の電子基板は、基板の一方の面に能動領域が設けられる電子基板であって、前記基板の他方の面にインダクタ素子と、粉末状の磁性体が分散された樹脂材で形成され、前記インダクタ素子を覆う磁性樹脂体とを備えることを特徴とするものである。
従って、本発明の電子基板では、能動領域に設けられる能動素子(基板に配線形成される素子や、チップ部品として搭載される素子)と基板を挟んで設けられる受動素子との離間距離が大きくなるため、能動素子との電気的なカップリングが起こりにくくなる。
そのため、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制できる。
また、本発明では、インダクタ素子から発生する磁力線の磁路が磁性樹脂体内で閉じることになるため、磁束密度を大きくすることが可能になり、高いインダクタンス値(L値)を得ることができる。また、本発明では、粉末状の磁性体が分散された樹脂材を印刷法、スピンコート法、液滴吐出法等により塗布するという簡単な工法で磁性樹脂体を形成できるため、コストの増加を回避することができる。
前記磁性樹脂体としては、前記インダクタ素子の一方の面側に配置された第1磁性樹脂層と、前記インダクタ素子の他方の面側に配置され前記第1磁性樹脂層との間で前記インダクタ素子を挟持する第2磁性樹脂層と、少なくとも一箇所で前記第1磁性樹脂層及び前記第2磁性樹脂層とを接続する接続部とを有する構成を好適に採用できる。
これにより、本発明では、インダクタ素子から発生する磁力線が閉ループを形成して集中させやすくなるため、磁束密度が向上し、より高いインダクタンス値(L値)を得ることができる。
これにより、本発明では、インダクタ素子から発生する磁力線が閉ループを形成して集中させやすくなるため、磁束密度が向上し、より高いインダクタンス値(L値)を得ることができる。
前記インダクタ素子としては、スパイラル状にパターニングされた配線を有し、前記配線間の隙間には、非磁性樹脂が装填される構成も好適に採用できる。
これにより、本発明では、前記第1磁性樹脂層と前記第2磁性樹脂層との間で磁束線の短絡を抑制することが可能になり、より磁力線を集中させることができる。
これにより、本発明では、前記第1磁性樹脂層と前記第2磁性樹脂層との間で磁束線の短絡を抑制することが可能になり、より磁力線を集中させることができる。
また、上記構成においては、前記配線が前記非磁性樹脂を間に挟んで複数層に亘って積層される構成も好適に採用できる。
これにより、本発明では、各層でインダクタ素子から発生する磁力線の短絡を抑制しつつ、インダクタ素子を複数設けることにより、インダクタンス値を大幅に向上させることが可能になる。
これにより、本発明では、各層でインダクタ素子から発生する磁力線の短絡を抑制しつつ、インダクタ素子を複数設けることにより、インダクタンス値を大幅に向上させることが可能になる。
また、前記非磁性樹脂としては、前記磁性樹脂体を形成する前記樹脂材と同一材料である構成を好適に採用できる。
従って、本発明では、磁性樹脂体と非磁性樹脂とで同一の樹脂材を用いることができるため、コストダウンに寄与できる。
従って、本発明では、磁性樹脂体と非磁性樹脂とで同一の樹脂材を用いることができるため、コストダウンに寄与できる。
前記インダクタ素子としては、前記基板を貫通する貫通導電部を介して前記一方の面に設けられた電極と電気的に接続される構成を好適に採用できる。
これにより、本発明では一方の面の電極を介して容易に他の素子とインダクタ素子との電気接続を確保することが可能になる。
これにより、本発明では一方の面の電極を介して容易に他の素子とインダクタ素子との電気接続を確保することが可能になる。
また、本発明では、前記インダクタ素子の少なくとも一部が、前記基板の他方の面に設けられた応力緩和層上に配置される構成も好適に採用できる。
これにより、本発明では、基板の他方に面に熱応力が加わってもインダクタ素子の信頼性や寿命の低下を抑制することができる。
また、応力緩和層が絶縁層である場合には、インダクタ素子と能動素子との電気的なカップリングが一層起こりにくくなるため、インダクタ素子の特性等の悪化を防止でき、インダクタ素子からの浮遊容量を低減できる等の効果が得られる。
これにより、本発明では、基板の他方に面に熱応力が加わってもインダクタ素子の信頼性や寿命の低下を抑制することができる。
また、応力緩和層が絶縁層である場合には、インダクタ素子と能動素子との電気的なカップリングが一層起こりにくくなるため、インダクタ素子の特性等の悪化を防止でき、インダクタ素子からの浮遊容量を低減できる等の効果が得られる。
上記の構成では、前記応力緩和層が前記磁性樹脂体で形成される構成も好適に採用できる。
これにより、本発明では、応力緩和層と磁性樹脂体を個別に形成する必要がなくなり、製造効率の向上に寄与できる。
これにより、本発明では、応力緩和層と磁性樹脂体を個別に形成する必要がなくなり、製造効率の向上に寄与できる。
また、本発明では、前記能動領域に半導体素子が設けられる構成も好適に採用できる。
この場合、半導体素子としては、能動領域に形成される配線パターンによりトランジスタ等のスイッチング素子を形成する構成や、半導体素子を内蔵する半導体デバイスを能動領域に実装する構成とすることができる。
また、本発明では、基板に半導体素子が非搭載状態、つまり半導体素子が設けられていない、例えばシリコン基板状態であっても適用可能である。
この場合、半導体素子としては、能動領域に形成される配線パターンによりトランジスタ等のスイッチング素子を形成する構成や、半導体素子を内蔵する半導体デバイスを能動領域に実装する構成とすることができる。
また、本発明では、基板に半導体素子が非搭載状態、つまり半導体素子が設けられていない、例えばシリコン基板状態であっても適用可能である。
一方、本発明の電子機器は、先に記載の電子基板が実装されていることを特徴とするものである。
従って、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制でき、またインダクタンス値が高い高品質の電子機器を得ることができる。
従って、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制でき、またインダクタンス値が高い高品質の電子機器を得ることができる。
そして、本発明の電子基板の製造方法は、基板の一方の面に能動領域が設けられる電子基板の製造方法であって、前記基板の他方の面にインダクタ素子を設ける工程と、粉末状の磁性体が分散された樹脂材により、前記インダクタ素子を覆う磁性樹脂体を形成する工程とを有することを特徴とするものである。
従って、本発明の電子基板の製造方法では、能動領域に設けられる能動素子と基板を挟んで設けられる受動素子との離間距離が大きくなるため、能動素子との電気的なカップリングが起こりにくくなる。
そのため、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制できる。
また、本発明では、インダクタ素子から発生する磁力線の磁路が磁性樹脂体内で閉じることになるため、磁束密度を大きくすることが可能になり、高いインダクタンス値(L値)を得ることができる。また、本発明では、粉末状の磁性体が分散された樹脂材を印刷法、スピンコート法、液滴吐出法等により塗布するという簡単な工法で磁性樹脂体を形成できるため、コストの増加を回避することができる。
従って、本発明の電子基板の製造方法では、能動領域に設けられる能動素子と基板を挟んで設けられる受動素子との離間距離が大きくなるため、能動素子との電気的なカップリングが起こりにくくなる。
そのため、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制できる。
また、本発明では、インダクタ素子から発生する磁力線の磁路が磁性樹脂体内で閉じることになるため、磁束密度を大きくすることが可能になり、高いインダクタンス値(L値)を得ることができる。また、本発明では、粉末状の磁性体が分散された樹脂材を印刷法、スピンコート法、液滴吐出法等により塗布するという簡単な工法で磁性樹脂体を形成できるため、コストの増加を回避することができる。
また、本発明では、前記インダクタ素子の一方の面側に第1磁性樹脂層を形成する工程と、前記インダクタ素子の他方の面側に、前記第1磁性樹脂層との間で前記インダクタ素子を挟持する第2磁性樹脂層を形成する工程と、少なくとも一箇所で前記第1磁性樹脂層及び前記第2磁性樹脂層とを接続する接続部を形成する工程とを有する手順も好適に採用できる。
これにより、本発明では、インダクタ素子から発生する磁力線が閉ループを形成して集中させやすくなるため、磁束密度が向上し、より高いインダクタンス値(L値)を得ることができる。
これにより、本発明では、インダクタ素子から発生する磁力線が閉ループを形成して集中させやすくなるため、磁束密度が向上し、より高いインダクタンス値(L値)を得ることができる。
また、本発明では、スパイラル状に配線をパターニングして、前記インダクタ素子を形成する工程と、前記配線間の隙間に非磁性樹脂を装填する工程とを有する手順も好適に採用できる。
これにより、本発明では、前記第1磁性樹脂層と前記第2磁性樹脂層との間で磁束線の短絡を抑制することが可能になり、より磁力線を集中させることができる。
これにより、本発明では、前記第1磁性樹脂層と前記第2磁性樹脂層との間で磁束線の短絡を抑制することが可能になり、より磁力線を集中させることができる。
また、本発明では、前記配線を、前記非磁性樹脂を間に挟んで複数層に亘って積層する手順も好適に採用できる。
これにより、本発明では、各層でインダクタ素子から発生する磁力線の短絡を抑制しつつ、インダクタ素子を複数設けることにより、インダクタンス値を大幅に向上させることが可能になる。
これにより、本発明では、各層でインダクタ素子から発生する磁力線の短絡を抑制しつつ、インダクタ素子を複数設けることにより、インダクタンス値を大幅に向上させることが可能になる。
そして、本発明では、前記非磁性樹脂が前記磁性樹脂体を形成する前記樹脂材と同一材料である構成を採用できる。
従って、本発明では、磁性樹脂体と非磁性樹脂とで同一の樹脂材を用いることができるため、コストダウンに寄与できる。
従って、本発明では、磁性樹脂体と非磁性樹脂とで同一の樹脂材を用いることができるため、コストダウンに寄与できる。
以下、本発明の電子基板とその製造方法及び電子機器の実施の形態を、図1ないし図12を参照して説明する。ここでは、基板の能動領域に半導体素子が設けられ、また受動素子であるコイル(インダクタ)が配線パターンを用いて設けられる場合の例を用いて説明する。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
(第1実施形態)
図1は、シリコン基板に半導体素子が設けられた半導体装置(電子基板)1の断面図である。
この半導体装置1は、図1に示すように、シリコン基板(基板)10と、シリコン基板10の第1の面(一方の面)10aに形成され、プリント配線板等の外部機器Pに電気的に接続される接続部20と、シリコン基板10の第2の面(他方の面)10bに形成され、後述する表面実装用のランドを有する配線部41とを備えている。
図1は、シリコン基板に半導体素子が設けられた半導体装置(電子基板)1の断面図である。
この半導体装置1は、図1に示すように、シリコン基板(基板)10と、シリコン基板10の第1の面(一方の面)10aに形成され、プリント配線板等の外部機器Pに電気的に接続される接続部20と、シリコン基板10の第2の面(他方の面)10bに形成され、後述する表面実装用のランドを有する配線部41とを備えている。
シリコン基板10には、第1の面10aの所定領域(能動領域)に例えばトランジスタ,メモリ素子を有する集積回路等の半導体素子が形成されている。また、シリコン基板10には、厚さ方向に貫通する溝11が設けられており、この溝11の内部には導電性材料が充填された導電部(貫通導電部)12が設けられている。また、溝11の側壁には絶縁膜13が設けられており、導電部12とシリコン基板10とは電気的に絶縁されている。
また、シリコン基板10の第2の面10bの表面には、溝11が形成された領域以外の領域に裏面絶縁層14が形成されている。
また、シリコン基板10の第2の面10bの表面には、溝11が形成された領域以外の領域に裏面絶縁層14が形成されている。
接続部20は、シリコン基板10の第1の面10a上に設けられた下地層(パッシベーション)21と、下地層21上の複数の所定領域のそれぞれに設けられた第1電極22及び第2電極23と、これら電極22、23が設けられた領域以外の領域に設けられた第1絶縁層24と、この第1絶縁層24上に形成された配線部30とを備えている。この下地層21は、例えば酸化珪素(SiO2)、窒化珪素(Si3N4)等の絶縁性材料によって形成されている。また、第1,第2電極22,23の材料としては、チタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)、銅(Cu)、あるいは、これらを含む合金等が挙げられる。
なお、シリコン基板10には、図2の平面図に示すように、複数の電極が形成されていても構わないが、本実施形態では、第1電極22及び第2電極23のみについて説明する。また、第2電極23は、第1絶縁層24に覆われていても構わない。
そして、これら第1電極22及び第2電極23が上述した集積回路等の半導体素子と電気的に接続されている。
そして、これら第1電極22及び第2電極23が上述した集積回路等の半導体素子と電気的に接続されている。
配線部30は、図1及び図2に示すように、第1絶縁層24上に設けられた第1電極22と電気的に接続された第1配線31と、第2電極23の表面に設けられた金属膜32と、この第1配線31及び金属膜32上に設けられた第2絶縁層(応力緩和層)33と、第2絶縁層33上に形成されるとともに、第1配線31と電気的に接続された第2配線34と、第2配線34上に形成された第3絶縁層35とを備えている。また、第1配線31の一部が第2絶縁層33から露出してランド部36を形成しており、このランド部36と第2配線34とが電気的に接続されている。さらに、第2配線34上にはバンプ(外部接続端子)37が設けられ、半導体装置1はこのバンプ37を介してプリント配線板等の外部機器Pに電気的に接続されている。また、第3絶縁層35は、第2絶縁層33上及び第2配線34上のバンプ37が形成される領域以外の領域を覆うように設けられている。
また、第1電極22は、第1配線31及び第2配線34を介してバンプ37と電気的に接続されている。また、第2電極23は、シリコン基板10の第1の面10a上に設けられた下地層21上に形成されるとともに、溝11において一部(裏面側)が露出されている。これにより、この第2電極23は、第2電極23の裏面23aで溝11の内部の導電部12の一端部12aと電気的に接続されている。また、導電部12の他端部12bは、シリコン基板10の第2の面10bに設けられた配線42と電気的に接続されている。すなわち、第2電極23はシリコン基板10の第2の面10bに設けられる電子素子と電気的に接続可能になっている。
第1,第2配線31,34の材料としては、金(Au)、銅(Cu)、銀(Ag)、チタン(Ti)、タングステン(W)、チタンタングステン(TiW)、窒化チタン(TiN)、ニッケル(Ni)、ニッケルバナジウム(NiV)、クロム(Cr)、アルミニウム(Al)、パラジウム(Pd)等が挙げられる。この第1,第2配線31,34としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
また、第1,第2,第3絶縁層24,33,35は、樹脂(合成樹脂)によって形成されている。これら第1,第2,第3絶縁層24,33,35を形成するための形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、BCB(benzocyclobutene)及びPBO(polybenzoxazole)等、絶縁性がある材料であれば良い。
なお、第1絶縁層24は、酸化珪素(SiO2)、窒化珪素(Si3N4)等の絶縁性材料によって形成されていてもよい。
なお、第1絶縁層24は、酸化珪素(SiO2)、窒化珪素(Si3N4)等の絶縁性材料によって形成されていてもよい。
また、金属膜32の材料は、第1,第2配線31,34と同一の材料であることが好ましい。金属膜32の材料としては、Au、TiW、Cu、Cr、Ni、Ti、W、NiV、Al等の金属を使用することができる。また、金属膜32は、これらの金属を積層して形成することも可能である。なお、金属膜(積層構造の場合、少なくとも1層)32は、電極よりも耐腐食性の高い材料、例えばAu、TiW、Crを用いて形成することが好ましい。これにより、電極の腐食を阻止して、電気的不良の発生を防止することが可能になるからである。
配線部41は、シリコン基板10の第2の面10b上に設けられた下地層(裏面絶縁層、パッシベーション)14と、下地層14上に設けられた配線(配線パターン)43、下地層14上に配線43を覆って設けられた絶縁層44、下地層14及び絶縁層44に跨って形成された配線42、45、絶縁層44上に形成された配線46、これら配線(配線パターン)42、45、46及び下地層14の一部を覆って設けられた絶縁層47とを備えている。
配線42は、下地層14上に設けられた一端側において導電部12の他端部12bと電気的に接続されており、他端側において絶縁層44上に配置されている。また、配線42は、絶縁層44上において一部が絶縁層47から露出してランド部(外部接続用端子)48を形成している。
配線45は、一端側が絶縁層44上において配線43と対向して配置されている。すなわち、配線45と配線43とは、絶縁層44を挟んで対向して積層されたキャパシタ(受動素子)Cを構成している。この場合、絶縁層44としては誘電体により形成される。この絶縁層44及び47、さらに下地層14は、上記第1,第2,第3絶縁層24,33,35と同様に、誘電体であるポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、BCB(benzocyclobutene)及びPBO(polybenzoxazole)等の絶縁性樹脂により形成される。
また、配線45においても、絶縁層44上において一部が絶縁層47から露出してランド部(外部接続用端子)49を形成している。
また、配線45においても、絶縁層44上において一部が絶縁層47から露出してランド部(外部接続用端子)49を形成している。
配線46は、例えば同一平面に渦巻き状に形成されたスパイラルインダクタ素子(受動素子)Lを構成しており、このインダクタ素子Lは磁性樹脂体52で覆われている。
この磁性樹脂体52は、ポリイミド樹脂やエポキシ樹脂等の非磁性樹脂材にアモルファス磁石やフェライト等の粉末状の磁性体が、導電性を有さない程度の量で添加され分散されたものである。
なお、図1では、インダクタLを簡略化して図示している。
この磁性樹脂体52は、ポリイミド樹脂やエポキシ樹脂等の非磁性樹脂材にアモルファス磁石やフェライト等の粉末状の磁性体が、導電性を有さない程度の量で添加され分散されたものである。
なお、図1では、インダクタLを簡略化して図示している。
図3は、インダクタ素子Lの平面図である。
この図に示すように、インダクタ素子Lは、略矩形の渦巻状(スパイラル状)にパターニングされた配線46を有している。配線46としては、略矩形に限られず、略円形や略多角形の渦巻状に形成されていてもよい。
この図に示すように、インダクタ素子Lは、略矩形の渦巻状(スパイラル状)にパターニングされた配線46を有している。配線46としては、略矩形に限られず、略円形や略多角形の渦巻状に形成されていてもよい。
配線46の外側端部46aは、複数の薄膜トランジスタ(Thin Film Transistor;TFT)等の半導体素子や、複数のパッシブコンポーネント(部品)、それらを相互に接続する配線等によって構成され、シリコン基板10に形成された電子回路(図示せず)に電気的に接続される。また、配線46の内側端部46bは、絶縁層44に形成された貫通孔44a(図1では図示せず)を通って上記の電子回路に接続される。
そして、上記電子回路からインダクタ素子Lに通電することにより、インダクタ素子Lが例えばアンテナとして機能し、適用可能周波数の電磁波が出力されるようになっている。
そして、上記電子回路からインダクタ素子Lに通電することにより、インダクタ素子Lが例えばアンテナとして機能し、適用可能周波数の電磁波が出力されるようになっている。
上記の配線42、43、45、46は、第1,第2配線31、34と同様に、金(Au)、銅(Cu)、銀(Ag)、チタン(Ti)、タングステン(W)、チタンタングステン(TiW)、窒化チタン(TiN)、ニッケル(Ni)、ニッケルバナジウム(NiV)、クロム(Cr)、アルミニウム(Al)、パラジウム(Pd)等の単層材料、またはこれらを複数組み合わせた積層構造の材料により形成される。
また、インダクタ素子Lにおける配線間の隙間を埋めるように、インダクタ素子Lが通電されたときに発生する磁力線の短絡を抑制するために、透磁率の低い材料として非磁性の樹脂材(非磁性樹脂)51が成膜されている。樹脂材51は、磁性樹脂体52を形成する材料の中、磁性体が添加されないポリイミド樹脂やエポキシ樹脂等で形成される。
次に、図4乃至図7を参照しながら半導体装置1の製造方法について説明する。ここで、本実施形態においては、半導体装置1は同一のシリコン基板(基板)100上に複数(図8参照)同時に一括して形成されるが、便宜上、図4乃至図7においては1つの半導体装置1を形成する場合を示す。
まず、図4(a)に示すように、シリコン基板10の第1の面10a上に下地層21を形成した後、下地層21上に第1,第2電極22,23を形成する。そして、第1,第2電極22,23上に第1絶縁層24を形成し、周知のフォトリソグラフィ法及びエッチング法により、第1,第2電極22,23を覆う絶縁材料を除去する。なお、第2電極23を覆う絶縁材料は必ずしも除去しなくても良い。次いで、第1電極22を含む第1絶縁層24上には第1配線31を形成し、第2電極23の表面には金属膜32を形成する。第1配線31の形成方法としては、例えば、TiW、Cuの順にスパッタ法により形成した後、Cuをめっき法で形成することにより行われる。
次に、第1配線31及び金属膜32を覆うように第2絶縁層33を形成し、周知のフォトリソグラフィ法により、第2絶縁層33のランド部36に対応する領域が除去され、第1配線31の一部が露出されてランド部36となる。そして、ランド部36に接続するように、第2絶縁層33上に第2配線34が形成され、その後、第2絶縁層33上及び第2配線34上のバンプ37が形成される領域以外の領域を覆うように第3絶縁層35を設けることにより、図4(a)に示すような形態となる。
次に、図4(b)に示すように、シリコン基板10の第2の面10b上にフォトレジスト40を塗布、パターニングするとともに、このフォトレジスト40をマスクとして用い、ドライエッチングにより、第2電極23に対応したシリコン基板10及び下地層21を除去する。これにより、図4(c)に示すように、シリコン基板10の第2の面10bから、第1の面10aに設けられた第2電極23の裏面23aが露出するまでエッチングが行われ、溝11が形成される。
なお、フォトレジスト40をマスクとして用いる構成としたが、これに限ることはなく、例えば、ハードマスクとしてSiO2膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用してもよい。
なお、フォトレジスト40をマスクとして用いる構成としたが、これに限ることはなく、例えば、ハードマスクとしてSiO2膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用してもよい。
次に、図5(a)に示すように、シリコン基板10の第2の面10b及び溝11の内壁に裏面絶縁層(下地層)14及び絶縁膜13を形成する。裏面絶縁層14及び絶縁膜13は、電流リークの発生、酸素及び水分等による半導体基板10の浸食等を防止するために設けられ、PECVD(Plasma Enhanced Chemical Vapor Deposition)を用いて形成した正珪酸四エチル(Tetra Ethyl Ortho Silicate:Si(OC2H5)4:以下、TEOSという)、すなわちPE−TEOS、及び、オゾンCVDを用いて形成したTEOS、すなわちO3−TEOSまたはCVDを用いて形成した酸化珪素(SiO2)を用いることができる。なお、裏面絶縁層14及び絶縁膜13は、絶縁性があれば、他の物でも良く、樹脂でもよい。そして、第2電極23の裏面23a部分に設けられた絶縁膜13をドライエッチングあるいはレーザ加工により除去することで、図5(b)に示すように、溝11の側壁のみに絶縁層13が設けられた形態となる。
次に、電気化学プレーティング(ECP)法を用いて、溝11の内部にめっき処理が施され、図5(c)に示すように、その溝11の内側に導電部12を形成するための導電性材料を配置し、導電部12の一端部12aと露出した第2電極23とが、第2電極23の裏面23aで電気的に接続される。導電部12を形成するための導電性材料としては、例えば銅(Cu)を用いることができ、導電部12には銅(Cu)が埋め込まれる。本実施形態における導電部12を形成する工程には、例えば、TiN、Cuをスパッタ法で形成(積層)する工程と、Cuをめっき法で形成する工程とが含まれる。なお、TiW、Cuをスパッタ法で形成(積層)する工程と、Cuをめっき法で形成する工程とが含まれたものであってもよい。なお、導電部12の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
また、本実施形態では、溝11の内部を導電部12で埋め込んでいるが、完全に埋め込まなくても、溝11の内壁に導電部12を設けて、第2電極23の裏面23aで電気的に接続される形態でもよい。
また、本実施形態では、溝11の内部を導電部12で埋め込んでいるが、完全に埋め込まなくても、溝11の内壁に導電部12を設けて、第2電極23の裏面23aで電気的に接続される形態でもよい。
導電部12を形成した後、シリコン基板10の第2の面10bに配線43を成膜する。配線43の成膜方法としては、スパッタ法、めっき法、液滴吐出方式等を採用できる。配線43が成膜された後には、配線43を覆い、且つ導通部12から外れた領域に絶縁層44を形成する。絶縁層44の形成方法としては、上述した絶縁層24、33、35と同様である。
次に、絶縁層44に図3に示した貫通孔44a(図6以降では図示せず)を形成した後に、図6(a)に示すように、絶縁層44上に磁性樹脂体52の中、シリコン基板10側に位置する磁性樹脂層(第1磁性樹脂層)52aを形成する。この磁性樹脂層52aは、配線46の中心部において貫通孔44aに対応する大きさで開口する開口部Kを有して形成される。
この磁性樹脂層52aの形成は、印刷法やスピンコート法、液滴吐出法、フォトリソグラフィ等を用いて行うことが可能である。特に、磁性樹脂層52aの構成材料として感光性を有する樹脂材料を採用すれば、フォトリソグラフィを用いて簡単かつ正確に磁性樹脂層52aをパターニングすることができる。この後、磁性樹脂層52aを乾燥・焼成して硬化させる。
続いて、図6(b)に示すように、磁性樹脂層52a上に配線46を形成するとともに、下地層14及び絶縁層44に跨る配線42、45を形成する。配線42、45、46の形成方法としては、配線43と同様に、スパッタ法、めっき法、液滴吐出方式等を採用できる。
配線42、45、46が形成されると、図6(c)に示すように、磁性樹脂層52a上にポリイミド樹脂やエポキシ樹脂等を塗布し、フォトリソグラフィ等によりパターニングすることにより、図3に示したように、配線46間に非磁性樹脂材51を形成する。
続いて、図7(a)に示すように、配線46及び非磁性樹脂材51の表面全体に磁性樹脂層52aと略同じ大きさで、磁性樹脂層52aの形成材料と同一材料(非磁性樹脂に粉末状の磁性体を分散させた材料)を塗布することにより磁性樹脂層(第2磁性樹脂層)52bを形成する。これにより、配線46が磁性樹脂体52で覆われたインダクタ素子Lが形成される。
続いて、図7(a)に示すように、配線46及び非磁性樹脂材51の表面全体に磁性樹脂層52aと略同じ大きさで、磁性樹脂層52aの形成材料と同一材料(非磁性樹脂に粉末状の磁性体を分散させた材料)を塗布することにより磁性樹脂層(第2磁性樹脂層)52bを形成する。これにより、配線46が磁性樹脂体52で覆われたインダクタ素子Lが形成される。
なお、磁性樹脂層52bを塗布形成する前に、配線46の表面を研磨処理して、配線46上に残留する非磁性樹脂材51を除去する工程を設けてもよい。これにより、配線46と磁性樹脂層52bとの間に非磁性樹脂材51が介在して、磁束密度が低下することを防止できる。
次に、図7(b)に示すように、これら配線42、45、46、磁性樹脂体52及び下地層14の一部を覆うように絶縁層47を形成する。
そして、周知のフォトリソグラフィ法及びエッチング法により、図7(c)に示すように、配線42、45を覆いランド部48、49に対応する絶縁材料を除去することにより、ランド部48、49を形成する。
そして、周知のフォトリソグラフィ法及びエッチング法により、図7(c)に示すように、配線42、45を覆いランド部48、49に対応する絶縁材料を除去することにより、ランド部48、49を形成する。
次に、図1及び図2に示したように、シリコン基板10の第1の面10a側に設けられた第2配線34上に、例えば鉛フリーはんだからなるバンプ37を搭載する。なお、バンプ37を設ける際には、はんだボールを第2配線34上に搭載する形態でもよいし、はんだペーストを第2配線34上に印刷する形態でもよい。
そして、図8に示すように、ダイシング装置110によって、シリコン基板100が半導体装置1毎にダイシング(切断)される。このように、シリコン基板100上に複数の半導体装置1を略同時に形成し、その後、そのシリコン基板100を半導体装置1毎に切断することで、図1に示す半導体装置1を得ることができる。このようにして、効率良く半導体装置1を製造することができ、半導体装置1の低コスト化を実現できる。
以上説明したように、本実施形態では、インダクタ素子Lの両面に配置された磁性樹脂層52a、52bに磁性体が分散されて磁性層として機能するため、インダクタ素子Lが通電されたときに発生する磁力線が磁性樹脂層52a、52bで閉磁路を形成することになる。
従って、本実施形態では、磁束密度を大きくすることが可能になり、高いインダクタンス値(L値)を得ることができる。加えて、本実施形態では、配線46間に透磁率が低い非磁性樹脂51を装填しているため、当該配線46間で磁力線が短絡することを抑制でき、より磁力線を集中させることが可能になることから、より高いインダクタンス値を得ることができる。
従って、本実施形態では、磁束密度を大きくすることが可能になり、高いインダクタンス値(L値)を得ることができる。加えて、本実施形態では、配線46間に透磁率が低い非磁性樹脂51を装填しているため、当該配線46間で磁力線が短絡することを抑制でき、より磁力線を集中させることが可能になることから、より高いインダクタンス値を得ることができる。
また、本実施形態では、磁性体が分散された樹脂材を塗布するという簡単な工法で磁性樹脂層52a、52bを形成できるため、コストの増加を回避することができるとともに、厚さの大きい磁性層を容易、且つ短時間に形成することが可能になり、高いインダクタ特性が得られるとともに、生産性の向上に寄与できる。
加えて、本実施形態では、磁性樹脂層52a、52bの基材及び非磁性樹脂51が同一材料であるため、塗布条件等の設定が容易になるとともに、使用する材料の種類を減らすことが可能になり、生産性の向上を一層図ることができる。
加えて、本実施形態では、磁性樹脂層52a、52bの基材及び非磁性樹脂51が同一材料であるため、塗布条件等の設定が容易になるとともに、使用する材料の種類を減らすことが可能になり、生産性の向上を一層図ることができる。
さらに、本実施形態では、上記のように磁力線が磁性樹脂層52a、52b内で閉じてシールドされることから、シリコン基板10に含まれるトランジスタ回路等の電子回路に悪影響を及ぼすことを防止でき、高品質の半導体装置1を得ることが可能になる。
加えて、本実施形態では、受動素子であるキャパシタCやインダクタLが半導体素子等の能動素子が設けられる第1面10aの能動領域とはシリコン基板10を挟んだ逆側の第2面10bに設けられているので、能動素子との離間距離が大きくなる。そのため、本実施形態では能動素子と受動素子との電気的なカップリングが起こりにくくなり、能動素子の特性の悪化を抑制することができる。そのため、本実施形態では、半導体装置1を備えたシステム(電気光学装置や電子機器)全体の特性悪化を抑制することができるため、超高密度のモジュール形成を実現することも可能になる。
特に、本実施の形態では、能動領域に半導体素子が設けられているため、p型またはn型の半導体ウエル層を間に介在させることになり、能動素子と受動素子との電気的なカップリングを一層起こりにくくすることができる。
特に、本実施の形態では、能動領域に半導体素子が設けられているため、p型またはn型の半導体ウエル層を間に介在させることになり、能動素子と受動素子との電気的なカップリングを一層起こりにくくすることができる。
また、本実施の形態では、応力緩和層としても機能する絶縁層44上に、受動素子の一部を構成する配線45、46を配置しているので、半導体素子の裏側と受動素子との電気的カップリングも起こりにくくなっており、受動素子の特性低下も抑制可能であるとともに、受動素子からの浮遊容量も抑制可能である。
(第2実施形態)
続いて、電子基板の第2実施形態について、図9を参照して説明する。
図9は、絶縁層44上に形成されたインダクタ素子Lの要部拡大図である。
なお、この図において、図1乃至図4に示す第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
続いて、電子基板の第2実施形態について、図9を参照して説明する。
図9は、絶縁層44上に形成されたインダクタ素子Lの要部拡大図である。
なお、この図において、図1乃至図4に示す第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
上記第1実施形態では、磁性樹脂層52a、52bが開口部Kにおいて分断されていたが、本実施形態ではインダクタ素子Lの外側に加えて、中心部において磁性樹脂層52a、52bを接続する接続部50が形成されている。
他の構成は、上記第1実施形態と同様である。
他の構成は、上記第1実施形態と同様である。
上記の構成の電子基板1においては、インダクタ素子Lが通電されたときに発生する、図9に矢印で示す磁力線が磁性樹脂層52a、52bで閉磁路を形成することになる。特に、上記実施形態では、インダクタ素子40の外側及び中心部に磁性樹脂層52a、52bを接続する接続部50が形成されることから、磁力線が集中する閉ループを形成しやすくなる。
従って、本実施形態では、磁束密度をより大きくすることが可能になり、高いインダクタンス値(L値)を得ることができる。
従って、本実施形態では、磁束密度をより大きくすることが可能になり、高いインダクタンス値(L値)を得ることができる。
(第3実施形態)
図10は、本発明に係る電子基板の第3実施形態を示す図である。
本実施形態では、インダクタ素子Lを複数層(ここでは二層)に亘って設けている点で第1実施形態と相違している。
なお、この図において、第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
図10は、本発明に係る電子基板の第3実施形態を示す図である。
本実施形態では、インダクタ素子Lを複数層(ここでは二層)に亘って設けている点で第1実施形態と相違している。
なお、この図において、第1実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
図10に示すように、本実施形態のインダクタ素子Lは、下段が磁性樹脂層52a上に形成された配線46Aと、非磁性樹脂51を介して配線46A上に積層された配線46Bとから構成されている。配線46A、46Bは、平面視で重なるように形成されている。また、配線46Bは、図示しない電極により、シリコン基板10の電子回路に接続されている。
これら配線46A、46Bの間には、それぞれ開口部Kを除いた領域に上記非磁性樹脂51が装填される。
他の構成は、上記第1実施形態と同様である。
これら配線46A、46Bの間には、それぞれ開口部Kを除いた領域に上記非磁性樹脂51が装填される。
他の構成は、上記第1実施形態と同様である。
本実施の形態では、上記第1実施形態と同様の作用・効果が得られることに加えて、非磁性樹脂51により各配線46A、46Bから発生する磁力線の短絡を抑制しつつ、インダクタンス値を大幅に向上させることが可能になる。
なお、上記第3実施形態では、配線46(インダクタ素子L)を二層に亘って積層する構成としたが、非磁性樹脂51を挟んで三層以上に亘って積層する構成としてもよい。
また、上記第3実施形態では、磁性樹脂層52a、52bが中央の開口部Kにおいて分断される構成としたが、これに限定されず、図11に示すように、第2実施形態と同様に、外側に加えて、中心部の接続部50において磁性樹脂層52a、52bが接続される構成としてもよい。
この構成では、磁束密度をさらに大きくすることが可能になり、高いインダクタンス値(L値)を得ることができる。
また、上記第3実施形態では、磁性樹脂層52a、52bが中央の開口部Kにおいて分断される構成としたが、これに限定されず、図11に示すように、第2実施形態と同様に、外側に加えて、中心部の接続部50において磁性樹脂層52a、52bが接続される構成としてもよい。
この構成では、磁束密度をさらに大きくすることが可能になり、高いインダクタンス値(L値)を得ることができる。
(電子機器)
次に、上述した電子基板を備えた電子機器の例について説明する。
図12は、携帯電話の斜視図である。上述した電子基板は、携帯電話(電子機器)300の筐体内部に配置されている。この構成によれば、高いインダクタンス値を有し、またコスト増が抑制された電子基板を備えているので、低コストで高品質の携帯電話を提供することができる。
次に、上述した電子基板を備えた電子機器の例について説明する。
図12は、携帯電話の斜視図である。上述した電子基板は、携帯電話(電子機器)300の筐体内部に配置されている。この構成によれば、高いインダクタンス値を有し、またコスト増が抑制された電子基板を備えているので、低コストで高品質の携帯電話を提供することができる。
なお、上述した電子基板は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)およびエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。いずれの場合でも、低コスト、高品質の電子機器を提供することができる。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態では、別途、磁性樹脂層52a、52bを塗布する構成としたが、これに限定されるものではなく、例えば絶縁層44、47にアモルファス磁石やフェライト等の粉末状の磁性体を添加することで、これら絶縁層44、47を磁性樹脂体としてもよい。
また、上記実施形態では、電子基板が半導体素子を内蔵する半導体装置の例を用いて説明したが、本発明に係る電子基板としては、必ずしも半導体素子を内蔵する必要はなく、半導体デバイス等の外部デバイスが能動領域に実装される構成であってもよい。
さらに、本発明に係る電子基板としては、必ずしも半導体素子が設けられている必要はなく、例えば半導体チップ等、外部デバイスの搭載領域(能動領域)に外部デバイスが搭載されておらず(非搭載状態)、搭載領域と逆側の面にインダクタ素子が設けられたシリコン基板も含まれる。
さらに、本発明に係る電子基板としては、必ずしも半導体素子が設けられている必要はなく、例えば半導体チップ等、外部デバイスの搭載領域(能動領域)に外部デバイスが搭載されておらず(非搭載状態)、搭載領域と逆側の面にインダクタ素子が設けられたシリコン基板も含まれる。
また、上記実施形態では、半導体素子等の能動素子、キャパシタCやインダクタLがシリコン基板10に内蔵される構成としたが、これに限定されるものではなく、半導体チップ等の能動素子が能動領域に実装され、インダクタ等の機能を有するチップが能動領域とは逆側の面に実装される構成であってもよい。
この場合、当該チップの両面を磁性樹脂層で覆う構成とすればよい。
この場合、当該チップの両面を磁性樹脂層で覆う構成とすればよい。
また、上記実施形態では、シリコン基板10の第1の面10aには、半導体素子が設けられる構成として説明したが、バンプ37や第2配線34等と干渉しなければ、他の電子素子を設けてもよい。この場合の電子素子としては、半導体デバイスや上記の受動素子を選択することができる。受動素子を第2の受動素子として一方の面10a側に設ける場合には、他方の面10b側と同様に、配線42を用いて受動素子を形成する構成でも、第2の受動素子を有する電子デバイスを一方の面10a側に実装する構成としてもよい。
また、上記実施形態では、シリコン基板10を貫通する導通部12によって、第1の面10a側の電極と第2の面10b側のインダクタ素子Lとを接続させる構成ととしたが、導通部12のような貫通導電部を用いることなく、例えばシリコン基板10の側面(端面)に形成された配線パターンを用いて接続させる構成としてもよい。
また、上記実施形態で示したシリコン基板10の第2の面10b側をソルダーレジスト等の樹脂材で覆うことにより保護膜を形成する構成としてもよい。この保護膜は、少なくとも受動素子を覆うように形成することが好ましく、例えばフォトリソグラフィ法や液滴吐出方式、印刷法、ディスペンス法等を用いることにより形成できる。
さらにまた、本実施例では半導体素子が形成されたシリコン基板の例で説明してきたが、化合物半導体基板や、ポリシリコンなどの半導体が上に形成されたガラス基板、石英基板、有機半導体が上に形成された、有機基板などでもまったく同様の構造をとることができる。
さらにまた、本実施例では半導体素子が形成されたシリコン基板の例で説明してきたが、化合物半導体基板や、ポリシリコンなどの半導体が上に形成されたガラス基板、石英基板、有機半導体が上に形成された、有機基板などでもまったく同様の構造をとることができる。
L…インダクタ素子(受動素子)、 1…半導体装置(電子基板)、 10…シリコン基板(基板)、 10a…第1の面(一方の面)、 10b…第2の面(他方の面)、 12…導電部(貫通導電部)、 46…配線、 51…樹脂材(非磁性樹脂)、 52…磁性樹脂体、 52a…磁性樹脂層(第1磁性樹脂層)、 52b…磁性樹脂層(第2磁性樹脂層)、 100…シリコン基板(基板)、 300…携帯電話(電子機器)
Claims (15)
- 基板の一方の面に能動領域が設けられる電子基板であって、
前記基板の他方の面にインダクタ素子と、
粉末状の磁性体が分散された樹脂材で形成され、前記インダクタ素子を覆う磁性樹脂体とを備えることを特徴とする電子基板。 - 請求項1記載の電子基板において、
前記磁性樹脂体は、前記インダクタ素子の一方の面側に配置された第1磁性樹脂層と、前記インダクタ素子の他方の面側に配置され前記第1磁性樹脂層との間で前記インダクタ素子を挟持する第2磁性樹脂層と、少なくとも一箇所で前記第1磁性樹脂層及び前記第2磁性樹脂層とを接続する接続部とを有することを特徴とする電子基板。 - 請求項1または2記載の電子基板において、
前記インダクタ素子は、スパイラル状にパターニングされた配線を有し、
前記配線間の隙間には、非磁性樹脂が装填されていることを特徴とする電子基板。 - 請求項3記載の電子基板において、
前記配線は、前記非磁性樹脂を間に挟んで複数層に亘って積層されることを特徴とする電子基板。 - 請求項3または4記載の電子基板において、
前記非磁性樹脂は、前記磁性樹脂体を形成する前記樹脂材と同一材料であることを特徴とする電子基板。 - 請求項1から5のいずれかに記載の電子基板において、
前記インダクタ素子は、前記基板を貫通する貫通導電部を介して前記一方の面に設けられた電極と電気的に接続されることを特徴とする電子基板。 - 請求項1から6のいずれかに記載の電子基板において、
前記インダクタ素子の少なくとも一部は、前記基板の他方の面に設けられた応力緩和層上に配置されることを特徴とする電子基板。 - 請求項7記載の電子基板において、
前記応力緩和層は、前記磁性樹脂体で形成されることを特徴とする電子基板。 - 請求項1から8のいずれかに記載の電子基板において、
前記能動領域に半導体素子が設けられることを特徴とする電子基板。 - 請求項1から9のいずれかに記載の電子基板が実装されていることを特徴とする電子機器。
- 基板の一方の面に能動領域が設けられる電子基板の製造方法であって、
前記基板の他方の面にインダクタ素子を設ける工程と、
粉末状の磁性体が分散された樹脂材により、前記インダクタ素子を覆う磁性樹脂体を形成する工程とを有することを特徴とする電子基板の製造方法。 - 請求項11記載の電子基板の製造方法であって、
前記インダクタ素子の一方の面側に第1磁性樹脂層を形成する工程と、
前記インダクタ素子の他方の面側に、前記第1磁性樹脂層との間で前記インダクタ素子を挟持する第2磁性樹脂層を形成する工程と、
少なくとも一箇所で前記第1磁性樹脂層及び前記第2磁性樹脂層とを接続する接続部を形成する工程とを有することを特徴とする電子基板の製造方法。 - 請求項11または12記載の電子基板の製造方法において、
スパイラル状に配線をパターニングして、前記インダクタ素子を形成する工程と、
前記配線間の隙間に非磁性樹脂を装填する工程とを有することを特徴とする電子基板の製造方法。 - 請求項13記載の電子基板の製造方法であって、
前記配線を、前記非磁性樹脂を間に挟んで複数層に亘って積層することを特徴とする電子基板の製造方法。 - 請求項13または14記載の電子基板の製造方法において、
前記非磁性樹脂は、前記磁性樹脂体を形成する前記樹脂材と同一材料であることを特徴とする電子基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006282607A JP2008103397A (ja) | 2006-10-17 | 2006-10-17 | 電子基板とその製造方法及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006282607A JP2008103397A (ja) | 2006-10-17 | 2006-10-17 | 電子基板とその製造方法及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008103397A true JP2008103397A (ja) | 2008-05-01 |
Family
ID=39437526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006282607A Withdrawn JP2008103397A (ja) | 2006-10-17 | 2006-10-17 | 電子基板とその製造方法及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008103397A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012517109A (ja) * | 2009-02-03 | 2012-07-26 | クアルコム,インコーポレイテッド | 能動および受動デバイスをチップ内に配置する方法 |
US9716056B2 (en) | 2015-01-26 | 2017-07-25 | International Business Machines Corporation | Integrated circuit with back side inductor |
WO2018168173A1 (ja) * | 2017-03-17 | 2018-09-20 | 株式会社村田製作所 | 薄膜esd保護デバイス |
-
2006
- 2006-10-17 JP JP2006282607A patent/JP2008103397A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012517109A (ja) * | 2009-02-03 | 2012-07-26 | クアルコム,インコーポレイテッド | 能動および受動デバイスをチップ内に配置する方法 |
US9716056B2 (en) | 2015-01-26 | 2017-07-25 | International Business Machines Corporation | Integrated circuit with back side inductor |
WO2018168173A1 (ja) * | 2017-03-17 | 2018-09-20 | 株式会社村田製作所 | 薄膜esd保護デバイス |
JP6406486B1 (ja) * | 2017-03-17 | 2018-10-17 | 株式会社村田製作所 | 薄膜esd保護デバイス |
US10770451B2 (en) | 2017-03-17 | 2020-09-08 | Murata Manufacturing Co, Ltd. | Thin-film ESD protection device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4572759B2 (ja) | 半導体装置及び電子機器 | |
JP4544181B2 (ja) | 電子基板、半導体装置および電子機器 | |
JP6935343B2 (ja) | インダクタ部品およびその製造方法 | |
JP4572343B2 (ja) | 電子基板、半導体装置および電子機器 | |
JP4290158B2 (ja) | 半導体装置 | |
JP4764668B2 (ja) | 電子基板の製造方法および電子基板 | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
JP2007036184A (ja) | 半導体装置、その製造方法および電子機器 | |
JP2005045268A (ja) | 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 | |
JP2007242782A (ja) | 半導体装置及び電子装置 | |
JP2007150022A (ja) | 電子基板、その製造方法および電子機器 | |
US11367677B2 (en) | Electronic component module | |
JP2008103397A (ja) | 電子基板とその製造方法及び電子機器 | |
JP2008085362A (ja) | 半導体装置及び半導体モジュール | |
JP2006108284A (ja) | 半導体パッケージ | |
JP5083360B2 (ja) | 電子基板、半導体装置および電子機器 | |
JP2008034507A (ja) | 半導体装置とその製造方法 | |
JP4929905B2 (ja) | 半導体モジュール | |
JP2008227161A (ja) | 半導体装置 | |
JP2007005350A (ja) | 電子基板、電子基板の製造方法および電子機器 | |
JP2008159654A (ja) | 半導体装置及び電子機器 | |
JP2018093074A (ja) | 半導体装置およびその製造方法 | |
JP2008118021A (ja) | 半導体モジュールとその製造方法 | |
JP4779605B2 (ja) | 電子基板および電子機器 | |
JP2021077897A (ja) | インダクタ部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090812 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090813 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20111222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111226 |