JP2012517109A - 能動および受動デバイスをチップ内に配置する方法 - Google Patents

能動および受動デバイスをチップ内に配置する方法 Download PDF

Info

Publication number
JP2012517109A
JP2012517109A JP2011548420A JP2011548420A JP2012517109A JP 2012517109 A JP2012517109 A JP 2012517109A JP 2011548420 A JP2011548420 A JP 2011548420A JP 2011548420 A JP2011548420 A JP 2011548420A JP 2012517109 A JP2012517109 A JP 2012517109A
Authority
JP
Japan
Prior art keywords
layer
active
active layer
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011548420A
Other languages
English (en)
Inventor
トーマス・アール・トムス
マシュー・ノワック
ジョンヘ・キム
シーチュン・グ
ブライアン・マシュー・ヘンダーソン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2012517109A publication Critical patent/JP2012517109A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

半導体ダイ（３００）は、第１および第２の面をもつ半導体基板層（３０２）と、半導体基板層の第２の面に隣接する金属層と、半導体基板層の第１の面上の活性層（３０６）内の１つまたは複数の能動デバイス（３０５）と、活性層と電気的に接続される金属層内の受動デバイス（３１０）とを含む。受動デバイスは、シリコン貫通ビア（ＴＳＶ）（３２１、３２２）によって、活性層に電気的に結合することができる。

Description

本開示は、集積回路（ＩＣ）に関する。より詳細には、本開示は、能動および受動デバイスを半導体チップ内に構成する技法を提供する。
図１は、従来のＣＭＯＳ構造１００の図である。従来の構造１００は、基板１０２および隆起金属層Ｍ１〜Ｍｎを含む。この例では、再配線層（ＲＤＬ）１０１は金属酸化物を含み、したがって金属層とも呼ばれる。隆起金属層Ｍ１〜Ｍｎは、ラインプロセスのバックエンド中に作製され、バックエンドオブライン（ＢＥＯＬ）層１０３と呼ばれる。
基板１０２上には活性層１０６が作製され、ＮＭＯＳトランジスタ１０７およびＰＭＯＳトランジスタ１０８などの能動デバイスを含む。この基板処理および能動デバイス作製は、ラインプロセスのフロントエンド中に行われ、フロントエンドオブライン（ＦＥＯＬ）層と呼ばれる。
構造１００はまた、インダクタ１１０を含み、インダクタ１１０は、隆起金属層Ｍ１〜Ｍｎのうちの１つ内に作製される。したがって、インダクタ１１０は、活性層１０６の真上のＢＥＯＬ金属層スタック内に位置する。図２は、ＢＥＯＬ金属層スタック内のインダクタ１１０の配置を示す構造１００の概略図を示す。活性層１０６内では、領域１０５は、インダクタ１１０の真下の領域である。本明細書では、「上」および「下」とは、上下方向の関係を示すのではなく、スタック内の配置を指すことに留意されたい。たとえば、ＢＥＯＬ構成要素は基板１０２上または活性層１０６上に位置するといい、ＲＤＬ１０１は基板１０２下に位置するという。
従来の構造１００では、領域１０５はインダクタ１１０から高レベルの電磁干渉を受け、したがって領域１０５は能動デバイスに適していない。領域１０５は、他の方法ではその上に能動デバイスを作製できる基板１０２上の空間の大きな部分である。実際に、いくつかの従来の構造では、活性層１０６内のＡ×Ｂ（図１参照）に等しい領域を使用できず、現在の構造では、Ａ×Ｂは３００ミクロン×３００ミクロンの範囲内となりうる。これは、約１，０００，０００個のトランジスタを収容するのに十分なほど大きい領域である。従来の構造ではしばしば、インダクタの配置のために失われた無駄な空間の量を収容するために、ダイ寸法を増大させてきた。無駄なダイ空間は、コストの増大につながる。現在、受動デバイスの使用を制限する以外に、インダクタなどの受動デバイスによって引き起こされる無駄な空間の量を制限する効果的かつ利用可能な技法は存在しない。
本発明の様々な実施形態は、基板のうち、能動デバイス（たとえば、トランジスタ）とは異なる面上に、受動デバイス（たとえば、インダクタ）を配置するシステムおよび方法を対象とする。一例では、半導体ダイは、第１および第２の面をもつ半導体基板層と、半導体基板層の第２の面に隣接する金属層と、半導体基板層の第１の面の層である活性層内の１つまたは複数の能動デバイスと、活性層と電気的に接続される金属層内の受動デバイスとを含む。
別の例では、ダイは、半導体基板の第１の面上の活性層と、活性層内の能動デバイスと、半導体基板の第２の面上の金属層と、金属層内の受動デバイスと、半導体基板を通って能動デバイスと受動デバイスの間の電気的接続を提供する手段とを含み、電気的接続を提供する手段は、１つまたは複数のシリコン貫通ビア（ＴＳＶ）を含むことができる。
別の例は、半導体デバイスを製造する方法を含む。これらの層は、半導体基板の第１の面上に金属層が位置し、半導体基板の第２の面上に活性層が配置されるように配置される。能動デバイスは活性層内に配置され、１つまたは複数の受動デバイスは金属層内に配置される。電気的接続は、１つまたは複数の受動デバイスと１つまたは複数の能動デバイスの間に作られる。
以上、本発明の以下の詳細な説明をよりよく理解できるように、本発明の特徴および技術的利点についてかなり大まかに概説した。本発明の特許請求の範囲の主題をなす本発明の追加の特徴および利点について、以下で説明する。開示される概念および特定の実施形態は、本発明の同じ目的を実施する他の構造を修正または設計するための基礎として容易に利用できることが、当業者には理解されるはずである。そのような同等の構造は、添付の特許請求の範囲に記載の本発明の精神および範囲から逸脱しないことも、当業者には理解されるはずである。本発明の特徴であると考えられる新規な特徴は、その構成と動作方法の両方に関して、さらなる目的および利点とともに、以下の説明から、添付の図と併せて考えるとよりよく理解されるであろう。しかし、それぞれの図は、例示および説明のみを目的として提供され、本発明の制限を定義しようとするものではないことが明確に理解されるものとする。
本発明をより完全に理解するために、添付の図面と併せて以下の説明を次に参照されたい。
従来のＣＭＯＳ構造の図である。 ＢＥＯＬ金属スタック内のインダクタの配置を示す従来の構造の概略図を示す。 本発明の一実施形態に応じて適合された例示的な構造の図である。 本発明の一実施形態に応じて適合された例示的な構造の図である。 本発明の一実施形態に応じて適合された例示的な方法の図である。 本発明の一実施形態を有利に用いることができる例示的な無線通信システムを示す図である。
シリコン貫通ビア（ＴＳＶ）は、非常に新しい技術であり、現在様々な用途で使用されている。名称が示すように、ＴＳＶは通常、半導体を通る電気的接続を作るために使用される実質的に垂直な相互接続である。ＴＳＶは、同じダイ内または異なるが隣接する（たとえば、積み重ねた）ダイ内のデバイスを接続するために使用することができる。本発明の様々な実施形態では、ＴＳＶ（および／または他の構造）を使用して、ダイ内の能動および受動デバイスの新規な構成を容易にする。
図３は、本発明の一実施形態に応じて適合された例示的な構造３００の図であり、ダイの横断面を示す。構造３００は、ＲＤＬ３０１、基板３０２（たとえば、シリコン基板）、およびＢＥＯＬ隆起金属層３０３を含む。活性層３０６は、基板３０２の上部に配置され、多数の能動デバイスを含む。そのような能動デバイスの１つをデバイス３０５として示す。構造３００はまた、受動デバイス３０７を含み、受動デバイス３０７は、隆起金属層３０３内に配置される。
構造３００は、受動デバイス、この例ではオンチップインダクタ３１０をさらに含む。オンチップインダクタ３１０は、ＲＤＬ３０１内に作製され、ＴＳＶ３２１および３２２によって能動デバイス３０５に電気的に接続される。構造３００は、ＢＥＯＬ金属層３０３ではなくＲＤＬ３０１を使用してインダクタ３１０を実装するという点で、構造１００（図１および２）とは異なる。その結果、活性層３０６は、基板３０２によってインダクタ３１０から遮蔽される。構造３００では、活性層３０６内のあらゆる位置で、さらには活性層３０６のうちインダクタ３１０の真上の領域３０８でも、インダクタ３１０の存在が能動デバイス３０５の配置を妨害するべきではない。
インダクタ３１０が３００ミクロン×３００ミクロンのおおよその寸法を有し、能動デバイスのいくつかが約１ミクロン×１ミクロンと大きく、他の能動デバイスが約０．３ミクロン×０．３ミクロンと小さい一実施形態では、構造３００は、活性層３０６の普通なら使用できない領域３０８内に約１，０００，０００個の能動デバイスを実装することができる。実際には、活性層３０６は、トランジスタ、メモリ構成要素などの多種多様なデバイスのいずれかを受け入れることができる。
インダクタ３１０と活性層３０６の間の距離が５０〜２００ミクロンであり、基板３０２の抵抗率が１オーム／センチメートルである一実施形態では、基板３０２によって提供される遮蔽の量を相当なものとすることができる。比較すると、従来技術の構造（図１および２のものなど）では、活性層から約２〜５ミクロンの範囲内で、ＢＥＯＬ金属層内にインダクタを配置する。
構造３００では、ＴＳＶ３２１および３２２を使用して、インダクタ３１０を能動デバイス３０５に接続する。構造３００の特性は、ＴＳＶ３２１および３２２（または少なくともその一部分）の長さがインダクタ３１０の一部として電気的に動作し、それによってインダクタ３１０のインダクタンスの値に寄与することである。したがって、技術者は、インダクタンスの値を計算するとき、ＴＳＶ３２１および３２２の長さを考慮する。いくつかの実施形態の利益は、ＴＳＶ３２１および３２２の長さにより、所与のインダクタンス値に対してより小さい面積のインダクタを使用できることである。
デバイス３０７はまた、ＴＳＶ３２１および３２２を使用してインダクタ３１０に結合することができる。たとえば、デバイス３０７は、活性層３０６内の導電パッドに結合することができ、これらの導電パッドは、ＴＳＶ３２１および３２２への接続を含む。
上記の例はいくつかの物理的特性に対する特定の値を提供するが、本発明はそれに限定されるものではない。実際には、いくつかの実施形態は、異なる寸法値ならびに異なる材料を有する多種多様な用途のいずれかに適合することができる（たとえば、ＦＥＯＬ層内にＳｉＯ２層を含むシリコンオンインシュレータ技術）。同様に、いくつかの実施形態では、インダクタではなく、またはインダクタに加えて、キャパシタなどの他の受動デバイスを使用することもできる。
図４は、本発明の一実施形態に応じて適合された例示的な構造４００の図である。構造４００は、ＢＥＯＬ隆起金属層４０３、基板４０２、ＲＤＬ４０１、活性層４０６、能動デバイス４０５（活性層４０６内）、デバイス４０７（ＢＥＯＬ隆起金属層４０３内）、およびインダクタ４１０を含む。この場合も、インダクタ４１０は、ＢＥＯＬ隆起金属層４０３内ではなくＲＤＬ４０１内に製造される。構造４００は、金属トレース４２１および４２２を用いてインダクタ４１０を能動デバイス４０５に接続する。金属トレース４２１および４２２は、基板４０２を貫通するのではなく、ダイの外側の基板４０２の周りの経路をたどって活性層４０６内に接続を作る。トレース４２１および４２２などのトレースを使用して、デバイス４０７を活性層４０６上のトレースに接続することによって、デバイス４０７への接続を作ることもできる。様々な実施形態では、ＴＳＶ（図３）、側面トレース（図４）、他の技法、またはこれらの組合せを使用して、ＲＤＬ金属層内の受動デバイスを活性層に接続することができる。
図５は、本発明の一実施形態に応じて適合された例示的な方法５００の図である。方法５００は、図３および４の構造内のダイなどのダイを作製する１つの技法である。
ブロック５０１では、半導体基板の第１の面上に、１つまたは複数の能動デバイスを含む活性層が作製される。能動デバイスは、それだけに限定されるものではないが、トランジスタを含む。活性層および能動デバイスは、現在知られているまたは将来開発される任意の方法を使用して基板上に作製することができ、本発明の様々な実施形態は、能動デバイスおよび活性層を作製するいかなる技法にも限定されるものではない。
ブロック５０２では、半導体基板の第２の面上に、受動デバイスを含む金属層が作製される。一例では、金属層は金属酸化物ＲＤＬであり、受動デバイスはインダクタである。しかし、本発明はそれに限定されるものではない。たとえば、受動デバイスは、キャパシタであっても、抵抗器などの他のデバイスであってもよい。さらに、金属層および受動デバイスは、現在知られているまたは将来開発される任意の方法を使用して作製することができ、本発明の様々な実施形態は、受動デバイスおよび金属層を作製するいかなる技法にも限定されるものではない。
ブロック５０３では、受動デバイスと能動デバイスの１つまたは複数の間に電気的接続が提供される。一例では、ＴＳＶを使用して、基板を通って電気的接続を作る。別の例では、ダイの外側上の金属トレースが電気的接続を提供する。実施形態の範囲は、電気的接続を提供するいかなる特定の技法にも限定されるものではなく、いくつかの例示的な技法について以下で論じる。
ブロック５０４では、活性層の上に、１つまたは複数のＢＥＯＬ隆起金属層が配置される。この例では、１つまたは複数のＢＥＯＬ金属層は、活性層内の様々な能動デバイス間の接続を提供する。ＢＥＯＬ金属層は、現在知られているまたは将来開発される任意の方法を使用して作製することができ、本発明の様々な実施形態は、ＢＥＯＬ金属層を作製するいかなる技法にも限定されるものではない。一実施形態では、基板の他方の面上の金属層（たとえば、ＲＤＬ）内の受動デバイスに加えて、ＢＥＯＬ金属層内に受動デバイスを含むこともできるため、本発明の様々な実施形態は、ＢＥＯＬ金属層内に受動デバイスを配置することを排除しない。たとえば、所与の受動デバイスをＲＤＬ内に作製できないとき、ＢＥＯＬ金属層の１つまたは複数内に作製することができる。
方法５００を一連の個別のブロックとして示すが、本発明はそれに限定されるものではない。様々な実施形態では、ブロック５０１〜５０４の動作を追加、省略、修正、または再構成することができる。たとえば、金属層内の受動デバイスの作製を、金属層自体の作製とは異なるステップで実行することができる。実際には、たとえばビアファースト（ｖｉａ ｆｉｒｓｔ）技法およびビアラスト（ｖｉａ ｌａｓｔ）技法を含めて、図３〜４の構造によるダイを作製する任意の方法を使用することができる。
ビアファースト法は、回路の他の作製を行う前に、基板内にＴＳＶを形成することを含む。ベース基板の深さの一部まで、ビアのパターンがエッチングまたはドリル加工される。次いでビアに、絶縁層および導電材料が充填され、それに続いて回路作製が行われる。ＴＳＶを含む基板の裏面は、ＴＳＶを露出させるように研削される。
ビアラスト法では、ＴＳＶが形成される前に、回路の作製が行われる。回路は、ＴＳＶに対する結合点になる相互接続パッドを含む。ＴＳＶは、基板の深さを通ってパッド内へエッチングもしくはドリル加工することによって、または基板の裏面からパッドへエッチングもしくはドリル加工することによって形成される。次いでＴＳＶに、絶縁障壁および導電材料が充填される。
ビアファースト技法を使用すると、ライン処理のフロントエンドがまず実行され、次いでビアが作製され、それに続いてライン処理のバックエンドが行われる。ビアラスト手法を使用すると、ライン処理のフロントエンドがまず実行され、次いでライン処理のバックエンドが実行され、次いでスタックを通ってビアが作られる。ＴＳＶを作製するために現在知られているまたは将来開発される任意の方法を使用できるため、本発明の様々な実施形態は、ＴＳＶを作製するいかなる特定の方法にも限定されるものではない。さらに、「シリコン貫通ビア」という術語はシリコンという語を含むが、シリコン貫通ビアは必ずしもシリコンで構築されるわけではないことに留意されたい。逆に、この材料は、任意のデバイス基板材料とすることができる。
図６は、本発明の一実施形態を有利に用いることができる例示的な無線通信システム６００を示す。例示を目的として、図６は、３つの遠隔ユニット６２０、６３０、および６４０ならびに２つの基地局６５０、６６０を示す。典型的な無線通信システムはより多くの遠隔ユニットおよび基地局を有することができることが、理解されるであろう。遠隔ユニット６２０、６３０、および６４０は、メモリユニット、アナログ−デジタル変換器（ＡＤＣ）、デジタル−アナログ変換器（ＤＡＣ）、処理装置、デルタシグマデータ変換器など、多種多様な構成要素のいずれかを含むことができる。本発明の実施形態は、積層ダイを使用する無線周波数（ＲＦ）回路および半導体チップなど、様々な半導体チップベースの構成要素で使用することができる。図６は、基地局６５０、６６０から遠隔ユニット６２０、６３０、および６４０への前方向リンク信号６８０、ならびに遠隔ユニット６２０、６３０、および６４０から基地局６５０、６６０への逆方向リンク信号６９０を示す。
通常、遠隔ユニットは、携帯電話、手持ち式個人通信システム（ＰＣＳ）ユニット、個人データアシスタントなどの携帯型データユニット、計測機器などの固定位置データユニットなどを含むことができる。図６では、遠隔ユニット６２０を携帯電話として示し、遠隔ユニット６３０を携帯型コンピュータとして示し、遠隔ユニット６４０を無線ローカルループシステム内の固定位置遠隔ユニットとして示す。基地局６５０、６６０は、たとえば携帯電話の基地局、無線ネットワークのアクセスポイント（たとえば、ＩＥＥＥ ８０２．１１対応のアクセスポイント）などを含めて、多種多様な無線基地局のいずれかとすることができる。図６は本発明の教示による遠隔ユニットを示すが、本発明は、これらの例示的な図示のユニットに限定されるものではない。
特定の回路について述べてきたが、開示した回路のすべてが本発明を実施するために必要とされるわけではないことが、当業者には理解されるであろう。さらに、本発明に焦点を絞るため、特定のよく知られている回路については説明していない。同様に、説明では特定の位置の論理「０」および論理「１」に言及するが、本発明の動作に影響を及ぼすことなく、論理値を交換し、それに応じて回路の残り部分を調整できることが、当業者には理解される。
いくつかの実施形態の１つの利点は、ＲＤＬの厚さを変動させることができるため、ＲＤＬ内にデバイスを作製することで、向上した自由度が提供されることである。したがって、多くの実施形態では、ＲＤＬの厚さを１ミクロンから１０ミクロンに、またいくつかの実施形態ではそれ以上に変動させることができ、それによって受動デバイスの厚さを設計する際により大きい柔軟性を提供する。言い換えれば、ＲＤＬ内の厚さに関する制約がより少なくなるため、設計のより大きい柔軟性が得られる。
いくつかの実施形態の別の利点は、コストの節約である。たとえば、ＲＤＬ内の受動デバイスの作製に起因する一部またはすべてのコストの増大は、より小さいダイを使用することによって相殺することができ、これは無駄な空間をより少なくすることによって可能になる。無駄な空間は、１つのダイ上に１０個以上のインダクタを有することがある無線周波数（ＲＦ）回路などの多数の受動デバイスを使用する設計では、特に問題である。そのようなデバイスは、本発明の様々な実施形態から利益を得ることができる。
本発明およびその利点について詳細に説明してきたが、添付の特許請求の範囲に規定される本発明の精神および範囲から逸脱することなく、様々な変化、置換、および変更を本発明に加えることができることを理解されたい。さらに、本出願の範囲は、本明細書に記載のプロセス、機械、製造、組成物、手段、方法、およびステップの特定の実施形態に限定されるものではない。本発明の開示から当業者には容易に理解されるように、本発明によれば、本明細書に記載の対応する実施形態と実質的に同じ機能を実行しまたは実質的に同じ結果を実現する、現在存在するまたは将来開発されるプロセス、機械、製造、組成物、手段、方法、またはステップを利用することができる。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップを範囲内に含むものとする。
３００ 例示的な構造
３０１ ＲＤＬ
３０２ 基板
３０３ ＢＥＯＬ隆起金属層
３０５ 能動デバイス
３０６ 活性層
３０７ 受動デバイス
３０８ 領域
３１０ オンチップインダクタ
３２１ ＴＳＶ
３２２ ＴＳＶ
４００ 例示的な構造
４０１ ＲＤＬ
４０２ 基板
４０３ ＢＥＯＬ隆起金属層
４０５ 能動デバイス
４０６ 活性層
４０７ デバイス
４１０ インダクタ
４２１ 金属トレース
４２２ 金属トレース
６００ 例示的な無線通信システム
６２０ 遠隔ユニット
６３０ 遠隔ユニット
６４０ 遠隔ユニット
６５０ 基地局
６６０ 基地局
６８０ 前方向リンク信号
６９０ 逆方向リンク信号

Claims (20)

  1. 第１および第２の面をもつ半導電性基板層と、
    前記半導体基板層の前記第２の面に隣接する金属層と、
    前記半導体基板層の前記第１の面上に配置される活性層と、
    前記活性層に結合するように適合された前記金属層内の受動デバイスと
    を含む半導体ダイ。
  2. 前記受動デバイスがインダクタを含む、請求項１に記載の半導体ダイ。
  3. 前記受動デバイスがキャパシタを含む、請求項１に記載の半導体ダイ。
  4. 前記活性層が能動デバイスを含み、前記能動デバイスがトランジスタを含む、請求項１に記載の半導体ダイ。
  5. 前記受動デバイスと前記活性層の間に電気的結合を提供するシリコン貫通ビアをさらに含む、請求項１に記載の半導体ダイ。
  6. 前記シリコン貫通ビアが、基板材料の少なくとも５０ミクロンを通って前記基板を貫通する、請求項５に記載の半導体ダイ。
  7. 前記受動デバイスと前記活性層の間に電気的結合を提供する前記ダイの外側表面上のトレースをさらに含む、請求項１に記載の半導体ダイ。
  8. 前記活性層の上に配置された複数の隆起金属層をさらに含む、請求項１に記載の半導体ダイ。
  9. 前記受動デバイスの領域の真上の領域内で前記活性層内に配置された１つまたは複数の能動デバイスをさらに含む、請求項１に記載の半導体ダイ。
  10. 半導体デバイスを製造する方法であって、
    半導体基板の第１の面上に活性層を作製するステップと、
    前記半導体基板の第２の面上に、受動デバイスを含む金属層を作製するステップとを含む、方法。
  11. 前記金属層が金属酸化物を含む、請求項１０に記載の方法。
  12. 前記半導体基板を通って前記活性層から前記金属層へビアを作製するステップをさらに含む、請求項１０に記載の方法。
  13. 少なくとも１つのビアを作製する前記ステップが、前記活性層を作製する前に実行される、請求項１２に記載の方法。
  14. 少なくとも１つのビアを作製する前記ステップが、前記活性層を作製した後に実行される、請求項１２に記載の方法。
  15. 前記半導体基板の外側で前記活性層から前記金属層へ少なくとも１つの縁部トレースを作製するステップをさらに含む、請求項１０に記載の方法。
  16. 前記活性層の上に少なくとも１つの隆起金属層を作製するステップをさらに含み、前記少なくとも１つの隆起金属層が、前記活性層内の複数の能動デバイス間に電気的結合を提供する、請求項１０に記載の方法。
  17. 半導体基板の第１の面上の活性層と、
    前記半導体基板の第２の面上の金属層と、
    前記金属層内の受動デバイスと、
    前記半導体基板を通って前記活性層と前記受動デバイスの間に電気的接続を提供する手段と
    を含むダイ。
  18. 前記受動デバイスが、
    インダクタおよび
    キャパシタからなる群から選択される、請求項１７に記載のダイ。
  19. 前記金属層が金属酸化物を含む、請求項１７に記載のダイ。
  20. 前記活性層の能動デバイス間に電気的接続を提供する前記活性層の上の隆起金属層をさらに含む、請求項１７に記載のダイ。
JP2011548420A 2009-02-03 2010-02-03 能動および受動デバイスをチップ内に配置する方法 Pending JP2012517109A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/364,844 2009-02-03
US12/364,844 US8067816B2 (en) 2009-02-03 2009-02-03 Techniques for placement of active and passive devices within a chip
PCT/US2010/023070 WO2010091096A1 (en) 2009-02-03 2010-02-03 Techniques for placement of active and passive devices within a chip

Publications (1)

Publication Number Publication Date
JP2012517109A true JP2012517109A (ja) 2012-07-26

Family

ID=42120751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011548420A Pending JP2012517109A (ja) 2009-02-03 2010-02-03 能動および受動デバイスをチップ内に配置する方法

Country Status (6)

Country Link
US (3) US8067816B2 (ja)
JP (1) JP2012517109A (ja)
KR (2) KR20110132362A (ja)
CN (1) CN102301472A (ja)
TW (1) TW201044545A (ja)
WO (1) WO2010091096A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017529690A (ja) * 2014-08-07 2017-10-05 インテル・コーポレーション Ｑ値が改善されたオンダイインダクタ
WO2018168173A1 (ja) * 2017-03-17 2018-09-20 株式会社村田製作所 薄膜ｅｓｄ保護デバイス

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8067816B2 (en) 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip
US8618629B2 (en) * 2009-10-08 2013-12-31 Qualcomm Incorporated Apparatus and method for through silicon via impedance matching
JP5609144B2 (ja) * 2010-02-19 2014-10-22 ソニー株式会社 半導体装置および貫通電極のテスト方法
US8569861B2 (en) * 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
WO2013101131A1 (en) 2011-12-29 2013-07-04 Intel Corporation Integrated inductor for integrated circuit devices
WO2013101249A1 (en) * 2011-12-31 2013-07-04 Intel Corporation Fully integrated voltage regulators for multi-stack integrated circuit architectures
US8963671B2 (en) 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
US9048127B2 (en) * 2013-09-25 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional circuit including shielded inductor and method of forming same
CN104517959A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10008316B2 (en) 2014-03-28 2018-06-26 Qualcomm Incorporated Inductor embedded in a package substrate
US9847291B2 (en) * 2014-04-02 2017-12-19 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3D configurations and stacked with corresponding dies
KR102471533B1 (ko) * 2014-08-07 2022-11-28 인텔 코포레이션 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템
US9716056B2 (en) 2015-01-26 2017-07-25 International Business Machines Corporation Integrated circuit with back side inductor
US9728450B2 (en) 2015-06-25 2017-08-08 International Business Machines Corporation Insulating a via in a semiconductor substrate
CN108028241B (zh) 2015-09-25 2022-11-04 英特尔公司 通过硅来分配功率的两侧上的金属
US9837352B2 (en) * 2015-10-07 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
TWI645428B (zh) * 2016-11-25 2018-12-21 瑞昱半導體股份有限公司 積體電感
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
CN111834341B (zh) * 2020-06-17 2021-09-21 珠海越亚半导体股份有限公司 电容电感嵌埋结构及其制作方法和基板
US11658128B2 (en) 2021-08-19 2023-05-23 Globalfoundries Singapore Pte. Ltd. Shielding elements for packages of semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267752A (ja) * 1988-09-01 1990-03-07 Nec Corp 半導体装置
JP2001185685A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
JP2005283389A (ja) * 2004-03-30 2005-10-13 Seiko Epson Corp 半導体装置及び半導体ウェハ
JP2008103397A (ja) * 2006-10-17 2008-05-01 Seiko Epson Corp 電子基板とその製造方法及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236103B1 (en) 1999-03-31 2001-05-22 International Business Machines Corp. Integrated high-performance decoupling capacitor and heat sink
JP2006303063A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc 半導体装置の製造方法
US7750441B2 (en) 2006-06-29 2010-07-06 Intel Corporation Conductive interconnects along the edge of a microelectronic device
DE102007009383A1 (de) 2007-02-20 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiteranordnung und Verfahren zu deren Herstellung
DE102007009353A1 (de) 2007-02-23 2008-09-04 Mahle International Gmbh Brennkraftmaschinensystem
KR101452548B1 (ko) 2007-06-20 2014-10-21 스카이워크스 솔루션즈, 인코포레이티드 후면 수동 디바이스 집적을 이용하는 반도체 다이
US8067816B2 (en) 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267752A (ja) * 1988-09-01 1990-03-07 Nec Corp 半導体装置
JP2001185685A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
JP2005283389A (ja) * 2004-03-30 2005-10-13 Seiko Epson Corp 半導体装置及び半導体ウェハ
JP2008103397A (ja) * 2006-10-17 2008-05-01 Seiko Epson Corp 電子基板とその製造方法及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017529690A (ja) * 2014-08-07 2017-10-05 インテル・コーポレーション Ｑ値が改善されたオンダイインダクタ
WO2018168173A1 (ja) * 2017-03-17 2018-09-20 株式会社村田製作所 薄膜ｅｓｄ保護デバイス
JP6406486B1 (ja) * 2017-03-17 2018-10-17 株式会社村田製作所 薄膜ｅｓｄ保護デバイス
US10770451B2 (en) 2017-03-17 2020-09-08 Murata Manufacturing Co, Ltd. Thin-film ESD protection device

Also Published As

Publication number Publication date
US8350358B2 (en) 2013-01-08
US8324066B2 (en) 2012-12-04
US20120001297A1 (en) 2012-01-05
US20120040509A1 (en) 2012-02-16
TW201044545A (en) 2010-12-16
WO2010091096A1 (en) 2010-08-12
KR20130079595A (ko) 2013-07-10
US8067816B2 (en) 2011-11-29
KR20110132362A (ko) 2011-12-07
CN102301472A (zh) 2011-12-28
US20100193905A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
US8067816B2 (en) Techniques for placement of active and passive devices within a chip
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
EP3042394B1 (en) Low package parasitic inductance using a through-substrate interposer
US8362599B2 (en) Forming radio frequency integrated circuits
US8227889B2 (en) Semiconductor device
JP5568644B2 (ja) 電子基板に組み込まれたビア構造
US20120032326A1 (en) Air through-silicon via structure
JP2012509653A (ja) 半導体チップに集積されたアンテナ
CN103872012A (zh) 天线装置和方法
CN104037153A (zh) 3d封装件及其形成方法
US20160043068A1 (en) Interposer integrated with 3d passive devices
JP2014057065A (ja) Ｔｓｖ構造を備える集積回路素子及びその製造方法
US9704796B1 (en) Integrated device comprising a capacitor that includes multiple pins and at least one pin that traverses a plate of the capacitor
TW201735299A (zh) 帶有第一層級晶粒凸塊接地織帶結構之微處理器封裝體
TW202123411A (zh) 用於積體電路封裝體之複合式橋接晶粒至晶粒互連件
US20160183379A1 (en) Substrate comprising an embedded capacitor
WO2020027965A1 (en) Thermally enhanced substrate
US9231046B2 (en) Capacitor using barrier layer metallurgy
US20150048480A1 (en) Integrated passive device (ipd) on subtrate
Guiller et al. Through Silicon Capacitor co-integrated with TSV as an efficient 3D decoupling capacitor solution for power management on silicon interposer
US20220148953A1 (en) Hybrid reconstituted substrate for electronic packaging
TW202414694A (zh) 半導體元件
KR20140038195A (ko) Ｔｓｖ구조 형성 방법
KR101225193B1 (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131008