JP2005283389A - 半導体装置及び半導体ウェハ - Google Patents

Abstract

【課題】 テスト時間を大幅に短縮できる半導体装置を提供する。
【解決手段】
被テスト回路と、被テスト回路に当該テスト回路をテストするテスト信号を供給し、テスト信号が供給された被テスト回路から出力された出力信号に基づいて被テスト回路の良否を判定するテスト回路と、少なくともテスト回路がテスト信号を被テスト回路に供給してから被テスト回路の良否を判定するまでテスト回路を駆動させる所定量の電荷を蓄積する電源用キャパシタとを備えた半導体装置。テスト回路は、電源用キャパシタに所定量の電荷が蓄積されたときに、テスト信号を被テスト回路に供給することが好ましい。
【選択図】 図２

Description

本発明は半導体装置及び半導体ウェハに関する。特に本発明は、被テスト回路及びテスト回路を有する半導体装置及びそれを備えた半導体ウェハに関する。

従来の半導体集積回路装置として、特開２００１−２１０６８５号公報（特許文献１）に開示されたものがある。上記特許文献１に開示された従来の半導体集積回路装置は、テストされる半導体チップが形成されるウェハ上にテスト回路が構成されている。
特開２００１−２１０６８５号公報

しかしながら、上記特許文献１に開示された従来の半導体集積回路装置は、制御装置からテスト回路及び被テスト回路に、常に電源を供給しなければならないため、効率よくテストを行うことができないという問題が生じていた。

よって、本発明は、上記の課題を解決することのできる半導体装置及び半導体ウェハを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するため、本発明の第１の形態によれば、被テスト回路と、被テスト回路へ当該テスト回路から前記被テスト回路をテストするテスト信号を供給し、テスト信号が供給された被テスト回路から出力された出力信号に基づいて被テスト回路の良否を判定するテスト回路と、少なくともテスト回路がテスト信号を被テスト回路に供給してから被テスト回路の良否を判定するまでテスト回路を駆動させる所定量の電荷を蓄積する電源用キャパシタとを備えたことを特徴とする半導体装置を提供する。

上記構成によれば、テスト回路は、電源用キャパシタに蓄積された電荷により被テスト回路をテストすることとなる。すなわち、被テスト回路をテストするときに、半導体装置の外部から電源を供給しなくとも、テスト回路は電源用キャパシタに蓄積された電荷を電源として被テスト回路をテストすることができる。したがって、上記構成によれば、電源用キャパシタを充電した後、被テスト回路のテスト結果を待たずに、他の半導体装置に設けられた電源用キャパシタを充電して他の被テスト回路をテストすることができる。したがって、複数の被テスト回路を並列に効率よくテストすることができるため、テスト時間を大幅に短縮することができ、ひいては、テストコストを大幅に削減することができる。

また、上記構成によれば、半導体装置の外部から、例えばノイズがのった不安定な電力が供給された場合であっても、半導体装置内部の電源レベルを安定化させることができる。また、被テスト回路をテストする外部テスト装置に電源安定化用のキャパシタを設けなくとも、半導体装置に設けられた電源用キャパシタにより安定した電源をテスト回路及び被テスト回路に供給できるため、テストシステム全体のコストを低減させることができる。

当該半導体装置において、テスト回路は、電源用キャパシタに所定量の電荷が蓄積されたときに、テスト信号を被テスト回路に供給することが好ましい。

上記構成によれば、電源用キャパシタの蓄積電荷量に基づいて、テスト回路が被テスト回路のテストを開始するため、電源用キャパシタの充電時間を短縮させることができるため、テストコストをさらに低減させることができる。

当該半導体装置において、テスト回路は、電源用キャパシタに所定量の電荷が蓄積されてから所定の期間が経過したときに、テスト信号を被テスト回路に供給することが好ましい。

上記構成によれば、電源用キャパシタが充電された後、所定の時間が経過してからテスト回路が被テスト回路のテストを開始するため、被テスト回路及びテスト回路に安定した電源が供給されることとなる。したがって、上記構成によれば、被テスト回路及びテスト回路の動作を安定させることができる。

また、上記構成によれば、外部テスト装置の出力電圧が不安定な場合に、被テスト回路及び／又はテスト回路の動作によって外部テスト装置の出力電流が増加し、外部テスト装置からの出力電圧が低下し、電源用キャパシタから当該外部テスト装置に電流が逆流して放電することを防ぐことができる。

当該半導体装置において、テスト回路は、電源用キャパシタからテスト回路に供給される供給電圧を検出する電圧検出部と、被テスト回路の良否を判定したテスト結果を格納するテスト結果格納部とをさらに備え、テスト回路は、当該テスト回路が被テスト回路にテスト信号を供給するときに電圧検出部が供給電圧として所定の電圧より低い電圧を検出した場合、当該検出結果をテスト信号と対応づけてテスト結果格納部に格納することが好ましい。例えば、テスト結果格納部は、強誘電体キャパシタを有して構成される。

上記構成によれば、電源用キャパシタの供給電圧の検出結果とテスト信号とを対応づけてテスト結果格納部に格納させることとなる。したがって、例えば、被テスト回路のテストが終了する前に電源用キャパシタの供給電圧が低下した場合、電源用キャパシタの充電量の不足や、被テスト回路及び／又はテスト回路のリーク電流等による不良等の終了原因を判定することができる。また、テストが途中で終了した場合であっても、電源用キャパシタを再度充電することにより、終了していないテスト項目を再度テストすることができる。

本発明の第２の形態によれば、上記半導体装置を備えた半導体ウェハを提供する。ここで、半導体ウェハとは、シリコン等の単体元素からなるウェハや、砒化ガリウム等の化合物材料からなるウェハを含む。

以下、図面を参照しつつ、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。

図１は、本発明の一実施形態に係る半導体ウェハ１００の構成の一例を示す図である。半導体ウェハ１００は、例えばシリコン（Ｓｉ）や砒化ガリウム（ＧａＡｓ）等の半導体材料からなるウェハである。半導体ウェハ１００上には、アレイ状に配置された複数の半導体装置２００が設けられている。後述するように、各半導体装置２００は、電源用キャパシタ２１０と、テスト回路２２０と、被テスト回路２３０とを備えて構成されている。

本実施形態では、電源用キャパシタ２１０及びテスト回路２２０は、半導体装置２００の一部として半導体ウェハ１００上に設けられているが、他の例において電源用キャパシタ２１０及び／又はテスト回路２２０は、半導体ウェハ１００上に設けられた複数の半導体装置２００の間、すなわち、スクライブライン上に設けられてもよい。また、電源用キャパシタ２１０及び／又はテスト回路２２０は、複数の半導体装置２００（被テスト回路２３０）に対して１つ設けられてもよい。

図２は、半導体装置２００の構成の一例を示す図である。半導体装置２００は、電源用キャパシタ２１０と、テスト回路２２０と、被テスト回路２３０と、電源パッド２０４と、出力パッド２０６とを備えて構成される。半導体装置２００は、プローブカード２５０を介して外部テスト装置２６０と接続可能に構成されている。具体的には、外部テスト装置２６０は、プローブカード２５０に設けられた複数のプローブを、電源パッド２０４及び出力パッド２０６を含む複数のパッドに接触させることにより、半導体装置２００に電源及び信号を供給し、また、半導体装置２００が出力された信号を受け取る。

電源用キャパシタ２１０は、テスト回路２２０及び被テスト回路２３０を動作させるために必要な量の電荷を蓄積できる容量値を有する。電源用キャパシタ２１０は、少なくともテスト回路２２０がテスト信号を被テスト回路２３０に供給してから被テスト回路２３０の良否を判定するまで、テスト回路２２０及び／又は被テスト回路２３０を駆動するために必要な量の電荷を蓄積する。望ましくは、電源用キャパシタ２１０は、後述するテストパターン格納部２２２に格納されたテストパターンに基づいて、テスト回路２２０が被テスト回路２３０をテストするのに必要な電荷量以上の電荷を蓄積する。

電源用キャパシタ２１０は、一端が電源パッド２０４に接続され、他端が接地されており、電源パッド２０４を介して外部テスト装置２６０により充電される。また、電源用キャパシタ２１０の一端は、テスト回路２２０及び被テスト回路２３０に接続されている。

テスト回路２２０は、被テスト回路２３０にテスト信号を供給し、また、被テスト回路２３０から出力された出力信号に基づいて、被テスト回路２３０の良否を判定する。テスト回路２２０は、クロック生成部２２１と、テストパターン格納部２２２と、テスト制御回路２２４と、判定部２２６と、テスト結果格納部２２８とを有して構成される。テスト回路２２０は、低消費電力回路により構成されるのが望ましい。

クロック生成部２２１は、テスト制御回路２２４の動作を制御するクロック信号を生成する。クロック生成部２２１は、電源用キャパシタ２１０の供給電圧が所定の電圧を超えたときに、クロック信号の生成を開始するよう構成されている。すなわち、本実施形態において、クロック生成部２２１は、電源用キャパシタ２１０の供給電圧を検出する電圧検出部としての機能も有する。

テストパターン格納部２２２は、被テスト回路２３０のテスト項目を示すテストパターンを格納する。また、テストパターン格納部２２２は、被テスト回路２３０に各テストパターンに基づくテスト信号が供給されたときに、被テスト回路２３０が出力すべき出力信号を示す期待値データを、各テストパターンと対応づけて格納する。本実施形態において、テストパターン格納部２２２は、強誘電体キャパシタを有しており、外部からテストパターン及び期待値データが書き換え可能に構成されている。

テスト制御回路２２４は、テスト回路２２０が被テスト回路２３０をテストする動作を制御する。具体的には、テスト制御回路２２４は、クロック信号に基づいて、テストパターン格納部２２２に格納されたテストパターンを読み出し、当該テストパターンに基づいて被テスト回路２３０をテストするテスト信号を生成して被テスト回路２３０に供給する。また、テスト制御回路２２４は、テストパターン格納部２２２に格納された期待値データを読み出し、判定部２２６に供給する。

判定部２２６は、入力として、期待値データ及び被テスト回路２３０が出力した出力信号を受け取り、期待値データと出力信号とを比較することにより、被テスト回路２３０の良否を判定する。判定部２２６は、期待値データと出力信号とを比較することにより得た被テスト回路２３０のテスト結果を、テスト結果格納部２２８に格納する。

テスト結果格納部２２８は、被テスト回路２３０のテスト結果を、各テストパターンと対応づけて格納する。また、テスト結果格納部２２８は、出力パッド２０６を介して当該テスト結果を外部テスト装置２６０に出力可能に構成されている。本実施形態において、テスト結果格納部２２８は、強誘電体キャパシタを有して構成される。

被テスト回路２３０は、論理回路２３２及びメモリ２３４を有して構成される。論理回路２３２は、テスト回路２２０から受け取ったテスト信号に基づいて論理演算した結果を、出力信号としてテスト回路２２０に供給する。被テスト回路２３０は、低消費電力回路により構成されるのが望ましい。

図３は、半導体装置２００の断面構造の一例を示す図である。半導体装置２００は、ウェハ（基板）１００に形成された、テスト回路２２０及び被テスト回路２３０を構成する複数の素子１０２と、ウェハ１００上に形成された配線層１０４と、ウェハ１００において複数の素子１０２が形成された素子領域１０６の周辺に設けられた電源パッド２０４及び出力パッド２０６と、電源用キャパシタ２１０とを有して構成される。電源用キャパシタ２１０は、下部電極２１２及び上部電極２１４と、下部電極２１２と上部電極２１４との間に設けられた高誘電体層２１６とを有する。

図３（ａ）に示す例において、電源用キャパシタ２１０は、素子領域１０６上に設けられた配線層１０４の上層に形成されている。この例では、電源用キャパシタ２１０は、ウェハ１００において素子１０２が設けられた面と同じ面に形成されているため、ウェハ１００上に素子１０２や配線層１０４を形成するプロセスと同様のプロセスにより、電源用キャパシタ２１０を形成することができる。

図３（ｂ）に示す例において、電源用キャパシタ２１０は、ウェハ１００において素子１０２が設けられた面と反対の面に形成されている。また、この例において、ウェハ１００には複数の貫通孔１０８が形成されており、下部電極２１２及び上部電極２１４は、貫通孔１０８を介して素子１０２や配線層１０４と電気的に接続されている。ウェハ１００において素子１０２が設けられた面と反対の面に電源用キャパシタ２１０を形成することにより、素子領域１０６や電源パッド２０４等が設けられた領域等に関係なく、電源用キャパシタ２１０を形成することができる。

図４は、クロック生成部２２１がクロック信号を生成する動作、及びテスト制御回路２２４がテスト回路２２０を制御する動作の一例を示す図である。

クロック生成部２２１は、電源用キャパシタ２１０の供給電圧に基づいてクロック信号を生成する。具体的には、クロック生成部２２１は、電源用キャパシタ２１０の供給電圧が所定の電圧に達したときにクロック信号の生成を開始し、電源用キャパシタ２１０の供給電圧が当該所定の電圧より低くなったときにクロック信号の生成を停止する。これにより、電源用キャパシタ２１０の蓄積電荷量に基づいて、テスト回路２２０が被テスト回路２３０のテストを開始するため、電源用キャパシタ２１０の充電時間を短縮させることができるため、テストコストをさらに低減させることができる。

テスト制御回路２２４は、クロック生成部２２１が生成したクロック信号に基づいて、テスト回路２２０を動作させる。具体的には、テスト制御回路２２４は、クロック生成部２２１がクロック信号の生成を開始してから一定の数のクロックを生成したときに、テストパターン格納部２２２から読み出したテストパターンを被テスト回路２３０に供給する。すなわち、テスト制御回路２２４は、クロック生成部２２１（テスト回路２２０）が起動してから、一定の期間が経過した後に、被テスト回路２３０のテストを開始する。

これにより、電源用キャパシタ２１０が充電された後、所定の時間が経過してからテスト回路２２０が被テスト回路２３０のテストを開始するため、被テスト回路２３０及びテスト回路２２０に安定した電源が供給されることとなる。したがって、被テスト回路２３０及びテスト回路２２０の動作を安定させることができる。また、外部テスト装置２６０の出力電圧が不安定な場合に、被テスト回路２３０及び／又はテスト回路２２０の動作によって外部テスト装置２６０の出力電流が増加し、外部テスト装置２６０からの出力電圧が低下し、電源用キャパシタ２１０から外部テスト装置２６０に電流が逆流して放電することを防ぐことができる。

また、テスト制御回路２２４は、クロック生成部２２１が当該一定の数のクロックを生成したときに被テスト回路２３０に供給したテストパターンに対応する期待値データを、判定部２２６に供給する。テスト制御回路２２４は、例えばクロック信号に基づいてクロック数をカウントするカウンタを有しており、当該カウンタは、カウントしたクロック数が予め定められたクロック数に達したときに、被テスト回路２３０のテストを開始する。

また、テスト制御回路２２４は、クロック生成部２２１が被テスト回路２３０のテストを開始してから一定の数のクロックを生成するごとに、テストパターン格納部２２２から読み出したテストパターンを順次被テスト回路２３０に供給する。また、テスト制御回路２２４は、クロック生成部２２１が当該一定の数のクロックを生成するごとに当該テストパターンに対応する期待値データを順次判定部２２６に供給する。

図４に示す例では、電源用キャパシタ２１０の供給電圧が所定の電圧を超えたときに、クロック生成部２２１がクロック信号の生成を開始し、当該開始後４クロックが生成されたときに、テスト制御回路２２４が被テスト回路２３０にテストパターンの供給を開始する。また、テスト制御回路２２４は、当該テストパターンの供給を開始した後、４クロックが生成されるごとに、テストパターンを順次被テスト回路２３０に供給し、ｎ個のテストパターンを被テスト回路２３０に供給したときに被テスト回路２３０のテストを終了する。

他の例において、テスト回路２２０は、クロック信号生成部２２１に代えて、電圧検出部の一例として電源用キャパシタ２１０にかかる電圧をモニターする電源モニター回路を有してもよい。この場合、当該電源モニター回路は、電源用キャパシタ２１０の供給電圧を基準電圧と比較する。テスト制御回路２２４は、当該供給電圧が当該基準電圧を超えたときに、被テスト回路２３０に対してテストパターンの供給を開始する。このとき、テスト制御回路２２４は、当該供給電圧が当該基準電圧を超えてから所定の時間が経過した後に、被テスト回路２３０に対してテストパターンの供給を開始することが好ましい。

図５は、テスト回路２２０が被テスト回路２３０をテストする動作の一例を示すフローチャートである。図１から図５を参照して、本実施形態の半導体装置２００において、テスト回路２２０が被テスト回路２３０をテストする動作について説明する。

まず、プローブカード２５０を介して、外部テスト装置２６０により電源用キャパシタ２１０を充電する（Ｓ１００）。まず、ウェハ１００を外部テスト装置２６０に載置し、プローブカード２５０に設けられたプローブを、半導体装置２００の電源パッド２０４に接触させることにより、電源用キャパシタ２１０と外部テスト装置２６０とを電気的に接続させる。次に、外部テスト装置２６０が、電源パッド２０４を介して電源用キャパシタ２１０に所定の電圧を供給することにより、電源用キャパシタ２１０を充電する。

次に、電源用キャパシタ２１０の供給電圧が所定の電圧に達したか否かを検出する（Ｓ１１０）。電源用キャパシタ２１０の供給電圧が当該所定の電圧に達していない場合（Ｓ１１０：Ｎｏ）、プローブが電源パッド２０４に接触した状態を保ち、外部テスト装置２６０は引き続き電源用キャパシタ２１０を充電する。一方、電源用キャパシタ２１０の供給電圧が所定の電圧に達した場合（Ｓ１１０：Ｙｅｓ）、電源パッド２０４からプローブを外すことにより、電源用キャパシタ２１０の充電を終了する（Ｓ１２０）。本実施形態では、図４において説明したとおり、テスト回路２２０は、クロック生成部２２１がクロック信号の生成を開始したときに、電源用キャパシタ２１０の供給電圧が所定の電圧に達したと判断する。

次に、テスト回路２２０が被テスト回路２３０にテスト信号を供給することにより、被テスト回路２３０のテストを開始する（Ｓ１３０）。図４において説明したとおり、テスト回路２２０は、クロック信号生成部２２１がクロック信号の生成を開始したときから所定の期間が経過した後に、被テスト回路２３０へテスト信号の供給を開始する。

次に、テスト回路２２０において、判定部２２６が、被テスト回路２３０が出力した出力信号と期待値データとを比較することにより被テスト回路２３０の良否を判定し、判定結果（テスト結果）をテスト結果格納部２２８に格納する（Ｓ１５０）。このとき、判定部２２６は、テスト結果を各テストパターンと対応づけてテスト結果格納部２２８に格納するのが好ましい。

電源用キャパシタ２１０の供給電圧が所定の電圧より低下した場合（Ｓ１５０：Ｎｏ）、テスト回路２２０は、被テスト回路２３０のテストを終了する。本実施形態において、テスト回路２２０は、電源用キャパシタ２１０の供給電圧が所定の電圧より低下した場合、クロック生成部２２１がクロック信号の生成を停止することにより、被テスト回路２３０のテストを終了する。本実施形態において、テスト結果が各テストパターンに対応づけてテスト結果格納部２２８に格納されるため、すべてのテストが終了する前に電源用キャパシタ２１０の供給電圧が低下してテストが終了したとしても、電源用キャパシタ２１０を再度充電することにより、テスト結果格納部２２８に格納されたテスト結果に基づいて、終了していないテスト項目を再度テストすることができる。また、被テスト回路２３０のテストが終了する前に電源用キャパシタ２１０の供給電圧が低下した場合、電源用キャパシタ２１０の充電量の不足や、被テスト回路２３０及び／又はテスト回路２２０のリーク電流等による不良等の終了原因を判定することができる。

一方、電源用キャパシタ２１０の供給電圧が所定の電圧より高い場合（Ｓ１５０：Ｙｅｓ）、テスト回路２２０は、すべてのテストパターンが被テスト回路２３０に供給されたか確認する（Ｓ１６０）。すべてのテストパターンが被テスト回路２３０に供給されていない場合（Ｓ１６０：Ｎｏ）、テスト回路２２０は、次のテストパターンを被テスト回路２３０に供給し、被テスト回路２３０のテストを続行する（Ｓ１３０）。一方、すべてのテストパターンが被テスト回路２３０に供給された場合（Ｓ１６０：Ｙｅｓ）、テスト回路２２０は、被テスト回路２３０のテストを終了する。

本実施形態によれば、テスト回路２２０は、電源用キャパシタ２１０に蓄積された電荷により被テスト回路２３０をテストすることとなる。すなわち、被テスト回路２３０をテストするときに、外部テスト装置２６０から電源を供給しなくとも、テスト回路２２０は電源用キャパシタ２１０に蓄積された電荷を電源として被テスト回路２３０をテストすることができる。したがって、本実施形態によれば、電源用キャパシタ２１０を充電した後、被テスト回路２３０のテスト結果を待たずに、他のウェハ１００に設けられた電源用キャパシタ２１０を充電して当該他のウェハ１００に設けられた被テスト回路２３０をテストすることができる。したがって、複数の被テスト回路２３０を並列に効率よくテストすることができるため、テスト時間を大幅に短縮することができ、ひいては、テストコストを大幅に削減することができる。

また、本実施形態によれば、外部テスト装置２６０から、例えばノイズがのった不安定な電力が供給された場合であっても、半導体装置２００内部の電源レベルを安定化させることができる。また、被テスト回路２３０をテストする外部テスト装置２６０に電源安定化用のキャパシタを設けなくとも、半導体装置２００に設けられた電源用キャパシタ２１０により安定した電源をテスト回路２２０及び被テスト回路２３０に供給できるため、テストシステム全体のコストを低減させることができる。

上記発明の実施形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

本発明の一実施形態に係る半導体ウェハ１００の構成の一例を示す図である。 半導体装置２００の構成の一例を示す図である。 半導体装置２００の断面構造の一例を示す図である。 クロック生成部２２１がクロック信号を生成する動作、及びテスト制御回路２２４がテスト回路２２０を制御する動作の一例を示す図である。 テスト回路２２０が被テスト回路２３０をテストする動作の一例を示すフローチャートである。

符号の説明

１００・・・半導体ウェハ、１０２・・・素子、１０４・・・配線層、１０６・・・素子領域、１０８・・・貫通孔、２００・・・半導体装置、２０４・・・電源パッド、２０６・・・出力パッド、２１０・・・電源用キャパシタ、２１２・・・下部電極、２１４・・・上部電極、２１６・・・高誘電体層、２２０・・・テスト回路、２２１・・・クロック信号生成部、２２１・・・クロック生成部、２２２・・・テストパターン格納部、２２４・・・テスト制御回路、２２６・・・判定部、２２８・・・テスト結果格納部、２３０・・・被テスト回路、２３２・・・論理回路、２３４・・・メモリ、２５０・・・プローブカード、２６０・・・外部テスト装置

Claims (7)

1. 被テスト回路と、
   前記被テスト回路へ当該テスト回路から前記被テスト回路をテストするテスト信号を供給し、前記テスト信号が供給された前記被テスト回路から出力された出力信号に基づいて前記被テスト回路の良否を判定するテスト回路と、
   少なくとも前記テスト回路が前記テスト信号を前記被テスト回路に供給してから前記被テスト回路の良否を判定するまで前記テスト回路を駆動させる所定量の電荷を蓄積する電源用キャパシタと
   を備えたことを特徴とする半導体装置。
2. 前記テスト回路は、前記電源用キャパシタに前記所定量の電荷が蓄積されたときに、前記テスト信号を前記被テスト回路に供給することを特徴とする請求項１に記載の半導体装置。
3. 前記テスト回路は、前記電源用キャパシタに前記所定量の電荷が蓄積されてから所定の期間が経過したときに、前記テスト信号を前記被テスト回路に供給することを特徴とする請求項２に記載の半導体装置。
4. 前記テスト回路は、前記電源用キャパシタから前記テスト回路に供給される供給電圧を検出する電圧検出部と、
   前記被テスト回路の良否を判定したテスト結果を格納するテスト結果格納部と
   をさらに備え、
   前記テスト回路は、当該テスト回路が前記被テスト回路に前記テスト信号を供給するときに前記電圧検出部が前記供給電圧として所定の電圧より低い電圧を検出した場合、当該検出結果を前記テスト信号と対応づけて前記テスト結果格納部に格納することを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
5. 前記判定結果格納部は、強誘電体メモリ装置を有することを特徴とする請求項４に記載の半導体装置。
6. 前記電源用キャパシタは、少なくとも前記テスト回路が前記テスト信号を前記被テスト回路に供給してから前記被テスト回路の良否を判定するまで前記被テスト回路を駆動させる所定量の電荷をさらに蓄積することを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
7. 請求項１から６のいずれか１項に記載の半導体装置を備えたことを特徴とする半導体ウェハ。
   
   

Images