JP2000353392A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JP2000353392A JP2000353392A JP16521499A JP16521499A JP2000353392A JP 2000353392 A JP2000353392 A JP 2000353392A JP 16521499 A JP16521499 A JP 16521499A JP 16521499 A JP16521499 A JP 16521499A JP 2000353392 A JP2000353392 A JP 2000353392A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- charge pump
- high voltage
- circuit
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 昇圧を行って生成した高電圧でメモリセルの
書き込みを行う装置において、該高電圧の電圧値により
発生する誤書き込みを防止し、かつ、書き込み状況を外
部に示す。 【解決手段】 発振回路２０からのクロックＣＫ，ＣＫ
／を用い、チャージポンプ回路３０は昇圧で生成した高
電圧ＶＰＰをする。高電圧検出部５０は、高電圧ＶＰＰ
が所望電圧に到達しているか否かを判定し、判定信号Ｌ
ＶＣＣ，ＤＩＳ／で示す。高電圧ＶＰＰが所望電圧に満
たない場合には、判定信号ＤＩＳ／に基づき、書き込み
制御回路１０が発振回路２０の発振動作を停止し、チャ
ージポンプ回路３０の高電圧ＶＰＰの昇圧を停止する。
よって、所望電圧の高電圧ＶＰＰが記憶回路４０中のメ
モリセルに与えられず、書き込みが行われない。また、
判定信号ＬＶＣＣが外部に出力されて、メモリセルの書
き込み状況が示される。
書き込みを行う装置において、該高電圧の電圧値により
発生する誤書き込みを防止し、かつ、書き込み状況を外
部に示す。 【解決手段】 発振回路２０からのクロックＣＫ，ＣＫ
／を用い、チャージポンプ回路３０は昇圧で生成した高
電圧ＶＰＰをする。高電圧検出部５０は、高電圧ＶＰＰ
が所望電圧に到達しているか否かを判定し、判定信号Ｌ
ＶＣＣ，ＤＩＳ／で示す。高電圧ＶＰＰが所望電圧に満
たない場合には、判定信号ＤＩＳ／に基づき、書き込み
制御回路１０が発振回路２０の発振動作を停止し、チャ
ージポンプ回路３０の高電圧ＶＰＰの昇圧を停止する。
よって、所望電圧の高電圧ＶＰＰが記憶回路４０中のメ
モリセルに与えられず、書き込みが行われない。また、
判定信号ＬＶＣＣが外部に出力されて、メモリセルの書
き込み状況が示される。
Description
【０００１】
【産業上の利用分野】本発明は、記憶回路を持つ半導体
集積装置等に設けられる電圧検出回路に関するものであ
る。
集積装置等に設けられる電圧検出回路に関するものであ
る。
【０００２】
【従来の技術】図２は、従来の一般的な不揮発性メモリ
の書き込み回路を示す構成図である。この書き込み回路
は、書き込み制御回路１と、該書き込み制御回路１の出
力側に接続された発振回路２と、該発振回路２の出力側
に接続されたチャージポンプ回路３とを備え、半導体集
積装置中の記憶回路４にチャージポンプ回路３で生成さ
れた高電圧ＶＰＰを用いて書き込むものである。
の書き込み回路を示す構成図である。この書き込み回路
は、書き込み制御回路１と、該書き込み制御回路１の出
力側に接続された発振回路２と、該発振回路２の出力側
に接続されたチャージポンプ回路３とを備え、半導体集
積装置中の記憶回路４にチャージポンプ回路３で生成さ
れた高電圧ＶＰＰを用いて書き込むものである。
【０００３】書き込みを行う場合には、書き込み制御回
路１が発振開始を示す発振指示信号ＳＴＡＲＴをアクテ
ィブの“Ｈ”にする。書き込み制御回路１からのアクテ
ィブな信号ＳＴＡＲＴを入力した発振回路２は発振し、
例えば５ＭＨｚのクロックＣＫと該クロックＣＫに逆相
のクロックＣＫ／とを発生し、チャージポンプ回路３に
与える。チャージポンプ回路３は、２つのクロックＣ
Ｋ，ＣＫ／を用い、電源電圧を上昇させて高電圧ＶＰＰ
を生成する。記憶回路４が例えばＥＥＰＲＯＭ等の不揮
発性メモリの場合には、高電圧ＶＰＰは、２０Ｖ程度で
ある。記憶回路４はデータを記憶させる回路であり、高
電圧ＶＰＰを利用し、ＥＥＰＲＯＭの場合にはメモリセ
ルにトンネル現象を起こさせ、不揮発性メモリの記憶を
行う。高電圧ＶＰＰの値はある程度の電圧以上が必要で
あり、ＥＥＰＲＯＭでは１５Ｖ以上ないとトンネル現象
が発生せず、記憶ができない。
路１が発振開始を示す発振指示信号ＳＴＡＲＴをアクテ
ィブの“Ｈ”にする。書き込み制御回路１からのアクテ
ィブな信号ＳＴＡＲＴを入力した発振回路２は発振し、
例えば５ＭＨｚのクロックＣＫと該クロックＣＫに逆相
のクロックＣＫ／とを発生し、チャージポンプ回路３に
与える。チャージポンプ回路３は、２つのクロックＣ
Ｋ，ＣＫ／を用い、電源電圧を上昇させて高電圧ＶＰＰ
を生成する。記憶回路４が例えばＥＥＰＲＯＭ等の不揮
発性メモリの場合には、高電圧ＶＰＰは、２０Ｖ程度で
ある。記憶回路４はデータを記憶させる回路であり、高
電圧ＶＰＰを利用し、ＥＥＰＲＯＭの場合にはメモリセ
ルにトンネル現象を起こさせ、不揮発性メモリの記憶を
行う。高電圧ＶＰＰの値はある程度の電圧以上が必要で
あり、ＥＥＰＲＯＭでは１５Ｖ以上ないとトンネル現象
が発生せず、記憶ができない。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
図２の書き込み回路により、記憶回路４の書き込みを行
う半導体集積装置では、次のような課題があった。チャ
ージポンプ回路３が生成する高電圧ＶＰＰのレベルが不
明のまま、書き込みを行おうとするので、書き込みがで
きたかどうかは、書き込み終了後のデータを確認するま
で判断できなかった。また、高電圧ＶＰＰが中途半端な
値のときには、書込みが行われたり、行われなかったり
するので、データが修復困難に破壊される事があった。
さらに、第３者が、故意に電圧ＶＰＰの値を下げること
により、書き込みをできないようにすることもでき、次
のような問題も発生する。例えば、ＩＣカード等におい
て、カードへ不正アクセスをした回数を記憶回路４に保
持させ、３回以上の不正アクセスが行われたカードを使
用できないようなアプリケーションにしたものがある。
このようなＩＣカードでは、不正アクセスが仮に発生し
たときに、記憶回路４の専用領域に不正アクセスの回数
を書き込むことになるが、電圧ＶＰＰの値を故意に下げ
ておけば、記憶回路４に対する書き込みが実施できない
ので、何回でも不正アクセスが可能になる。
図２の書き込み回路により、記憶回路４の書き込みを行
う半導体集積装置では、次のような課題があった。チャ
ージポンプ回路３が生成する高電圧ＶＰＰのレベルが不
明のまま、書き込みを行おうとするので、書き込みがで
きたかどうかは、書き込み終了後のデータを確認するま
で判断できなかった。また、高電圧ＶＰＰが中途半端な
値のときには、書込みが行われたり、行われなかったり
するので、データが修復困難に破壊される事があった。
さらに、第３者が、故意に電圧ＶＰＰの値を下げること
により、書き込みをできないようにすることもでき、次
のような問題も発生する。例えば、ＩＣカード等におい
て、カードへ不正アクセスをした回数を記憶回路４に保
持させ、３回以上の不正アクセスが行われたカードを使
用できないようなアプリケーションにしたものがある。
このようなＩＣカードでは、不正アクセスが仮に発生し
たときに、記憶回路４の専用領域に不正アクセスの回数
を書き込むことになるが、電圧ＶＰＰの値を故意に下げ
ておけば、記憶回路４に対する書き込みが実施できない
ので、何回でも不正アクセスが可能になる。
【０００５】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、電源電圧の昇圧を行
って高電圧を出力するチャージポンプ回路を有し、その
チャージポンプ回路が出力した高電圧を対象素子に供給
して該対象素子を機能させる装置に設けられた電圧検出
回路でおいて、次のようなスイッチ、基準電圧発生回
路、電圧比較手段、検出手段及び停止手段を用いて構成
している。前記スイッチは、チャージポンプ回路が昇圧
を開始してから所定期間が経過するまで該チャージポン
プ回路が出力する高電圧の対象素子への供給を遮断する
ものである。基準電圧発生回路は、基準電圧を発生する
回路である。電圧比較手段は、基準電圧との比較でチャ
ージポンプ回路の出力する高電圧が所望電圧値に到達し
たか否かを示す信号を出力する手段である。検出手段
は、チャージポンプ回路が昇圧を開始してから所定期間
が経過したときに電圧比較手段の出力信号に応答して、
高電圧が所望電圧値に到達したか否かの判定信号を出力
する手段である。停止手段は、判定信号が高電圧が所望
電圧値に到達していないことを示す場合にはチャージポ
ンプ回路の昇圧を停止し、到達していることを示す場合
には昇圧を継続させる手段である。
に、本発明のうちの第１の発明は、電源電圧の昇圧を行
って高電圧を出力するチャージポンプ回路を有し、その
チャージポンプ回路が出力した高電圧を対象素子に供給
して該対象素子を機能させる装置に設けられた電圧検出
回路でおいて、次のようなスイッチ、基準電圧発生回
路、電圧比較手段、検出手段及び停止手段を用いて構成
している。前記スイッチは、チャージポンプ回路が昇圧
を開始してから所定期間が経過するまで該チャージポン
プ回路が出力する高電圧の対象素子への供給を遮断する
ものである。基準電圧発生回路は、基準電圧を発生する
回路である。電圧比較手段は、基準電圧との比較でチャ
ージポンプ回路の出力する高電圧が所望電圧値に到達し
たか否かを示す信号を出力する手段である。検出手段
は、チャージポンプ回路が昇圧を開始してから所定期間
が経過したときに電圧比較手段の出力信号に応答して、
高電圧が所望電圧値に到達したか否かの判定信号を出力
する手段である。停止手段は、判定信号が高電圧が所望
電圧値に到達していないことを示す場合にはチャージポ
ンプ回路の昇圧を停止し、到達していることを示す場合
には昇圧を継続させる手段である。
【０００６】このような構成を採用したことにより、チ
ャージポンプ回路が昇圧を開始してから所定期間が経過
するまでは、対象素子には、スイッチによる遮断で高電
圧が与えられない。その所定期間になるまでに、基準電
圧との比較でチャージポンプ回路の出力する高電圧が所
望電圧値に到達したか否かを示す信号が電圧比較手段か
ら出力される。そして、検出手段は、所定期間になった
ときに高電圧が対象素子を機能させるのに必要な所望電
圧値に到達したか否かの判定信号を出力する。ここで、
高電圧が所望電圧値に到達していない場合には、チャー
ジポンプ回路の昇圧が停止手段によって停止するので、
所定期間が経過した後にも、対象素子には所望電圧値に
満たない高電圧は与えられない。対象素子に供給される
のは所望電圧値以上に昇圧された高電圧だけとなる。
ャージポンプ回路が昇圧を開始してから所定期間が経過
するまでは、対象素子には、スイッチによる遮断で高電
圧が与えられない。その所定期間になるまでに、基準電
圧との比較でチャージポンプ回路の出力する高電圧が所
望電圧値に到達したか否かを示す信号が電圧比較手段か
ら出力される。そして、検出手段は、所定期間になった
ときに高電圧が対象素子を機能させるのに必要な所望電
圧値に到達したか否かの判定信号を出力する。ここで、
高電圧が所望電圧値に到達していない場合には、チャー
ジポンプ回路の昇圧が停止手段によって停止するので、
所定期間が経過した後にも、対象素子には所望電圧値に
満たない高電圧は与えられない。対象素子に供給される
のは所望電圧値以上に昇圧された高電圧だけとなる。
【０００７】第２の発明では、第１の発明における対象
素子をメモリセルとし、高電圧をそのメモリセルに供給
して書き込みを行う装置に設けられた電圧検出回路にお
いて、次のようなスイッチ、基準電圧発生回路、電圧比
較手段、検出手段及び停止手段を用いて構成している。
スイッチは、チャージポンプ回路が昇圧を開始してから
所定期間が経過するまで該チャージポンプ回路が出力す
る高電圧のメモリセルへの供給を遮断するものである。
基準電圧発生回路は、基準電圧を発生する回路である。
電圧比較手段は、基準電圧との比較でチャージポンプ回
路の出力する高電圧が所望電圧値に到達したか否かを示
す信号を出力する手段である。検出手段は、チャージポ
ンプ回路が昇圧を開始してから所定期間が経過したとき
に電圧比較手段の出力信号に応答して、高電圧が所望電
圧値に到達したか否かの判定信号を出力する手段であ
る。停止手段は、判定信号が高電圧が所望電圧値に到達
していないことを示す場合にはチャージポンプ回路の昇
圧を停止し、到達していることを示す場合には昇圧を継
続させる手段である。
素子をメモリセルとし、高電圧をそのメモリセルに供給
して書き込みを行う装置に設けられた電圧検出回路にお
いて、次のようなスイッチ、基準電圧発生回路、電圧比
較手段、検出手段及び停止手段を用いて構成している。
スイッチは、チャージポンプ回路が昇圧を開始してから
所定期間が経過するまで該チャージポンプ回路が出力す
る高電圧のメモリセルへの供給を遮断するものである。
基準電圧発生回路は、基準電圧を発生する回路である。
電圧比較手段は、基準電圧との比較でチャージポンプ回
路の出力する高電圧が所望電圧値に到達したか否かを示
す信号を出力する手段である。検出手段は、チャージポ
ンプ回路が昇圧を開始してから所定期間が経過したとき
に電圧比較手段の出力信号に応答して、高電圧が所望電
圧値に到達したか否かの判定信号を出力する手段であ
る。停止手段は、判定信号が高電圧が所望電圧値に到達
していないことを示す場合にはチャージポンプ回路の昇
圧を停止し、到達していることを示す場合には昇圧を継
続させる手段である。
【０００８】このような構成を採用したことにより、チ
ャージポンプ回路が昇圧を開始してから所定期間が経過
するまでは、メモリセルには、スイッチによる遮断で高
電圧が与えられず、書き込みは行われない。その所定期
間が経過するまでに、基準電圧との比較でチャージポン
プ回路の出力する高電圧が所望電圧値に到達したか否か
を示す信号が電圧比較手段から出力される。検出手段
は、所定期間が経過したときに高電圧が対象素子を機能
させるのに必要な所望電圧値に到達したか否かの判定信
号を出力する。ここで、高電圧が所望電圧値に到達して
いない場合には、チャージポンプ回路の昇圧が停止手段
によって停止するので、所定期間が経過した後にも、メ
モリセルには所望電圧値に満たない高電圧は与えられ
ず、書き込みが行われない。メモリセルに供給されるの
は所望電圧値以上に昇圧された高電圧だけとなる。
ャージポンプ回路が昇圧を開始してから所定期間が経過
するまでは、メモリセルには、スイッチによる遮断で高
電圧が与えられず、書き込みは行われない。その所定期
間が経過するまでに、基準電圧との比較でチャージポン
プ回路の出力する高電圧が所望電圧値に到達したか否か
を示す信号が電圧比較手段から出力される。検出手段
は、所定期間が経過したときに高電圧が対象素子を機能
させるのに必要な所望電圧値に到達したか否かの判定信
号を出力する。ここで、高電圧が所望電圧値に到達して
いない場合には、チャージポンプ回路の昇圧が停止手段
によって停止するので、所定期間が経過した後にも、メ
モリセルには所望電圧値に満たない高電圧は与えられ
ず、書き込みが行われない。メモリセルに供給されるの
は所望電圧値以上に昇圧された高電圧だけとなる。
【０００９】第３の発明では、電源電圧の昇圧を行って
高電圧を出力するチャージポンプ回路を有し、チャージ
ポンプ回路が出力した高電圧を対象素子に供給して対象
素子を機能させる装置に設けられた電圧検出回路におい
て、次のようなスイッチ、対比用チャージポンプ回路、
電圧比較手段、検出手段及び停止手段を用いて構成して
いる。前記スイッチは、チャージポンプ回路が昇圧を開
始してから所定期間が経過するまでそのチャージポンプ
回路が出力する高電圧の対象素子への供給を遮断するも
のである。対比用チャージポンプ回路は、電源電圧を昇
圧して高電圧と対比するための対比用電圧をチャージポ
ンプ回路とは独立に生成する回路である。電圧比較手段
は、対比用電圧との比較でチャージポンプ回路が出力す
る高電圧が所望電圧値に到達したか否かを示す信号を出
力する手段である。検出手段は、チャージポンプ回路が
昇圧を開始してから所定期間が経過したときに電圧比較
手段の出力信号に応答して、高電圧が所望電圧値に到達
したか否かの判定信号を出力する手段である。停止手段
は、判定信号が高電圧が所望電圧値に到達していないこ
とを示す場合にはチャージポンプ回路の昇圧を停止し、
到達していることを示す場合には昇圧を継続させる手段
である。
高電圧を出力するチャージポンプ回路を有し、チャージ
ポンプ回路が出力した高電圧を対象素子に供給して対象
素子を機能させる装置に設けられた電圧検出回路におい
て、次のようなスイッチ、対比用チャージポンプ回路、
電圧比較手段、検出手段及び停止手段を用いて構成して
いる。前記スイッチは、チャージポンプ回路が昇圧を開
始してから所定期間が経過するまでそのチャージポンプ
回路が出力する高電圧の対象素子への供給を遮断するも
のである。対比用チャージポンプ回路は、電源電圧を昇
圧して高電圧と対比するための対比用電圧をチャージポ
ンプ回路とは独立に生成する回路である。電圧比較手段
は、対比用電圧との比較でチャージポンプ回路が出力す
る高電圧が所望電圧値に到達したか否かを示す信号を出
力する手段である。検出手段は、チャージポンプ回路が
昇圧を開始してから所定期間が経過したときに電圧比較
手段の出力信号に応答して、高電圧が所望電圧値に到達
したか否かの判定信号を出力する手段である。停止手段
は、判定信号が高電圧が所望電圧値に到達していないこ
とを示す場合にはチャージポンプ回路の昇圧を停止し、
到達していることを示す場合には昇圧を継続させる手段
である。
【００１０】このような構成を採用したことにより、第
１の発明における基準電圧の代わりに、対比用チャージ
ポンプ回路が出力する対比用電圧が高電圧と比較され、
高電圧が所望電圧値に到達したか否かを示す信号が電圧
比較手段から出力される。以下は、第１の発明と同様で
あり、高電圧が所望電圧値に到達していない場合には、
チャージポンプ回路の昇圧が停止手段によって停止する
ので、所定期間が経過した後にも、対象素子には所望電
圧値に満たない高電圧は与えられず、対象素子に供給さ
れるのは所望電圧値以上に昇圧された高電圧だけとな
る。
１の発明における基準電圧の代わりに、対比用チャージ
ポンプ回路が出力する対比用電圧が高電圧と比較され、
高電圧が所望電圧値に到達したか否かを示す信号が電圧
比較手段から出力される。以下は、第１の発明と同様で
あり、高電圧が所望電圧値に到達していない場合には、
チャージポンプ回路の昇圧が停止手段によって停止する
ので、所定期間が経過した後にも、対象素子には所望電
圧値に満たない高電圧は与えられず、対象素子に供給さ
れるのは所望電圧値以上に昇圧された高電圧だけとな
る。
【００１１】第４の発明では、電源電圧の昇圧を行って
高電圧を出力するチャージポンプ回路を有し、チャージ
ポンプ回路が出力した高電圧をメモリセルに供給して書
き込みを行う記憶回路とを有する装置に設けられた電圧
検出回路において、次のようなスイッチ、対比用チャー
ジポンプ回路、電圧比較手段、検出手段及び停止手段を
用いて構成している。前記スイッチは、チャージポンプ
回路が昇圧を開始してから所定期間が経過するまでこの
チャージポンプ回路が出力する高電圧のメモリセルへの
供給を遮断するものである。対比用チャージポンプ回路
は、電源電圧の昇圧を行って高電圧と対比するための対
比用電圧を前記チャージポンプ回路とは独立に生成する
回路である。電圧比較手段は、対比用電圧との比較でチ
ャージポンプ回路が出力する前記高電圧が所望電圧値に
到達したか否かを示す信号を出力する手段である。検出
手段は、チャージポンプ回路が昇圧を開始してから所定
期間が経過したときに電圧比較手段の出力信号に応答し
て、高電圧が所望電圧値に到達したか否かの判定信号を
出力する手段である。停止手段は、判定信号が高電圧が
所望電圧値に到達していないことを示す場合にはチャー
ジポンプ回路の昇圧を停止し、到達していることを示す
場合には該昇圧を継続させる手段である。
高電圧を出力するチャージポンプ回路を有し、チャージ
ポンプ回路が出力した高電圧をメモリセルに供給して書
き込みを行う記憶回路とを有する装置に設けられた電圧
検出回路において、次のようなスイッチ、対比用チャー
ジポンプ回路、電圧比較手段、検出手段及び停止手段を
用いて構成している。前記スイッチは、チャージポンプ
回路が昇圧を開始してから所定期間が経過するまでこの
チャージポンプ回路が出力する高電圧のメモリセルへの
供給を遮断するものである。対比用チャージポンプ回路
は、電源電圧の昇圧を行って高電圧と対比するための対
比用電圧を前記チャージポンプ回路とは独立に生成する
回路である。電圧比較手段は、対比用電圧との比較でチ
ャージポンプ回路が出力する前記高電圧が所望電圧値に
到達したか否かを示す信号を出力する手段である。検出
手段は、チャージポンプ回路が昇圧を開始してから所定
期間が経過したときに電圧比較手段の出力信号に応答し
て、高電圧が所望電圧値に到達したか否かの判定信号を
出力する手段である。停止手段は、判定信号が高電圧が
所望電圧値に到達していないことを示す場合にはチャー
ジポンプ回路の昇圧を停止し、到達していることを示す
場合には該昇圧を継続させる手段である。
【００１２】このような構成を採用したことより、第２
の発明における基準電圧の代わりに、対比用チャージポ
ンプ回路が出力する対比用電圧が高電圧と比較され、高
電圧が所望電圧値に到達したか否かを示す信号が電圧比
較手段から出力される。以下は、第２の発明と同様であ
り、高電圧が所望電圧値に到達していない場合には、チ
ャージポンプ回路の昇圧が停止手段によって停止するの
で、所定期間が経過した後にも、メモリセルには所望電
圧値に満たない高電圧は与えられず、対象素子に供給さ
れるのは所望電圧値以上に昇圧された高電圧だけとな
る。
の発明における基準電圧の代わりに、対比用チャージポ
ンプ回路が出力する対比用電圧が高電圧と比較され、高
電圧が所望電圧値に到達したか否かを示す信号が電圧比
較手段から出力される。以下は、第２の発明と同様であ
り、高電圧が所望電圧値に到達していない場合には、チ
ャージポンプ回路の昇圧が停止手段によって停止するの
で、所定期間が経過した後にも、メモリセルには所望電
圧値に満たない高電圧は与えられず、対象素子に供給さ
れるのは所望電圧値以上に昇圧された高電圧だけとな
る。
【００１３】第５の発明では、第１〜第３または第４の
発明の電圧検出回路において、判定信号は、外部にモニ
タ用として出力するようにしている。このような構成を
採用したことにより、対象素子或いはメモリセルに、昇
圧によって所望電圧値以上にまで高められた高電圧が供
給されたか否かが、外部に出力される。
発明の電圧検出回路において、判定信号は、外部にモニ
タ用として出力するようにしている。このような構成を
採用したことにより、対象素子或いはメモリセルに、昇
圧によって所望電圧値以上にまで高められた高電圧が供
給されたか否かが、外部に出力される。
【００１４】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示す半導体集積装置
の要部の構成図である。この半導体集積装置は、書き込
み制御回路１０と、該書き込み制御回路１０の出力側に
接続された発振回路２０と、該発振回路２０の出力側に
接続されたチャージポンプ回路３０と、チャージポンプ
回路３０の出力側に接続された記憶回路４０と、高電圧
検出部５０とを備えている。記憶回路４０内には、後述
するメモリセル４１が配置され、書き込み制御回路１
０、発振回路２０、チャージポンプ回路３０及び高電圧
検出部５０が書き込み回路として動作し、該チャージポ
ンプ回路３０が昇圧によって生成した高電圧ＶＰＰによ
り、該メモリセル４１に書き込みが行われる構成になっ
ている。さらに、書き込み制御回路１０、発振回路２
０、チャージポンプ回路３０及び高電圧検出部５０に
は、高電圧検出回路が組み込まれ、書き込みにマージン
を持つ高電圧ＶＰＰが生成されたことを検出し、そのと
きのみ該高電圧をメモリセル４１に供給し、書き込みの
成否を示すために判定信号ＬＶＰＰを外部に出力する構
成になっている。次の図３から図７を参照しつつ、図１
の各部の詳細と機能を説明する。
の要部の構成図である。この半導体集積装置は、書き込
み制御回路１０と、該書き込み制御回路１０の出力側に
接続された発振回路２０と、該発振回路２０の出力側に
接続されたチャージポンプ回路３０と、チャージポンプ
回路３０の出力側に接続された記憶回路４０と、高電圧
検出部５０とを備えている。記憶回路４０内には、後述
するメモリセル４１が配置され、書き込み制御回路１
０、発振回路２０、チャージポンプ回路３０及び高電圧
検出部５０が書き込み回路として動作し、該チャージポ
ンプ回路３０が昇圧によって生成した高電圧ＶＰＰによ
り、該メモリセル４１に書き込みが行われる構成になっ
ている。さらに、書き込み制御回路１０、発振回路２
０、チャージポンプ回路３０及び高電圧検出部５０に
は、高電圧検出回路が組み込まれ、書き込みにマージン
を持つ高電圧ＶＰＰが生成されたことを検出し、そのと
きのみ該高電圧をメモリセル４１に供給し、書き込みの
成否を示すために判定信号ＬＶＰＰを外部に出力する構
成になっている。次の図３から図７を参照しつつ、図１
の各部の詳細と機能を説明する。
【００１５】図３は、図１中の書き込み制御回路１０の
構成例を示す回路図であり、図４は、図１中の発振回路
２０の構成例を示す回路図である。図５は、図１中のチ
ャージポンプ回路３０の構成例を示す回路図であり、図
６は、図１中の記憶回路４０の構成例を示す回路図であ
る。図７は、図１中の高電圧検出部５０の構成例を示す
回路図である。書き込み制御回路１０は、図３のよう
に、書き込み開始を示す開始信号ＥＮＡと、後述する高
電圧ＶＰＰが正常か異常を示す判定信号のうちの判定信
号ＤＩＳ／を入力するＡＮＤゲート１１と、該開始信号
ＥＮＡを入力し、該開始信号ＥＮＡが“Ｈ”になると１
ショットのパルスを発生するパルス発生回路１２とで構
成されている。この書き込み制御回路１０では、ＡＮＤ
ゲート１１が、開始信号ＥＮＡが“Ｈ”になったことを
検出し、発振回路２０に発振スタートを指示する発振指
示信号ＳＴＡＲＴを“Ｈ”の有効にする。ただし、判定
信号ＤＩＳ／が“Ｌ”のとき、つまり高電圧ＶＰＰが異
常のときには、発振指示信号ＳＴＡＲＴを“Ｌ”にして
発振を停止させるように機能する。
構成例を示す回路図であり、図４は、図１中の発振回路
２０の構成例を示す回路図である。図５は、図１中のチ
ャージポンプ回路３０の構成例を示す回路図であり、図
６は、図１中の記憶回路４０の構成例を示す回路図であ
る。図７は、図１中の高電圧検出部５０の構成例を示す
回路図である。書き込み制御回路１０は、図３のよう
に、書き込み開始を示す開始信号ＥＮＡと、後述する高
電圧ＶＰＰが正常か異常を示す判定信号のうちの判定信
号ＤＩＳ／を入力するＡＮＤゲート１１と、該開始信号
ＥＮＡを入力し、該開始信号ＥＮＡが“Ｈ”になると１
ショットのパルスを発生するパルス発生回路１２とで構
成されている。この書き込み制御回路１０では、ＡＮＤ
ゲート１１が、開始信号ＥＮＡが“Ｈ”になったことを
検出し、発振回路２０に発振スタートを指示する発振指
示信号ＳＴＡＲＴを“Ｈ”の有効にする。ただし、判定
信号ＤＩＳ／が“Ｌ”のとき、つまり高電圧ＶＰＰが異
常のときには、発振指示信号ＳＴＡＲＴを“Ｌ”にして
発振を停止させるように機能する。
【００１６】パルス発生回路１２は、開始信号ＥＮＡの
立上がりをトリガとし、所定の期間の例えば２００μｓ
の間“Ｈ”となる１パルスの期間設定信号ＴＥＳＴを発
生させる。この期間設定信号ＴＥＳＴは、高電圧ＶＰＰ
が所望の電圧値に達するまでの待ち時間を設定するため
の信号である。発振回路２０は、図４のように、発振指
示信号ＳＴＡＲＴを一方の入力端子に入力する２入力Ｎ
ＡＮＤゲート２１を有している。ＮＡＮＤゲート２１の
出力端子には、３段インバータ２２，２３，２４が直列
に接続され、該インバータ２３の出力端子がＮＡＮＤゲ
ート２１の他方の入力端子に帰還接続されている。ま
た、ＮＡＮＤゲート２１の出力端子とグランドとの間に
は、遅延時間設定用キャパシタ２５が接続され、インバ
ータ２２の出力端子とグランドとの間には、遅延時間設
定用キャパシタ２６が接続されている。
立上がりをトリガとし、所定の期間の例えば２００μｓ
の間“Ｈ”となる１パルスの期間設定信号ＴＥＳＴを発
生させる。この期間設定信号ＴＥＳＴは、高電圧ＶＰＰ
が所望の電圧値に達するまでの待ち時間を設定するため
の信号である。発振回路２０は、図４のように、発振指
示信号ＳＴＡＲＴを一方の入力端子に入力する２入力Ｎ
ＡＮＤゲート２１を有している。ＮＡＮＤゲート２１の
出力端子には、３段インバータ２２，２３，２４が直列
に接続され、該インバータ２３の出力端子がＮＡＮＤゲ
ート２１の他方の入力端子に帰還接続されている。ま
た、ＮＡＮＤゲート２１の出力端子とグランドとの間に
は、遅延時間設定用キャパシタ２５が接続され、インバ
ータ２２の出力端子とグランドとの間には、遅延時間設
定用キャパシタ２６が接続されている。
【００１７】この発振回路２０では、発振指示信号ＳＴ
ＡＲＴが“Ｈ”になることにより、ＮＡＮＤゲート２１
の出力が“Ｌ”となる。この“Ｌ”がキャパシタ２５の
容量によって時間遅延してインバータ２２与えられ、該
インバータ２２の出力が“Ｈ”になる。この“Ｈ”がキ
ャパシタ２６によって遅延されてインバータ２３に与え
られ、該インバータ２３の出力が“Ｌ”になる。これに
より、インバータ２４の出力が“Ｈ”になると共にＮＡ
ＮＤゲート２１の出力が“Ｈ”に遷移する。以下、同様
の動作を繰り返す。同様の動作を繰り返すことにより、
ＮＡＮＤゲート２１の出力端子から入力端子に論理レベ
ルの遷移が一巡して戻るまでの遅延時間を半周期とする
発信動作を行うことになる。ここで、キャパシタ２５，
２６の容量を適当に選択することにより、その発振周波
数も設定することが可能である。即ち、この発振回路２
０は、“Ｈ”の発振指示信号ＳＴＡＲＴをトリガとして
インバータ２４からクロックＣＫを出力し、インバータ
２３から、それとは逆位相のクロックＣＫ／を出力す
る。
ＡＲＴが“Ｈ”になることにより、ＮＡＮＤゲート２１
の出力が“Ｌ”となる。この“Ｌ”がキャパシタ２５の
容量によって時間遅延してインバータ２２与えられ、該
インバータ２２の出力が“Ｈ”になる。この“Ｈ”がキ
ャパシタ２６によって遅延されてインバータ２３に与え
られ、該インバータ２３の出力が“Ｌ”になる。これに
より、インバータ２４の出力が“Ｈ”になると共にＮＡ
ＮＤゲート２１の出力が“Ｈ”に遷移する。以下、同様
の動作を繰り返す。同様の動作を繰り返すことにより、
ＮＡＮＤゲート２１の出力端子から入力端子に論理レベ
ルの遷移が一巡して戻るまでの遅延時間を半周期とする
発信動作を行うことになる。ここで、キャパシタ２５，
２６の容量を適当に選択することにより、その発振周波
数も設定することが可能である。即ち、この発振回路２
０は、“Ｈ”の発振指示信号ＳＴＡＲＴをトリガとして
インバータ２４からクロックＣＫを出力し、インバータ
２３から、それとは逆位相のクロックＣＫ／を出力す
る。
【００１８】チャージポンプ回路３０は、電源電圧を昇
圧して高電圧ＶＰＰを生成する回路であり、図５のよう
に、複数段に直列に接続されたポンプ３１，３２，・・
・３３と、レギュレート回路３４とを備えている。各ポ
ンプ３１〜３３は共通の構成である。例えばポンプ３１
は、一方の電極にクロックＣＫが入力されたキャパシタ
３１ａと、一方の電極にクロックＣＫ／が入力されたキ
ャパシタ３１ｂと、アノードが電源に接続されたダイオ
ード３１ｃと、該ダイオード３１ｃのカソードにアノー
ドが接続されたダイオード３１ｄとで構成されせてい
る。ダイオード３１ｃのアノードにキャパシタ３１ａの
他方の電極が接続され、ダイオード３１ｄのアノードに
キャパシタ３１ｂの他方の電極が接続されている。ダイ
オード３１ｄのカソードがポンプ３１の出力端子になっ
ている。
圧して高電圧ＶＰＰを生成する回路であり、図５のよう
に、複数段に直列に接続されたポンプ３１，３２，・・
・３３と、レギュレート回路３４とを備えている。各ポ
ンプ３１〜３３は共通の構成である。例えばポンプ３１
は、一方の電極にクロックＣＫが入力されたキャパシタ
３１ａと、一方の電極にクロックＣＫ／が入力されたキ
ャパシタ３１ｂと、アノードが電源に接続されたダイオ
ード３１ｃと、該ダイオード３１ｃのカソードにアノー
ドが接続されたダイオード３１ｄとで構成されせてい
る。ダイオード３１ｃのアノードにキャパシタ３１ａの
他方の電極が接続され、ダイオード３１ｄのアノードに
キャパシタ３１ｂの他方の電極が接続されている。ダイ
オード３１ｄのカソードがポンプ３１の出力端子になっ
ている。
【００１９】レギュレート回路３４は、ポンプ３１〜３
３で生成した高電圧ＶＰＰの電圧値が所望の値を越えた
場合にも、出力する高電圧ＶＰＰを所望電圧値に抑える
回路であり、例えばツェナーダイオードを適当数直列に
接続して出力電圧値を所望電圧値にクランプするように
してもよい。このチャージポンプ回路３０では、クロッ
クＣＫが“Ｈ”になると、ポンプ３１のキャパシタ３１
ａがチャージされて電源電圧と加算され、これがダイオ
ード３１ｃの出力電圧となる。クロックＣＫ／が“Ｈ”
になると、ポンプ３１のキャパシタ３１ｂがチャージさ
れてダイオード３１ｃの出力電圧に加算されてダイオー
ド３１ｄの出力電圧となる。同様の昇圧動作をポンプ３
２，３３が行うことにより、電源電圧を昇圧した高電圧
ＶＰＰを生成する。
３で生成した高電圧ＶＰＰの電圧値が所望の値を越えた
場合にも、出力する高電圧ＶＰＰを所望電圧値に抑える
回路であり、例えばツェナーダイオードを適当数直列に
接続して出力電圧値を所望電圧値にクランプするように
してもよい。このチャージポンプ回路３０では、クロッ
クＣＫが“Ｈ”になると、ポンプ３１のキャパシタ３１
ａがチャージされて電源電圧と加算され、これがダイオ
ード３１ｃの出力電圧となる。クロックＣＫ／が“Ｈ”
になると、ポンプ３１のキャパシタ３１ｂがチャージさ
れてダイオード３１ｃの出力電圧に加算されてダイオー
ド３１ｄの出力電圧となる。同様の昇圧動作をポンプ３
２，３３が行うことにより、電源電圧を昇圧した高電圧
ＶＰＰを生成する。
【００２０】記憶回路４０には、ＥＥＰＲＯＭ等の不揮
発性メモリセル４１が配置されている。チャージポンプ
回路３０で生成された高電圧ＶＰＰを、メモリセル４１
に印加させることにより、メモリセル４１のトランジス
タの閾値を変更させてデータを記憶するようになってい
るが、図６のように、該メモリセル４１は、スイッチ４
２を介して高電圧ＶＰＰが印加される接続になってい
る。スイッチ４２は、期間設定信号ＴＥＳＴが“Ｈ”の
ときにはオフし、高電圧ＶＰＰのメモリセル４１への供
給を停止し、“Ｌ”のときに該高電圧ＶＰＰをメモリセ
ル４１に印加する機能を有している。
発性メモリセル４１が配置されている。チャージポンプ
回路３０で生成された高電圧ＶＰＰを、メモリセル４１
に印加させることにより、メモリセル４１のトランジス
タの閾値を変更させてデータを記憶するようになってい
るが、図６のように、該メモリセル４１は、スイッチ４
２を介して高電圧ＶＰＰが印加される接続になってい
る。スイッチ４２は、期間設定信号ＴＥＳＴが“Ｈ”の
ときにはオフし、高電圧ＶＰＰのメモリセル４１への供
給を停止し、“Ｌ”のときに該高電圧ＶＰＰをメモリセ
ル４１に印加する機能を有している。
【００２１】高電圧検出部５０は、図７のように、例え
ばバンドギャップ基準電圧発生源等で構成された基準電
圧発生回路５１と、キャパシタ５２，５３を有してい
る。基準電圧発生回路５１は、基準電圧ＶＢＧを発生す
るものである。キャパシタ５２，５３は、高電圧ＶＰＰ
を参照用電圧ＶＰＰＦに変換するものであり、該キャパ
シタ５２，５３は、チャージポンプ回路３０の出力端子
とグランドとの間に直列に接続され、このキャパシタ５
２とキャパシタ５３の接続点Ｎから参照用電圧ＶＰＰＦ
が出力されるようになっている。例えば、キャパシタ５
２，５３の容量比を１：９とすると、参照用電圧ＶＰＰ
Ｆと高電圧ＶＰＰの関係をＶＰＰＦ＝１／１０ＶＰＰと
することができ、基準電圧発生回路５１で発生する基準
電圧ＶＢＧを低くしても、両者の比較ができるようにな
る。例えば、高電圧ＶＰＰが２０［Ｖ］のときには参照
用電圧ＶＰＰＦが２．０［Ｖ］となり、基準電圧ＶＢＧ
を１．２［Ｖ］程度に低くしても、比較が可能になる。
接続点Ｎは、演算増幅器等で形成された電圧比較手段で
ある電圧比較回路５４の反転入力端子（−）に接続され
ている。電圧比較回路５４の非反転入力端子（＋）に
は、基準電圧発生回路５１の出力端子が接続されてい
る。
ばバンドギャップ基準電圧発生源等で構成された基準電
圧発生回路５１と、キャパシタ５２，５３を有してい
る。基準電圧発生回路５１は、基準電圧ＶＢＧを発生す
るものである。キャパシタ５２，５３は、高電圧ＶＰＰ
を参照用電圧ＶＰＰＦに変換するものであり、該キャパ
シタ５２，５３は、チャージポンプ回路３０の出力端子
とグランドとの間に直列に接続され、このキャパシタ５
２とキャパシタ５３の接続点Ｎから参照用電圧ＶＰＰＦ
が出力されるようになっている。例えば、キャパシタ５
２，５３の容量比を１：９とすると、参照用電圧ＶＰＰ
Ｆと高電圧ＶＰＰの関係をＶＰＰＦ＝１／１０ＶＰＰと
することができ、基準電圧発生回路５１で発生する基準
電圧ＶＢＧを低くしても、両者の比較ができるようにな
る。例えば、高電圧ＶＰＰが２０［Ｖ］のときには参照
用電圧ＶＰＰＦが２．０［Ｖ］となり、基準電圧ＶＢＧ
を１．２［Ｖ］程度に低くしても、比較が可能になる。
接続点Ｎは、演算増幅器等で形成された電圧比較手段で
ある電圧比較回路５４の反転入力端子（−）に接続され
ている。電圧比較回路５４の非反転入力端子（＋）に
は、基準電圧発生回路５１の出力端子が接続されてい
る。
【００２２】電圧比較回路５４の出力端子は、検出手段
である遅延型フリップフロップ５５のデータ入力端子Ｄ
に接続されている。フリップフロップ５５のクロック端
子ｃｋには、書き込み制御回路１０からの期間設定信号
ＴＥＳＴが入力され、リセット端子Ｒには、外部からの
リセット信号ＲＳＴが入力される構成になっている。フ
リップフロップ５５は、電圧比較回路５４の出力信号を
ラッチし、これを１つの判定信号ＬＶＰＰとして出力す
るものである。フリップフロップ５５のデータ出力端子
Ｑには、さらに、インバータ５６が接続され、判定信号
ＬＶＰＰのレベルを反転した前記判定信号ＤＩＳ／も出
力する構成になっている。この高電圧検出部５０では、
参照用電圧ＶＰＰＦが基準電圧ＶＢＧの電圧レベルより
も高いと、電圧比較回路５４が“Ｌ”を出力し、逆の関
係の場合には“Ｈ”を出力する。例えば、基準電圧ＶＢ
Ｇが１．２［Ｖ］の場合に、参照電圧ＶＰＰＦが１．２
［Ｖ］よりも低いとき、つまり高電圧ＶＰＰが所望電圧
値の１２［Ｖ］よりも低いときに、電圧比較回路５４が
“Ｈ”を出力する。
である遅延型フリップフロップ５５のデータ入力端子Ｄ
に接続されている。フリップフロップ５５のクロック端
子ｃｋには、書き込み制御回路１０からの期間設定信号
ＴＥＳＴが入力され、リセット端子Ｒには、外部からの
リセット信号ＲＳＴが入力される構成になっている。フ
リップフロップ５５は、電圧比較回路５４の出力信号を
ラッチし、これを１つの判定信号ＬＶＰＰとして出力す
るものである。フリップフロップ５５のデータ出力端子
Ｑには、さらに、インバータ５６が接続され、判定信号
ＬＶＰＰのレベルを反転した前記判定信号ＤＩＳ／も出
力する構成になっている。この高電圧検出部５０では、
参照用電圧ＶＰＰＦが基準電圧ＶＢＧの電圧レベルより
も高いと、電圧比較回路５４が“Ｌ”を出力し、逆の関
係の場合には“Ｈ”を出力する。例えば、基準電圧ＶＢ
Ｇが１．２［Ｖ］の場合に、参照電圧ＶＰＰＦが１．２
［Ｖ］よりも低いとき、つまり高電圧ＶＰＰが所望電圧
値の１２［Ｖ］よりも低いときに、電圧比較回路５４が
“Ｈ”を出力する。
【００２３】フリップフロップ５５は、期間設定信号Ｔ
ＥＳＴの立下がりに同期して電圧比較回路５４の出力信
号をラッチする。もし、参照用電圧ＶＰＰＦが基準電圧
ＶＢＧよりも低いときには、フリップフロップ５５は
“Ｈ”をラッチし、この“Ｈ”を判定信号ＬＶＰＰとし
て出力する。よって、判定信号ＬＶＰＰが“Ｈ”のとき
は、高電圧ＶＰＰが所望電圧値になっていないことを示
す。このときインバータ５６から出力される判定信号Ｄ
ＩＳ／は、“Ｌ”になる。逆に、高電圧ＶＰＰが所望電
圧値になっているときには、判定信号ＬＶＰＰが
“Ｌ”、判定信号ＤＩＳ／が“Ｌ”になる。
ＥＳＴの立下がりに同期して電圧比較回路５４の出力信
号をラッチする。もし、参照用電圧ＶＰＰＦが基準電圧
ＶＢＧよりも低いときには、フリップフロップ５５は
“Ｈ”をラッチし、この“Ｈ”を判定信号ＬＶＰＰとし
て出力する。よって、判定信号ＬＶＰＰが“Ｈ”のとき
は、高電圧ＶＰＰが所望電圧値になっていないことを示
す。このときインバータ５６から出力される判定信号Ｄ
ＩＳ／は、“Ｌ”になる。逆に、高電圧ＶＰＰが所望電
圧値になっているときには、判定信号ＬＶＰＰが
“Ｌ”、判定信号ＤＩＳ／が“Ｌ”になる。
【００２４】図８は、図１の動作波形（その１）を示す
タイムチャートであり、図９は、図１の動作波形（その
２）を示すタイムチャートである。これらの図８及び図
９を参照しつつ、図１の半導体集積装置の動作を説明す
る。まず、高電圧ＶＰＰが所望電圧値に昇圧されない場
合の動作を説明する。図８のように、外部からパルス上
のリセット信号ＲＳＴを与えると、フリップフロップ５
５がリセットされ、それまでの状態にかかわらず、強制
的に判定信号ＬＶＰＰが“Ｌ”となり、判定信号ＤＩＳ
／が“Ｈ”になる。この状態で、書き込み開始を指示す
る書き込み開始信号ＥＮＡを有効の“Ｈ”にすると、こ
れをトリガとし、書き込み制御回路１０が例えば２００
μｓの間が“Ｈ”となる１パルスの期間設定信号ＴＥＳ
Ｔを発生すると共に、“Ｈ”に有効化された発振指示信
号ＳＴＡＲＴを発振回路２０に与える。“Ｈ”の発振指
示信号ＳＴＡＲＴが与えられた発振回路２０は、発振を
開始し、互いに逆相のクロックＣＫ，ＣＫ／を発生す
る。チャージポンプ回路３０は、そのクロックＣＫ，Ｃ
Ｋ／を用いて電源電圧を昇圧していく。このとき“Ｈ”
の期間設定信号ＴＥＳＴが与えられた記憶回路４０のス
イッチ４２は、オフ状態である。
タイムチャートであり、図９は、図１の動作波形（その
２）を示すタイムチャートである。これらの図８及び図
９を参照しつつ、図１の半導体集積装置の動作を説明す
る。まず、高電圧ＶＰＰが所望電圧値に昇圧されない場
合の動作を説明する。図８のように、外部からパルス上
のリセット信号ＲＳＴを与えると、フリップフロップ５
５がリセットされ、それまでの状態にかかわらず、強制
的に判定信号ＬＶＰＰが“Ｌ”となり、判定信号ＤＩＳ
／が“Ｈ”になる。この状態で、書き込み開始を指示す
る書き込み開始信号ＥＮＡを有効の“Ｈ”にすると、こ
れをトリガとし、書き込み制御回路１０が例えば２００
μｓの間が“Ｈ”となる１パルスの期間設定信号ＴＥＳ
Ｔを発生すると共に、“Ｈ”に有効化された発振指示信
号ＳＴＡＲＴを発振回路２０に与える。“Ｈ”の発振指
示信号ＳＴＡＲＴが与えられた発振回路２０は、発振を
開始し、互いに逆相のクロックＣＫ，ＣＫ／を発生す
る。チャージポンプ回路３０は、そのクロックＣＫ，Ｃ
Ｋ／を用いて電源電圧を昇圧していく。このとき“Ｈ”
の期間設定信号ＴＥＳＴが与えられた記憶回路４０のス
イッチ４２は、オフ状態である。
【００２５】２００μｓが経過し、期間設定信号ＴＥＳ
Ｔが“Ｈ”から“Ｌ”に立下がると、これに同期して高
電圧検出部５０中のフリップフロップ５５が、電圧比較
回路５４の比較結果をラッチする。チャージポンプ回路
３０の高電圧ＶＰＰが所望電圧値に昇圧されていないと
場合には、フリップフロップ５５が“Ｈ”をラッチす
る。この結果、判別信号ＬＶＰＰのレベルが“Ｈ”に、
判別信号ＤＩＳ／のレベルが“Ｌ”にそれぞれ遷移す
る。判別信号ＬＶＰＰは外部に出力され、この判別信号
ＬＶＰＰがモニタされ、書き込みに異常があったか否か
提示される。一方、“Ｌ”の判別信号ＤＩＳ／は、書き
込み制御回路１０のＡＮＤゲート１１に入力され、発振
指示信号ＳＴＡＲＴが“Ｌ”になる。発振指示信号ＳＴ
ＡＲＴが“Ｌ”になることにより、発振回路２０の発振
が停止し、チャージポンプ回路３０における昇圧が停止
する。よって、期間設定信号ＴＥＳＴが“Ｌ”になって
スイッチ４２がオンしても、記憶回路４０中のメモリセ
ル４１には所望電圧値に昇圧されていない高電圧ＶＰＰ
が印加されるだけなので、書き込みが行われない。
Ｔが“Ｈ”から“Ｌ”に立下がると、これに同期して高
電圧検出部５０中のフリップフロップ５５が、電圧比較
回路５４の比較結果をラッチする。チャージポンプ回路
３０の高電圧ＶＰＰが所望電圧値に昇圧されていないと
場合には、フリップフロップ５５が“Ｈ”をラッチす
る。この結果、判別信号ＬＶＰＰのレベルが“Ｈ”に、
判別信号ＤＩＳ／のレベルが“Ｌ”にそれぞれ遷移す
る。判別信号ＬＶＰＰは外部に出力され、この判別信号
ＬＶＰＰがモニタされ、書き込みに異常があったか否か
提示される。一方、“Ｌ”の判別信号ＤＩＳ／は、書き
込み制御回路１０のＡＮＤゲート１１に入力され、発振
指示信号ＳＴＡＲＴが“Ｌ”になる。発振指示信号ＳＴ
ＡＲＴが“Ｌ”になることにより、発振回路２０の発振
が停止し、チャージポンプ回路３０における昇圧が停止
する。よって、期間設定信号ＴＥＳＴが“Ｌ”になって
スイッチ４２がオンしても、記憶回路４０中のメモリセ
ル４１には所望電圧値に昇圧されていない高電圧ＶＰＰ
が印加されるだけなので、書き込みが行われない。
【００２６】次に、高電圧ＶＰＰが所望電圧値に昇圧さ
れる場合の動作を説明する。図９のように、リセット信
号ＲＳＴを与え、さらに開始信号ＥＮＡを“Ｈ”にする
と、書き込み制御回路１０、発振回路２０及びチャージ
ポンプ回路３０が前述と同様に動作し、チャージポンプ
回路３０が高電圧ＶＰＰを出力する。高電圧検出部５０
は、参照用電圧ＶＰＰＦが基準電圧ＶＢＧよりも高い場
合に、フリップフロップ５５が期間設定信号ＴＥＳＴが
“Ｌ”になったときに“Ｌ”をラッチし、判定信号ＬＶ
ＰＰ及び判定信号ＤＩＳ／のレベルがそれぞれ“Ｌ”及
び“Ｈ”に維持されて変化しない。よって、各書き込み
制御回路１０、発振回路２０及びチャージポンプ回路３
０の動作は継続され、記憶回路４０では、スイッチ４２
を介してメモリセル４１に、所望電圧値に昇圧された高
電圧ＶＰＰが印加され、書き込みが行われる。
れる場合の動作を説明する。図９のように、リセット信
号ＲＳＴを与え、さらに開始信号ＥＮＡを“Ｈ”にする
と、書き込み制御回路１０、発振回路２０及びチャージ
ポンプ回路３０が前述と同様に動作し、チャージポンプ
回路３０が高電圧ＶＰＰを出力する。高電圧検出部５０
は、参照用電圧ＶＰＰＦが基準電圧ＶＢＧよりも高い場
合に、フリップフロップ５５が期間設定信号ＴＥＳＴが
“Ｌ”になったときに“Ｌ”をラッチし、判定信号ＬＶ
ＰＰ及び判定信号ＤＩＳ／のレベルがそれぞれ“Ｌ”及
び“Ｈ”に維持されて変化しない。よって、各書き込み
制御回路１０、発振回路２０及びチャージポンプ回路３
０の動作は継続され、記憶回路４０では、スイッチ４２
を介してメモリセル４１に、所望電圧値に昇圧された高
電圧ＶＰＰが印加され、書き込みが行われる。
【００２７】以上のように、この第１の実施形態では、
記憶回路４０に設けられ、期間設定信号ＴＥＳＴで設定
される期間にメモリセル４１への高電圧ＶＰＰの供給を
停止するスイッチ４２と、高電圧検出部５０中の基準電
圧発生回路５１、電圧比較回路５４、フリップフロップ
５５及びインバータ５６とで電圧検出回路を形成し、高
電圧ＶＰＰが所望電圧値に昇圧されたかどうかを判定し
て判定信号ＬＶＰＰを外部に出力すると共に、その高電
圧ＶＰＰが所望電圧値になっていない場合には、判定信
号ＤＩＳ／に基づき発振指示信号ＳＴＡＲＴを“Ｌ”に
することにより、発振回路２０の発振を止めてチャージ
ポンプ回路３０の昇圧を停止するようにしている。その
ため、高電圧ＶＰＰが所望電圧値になっていない場合に
は書き込みを行わず、その情報が外部でモニタ可能にな
っているので、一々、メモリセル４１のデータを確認す
る必要がない。その上、基準電圧発生回路５１の発生す
る基準電圧ＶＢＧをマージンを持つ適切な値にすれば、
誤った書き込みを行う等の問題を起こさない。つまり、
高電圧ＶＰＰが中途半端な電圧で、ビットによって書き
込みが行われたり、行われなかったりしてデータが破壊
されることが防止される。
記憶回路４０に設けられ、期間設定信号ＴＥＳＴで設定
される期間にメモリセル４１への高電圧ＶＰＰの供給を
停止するスイッチ４２と、高電圧検出部５０中の基準電
圧発生回路５１、電圧比較回路５４、フリップフロップ
５５及びインバータ５６とで電圧検出回路を形成し、高
電圧ＶＰＰが所望電圧値に昇圧されたかどうかを判定し
て判定信号ＬＶＰＰを外部に出力すると共に、その高電
圧ＶＰＰが所望電圧値になっていない場合には、判定信
号ＤＩＳ／に基づき発振指示信号ＳＴＡＲＴを“Ｌ”に
することにより、発振回路２０の発振を止めてチャージ
ポンプ回路３０の昇圧を停止するようにしている。その
ため、高電圧ＶＰＰが所望電圧値になっていない場合に
は書き込みを行わず、その情報が外部でモニタ可能にな
っているので、一々、メモリセル４１のデータを確認す
る必要がない。その上、基準電圧発生回路５１の発生す
る基準電圧ＶＢＧをマージンを持つ適切な値にすれば、
誤った書き込みを行う等の問題を起こさない。つまり、
高電圧ＶＰＰが中途半端な電圧で、ビットによって書き
込みが行われたり、行われなかったりしてデータが破壊
されることが防止される。
【００２８】さらに、高電圧ＶＰＰが所望電圧値になっ
ていない場合には、判別信号ＬＶＰＰにより、外部に出
力されてモニタできるので、例えば、故意に第３者が高
電圧ＶＰＰを下げて不揮発性メモリに書き込みができな
いようにした場合でも、判別信号ＬＶＰＰをＣＰＵ（中
央処理装置）のリセット入力とすれば、リセットさせる
等の対策を打つことができる。
ていない場合には、判別信号ＬＶＰＰにより、外部に出
力されてモニタできるので、例えば、故意に第３者が高
電圧ＶＰＰを下げて不揮発性メモリに書き込みができな
いようにした場合でも、判別信号ＬＶＰＰをＣＰＵ（中
央処理装置）のリセット入力とすれば、リセットさせる
等の対策を打つことができる。
【００２９】第２の実施形態 図１０は、本発明の第２の実施形態を示す半導体集積装
置の構成図であり、第１の実施形態を示す図１中の要素
と共通の要素には共通の符号が付されている。この半導
体集積装置は、第１の実施形態と同様の書き込み制御回
路１０と発振回路２０とを有している。発振回路２０の
出力側には、第１の実施形態とは異なり、チャージポン
プ回路３０Ａと対比用チャージポンプ回路３０Ｂの２つ
のチャージポンプ回路が接続されている。チャージポン
プ３０Ａの出力側が第１の実施形態と同様の記憶回路４
０に接続されている。この半導体集積装置には、さら
に、第１の実施形態とは異なる高電圧検出部６０が設け
られ、該高電圧検出部６０に、チャージポンプ回路３０
Ａ，３０Ｂの出力端子が接続されている。
置の構成図であり、第１の実施形態を示す図１中の要素
と共通の要素には共通の符号が付されている。この半導
体集積装置は、第１の実施形態と同様の書き込み制御回
路１０と発振回路２０とを有している。発振回路２０の
出力側には、第１の実施形態とは異なり、チャージポン
プ回路３０Ａと対比用チャージポンプ回路３０Ｂの２つ
のチャージポンプ回路が接続されている。チャージポン
プ３０Ａの出力側が第１の実施形態と同様の記憶回路４
０に接続されている。この半導体集積装置には、さら
に、第１の実施形態とは異なる高電圧検出部６０が設け
られ、該高電圧検出部６０に、チャージポンプ回路３０
Ａ，３０Ｂの出力端子が接続されている。
【００３０】チャージポンプ回路３０Ａ，３０Ｂは、図
５のようにポンプを複数段に接続することによって構成
されているが、その段数が異なる。接続段数によって電
源電圧を昇圧した電圧のレベルが違ってくる。例えば、
５段に接続すると１２［Ｖ］になり、１０段に接続する
と２０［Ｖ］になる。チャージポンプ回路３０Ａは、１
０段に図５のポンプ３１〜３３を接続し、記憶回路４０
における書き込みに必要な２０［Ｖ］の高電圧ＶＰＰを
出力するようになっている。これに対し、チャージポン
プ回路３０Ｂは、チャージポンプ回路３０Ａの高電圧Ｖ
ＰＰと電圧比較するための対比用電圧ＶＰＰ２を昇圧で
生成できればよいので、例えば５段に図５のポンプ３１
〜３３が接続されている。
５のようにポンプを複数段に接続することによって構成
されているが、その段数が異なる。接続段数によって電
源電圧を昇圧した電圧のレベルが違ってくる。例えば、
５段に接続すると１２［Ｖ］になり、１０段に接続する
と２０［Ｖ］になる。チャージポンプ回路３０Ａは、１
０段に図５のポンプ３１〜３３を接続し、記憶回路４０
における書き込みに必要な２０［Ｖ］の高電圧ＶＰＰを
出力するようになっている。これに対し、チャージポン
プ回路３０Ｂは、チャージポンプ回路３０Ａの高電圧Ｖ
ＰＰと電圧比較するための対比用電圧ＶＰＰ２を昇圧で
生成できればよいので、例えば５段に図５のポンプ３１
〜３３が接続されている。
【００３１】図１１は、図１０中の高電圧検出部６０の
構成例を示す回路図である。この高電圧検出部６０は、
演算増幅器等で構成された電圧比較手段である電圧比較
回路６１と、検出手段である遅延型フリップフロップ６
２とインバータ６３とで構成されている。電圧比較回路
６１の反転入力端子（−）にはチャージポンプ回路３０
Ａからの高電圧ＶＰＰが入力され、該電圧比較回路６１
の非反転入力端子（＋）には、チャージポンプ回路３０
Ｂからの対比用電圧ＶＰＰ２が入力されるようになって
いる。電圧比較回路６１の出力端子は、フリップフロッ
プ６２のデータ入力端子Ｄに接続されている。フリップ
フロップ６２のクロック端子ｃｋには、書き込み制御回
路１０から期間設定信号ＴＥＳＴが入力され、該フリッ
プフロップ６２のリセット端子Ｒには、外部からリセッ
ト信号ＲＳＴが入力されるようになっている。フリップ
フロップ６２のデータ出力端子Ｑには、インバータ６３
が接続され、第１の実施形態と同様に、判別信号ＬＶＰ
Ｐとそれとは逆相の判別信号ＤＩＳ／の両方を出力する
構成になっている。
構成例を示す回路図である。この高電圧検出部６０は、
演算増幅器等で構成された電圧比較手段である電圧比較
回路６１と、検出手段である遅延型フリップフロップ６
２とインバータ６３とで構成されている。電圧比較回路
６１の反転入力端子（−）にはチャージポンプ回路３０
Ａからの高電圧ＶＰＰが入力され、該電圧比較回路６１
の非反転入力端子（＋）には、チャージポンプ回路３０
Ｂからの対比用電圧ＶＰＰ２が入力されるようになって
いる。電圧比較回路６１の出力端子は、フリップフロッ
プ６２のデータ入力端子Ｄに接続されている。フリップ
フロップ６２のクロック端子ｃｋには、書き込み制御回
路１０から期間設定信号ＴＥＳＴが入力され、該フリッ
プフロップ６２のリセット端子Ｒには、外部からリセッ
ト信号ＲＳＴが入力されるようになっている。フリップ
フロップ６２のデータ出力端子Ｑには、インバータ６３
が接続され、第１の実施形態と同様に、判別信号ＬＶＰ
Ｐとそれとは逆相の判別信号ＤＩＳ／の両方を出力する
構成になっている。
【００３２】この高電圧検出部６０では、高電圧ＶＰＰ
が対比用電圧ＶＰＰ２よりも大きければ、電圧比較回路
６１が“Ｌ”を出力し、それ以外の場合には“Ｈ”を出
力する。そのため、昇圧が正常で高電圧ＶＰＰが対比用
電圧ＶＰＰ２よりも大きいときには、判別信号ＬＶＰＰ
が“Ｌ”、判別信号ＤＩＳ／が“Ｈ”をそれぞれ継続す
る。昇圧が異常で、高電圧ＶＰＰが対比用電圧ＶＰＰ２
と等しいかまたは高電該対比用電圧ＶＰＰ２よりも低け
れば、期間設定信号ＴＥＳＴが立下がったときに、判定
信号ＬＶＰＰが“Ｈ”に、判定信号ＤＩＳ／が“Ｌ”に
それぞれ遷移する。
が対比用電圧ＶＰＰ２よりも大きければ、電圧比較回路
６１が“Ｌ”を出力し、それ以外の場合には“Ｈ”を出
力する。そのため、昇圧が正常で高電圧ＶＰＰが対比用
電圧ＶＰＰ２よりも大きいときには、判別信号ＬＶＰＰ
が“Ｌ”、判別信号ＤＩＳ／が“Ｈ”をそれぞれ継続す
る。昇圧が異常で、高電圧ＶＰＰが対比用電圧ＶＰＰ２
と等しいかまたは高電該対比用電圧ＶＰＰ２よりも低け
れば、期間設定信号ＴＥＳＴが立下がったときに、判定
信号ＬＶＰＰが“Ｈ”に、判定信号ＤＩＳ／が“Ｌ”に
それぞれ遷移する。
【００３３】図１２は、図１０の動作波形（その１）を
示すタイムチャートであり、図１３は、図１０の動作波
形（その２）を示すタイムチャートである。これらの図
１２及び図１３を参照しつつ、図１０の半導体集積装置
の動作を説明する。まず、チャージポンプ回路３０Ａの
昇圧で生成される高電圧ＶＰＰが所望電圧値にならな
ず、対比用電圧ＶＰＰ２より低くくなる場合の動作を説
明する。図１２のように、外部からパルス状のリセット
信号ＲＳＴを与えると、フリップフロップ６２がリセッ
トされ、それまでの状態にかかわらず、強制的に判定信
号ＬＶＰＰが“Ｌ”となり、判定信号ＤＩＳ／が“Ｈ”
になる。この状態で、書き込み開始を指示する書き込み
開始信号ＥＮＡを有効の“Ｈ”にすると、これをトリガ
とし、書き込み制御回路１０が例えば２００μｓの間が
“Ｈ”となる１パルスの期間設定信号ＴＥＳＴを発生す
ると共に、“Ｈ”に有効化された発振指示信号ＳＴＡＲ
Ｔを発振回路２０に与える。“Ｈ”の期間設定信号ＴＥ
ＳＴが与えられた記憶回路４０のスイッチ４２は、オフ
状態になる。“Ｈ”の発振指示信号ＳＴＡＲＴが与えら
れた発振回路２０は、発振を開始し、互いに逆相のクロ
ックＣＫ，ＣＫ／を発生する。ここまでの動作は、第１
の実施形態と同様である。
示すタイムチャートであり、図１３は、図１０の動作波
形（その２）を示すタイムチャートである。これらの図
１２及び図１３を参照しつつ、図１０の半導体集積装置
の動作を説明する。まず、チャージポンプ回路３０Ａの
昇圧で生成される高電圧ＶＰＰが所望電圧値にならな
ず、対比用電圧ＶＰＰ２より低くくなる場合の動作を説
明する。図１２のように、外部からパルス状のリセット
信号ＲＳＴを与えると、フリップフロップ６２がリセッ
トされ、それまでの状態にかかわらず、強制的に判定信
号ＬＶＰＰが“Ｌ”となり、判定信号ＤＩＳ／が“Ｈ”
になる。この状態で、書き込み開始を指示する書き込み
開始信号ＥＮＡを有効の“Ｈ”にすると、これをトリガ
とし、書き込み制御回路１０が例えば２００μｓの間が
“Ｈ”となる１パルスの期間設定信号ＴＥＳＴを発生す
ると共に、“Ｈ”に有効化された発振指示信号ＳＴＡＲ
Ｔを発振回路２０に与える。“Ｈ”の期間設定信号ＴＥ
ＳＴが与えられた記憶回路４０のスイッチ４２は、オフ
状態になる。“Ｈ”の発振指示信号ＳＴＡＲＴが与えら
れた発振回路２０は、発振を開始し、互いに逆相のクロ
ックＣＫ，ＣＫ／を発生する。ここまでの動作は、第１
の実施形態と同様である。
【００３４】クロックＣＫ，ＣＫ／が与えられたチャー
ジポンプ回路３０Ａ，３０Ｂは、該クロックＣＫ，ＣＫ
／を用いて電源電圧に対する昇圧を独立して行う。ここ
で、昇圧が正常に行われた場合には、高電圧ＶＰＰが対
比用電圧ＶＰＰ２よりも高くなるが、何等かの理由で高
電圧ＶＰＰが所望電圧値にならず、例えば１０［Ｖ］に
なったとする。これに対し、対比用電圧ＶＰＰ２は正常
であり、１２［Ｖ］であるとする。高電圧ＶＰＰと対比
用電圧ＶＰＰ２とは、電圧比較回路６１に入力されて比
較される。電圧比較回路６１は、“Ｈ”の信号を出力し
てフリップフロップ６２に与える。フリップフロップ６
２は、期間設定信号ＴＥＳＴの立下がりに同期して、電
圧比較回路６１が出力する“Ｈ”の信号をラッチし、こ
れを判定信号ＬＶＰＰとして外部へ出力する。このとき
インバータ６３が出力する判定信号ＤＩＳ／は“Ｌ”と
なり、書き込み制御回路１０に与えられる。書き込み制
御回路１０及び発振回路２０は、第１の実施形態と同様
に動作し、該発振回路２０の発振が停止し、チャージポ
ンプ回路３０Ａ，３０Ｂの昇圧が停止する。よって、記
憶回路４０中のメモリセル４１には書き込みが行われな
い。
ジポンプ回路３０Ａ，３０Ｂは、該クロックＣＫ，ＣＫ
／を用いて電源電圧に対する昇圧を独立して行う。ここ
で、昇圧が正常に行われた場合には、高電圧ＶＰＰが対
比用電圧ＶＰＰ２よりも高くなるが、何等かの理由で高
電圧ＶＰＰが所望電圧値にならず、例えば１０［Ｖ］に
なったとする。これに対し、対比用電圧ＶＰＰ２は正常
であり、１２［Ｖ］であるとする。高電圧ＶＰＰと対比
用電圧ＶＰＰ２とは、電圧比較回路６１に入力されて比
較される。電圧比較回路６１は、“Ｈ”の信号を出力し
てフリップフロップ６２に与える。フリップフロップ６
２は、期間設定信号ＴＥＳＴの立下がりに同期して、電
圧比較回路６１が出力する“Ｈ”の信号をラッチし、こ
れを判定信号ＬＶＰＰとして外部へ出力する。このとき
インバータ６３が出力する判定信号ＤＩＳ／は“Ｌ”と
なり、書き込み制御回路１０に与えられる。書き込み制
御回路１０及び発振回路２０は、第１の実施形態と同様
に動作し、該発振回路２０の発振が停止し、チャージポ
ンプ回路３０Ａ，３０Ｂの昇圧が停止する。よって、記
憶回路４０中のメモリセル４１には書き込みが行われな
い。
【００３５】次に、高電圧ＶＰＰが所望電圧値に昇圧さ
れる場合の動作を説明する。図１３のように、リセット
信号ＲＳＴを与え、さらに開始信号ＥＮＡを“Ｈ”にす
ると、書き込み制御回路１０、発振回路２０及びチャー
ジポンプ回路３０Ａ，３０Ｂが前述と同様に動作する。
チャージポンプ回路３０Ａが例えば２０［Ｖ］の高電圧
ＶＰＰを出力し、チャージポンプ回路３０Ｂが１２
［Ｖ］の対比用電圧ＶＰＰ２を出力する。このときに
は、電圧比較回路６１が“Ｌ”を出力する。よって、期
間設定信号ＴＥＳＴが立下がってフリップフロップ６２
がラッチしたときに、判定信号ＬＶＰＰ及びＤＩＳ／
が、“Ｌ”及び“Ｈ”を保つ。そのため、記憶回路４０
中のメモリセル４１には、スイッチ４２を介して正常な
所望電圧値の高電圧ＶＰＰが与えられて書き込みが行わ
れる。
れる場合の動作を説明する。図１３のように、リセット
信号ＲＳＴを与え、さらに開始信号ＥＮＡを“Ｈ”にす
ると、書き込み制御回路１０、発振回路２０及びチャー
ジポンプ回路３０Ａ，３０Ｂが前述と同様に動作する。
チャージポンプ回路３０Ａが例えば２０［Ｖ］の高電圧
ＶＰＰを出力し、チャージポンプ回路３０Ｂが１２
［Ｖ］の対比用電圧ＶＰＰ２を出力する。このときに
は、電圧比較回路６１が“Ｌ”を出力する。よって、期
間設定信号ＴＥＳＴが立下がってフリップフロップ６２
がラッチしたときに、判定信号ＬＶＰＰ及びＤＩＳ／
が、“Ｌ”及び“Ｈ”を保つ。そのため、記憶回路４０
中のメモリセル４１には、スイッチ４２を介して正常な
所望電圧値の高電圧ＶＰＰが与えられて書き込みが行わ
れる。
【００３６】以上のように、この第２の実施形態では、
チャージポンプ回路３０Ａとチャージポンプ回路３０Ｂ
とを設け、基準電圧ＶＢＧを用いずに、チャージポンプ
回路３０Ｂで生成した対比用電圧ＶＰＰ２を用いて高電
圧ＶＰＰが正常化かどうかを判定し、正常で所望電圧値
になるときだけに書き込みが行える構成とし、高電圧Ｖ
ＰＰが正常でないときには判定信号ＬＶＰＰでそれを示
すようにしたので、第１の実施形態と同様に、高電圧Ｖ
ＰＰが所望電圧になっていない場合には書き込みを行わ
ず、その情報を示す判定信号ＬＶＰＰを外部でモニタす
ることにより、メモリセル４１のデータを確認する必要
がない。さらに、同様の構成のチャージポンプ回路３０
Ａ，３０Ｂを用意するだけでよいので、基準電圧ＶＢＧ
を精度よく発生する基準電圧発生回路５１等が不要とな
り、構成が第１の実施形態よりも簡単にできる。
チャージポンプ回路３０Ａとチャージポンプ回路３０Ｂ
とを設け、基準電圧ＶＢＧを用いずに、チャージポンプ
回路３０Ｂで生成した対比用電圧ＶＰＰ２を用いて高電
圧ＶＰＰが正常化かどうかを判定し、正常で所望電圧値
になるときだけに書き込みが行える構成とし、高電圧Ｖ
ＰＰが正常でないときには判定信号ＬＶＰＰでそれを示
すようにしたので、第１の実施形態と同様に、高電圧Ｖ
ＰＰが所望電圧になっていない場合には書き込みを行わ
ず、その情報を示す判定信号ＬＶＰＰを外部でモニタす
ることにより、メモリセル４１のデータを確認する必要
がない。さらに、同様の構成のチャージポンプ回路３０
Ａ，３０Ｂを用意するだけでよいので、基準電圧ＶＢＧ
を精度よく発生する基準電圧発生回路５１等が不要とな
り、構成が第１の実施形態よりも簡単にできる。
【００３７】なお、本発明は、上記実施形態に限定され
ず種々の変形が可能である。例えば、第１及び第２の実
施形態では、高電圧ＶＰＰによって書き込みが行える不
揮発性メモリの記憶回路４０を持つ半導体記憶装置に適
した電圧検出回路を説明したが、高電圧ＶＰＰが必要な
他の対象素子を持つ半導体集積装置にも適用が可能であ
る。この場合には、対象素子に不完全な高電圧ＶＰＰが
供給されないので、誤動作等が防止できる等の効果が得
られる。
ず種々の変形が可能である。例えば、第１及び第２の実
施形態では、高電圧ＶＰＰによって書き込みが行える不
揮発性メモリの記憶回路４０を持つ半導体記憶装置に適
した電圧検出回路を説明したが、高電圧ＶＰＰが必要な
他の対象素子を持つ半導体集積装置にも適用が可能であ
る。この場合には、対象素子に不完全な高電圧ＶＰＰが
供給されないので、誤動作等が防止できる等の効果が得
られる。
【００３８】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、所定期間が経過するまで高電圧の対象素子へ
の供給を遮断するスイッチと、基準電圧発生回路と、基
準電圧との比較で高電圧が所望電圧値に到達したか否か
を示す信号を出力する電圧比較手段と、検出手段と、高
電圧が所望電圧値に到達していない場合にはチャージポ
ンプ回路での昇圧を停止し、到達している場合に昇圧を
継続させる停止手段とで構成した電圧検出回路を、電源
電圧の昇圧を行って高電圧を出力するチャージポンプ回
路からその高電圧を供給して対象素子を機能させる装置
に設けたので、該対象素子へは所望電圧値に満たない高
電圧が供給されなくなり、例えば誤動作等が防止でき
る。
によれば、所定期間が経過するまで高電圧の対象素子へ
の供給を遮断するスイッチと、基準電圧発生回路と、基
準電圧との比較で高電圧が所望電圧値に到達したか否か
を示す信号を出力する電圧比較手段と、検出手段と、高
電圧が所望電圧値に到達していない場合にはチャージポ
ンプ回路での昇圧を停止し、到達している場合に昇圧を
継続させる停止手段とで構成した電圧検出回路を、電源
電圧の昇圧を行って高電圧を出力するチャージポンプ回
路からその高電圧を供給して対象素子を機能させる装置
に設けたので、該対象素子へは所望電圧値に満たない高
電圧が供給されなくなり、例えば誤動作等が防止でき
る。
【００３９】第２の発明によれば、所定期間が経過する
までチャージポンプ回路が出力する高電圧のメモリセル
への供給を遮断するスイッチと、基準電圧発生回路と、
基準電圧との比較で高電圧が所望電圧値に到達したか否
かを示す信号を出力する電圧比較手段と、検出手段と、
高電圧が所望電圧値に到達していない場合にはチャージ
ポンプ回路の昇圧を停止し、到達している場合には該昇
圧を継続させる停止手段とで構成した電圧検出回路を、
その高電圧をチャージポンプ回路からメモリセルに供給
して書き込みを行う装置に設けたので、基準電圧を適切
な値にすれば、誤った書き込みを行う等の問題を起こさ
ない。第３の発明によれば、第１の発明における基準電
圧発生回路の代わりに、対比用チャージポンプ回路を設
けたので、簡単な構成で第１の発明と同様の効果を奏す
る電圧検出回路を実現できる。
までチャージポンプ回路が出力する高電圧のメモリセル
への供給を遮断するスイッチと、基準電圧発生回路と、
基準電圧との比較で高電圧が所望電圧値に到達したか否
かを示す信号を出力する電圧比較手段と、検出手段と、
高電圧が所望電圧値に到達していない場合にはチャージ
ポンプ回路の昇圧を停止し、到達している場合には該昇
圧を継続させる停止手段とで構成した電圧検出回路を、
その高電圧をチャージポンプ回路からメモリセルに供給
して書き込みを行う装置に設けたので、基準電圧を適切
な値にすれば、誤った書き込みを行う等の問題を起こさ
ない。第３の発明によれば、第１の発明における基準電
圧発生回路の代わりに、対比用チャージポンプ回路を設
けたので、簡単な構成で第１の発明と同様の効果を奏す
る電圧検出回路を実現できる。
【００４０】第４の発明によれば、第２の発明における
基準電圧発生回路の代わりに、対比用チャージポンプ回
路を設けたので、簡単な構成で第２の発明と同様の効果
を奏する電圧検出回路を実現できる。第５の発明によれ
ば、第１〜第３または第４の発明において、判定信号を
外部にモニタ用に出力する構成にしたので、対象素子や
メモリセルに所望電圧値の高電圧が供給されたか供給さ
れなかったかが、外部に知らされる。そのため、例え
ば、メモリセルの書き込み状態を確認する必要がなくな
る。また、例えば、故意に第３者が高電圧を下げて不揮
発性メモリに書き込みができないようにした場合等で
も、判別信号をＣＰＵのリセット入力とすれば、リセッ
トさせる等の対策を打つこともできる。
基準電圧発生回路の代わりに、対比用チャージポンプ回
路を設けたので、簡単な構成で第２の発明と同様の効果
を奏する電圧検出回路を実現できる。第５の発明によれ
ば、第１〜第３または第４の発明において、判定信号を
外部にモニタ用に出力する構成にしたので、対象素子や
メモリセルに所望電圧値の高電圧が供給されたか供給さ
れなかったかが、外部に知らされる。そのため、例え
ば、メモリセルの書き込み状態を確認する必要がなくな
る。また、例えば、故意に第３者が高電圧を下げて不揮
発性メモリに書き込みができないようにした場合等で
も、判別信号をＣＰＵのリセット入力とすれば、リセッ
トさせる等の対策を打つこともできる。
【図１】本発明の第１の実施形態を示す半導体集積装置
の構成図である。
の構成図である。
【図２】従来の一般的な不揮発性メモリの書き込み回路
を示す構成図である。
を示す構成図である。
【図３】図１中の書き込み制御回路１０の構成例を示す
回路図である。
回路図である。
【図４】図１中の発振回路２０の構成例を示す回路図で
ある。
ある。
【図５】図１中のチャージポンプ回路３０の構成例を示
す回路図である。
す回路図である。
【図６】図１中の記憶回路４０の構成例を示す回路図で
ある。
ある。
【図７】図１中の高電圧検出部５０の構成例を示す回路
図である。
図である。
【図８】図１の動作波形（その１）を示すタイムチャー
トである。
トである。
【図９】図１の動作波形（その２）を示すタイムチャー
トである。
トである。
【図１０】本発明の第２の実施形態を示す半導体集積装
置の構成図である。
置の構成図である。
【図１１】図１０中の高電圧検出部６０の構成例を示す
回路図である。
回路図である。
【図１２】図１０の動作波形（その１）を示すタイムチ
ャートである。
ャートである。
【図１３】図１０の動作波形（その２）を示すタイムチ
ャートである。
ャートである。
１０ 書き込み制御回路 １２ 期間設定用パルス発生回路 ２０ 発振回路 ３０，３０Ａ チャージポンプ回路 ３０Ｂ 対比用チャージポンプ回路 ３１〜３３ ポンプ ４０ 記憶回路 ４１ メモリセル ４２ スイッチ ５０，６０ 高電圧検出部 ５１ 基準電圧発生回路 ５４，６１ 電圧比較回路 ５５，６２ 遅延型フリップフロップ ５６，６３ インバータ ＶＰＰ 高電圧 ＶＰＰ２ 対比用電圧 ＶＢＧ 基準電圧 ＳＴＡＲＴ 発振指示信号 ＴＥＳＴ 期間設定信号 ＣＫ，ＣＫ／ クロック ＬＶＰＰ，ＤＩＳ／ 判定信号
Claims (5)
- 【請求項１】 電源電圧の昇圧を行って高電圧を出力す
るチャージポンプ回路を有し、前記チャージポンプ回路
が出力した高電圧を対象素子に供給して該対象素子を機
能させる装置に設けられた電圧検出回路であって、 前記チャージポンプ回路が前記昇圧を開始してから所定
期間が経過するまで該チャージポンプ回路が出力する前
記高電圧の前記対象素子への供給を遮断するスイッチ
と、 基準電圧を発生する基準電圧発生回路と、 前記基準電圧との比較で前記チャージポンプ回路の出力
する前記高電圧が所望電圧値に到達したか否かを示す信
号を出力する電圧比較手段と、 前記チャージポンプ回路が前記昇圧を開始してから前記
所定期間が経過したときに前記電圧比較手段の前記出力
信号に応答して、前記高電圧が前記所望電圧値に到達し
たか否かの判定信号を出力する検出手段と、 前記判定信号が前記高電圧が前記所望電圧値に到達して
いないことを示す場合には前記チャージポンプ回路の前
記昇圧を停止し、到達していることを示す場合には該昇
圧を継続させる停止手段とを、備えたことを特徴とする
電圧検出回路。 - 【請求項２】 電源電圧の昇圧を行って高電圧を出力す
るチャージポンプ回路と前記チャージポンプ回路が出力
した高電圧をメモリセルに供給して書き込みを行う記憶
回路とを有する装置に設けられた電圧検出回路であっ
て、 前記チャージポンプ回路が前記昇圧を開始してから所定
期間が経過するまで該チャージポンプ回路が出力する前
記高電圧の前記メモリセルへの供給を遮断するスイッチ
と、 請求項１記載の基準電圧発生回路、電圧比較手段、検出
手段及び停止手段とを、備えたことを特徴とする電圧検
出回路。 - 【請求項３】 電源電圧の昇圧を行って高電圧を出力す
るチャージポンプ回路を有し、前記チャージポンプ回路
が出力した高電圧を対象素子に供給して該対象素子を機
能させる装置に設けられた電圧検出回路であって、 前記チャージポンプ回路が前記昇圧を開始してから所定
期間が経過するまで該チャージポンプ回路が出力する前
記高電圧の前記対象素子への供給を遮断するスイッチ
と、 前記電源電圧の昇圧を行って前記高電圧と対比するため
の対比用電圧を前記チャージポンプ回路とは独立に生成
する対比用チャージポンプ回路と、 前記対比用電圧との比較で前記チャージポンプ回路が出
力する前記高電圧が所望電圧値に到達したか否かを示す
信号を出力する電圧比較手段と、 前記チャージポンプ回路が前記昇圧を開始してから前記
所定期間が経過したときに前記電圧比較手段の前記出力
信号に応答して、前記高電圧が前記所望電圧値に到達し
たか否かの判定信号を出力する検出手段と、 前記判定信号が前記高電圧が前記所望電圧値に到達して
いないことを示す場合には前記チャージポンプ回路の前
記昇圧を停止し、到達していることを示す場合には該昇
圧を継続させる停止手段とを、備えたことを特徴とする
電圧検出回路。 - 【請求項４】 電源電圧の昇圧を行って高電圧を出力す
るチャージポンプ回路と前記チャージポンプ回路が出力
した高電圧をメモリセルに供給して書き込みを行う記憶
回路とを有する装置に設けられた電圧検出回路であっ
て、 前記チャージポンプ回路が前記昇圧を開始してから所定
期間が経過するまで該チャージポンプ回路が出力する前
記高電圧の前記メモリセルへの供給を遮断するスイッチ
と、 請求項３記載の対比用チャージポンプ回路、電圧比較手
段、検出手段及び停止手段とを、備えたことを特徴とす
る電圧検出回路。 - 【請求項５】 前記判定信号は、外部にモニタ用として
出力する構成にしたことを特徴する請求項１、２、３ま
たは４記載の電圧検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16521499A JP3563298B2 (ja) | 1999-06-11 | 1999-06-11 | 電圧検出回路 |
| US09/591,339 US6373326B1 (en) | 1999-06-11 | 2000-06-09 | Writing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16521499A JP3563298B2 (ja) | 1999-06-11 | 1999-06-11 | 電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353392A true JP2000353392A (ja) | 2000-12-19 |
| JP3563298B2 JP3563298B2 (ja) | 2004-09-08 |
Family
ID=15808027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16521499A Expired - Fee Related JP3563298B2 (ja) | 1999-06-11 | 1999-06-11 | 電圧検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6373326B1 (ja) |
| JP (1) | JP3563298B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734717B2 (en) | 2001-12-29 | 2004-05-11 | Hynix Semiconductor Inc. | Charge pump circuit |
| JP2008035610A (ja) * | 2006-07-28 | 2008-02-14 | Oki Electric Ind Co Ltd | 昇圧回路 |
| JP2011014197A (ja) * | 2009-07-02 | 2011-01-20 | Renesas Electronics Corp | 半導体装置 |
| US8831211B2 (en) | 2004-11-19 | 2014-09-09 | Linear Technology Corporation | Common-mode data transmission for power over ethernet system |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7003421B1 (en) * | 2003-11-03 | 2006-02-21 | Lsi Logic Corporation | VDD over and undervoltage measurement techniques using monitor cells |
| US7072193B2 (en) * | 2004-05-19 | 2006-07-04 | Toppoly Optoelectronics Corp. | Integrated charge pump DC/DC conversion circuits using thin film transistors |
| US7545203B2 (en) * | 2005-09-29 | 2009-06-09 | Hynix Semiconductor, Inc. | Internal voltage generation circuit |
| US8653883B2 (en) * | 2012-05-15 | 2014-02-18 | Nanya Technology Corporation | Voltage doubler and oscillating control signal generator thereof |
| KR20220148548A (ko) | 2021-04-29 | 2022-11-07 | 삼성전자주식회사 | 이상 전압 감지 장치, 스토리지 장치 및 차량 |
| KR20220148551A (ko) | 2021-04-29 | 2022-11-07 | 삼성전자주식회사 | 스토리지 장치 및 메모리 시스템 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2719135B1 (fr) * | 1994-04-21 | 1996-06-28 | Sgs Thomson Microelectronics | Circuit de limitation de tension avec comparateur à hystérésis. |
-
1999
- 1999-06-11 JP JP16521499A patent/JP3563298B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-09 US US09/591,339 patent/US6373326B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734717B2 (en) | 2001-12-29 | 2004-05-11 | Hynix Semiconductor Inc. | Charge pump circuit |
| US8831211B2 (en) | 2004-11-19 | 2014-09-09 | Linear Technology Corporation | Common-mode data transmission for power over ethernet system |
| JP2008035610A (ja) * | 2006-07-28 | 2008-02-14 | Oki Electric Ind Co Ltd | 昇圧回路 |
| JP2011014197A (ja) * | 2009-07-02 | 2011-01-20 | Renesas Electronics Corp | 半導体装置 |
| US8179734B2 (en) | 2009-07-02 | 2012-05-15 | Renesas Electronics Corporation | Semiconductor device |
| US8693268B2 (en) | 2009-07-02 | 2014-04-08 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3563298B2 (ja) | 2004-09-08 |
| US6373326B1 (en) | 2002-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6724242B2 (en) | Pump circuits and methods for integrated circuits including first and second oscillators and first and second pumps | |
| US20060202728A1 (en) | Charge pump clock for non-volatile memories | |
| US20080042234A1 (en) | Electric fuse circuit and electronic component | |
| US7772910B2 (en) | Internal clock generator, system and method | |
| US8693268B2 (en) | Semiconductor device | |
| JP2000353392A (ja) | 電圧検出回路 | |
| US8358555B2 (en) | Fuse circuit and control method thereof | |
| KR100549345B1 (ko) | 고전압 공급 회로 및 고전압 공급 방법 | |
| KR20140075337A (ko) | 전압 생성회로 | |
| JP2003023343A (ja) | 遅延信号生成回路 | |
| US6768688B2 (en) | Semiconductor memory device having booster circuits | |
| CN113345483B (zh) | 半导体装置 | |
| US7616049B2 (en) | Pumping voltage generating apparatus of semiconductor integrated circuit | |
| JP2004220711A (ja) | 半導体集積回路装置 | |
| US11302401B2 (en) | Flash memory system | |
| JP2019168392A (ja) | 半導体装置及び電子機器 | |
| JP2725560B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3537989B2 (ja) | 不揮発性半導体記憶装置 | |
| US6278651B1 (en) | High voltage pump system for programming fuses | |
| JP7048794B1 (ja) | 半導体装置および動作方法 | |
| KR100845798B1 (ko) | 전압 생성 회로 및 이를 이용한 반도체 메모리 장치 | |
| JPH10208488A (ja) | チャージポンプ出力制御回路 | |
| KR970029875A (ko) | 플래쉬 메로리셀의 소거 확인방법 및 그 확인회로 | |
| JP2010192023A (ja) | 強誘電体記憶装置 | |
| KR20100026203A (ko) | 반도체장치의 고전압제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |