KR102471533B1 - 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템 - Google Patents

패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템 Download PDF

Info

Publication number
KR102471533B1
KR102471533B1 KR1020217031835A KR20217031835A KR102471533B1 KR 102471533 B1 KR102471533 B1 KR 102471533B1 KR 1020217031835 A KR1020217031835 A KR 1020217031835A KR 20217031835 A KR20217031835 A KR 20217031835A KR 102471533 B1 KR102471533 B1 KR 102471533B1
Authority
KR
South Korea
Prior art keywords
die
coupled
back side
layer
rdl
Prior art date
Application number
KR1020217031835A
Other languages
English (en)
Other versions
KR20210122919A (ko
Inventor
케빈 제이. 리
루치르 사라스와트
우베 질만
니콜라스 피. 카울리
리차드 제이. 골드만
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20210122919A publication Critical patent/KR20210122919A/ko
Application granted granted Critical
Publication of KR102471533B1 publication Critical patent/KR102471533B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)

Abstract

재분배 층(RDL)을 갖는 제1 다이의 이면측, 이면측 상에 배치된 하나 이상의 패시브 평면형 디바이스로서 RDL 내에 형성되는 하나 이상의 패시브 평면형 디바이스, 액티브 영역을 갖는 제1 다이의 전면측 및 액티브 영역을 하나 이상의 패시브 디바이스와 결합시키기 위한 하나 이상의 비아를 포함하는 장치가 개시되어 있다.

Description

패시브 평면형 디바이스를 갖는 RF 회로 장치 및 패시브 평면형 디바이스를 갖는 RF 회로 시스템{RF CIRCUIT APPARATUS WITH PASSIVE PLANAR DEVICE AND RF CIRCUIT SYSTEM WITH PASSIVE PLANAR DEVICE}
분배 필터 엘리먼트, 인덕터, 밸런 등 같은 평면 패시브 디바이스를 모놀리식 집적 회로(IC) 상에 집적하기 위한 현재의 방법은 이들을 다이의 전면측 또는 액티브측에 제조하는 것이다. 다이의 전면측은 액티브 디바이스를 갖는 기판의 측면이다. 도 1a는 IC 다이의 액티브측에 평면형 디바이스(예를 들어, 스트립라인 인터-디지털 필터, 인덕터, 결합된 개회로 라인 및 스터브-타입 저역 통과 필터(LPF))와 액티브 디바이스(예를 들어, 위상 고정 루프(PLL) 및 입출력 송수신기(I/O))를 갖는 모놀리식 RF(무선 주파수) IC의 상면도(100)를 예시한다. 평면형 디바이스는 다이의 액티브 영역의 상당한 부분을 점유한다. 따라서, 더 작은 다이의 제조가 어려워진다.
산업계는 또한 더 높은 수준으로 집적된 시스템을 향해 나아가고 있다. 예로서, 이동 통신 디바이스는 소형화에 대한 추구와 비용 절감에 대한 높은 요구 하에 제조되며, 따라서, 단일 시스템-온-칩(SoC)으로의 점점 더 많은 구성요소의 통합은 중요한 핵심 영역이다. 표면 음향파(SAW) 필터는 현대의 이동 통신 디바이스에서 중요한 역할을 수행하며, 대역 통과 필터(BPF) 및 안테나 듀플렉서로서 널리 사용되고 있다. 또한, SAW 필터는 전자기계적 구성요소를 포함하고, 송신기 및 수신기 회로를 포함하는 IC 아래에 있는 별개의 디바이스에 의해 특수한 마이크로기계가공 기술을 통해 제조된다. 다중대역 통신 디바이스, 예컨대, 롱-텀 에볼루션(LTE) 송수신기에서, 상당한 양의 SAW 필터가 요구되며, 이들은 대부분 상당한 보드 영역을 점유하는 별개의 구성요소들이다.
아래에 주어진 상세한 설명과 본 개시내용의 다양한 실시예의 첨부 도면으로부터 본 개시내용의 실시예를 더 완전하게 이해할 수 있을 것이지만, 본 개시 내용이 이러한 특정 실시예에 한정되는 것으로 이해하여서는 아니되며, 이들은 단지 설명과 이해를 위한 것일 뿐이다.
도 1a는 평면형 패시브 디바이스가 IC 다이의 액티브측 상에 배치되어 있는, 모놀리식 무선-주파수(RF) 집적 회로(IC))의 상면도를 예시한다.
도 1b는 쓰루-실리콘-비아(TSV)를 갖는 다이의 이면측 상의 재분배 층(RDL) 레이아웃의 상면도를 예시한다.
도 2는 본 개시내용의 일부 실시예에 따른, 하나 이상의 평면형 패시브 디바이스가 다이의 이면측 상에 배치되어 있는 다이의 3차원(3D) 도면을 예시한다.
도 3은 본 개시내용의 일부 실시예에 따른, 다이 중 하나의 이면측 상에 배치된 하나 이상의 평면형 패시브 디바이스를 갖는 적층된 다이의 단면을 예시한다.
도 4는 본 개시내용의 일부 실시예에 따른, 이면측 상에 배치된 복수의 평면형 패시브 디바이스와 TSV를 갖는 다이의 이면측의 RDL 레이아웃의 상면도를 예시한다.
도 5a 내지 도 5d는 본 개시내용의 일부 실시예에 따른, 다이의 이면측 상에 형성된 다양한 인덕터의 사진을 예시한다.
도 6은 본 개시내용의 일부 실시예에 따른, 반사기 단락 금속 스트립 어레이 및 인터-디지털 트랜스듀서(IDT)를 위한 다이의 이면측에 (RDL) 핑거를 갖는 다이의 단면을 예시한다.
도 7은 본 개시내용의 일부 실시예에 따른, 압전층을 구비하면서 플립칩 패키지로 결합되어 있는 도 6의 다이의 단면을 예시한다.
도 8은 본 개시내용의 일부 실시예에 따른, 다이의 이면측 상에 복수의 표면 음향파(SAW) 필터가 형성되어 있는 이동 전화 RF 회로 아키텍쳐를 예시한다.
도 9a는 본 개시내용의 일부 실시예에 따른, 다이의 이면측 상에 형성된 안테나와 복수의 SAW 필터를 갖는 RF 프론트-엔드 회로 아키텍쳐를 예시한다.
도 9b는 본 개시내용의 일부 실시예에 따른, 도 9a의 안테나와 SAW 필터를 갖는 다이의 이면측 상의 RDL 층의 상면도를 예시한다.
도 10은 본 개시내용의 일부 실시예에 따른, 다이의 이면측 상에 평면형 패시브 디바이스(예를 들어, SAW 필터)를 형성하는 방법의 플로우차트를 예시한다.
도 11은 본 개시내용의 일부 실시예에 따른, 스마트 디바이스 또는 컴퓨터 시스템 또는 SoC(시스템-온-칩)를 예시하며, 이는 적층된 다이 또는 비적층 다이로 형성된, SoC의 하나 이상의 다이의 이면측 상에 형성된 패시브 평면형 디바이스를 갖는다.
일반적으로, 다이의 이면측(즉, 다이의 기판의 이면측)은 이면측의 중간 부근에 집중된 비아(예를 들어, 쓰루-실리콘-비아(TSV))의 어레이를 포함하고, 이면측의 잔여부는 대부분 빈 공간이다. 이들 비아는 이면측 칩-대-칩(chip-to-chip) 접속을 위한 표준 랜딩 패드 구성까지 비아의 어레이를 전개(fan-out)시키기 위해 사용된다. 예로서, 대략 16μm 피치 비아의 어레이가 40x50μm 피치 국제 반도체 표준 협의 기구(Joint Electron Device Engineering Council; JEDEC) 표준 랜딩 패드 구성으로 전개된다. TSV에 관하여 다양한 실시예가 설명된다. 그러나, 다른 유형의 비아도 사용될 수 있다.
도 1b는 TSV 어레이(121)를 갖는 다이의 이면측(124)의 재분배 층(RDL)의 상면도(120)를 예시한다. TSV 어레이(121)의 확대된 부분(122)은 TSV가 이면측 칩-대-칩 접속을 위한 RDL 라인을 통해 표준 RDL 랜딩 패드 구성으로 전개되는 방식을 보여준다. 이면측에 산재된 소수의 TSV(TSV(123)으로 도시됨)를 제외하면, 이면측(124) 상의 대부분의 공간은 비어있다.
일부 실시예에서, 박화된 디바이스 웨이퍼의 현재 사용되지 않는 이면측 표면(예를 들어, 이면측 영역(124)의 빈 공간)은 평면형 패시브 디바이스(예를 들어, 분배 필터 엘리먼트, 인덕터, 밸런 등)를 기존 이면측 RDL 층으로 통합하기 위해 사용되며, 따라서, 다이의 전면측 또는 액티브측 상의 공간을 절약한다. 다이의 액티브측 상의 이러한 절약된 공간은 액티브 회로의 추가 및/또는 전체 다이 크기를 더 작아지게 하기 위해 이용가능해질 수 있다. 일부 실시예에서, 평면형 패시브 디바이스가 기존 이면측 RDL 층 내에 제조되기 때문에, 박화된 디바이스 다이의 이면측에 이면측 패시브 평면형 디바이스를 추가하기 위해 어떠한 추가적 제조 처리도 요구되지 않는다.
일부 실시예에서, 하나 이상의 표면 음향파(SAW) 필터가 다이의 이면측 상의 SAW 필터와 다이의 전면측 상의 액티브 수신기/송신기 회로 사이의 전기적 연결을 실현할 목적으로 TSV를 통합하는 다이의 이면측 상에 통합된다. 일부 실시예에서, 이러한 모놀리식 집적 회로(IC)는 SAW 필터가 상향 지향하고 액티브 CMOS 회로가 하향 반전된 상태로 전형적 패키지 기판 상으로 플립 칩 실장된다. 일부 실시예에서, 플립칩 패키지의 SAW 필터는 디바이스를 보호하기 위해, 그리고, 전자기 간섭(EMI) 및 무선-주파수 간섭(RFI) 차폐를 제공하기 위해 금속 덮개로 덮여진다.
일부 실시예에서, RDL 처리는 하나 이상의 SAW 필터를 형성하도록 확장되고, 여기서, RDL 금속은 인터-디지털 트랜스듀서(IDT) 전극을 형성하며, 이 전극은 그 상단에서 압전 기판 층(예를 들어, AlN 층)에 직접적으로 부착된다. 일부 실시예에서, 압전 층의 제조는 표준 TSV 프로세스를 사용하여 구현되는 처리 단계이다. 일부 실시예의 한 가지 기술적 효과는 다이의 전면측과는 달리 다이의 이면측이 다른 회로에 의해 점유되어 있지 않기 때문에 다수의 주파수 대역을 위한 많은 수의 SAW 필터가 실현될 수 있다는 것이다.
이하의 설명에서, 본 개시내용의 실시예에 대한 더욱 전반적인 설명을 제공하기 위해 다수의 세부사항이 언급된다. 그러나, 본 기술 분야의 숙련자는 본 개시내용의 실시예가 이들 특정 세부사항 없이도 실시될 수 있음을 명백히 알 수 있을 것이다. 다른 예에서, 본 개시내용의 실시예를 모호하게 하는 것을 피하기 위해 잘 알려진 구조 및 디바이스는 상세도가 아닌 블록도 형태로 도시되어 있다.
실시예의 대응 도면에서, 신호는 선으로 표현되어 있음을 유의하여야 한다. 더 많은 구성 신호 경로를 나타내기 위해 일부 선은 더 굵을 수 있으며, 그리고/또는 주 정보 흐름 방향을 나타내기 위해 하나 이상의 단부에 화살표를 구비할 수 있다. 이러한 표시는 제한을 의도하는 것은 아니다. 오히려, 회로 또는 논리 유닛에 대한 더 용이한 이해를 촉진하기 위해 하나 이상의 실시예와 연계하여 선이 사용되는 것이다. 설계상의 필요성 또는 선호도에 따라 지정되는 임의의 표현된 신호는 실제로 양 방향으로 이동할 수 있는 하나 이상의 신호를 포함할 수 있고, 임의의 적절한 유형의 신호 체계로 구현될 수 있다.
명세서 및 청구범위 전반에 걸쳐, 용어 "접속된"은 어떠한 중개 디바이스도 없는, 접속 대상 물들 사이의 직접적 전기 접속을 의미한다. 용어 "결합된"은 접속되는 물들 사이의 직접적 전기 접속 또는 하나 이상의 패시브 또는 액티브 중개 디바이스를 통한 간접 접속을 의미한다. 용어 "회로"는 원하는 기능을 제공하기 위해 서로 협력하도록 배열된 하나 이상의 패시브 및/또는 액티브 구성요소를 의미한다. 용어 "신호"는 적어도 하나의 전류 신호, 전압 신호 또는 데이터/클록 신호를 의미한다. 단수 표현의 의미는 복수 언급을 포함한다. "내의"의 의미는 "내의" 및 "상의"를 포함한다.
용어 "스케일링(scaling)"은 일반적으로 하나의 처리 기술로부터 다른 처리 기술로 설계(개요 및 레이아웃)를 변환하고, 후속하여, 레이아웃 영역이 감소되는 것을 지칭한다. 용어 "스케일링"은 또한 일반적으로 동일 기술 노드 내의 레이아웃 및 디바이스를 다운사이징하는 것을 지칭한다. 용어 "스케일링"은 또한 다른 파라미터, 예로서, 전력 공급 레벨에 대한 신호 주파수의 조절(예를 들어, 저속화 또는 가속화-즉, 각각 하향 스케일링 또는 상향 스케일링)하는 것을 지칭할 수 있다. 용어 "실질적으로", "근접", "대략", "부근" 및 "약"은 일반적으로 목표 값의 +/- 20% 이내가 되는 것을 지칭한다.
달리 명시적되지 않는다면, 공통 대상을 설명하기 위해 서수 형용사 "제1", "제2" 및 "제3" 등을 사용하는 것은 단지 유사 대상의 서로 다른 예가 지칭됨을 나타내는 것이며, 이렇게 설명된 대상이 시간적으로, 공간적으로, 순위적으로 또는 임의의 다른 방식으로 주어진 순서로 존재하여야만 함을 의미하기를 의도하지는 않는다.
실시예의 목적상, 다양한 블록에서 사용되는 트랜지스터는 금속 산화물 반도체(MOS) 트랜지스터이며, 이는 드레인, 소스, 게이트 및 벌크 단자를 포함한다. 또한, 트렌지스터는 트라이-게이트 및 핀펫(FinFET) 트랜지스터, 전체 둘레에 게이트가 존재하는 원통형 트랜지스터,
터널링 FET(TFET), 정사각형 와이어 또는 직사각형 리본 트랜지스터 또는 탄소 나노튜브나 스핀트로닉 디바이스 같이 트랜지스터 기능을 구현하는 다른 디바이스를 포함한다.
즉, MOSFET 대칭적 소스 및 드레인 단자는 동일한 단자이고, 본 명세서에서 상호교환적으로 사용된다. 한편, TFET 디바이스는 비대칭적 소스 및 드레인 단자를 갖는다. 본 기술 분야의 숙련자는 본 개시내용의 범주로부터 벗어나지 않고 다른 트랜지스터, 예로서, 바이폴라 접합 트랜지스터-BJT PNP/NPN, BiCMOS, CMOS, eFET 등이 사용될 수 있음을 알 수 있을 것이다. 용어 "MN"은 n-형 트랜지스터(예를 들어, NMOS, NPN BJT 등)를 나타내고, 용어 "MP"는 p-형 트랜지스터(예를 들어, PMOS, PNP BJT 등)를 나타낸다.
도 2는 본 개시내용의 일부 실시예에 따른, 하나 이상의 평면형 패시브 디바이스가 다이의 이면측 상에 배치되어 있는 다이의 3차원(3D) 도면(200)을 예시한다. 실시예를 불명확하게 하지 않기 위해, 3D 도면(200)에 모든 가능한 층이 도시되어 있는 것은 아니다.
일부 실시예에서, 다이는 전면측 범프(201)를 갖는 층, 이면 단부 상호접속 층(202), 전면 단부 트랜지스터 층(203), 실리콘(Si) 웨이퍼 층(204), 이면측 패시베이션 층(208)(예를 들어, SIN 또는 SiC 층), 이면측 유전체 층(209)(예를 들어, SIN, SiO2 또는 SiC 층), 이면측 RDL 배리어(210), 이면측 RDL(211), 이면측 표면 피니시 범프의 층(212) 및 이면측 평면형 디바이스(예를 들어, 213, 214)를 포함하는 다수의 층을 포함한다. 전면측 범프(201)는 패키지(예를 들어, 플립칩 패키지)에 결합될 수 있다. 일부 실시예에서, 이면측 표면 피니시 범프(212)는 다른 다이에 또는 패키지의 다른 노드에 결합될 수 있다.
일부 실시예에서, 평면형 패시브 디바이스(예를 들어, 디바이스(213, 214))는 RDL(124)의 자유 영역에서 이면측 RDL(211)을 사용하여 형성된다. 일부 실시예에서, 다이의 전면측(예를 들어, 이면 단부 층(202) 및 전면 단부 층(203))은 액티브 디바이스(예를 들어, 트랜지스터, 증폭기 등)를 위한 액티브 영역을 포함하고, 다이의 이면측은 평면형 패시브 디바이스를 포함한다. 일부 실시예에서, 이면측 패시브 평면형 디바이스(예를 들어, 디바이스(213, 214)는 TSV(205)를 거쳐 전면측 액티브 디바이스에 전기적으로 결합된다. 여기서, TSV(205)는 전면측 액티브 영역을 다이 이면측에 결합시키기 위해 기판(예를 들어, Si 웨이퍼(204))에 형성된 전도성 비아(예를 들어, Cu)이다. 일부 실시예에서, TSV(205)는 TSV 라이너(207)에 의해 둘러싸여진다.
일부 실시예에서, TSV(205)는 이면측 표면 피니시 범프(212)(예를 들어, 어레이 부분(122)의 TSV)에 결합된다. 일부 실시예에서, TSV(205)는 RDL 라인에서 평면형 패시브 디바이스(예를 들어, 디바이스(213 및/또는 214)에 결합된다. 도 2의 실시예가 두 개의 패시브 평면형 디바이스-이면측 정사각형 나선 인덕터(213) 및 이면측 스트립라인 인터-디지털-타입 인덕터(214)-를 도시하지만, 임의의 수 및 유형의 평면형 패시브 디바이스가 다이의 이면측 상에 형성될 수 있다. 예로서, 패시브 평면형 디바이스는 평면형 대역 통과 필터(BPF), 평면형 저역 통과 필터(LPF), 단순 평면형 필터, 인덕터, 밸런, 안테나, SAW 필터, MEMS(마이크로-전자-기계 시스템) 등을 포함한다.
평면형 BPF의 예는 용량성 갭 스트립라인 필터, 스트립라인 병렬 결합 라인 필터, 스트립라인 인터-디지털 필터(도 2에 도시됨), 스트립라인 헤어핀 필터, 스트립라인 스터브 필터(예를 들어, λ/4 단락 회로 스터브), 프랙탈-형상 마이크로스트립 필터 등을 포함한다. 평면형 LPF의 예는 라인의 교번적 고 및 저 임피던스 섹션으로부터 형성된 단차식-임피던스 LPF, 션트 공진기를 구비한 단차식-임피던스 LPF, 주 라인의 교번적 측부 상에서 λ/4 이격된 표준 스터브, 버터플라이 스터브, 병렬적 이중 스터브, 레디얼 스터브, 병렬적 레디얼 스터브, 클로버잎 스터브(즉, 트리플 병렬적 레디얼 스터브), 등을 포함한다. 단순 평면형 필터의 예는 주 라인과 병렬적인 단락 회로 스터브, 주 라인과 병렬적인 개회로 스터브, 주 라인에 결합된 단락 회로 라인, 개회로 라인에 결합된 단락 회로 라인, 급격 단차식 임피던스, 급격 단부로 이어지는 라인, 라인 내 핫(hot) 또는 슬릿, 라인을 가로지른 횡방향 하프-슬릿, 라인 내의 갭, 등을 포함한다. 안테나의 예는 공평면 도파(CPW) 안테나, 마이크로스트립 안테나, 스트립라인 슬롯 안테나 등을 포함한다.
도 2의 실시예 중 일부의 한가지 비제한적 기술적 효과는 박화된 TSV 디바이스 웨이퍼의 이면측 상의 다량의 현재 사용되지 않는 공간이 이제 일반적으로 액티브 디바이스에 비해 크기가 큰 평면형 패시브 디바이스를 위해 사용된다는 것이다. 기존 RDL 상에 평면형 패시브 디바이스를 배치함으로써, 추가적 제조 처리가 요구되지 않을 수 있다. 도 1을 참조로 예시된 바와 같이 평면형 패시브 디바이스가 대체로 크기가 크기 때문에, 다이의 이면측에 패시브 평면형 디바이스를 형성함으로써, 다이의 액티브 영역(또는 전면측)의 공간이 자유로워진다. 이 자유로워진 공간은 다이의 크기를 감소시킬 수 있으며, 이는 비용 절약으로 해석될 수 있다.
도 3은 본 개시내용의 일부 실시예에 따른, 다이 중 하나의 이면측 상에 배치된 하나 이상의 평면형 패시브 디바이스를 갖는 적층된 다이의 단면(300)을 예시한다. 임의의 다른 도면의 엘리먼트와 동일한 참조 번호(또는 명칭)를 갖는 도 3의 엘리먼트는 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이에만 한정되는 것은 아님을 밝혀둔다.
도 3의 일부 실시예가 두 개의 적층된 다이-제1 다이(301) 및 제2 다이(302))를 참조로 설명되지만, 임의의 수의 다이가 적층될 수 있고, TSV는 (예를 들어, 다수의 다이의 기판의 이면측 그리고 기판의 전면측의) 다양한 노드를 전기적으로 결합시키기 위해 사용될 수 있다. 일부 실시예에서, 제1 다이(301)의 이면측은 제1 다이(301)의 이면측 범프를 거쳐 제2 다이(302)의 전면측에 결합된다. 일부 실시예에서, 이면측 패시브 디바이스(예를 들어, 디바이스(213))는 제1 다이(301)의 기판의 전면측의 액티브 영역에 결합된다. 예로서, 제1 다이(301)의 액티브 회로(예를 들어, 증폭기)는 제1 다이(301)의 이면측 정사각형 나선형 인덕터(213)에 결합된다. 일부 실시예에서, 이면측 패시브 디바이스(예를 들어, 디바이스(214))는 제2 다이(302)의 기판의 전면측의 액티브 영역에 결합된다. 예로서, 제2 다이(302)의 액티브 회로(예를 들어, 증폭기)는 제1 다이(301)의 이면측 스트립라인 인터-디지털-타입 인덕터(214)에 결합된다.
도 4는 본 개시내용의 일부 실시예에 따른, 이면측 상에 배치된 복수의 평면형 패시브 디바이스와 TSV를 갖는 다이의 이면측의 RDL 레이아웃의 상면도(400)를 예시한다. 임의의 다른 도면의 엘리먼트와 동일한 참조 번호(또는 명칭)를 갖는 도 4의 엘리먼트는 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이에만 한정되는 것은 아님을 밝혀둔다.
일부 실시예에서, 이면측(124)의 큰 자유 공간이 패시브 평면형 디바이스(401 내지 408)를 형성하기 위해 사용된다. 실시예가 8개 패시브 평면형 디바이스를 도시하지만, (비록 공간이 허용하여야 하지만) 임의의 수의 평면형 디바이스가 이면측(124)의 자유 공간에 형성될 수 있다. 일부 실시예에서, TSV(401a, 401b)(예를 들어, TSV(205))가 패시브 평면형 디바이스(예를 들어, 디바이스(401)를 다른 다이 또는 동일 다이의 전면측의 액티브 영역에 결합시키기 위해 사용된다.
도 5a 내지 도 5d는 본 개시내용의 일부 실시예에 따른, 다이의 이면측(124) 상에 형성된 다양한 인덕터 및 밸런의 사진(500, 520, 530, 540)을 예시한다. 도 5a는 8각형 나선형 인덕터의 사진(500)을 예시한다. 도 5b는 정사각형 나선형 인덕터의 사진(520)을 예시한다. 도 5c는 8각형 밸런의 사진(530)을 예시한다. 도 5d는 정사각형 밸런의 사진(540)을 예시한다. 일부 실시예에서, 인덕터 및 밸런은 인덕터(213, 214)를 대체할 수 있다.
도 6은 본 개시내용의 일부 실시예에 따른 반사기 단락 금속 스트립 어레이 및 IDT를 위한 다이의 이면측 상의 RDL 핑거를 갖는 다이의 단면(600)을 예시한다. 임의의 다른 도면의 엘리먼트와 동일한 참조 번호(또는 명칭)를 갖는 도 6의 엘리먼트는 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이에만 한정되는 것은 아님을 밝혀둔다.
단면(600)은 액티브 회로(예를 들어, 트랜지스터, 증폭기 등)를 갖는 다이의 전면측, 입력 및 출력 IDT를 구비한 하나 이상의 SAW 필터와 브래그 반사기를 갖는 다이의 이면측, 및 (예를 들어, SiO2로 형성되는) 이면측의 RDL 상의 패시브 평면형 디바이스(예를 들어, SAW 필터)에 대해 액티브 회로(예를 들어, 액티브 수신기/송신기 회로)를 기판(즉, 다이(Si))을 통해 전기적으로 결합시키기 위한 신호 및 접지(GND) TSV를 도시한다. 브래그 반사기는 음향 파가 기판 내로 탈출하는 것을 억제하기 위해 사용된다. 일부 실시예에서, 신호 TSV는 다이의 전면측의 금속 루트에 결합된다. 일부 실시예에서, GND TSV는 다이의 전면측의 접지 패드에 결합된다. 일부 실시예에서, 이 모놀리식 SoC는 액티브 CMOS 회로(즉, 액티브 회로)가 하향 반전되고, SAW 필터가 상향 지향하는 상태로 전형적 패키지 기판 상에 플립칩 실장된다. SoC의 이면측이 다른 액티브 회로(예를 들어, 트랜지스터, 증폭기, 송신기, 수신기 등)에 의해 점유되지 않기 때문에, 다수의 주파수 대역을 위한 많은 수의 SAW 필터 및 다른 평면형 패시브 디바이스가 이면측 상에 실현될 수 있다.
도 7은 본 개시내용의 일부 실시예에 따른, 압전층을 구비하면서 플립칩 패키지로 결합되어 있는 도 6의 다이의 단면(700)을 예시한다. 임의의 다른 도면의 엘리먼트와 동일한 참조 번호(또는 명칭)를 갖는 도 7의 엘리먼트는 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이에만 한정되는 것은 아님을 밝혀둔다.
일부 실시예에서, SAW 필터는 TSV 최종 처리에 의해 다이의 이면측 상에 제조되고, 여기서, 다이는 액티브측(즉, 전면측)이 인터포저 상으로 하향 지향한 상태로 접착된다. 일부 실시예에서, TSV 처리는 표준 CMOS 제조 단계가 완전히 마무리된 이후 시작된다. 일부 실시예에서, RDL 처리는 하나 이상의 SAW 필터를 형성하도록 확장되고, 여기서, RDL 금속은 IDT 전극을 형성하며, 이 전극은 그 상단에서 압전 기판 층(예를 들어, AlN 층)에 직접적으로 부착된다. 압전 층의 제조는 일부 실시예에 따라, 표준 TSV 처리를 사용하는 특수한 처리 단계일 수 있다. 압전 층은 낮은 손실로 기계적 에너지를 압전 에너지로, 그리고, 그 반대로 변환한다. 일부 실시예에서, 패시베이션 층이 압전 층 위에 형성된다. 일부 실시예에서, 접지 및 신호 패드가 전면측 범프에 결합되고, 전면측 범프는 그후 플립칩 기판에 결합된다. 일부 실시예에서, 몰드 캡은 (이면측 상의 평면형 패시브 디바이스를 포함하는) 다이 및 플립칩 기판에 대한 보호를 제공한다.
도 8은 본 개시내용의 일부 실시예에 따른 다이의 이면측 상에 형성된 복수의 SAW 필터를 구비한 이동 전화 RF 회로 아키텍쳐(800)를 예시한다. 임의의 다른 도면의 엘리먼트와 동일한 참조 번호(또는 명칭)를 갖는 도 8의 엘리먼트는 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이에만 한정되는 것은 아님을 밝혀둔다.
일부 실시예에서, 아키텍쳐(800)는 수신기(801), 송신기(802) 및 안테나(803)를 포함하고, 그래서, 패시브 디바이스가 다이의 이면측 상에 RDL 라인을 사용하여 형성된다. 수신기(801)는 SAW 듀플렉서, 저 노이즈 증폭기(LNA), SAW 필터, 혼합기, 지연 버퍼, IQ 복조기 및 기저대역 프로세서를 포함한다. 실시예를 모호하게 하지 않도록, 수신기(801)의 모든 구성요소가 도시되어 있는 것은 아니다.
SAW 듀플렉셔는 안테나(803)를 거쳐 주파수 대역(FR)의 유입 신호를 수신하고, 이를 SAW 필터를 사용하여 필터링한다. SAW 듀플렉서의 필터링된 출력은 그후 증폭을 위해 LNA에 제공된다. LNA의 출력은 그후 다른 SAW 필터를 사용하여 필터링되고, 그 출력은 필터링된 클록(Clk)과 혼합기에 의해 혼합된다. 필터링된 Clk는 SAW 필터를 사용하여 필터링된다. 클록은 PLL에 의해 생성될 수 있다. 혼합기의 출력은 그후 SAW 필터를 사용하여 필터링된다. SAW 필터의 출력은 그후 프로그램가능한 또는 가변적 지연을 갖는 프로그램가능한 지연 버퍼에 의해 지연된다. 지연 버퍼의 출력은 그후 IQ 복조기를 사용하여 복조된다. IQ 복조기는 위상이 90° 이격된(즉, 0° 및 90° 위상의) 'I' 및 'Q' 클록을 제공하기 위해 사용되는 로컬 발진기(LO) 및 두 개의 혼합기를 포함한다. 복조된 출력은 그후 기저대역 프로세서에 의해 처리된다.
송신기(802)는 SAW 듀플렉서(수신기(801))와 공유될 수 있음), 파워 증폭기(PA), SAW 필터, 드라이버, 합산기, IQ 변조기 및 기저대역 프로세서를 포함한다. 실시예를 모호하게 하지 않도록, 수신기(802)의 모든 구성요소가 도시되어 있는 것은 아니다. 기저대역 프로세서는 IQ 변조기에 의해 변조된 'I' 및 'Q' 데이터를 생성한다. IQ 변조기는 'Q' 데이터와의 혼합을 위해 사용되는 90° 위상을 갖는 다른 클록에 비교해 0° 위상을을 갖는 클록과 'I' 데이터를 혼합하는 혼합기를 포함한다. IQ 변조기의 출력은 그후 합산기에 의해 합산된다. 합산기의 출력은 그후 SAW 필터에 의해 필터링된다. SAW 필터의 출력은 드라이버에 의해 버퍼링되고, 다른 SAW 필터에 의해 다시 필터링된다. SAW 필터의 출력은 안테나(803)에 의한 송신 이전에 PA에 의해 증폭된다.
일부 실시예에서, 수신기(801) 및 송신기(802) 내의 SAW 필터와 안테나(803)는 다이의 이면측 상의 RDL 라인을 사용하여 형성되고, 수신기(801) 및 송신기(802)의 나머지 구성요소(예를 들어, 기저대역 프로세서, IQ 복조기, IQ 변조기, 지연 버퍼, 혼합기, LNA, 합산기, 드라이버, PA 등)는 다이의 전면측(즉, 다이의 액티브 영역) 상에 형성된다. SAW 필터 및 안테나(803)는 다른 액티브 디바이스에 비해 아키텍쳐(800)의 더 큰 영역을 점유한다. 이들 평면형 패시브 디바이스(즉, SAW 필터 및 안테나(803))를 형성하는 것은 액티브 영역으로부터(즉, 다이의 전면측으로부터) 다량의 공간을 절약하고, 일부 실시예에 따라서, 전체적으로 더 작은 프로세서 다이 크기를 도출할 수 있다. 아키텍쳐(800)를 갖는 더 작은 프로세서 다이 크기는 이동 디바이스의 형상 인자를 추가로 감소시킬 수 있다. 일부 실시예에서, 수신기(801) 및 송신기(802)의 기저대역 프로세서는 도 2를 참조로 설명된 바와 같은 적층형 다이 구성에서 서로 다른 다이(들)(예를 들어, 제2 다이(302)) 상에 형성된다.
도 9a는 본 개시내용의 일부 실시예에 따른, 다이의 이면측 상에 형성된 안테나와 복수의 SAW 필터를 갖는 RF 프론트-엔드 회로 아키텍쳐(900)를 예시한다. 임의의 다른 도면의 엘리먼트와 동일한 참조 번호(또는 명칭)를 갖는 도 9a의 엘리먼트는 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이에만 한정되는 것은 아님을 밝혀둔다. 실시예를 모호하게 하지 않도록, RF 프론트-엔드 회로 아키텍쳐(900)의 모든 구성요소가 도시되어 있는 것은 아니다.
아키텍쳐(900)는 도시된 바와 같이 함께 결합되어 있는, LNA, PA, 상향 혼합기, 하향 혼합기, 전압 제어 발진기(VCO) 및 기저대역 디지털 신호 프로세서(DSP) 같은 액티브 디바이스와 안테나 듀플렉서의 수신기(Rx) 및 송신기(Tx)를 위한 SAW BPF, Rx 및 Tx 인터스테이지 SAW 필터 및 안테나와 같은 패시브 디바이스를 포함한다. 일부 실시예에서, 인터스테이지 SAW 필터는 수신 IDT 내의 애퍼디제이션 가중 핑거 중첩을 사용하는 SAW 횡단 필터로서 실현된다. 일부 실시예에서, 안테나 듀플렉서는 두 개의 다중 IDT SAW 필터에 의해 형성되고, 이들은 전형적 안테나 듀플렉서에 비해 더 낮은 삽입 손실 및 더 양호한 정지 대역 배제를 제공한다. 애퍼디제이션은 트랜스듀서를 가중하기 위해 사용되는 방법이다. 애퍼다이징된 구조는 도 9b의 RX 인터스테이지 SAW 필터의 벨 형상 핑거이다. 도 9a를 다시 참조하면, 사다리형 SAW 필터에 비해, 다수의 IDT SAW 필터가 하나의 음향 행을 사용하고, 따라서, 더 적은 영역을 사용하여 집적 친화적 해결책을 제공한다.
일부 실시예에서, 압전 층은 패시브 디바이스의 상단에 퇴적된다. 일부 실시예에서, 패시브 디바이스(즉, SAW 필터 및 안테나)는 다이의 이면측에 형성되고, 액티브 디바이스(즉, LNA, PA, VCO, 하향 혼합기, 상향 혼합기 및 기저대역 DSP)는 다이의 전면측 상에 형성된다. 일부 실시예에서, TSV는 다이의 액티브측(즉, 전면측)으로부터 다이의 이면측으로 신호를 전송하기 위해 사용된다.
도 9b는 본 개시내용의 일부 실시예에 따른, 도 9a의 안테나와 SAW 필터를 갖는 다이의 이면측 상의 RDL 층의 상면도(920)를 예시한다. 임의의 다른 도면의 엘리먼트와 동일한 참조 번호(또는 명칭)를 갖는 도 9b의 엘리먼트는 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이에만 한정되는 것은 아님을 밝혀둔다. 실시예를 모호하게 하지 않도록, IDT 토폴로지 모두가 도시되어 있는 것은 아니다. 다른 IDT 토폴로지도 역시 사용될 수 있다.
도 10은 본 개시내용의 일부 실시예에 따른, 다이의 이면측 상에 평면형 패시브 디바이스(예를 들어, SAW 필터)를 형성하는 방법의 플로우차트(1000)를 예시한다. 임의의 다른 도면의 엘리먼트와 동일한 참조 번호(또는 명칭)를 갖는 도 10의 엘리먼트는 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이에만 한정되는 것은 아님을 밝혀둔다.
비록, 도 10을 참조로 플로우차트의 블록이 특정 순서로 도시되어 있지만, 작용의 순서는 변경될 수 있다. 따라서, 예시된 실시예는 다른 순서로 수행될 수 있고, 일부 작용/블록은 병렬적으로 수행될 수 있다. 도 10에 나열된 블록 및/또는 동작 중 일부는 특정 실시예에 따라서 선택적이다. 제시된 블록의 번호매김은 명료성을 위한 것이며, 다양한 블록이 수행하여야 하는 동작의 순서를 설명하기를 의도하는 것은 아니다. 추가적으로, 다양한 흐름으로부터의 동작이 다양한 조합으로 사용될 수 있다.
블록 1001에서, 표준 CMOS 처리를 사용하여 다이의 전면측에 액티브 디바이스가 형성된다. 블록 1002에서, 다이의 이면측이 적절한 두께로 박화된다. 블록 1003에서, TSV가 다이의 전면측과 이면측 사이에 형성된다. 블록 1004에서, SAW 필터(또는 임의의 다른 평면형 패시브 디바이스)가 RDL 라인을 사용하여 RDL 내에 형성된다. 블록 1005에서, 압전 층이 RDL의 상단에 퇴적된다. 블록 1006에서, 패시베이션 층이 압전 층의 상단에 퇴적된다.
도 11은 본 개시내용의 일 실시예에 따른, 적층된 다이 또는 비적층 다이로부터 형성된, SoC의 하나 이상의 다이의 이면측 상에 형성된 패시브 평면형 디바이스를 갖는 스마트 디바이스 또는 컴퓨터 시스템 또는 SoC를 예시한다. 임의의 다른 도면의 엘리먼트와 동일한 참조 번호(또는 명칭)를 갖는 도 11의 엘리먼트는 설명된 것과 유사한 임의의 방식으로 동작 또는 기능할 수 있지만, 이에만 한정되는 것은 아님을 밝혀둔다.
도 11은 평판 표면 인터페이스 커넥터가 사용될 수 있는 이동 디바이스의 실시예의 블록도를 예시한다. 일 실시예에서, 컴퓨팅 디바이스(1600)는 이동 컴퓨팅 디바이스, 예컨대, 컴퓨팅 태블릿, 이동 전화 또는 스마트 폰, 무선-가능 e-리더 또는 다른 무선 이동 디바이스를 나타낸다. 특정 구성요소는 개괄적으로 도시되어 있고, 이런 디바이스의 모든 구성요소가 컴퓨팅 디바이스(1600)에 도시되어 있는 것은 아니라는 것을 이해할 것이다.
일 실시예에서, 컴퓨팅 디바이스(1600)는 설명된 실시예에 따른 제1 프로세서의 이면측 상에 형성된 패시브 평면형 디바이스를 갖는 제1 프로세서(1610)를 포함한다. 컴퓨팅 디바이스(1600)의 다른 블록은 또한실시예의 다른 블록의 이면측 상에 형성된 패시브 평면형 디바이스를 갖는 장치를 포함한다. 또한, 본 개시내용의 다양한 실시예는 무선 인터페이스 같은 네트워크 인터페이스를 1670 내에 포함할 수 있으며, 그래서, 시스템 실시예는 무선 디바이스, 예로서, 셀 전화 또는 퍼스널 디지털 어시스턴트에 통합될 수 있다.
일 실시예에서, 프로세서(1610)(및/또는 프로세서(1690))는 하나 이상의 물리적 디바이스, 예컨대, 마이크로프로세서, 애플리케이션 프로세서, 마이크로콘트롤러, 프록그램가능한 로직 디바이스 또는 다른 처리 수단을 포함할 수 있다. 프로세서(1610)에 의해 수행되는 처리 동작은 애플리케이션 및/또는 디바이스 기능이 실행되는 운영 플랫폼 또는 운영 시스템의 실행을 포함한다. 처리 동작은 인간 사용자 또는 다른 디바이스와의 I/O(입력/출력)에 관련한 동작, 전력 관리에 관련한 동작 및/또는 컴퓨팅 디바이스(1600)를 다른 디바이스에 접속하는 것에 관련한 동작을 포함한다. 처리 동작은 또한 오디오 I/O 및/또는 디스플레이 I/O에 관한 동작을 포함한다.
일 실시예에서, 컴퓨팅 디바이스(1600)는 오디오 서브시스템(1620)을 포함하고, 이는 컴퓨팅 디바이스에 오디오 기능을 제공하는 것과 연계된 하드웨어(예를 들어, 오디오 하드웨어 및 오디오 회로) 및 소프트웨어(예를 들어, 드라이버, 코덱)를 나타낸다. 오디오 기능은 스피커 및/또는 헤드폰 출력과 마이크로폰 입력을 포함할 수 있다. 이런 기능을 위한 디바이스는 컴퓨팅 디바이스(1600)에 통합되거나 컴퓨팅 디바이스(1600)에 접속될 수 있다. 일 실시예에서, 프로세서(1610)에 의해 수신 및 처리되는 오디오 명령을 제공하는 것에 의해 사용자가 컴퓨팅 디바이스(1600)와 상호작용한다.
디스플레이 서브시스템(1630)은 사용자가 컴퓨팅 디바이스(1600)와 상호작용하도록 하기 위해 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어(예를 들어, 디스플레이 디바이스) 및 소프트웨어(예를 들어, 드라이버)를 나타낸다. 디스플레이 서브시스템(1630)은 디스플레이 인터페이스(1632)를 포함하며, 이는 사용자에게 디스플레이를 제공하기 위해 사용되는 특정 스크린 또는 하드웨어 디바이스를 포함한다. 일 실시예에서, 디스플레이 인터페이스(1632)는 디스플레이에 관련된 적어도 일부 처리를 수행하기 위해 프로세서(1610)로부터 별개인 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(1630)은 사용자에게 출력 및 입력 양자 모두를 제공하는 터치 스크린(또는 터치 패드) 디바이스를 포함한다.
I/O 콘트롤러(1640)는 사용자와의 상호작용에 관련된 하드웨어 디바이스 및 소프트웨어 구성요소를 나타낸다. I/O 콘트롤러(1640)는 오디오 서브시스템(1620) 및/또는 디스플레이 서브시스템(1630)의 일부인 하드웨어를 관리하도록 동작할 수 있다. 추가적으로, I/O 콘트롤러(1640)는 사용자가 그를 통해 시스템과 상호작용할 수 있는 컴퓨팅 디바이스(1600)에 접속되는 추가적 디바이스를 위한 접속점을 예시한다. 예로서, 컴퓨팅 디바이스(1600)에 부착될 수 있는 디바이스는 마이크로폰 디바이스, 스피커 또는 스테레오 시스템, 비디오 시스템 또는 다른 디스플레이 디바이스, 키보드 또는 키패드 디바이스 또는 카드 리더나 다른 디바이스 같은 특정 애플리케이션과 함께 사용하기 위한 다른 I/O 디바이스를 포함할 수 있다.
전술한 바와 같이, I/O 콘트롤러(1640)는 오디오 서브시스템(1620) 및/도는 디스플레이 서브시스템(1630)과 상호작용할 수 있다. 예로서, 마이크로폰 또는 다른 오디오 디바이스를 통한 입력은 컴퓨팅 디바이스(1600)의 하나 이상의 애플리케이션 또는 기능을 위한 입력 또는 명령을 제공할 수 있다. 추가적으로, 오디오 출력이 디스플레이 출력에 추가로 또는 그 대신 제공될 수 있다. 다른 예에서, 디스플레이 서브시스템(1630)이 터치 스크린을 포함하는 경우, 디스플레이 디바이스가 입력 디바이스로도 작용할 수 있으며, 이는 적어도 부분적으로 I/O 콘트롤러(1640)에 의해 관리될 수 있다. 또한, I/O 콘트롤러(1640)에 의해 관리되는 I/O 기능을 제공하기 위해 컴퓨팅 디바이스(1600) 상에 추가적 버튼이나 스위치가 존재할 수도 있다.
일 실시예에서, I/O 콘트롤러(1640)는 가속도계, 카메라, 광 센서 또는 다른 환경 센서나 컴퓨팅 디바이스(1600)에 포함될 수 있는 기타 하드웨어 같은 디바이스를 관리한다. 입력은 직접적 사용자 상호작용 및 시스템의 동작에 영향을 주는 시스템에 대한 환경적 입력의 제공(예컨대, 노이즈 필터링, 휘도 검출을 위한 디스플레이 조정, 카메라를 위한 플래시의 적용 또는 다른 특징)의 일부일 수 있다.
일 실시예에서, 컴퓨팅 디바이스(1600)는 배터리 전력 사용량, 배터리 충전 및 배터리 절약 동작 관련 특징을 관리하는 전력 관리부(1650)를 포함한다. 메모리 서브시스템(1660)은 컴퓨팅 디바이스(1600)에 정보를 저장하기 위한 메모리 디바이스를 포함한다. 메모리는 불휘발성(메모리 디바이스에 대한 전력이 중단되는 경우 상태가 변하지 않음) 및/또는 휘발성(메모리 디바이스에 대한 전력이 중단되는 경우 상태가 확정되지 않음) 메모리 디바이스를 포함할 수 있다. 메모리 서브시스템(1660)은 애플리케이션 데이터, 사용자 데이터, 음악, 사진, 문서 또는 기타 데이터와 컴퓨팅 디바이스(1600)의 기능 및 애플리케이션의 실행에 관련한 시스템 데이터(장기적이든 일시적이든)를 저장할 수 있다.
실시예의 엘리먼트는 또한 컴퓨터 실행가능한 명령어(예를 들어, 본 명세서에 설명된 임의의 다른 처리를 구현하기 위한 명령어)를 저장하기 위한 기계 판독가능 매체(예를 들어, 메모리(1660))로서 제공된다. 기계 판독가능 매체(예를 들어, 메모리(1660)는 플래시 메모리, 광학 디스크, CD-ROM, DVD, ROM, RAM, EPROM, EEPROM, 자기 또는 광학 카드, 상 변화 메모리(PCM) 또는 전자 또는 컴퓨터 실행가능한 명령어를 저장하기에 적합한 다른 유형의 기계 판독가능 매체를 포함할 수 있지만, 이들에 한정되는 것은 아니다. 예로서, 본 개시내용의 실시예는 통신 링크(예를 들어, 모뎀이나 네트워크 접속)를 경유한 데이터 신호에 의한 원격 컴퓨터(예를 들어, 서버)로부터 요청 컴퓨터(예를 들어, 클라이언트)로 전달될 수 있는 컴퓨터 프로그램(예를 들어, BIOS)으로서 다운로드될 수 있다.
커넥티비티(1670)는 컴퓨팅 디바이스(1600)가 외부 디바이스와 통신할 수 있게 하기 위한 하드웨어 디바이스(예를 들어, 무선 및/또는 유선 커넥터와 통신 하드웨어) 및 소프트웨어 구성요소(예를 들어, 드라이버, 프로토콜 스택)를 포함한다. 컴퓨팅 디바이스(1600)는 별개의 디바이스, 예컨대, 다른 컴퓨팅 디바이스, 무선 액세스 포인트 또는 기지국 및 헤드셋, 프린터 또는 기타 디바이스 같은 주변장치일 수 있다.
커넥티비티(1670)는 다수의 서로 다른 유형의 커넥티비티를 포함할 수 있다. 일반화를 위해, 셀방식 커넥티비티(1672) 및 무선 커넥티비티(1674)를 갖는 컴퓨팅 디바이스(1600)가 예시되어 있다. 셀방식 커넥티비티(1672)는 일반적으로 GSM(이동 통신을 위한 글로벌 시스템)이나 변형 또는 파생체, CDMA(코드 분할 다중 액세스)나 변형 또는 파생체, TDM(시간 분할 멀티플렉싱)이나 변형 또는 파생체 또는 다른 셀방식 서비스 표준을 거쳐 제공되는 것 같은 무선 캐리어에 의해 제공되는 셀방식 네크워크 커넥티비티를 지칭한다. 무선 커넥티비티(또는 무선 인터페이스)(1674)는 셀방식이 아닌 무선 커넥티비티를 지칭하며, 퍼스널 에리어 네트워크(예컨대, 블루투스, 니어 필드 등), 로컬 에리어 네트워크(예컨대, Wi-Fi) 및/또는 광역 네트워크(예컨대, WiMax)나 다른 무선 통신을 포함할 수 있다.
주변장치 접속부(1680)는 주변장치 접속을 수행하기 위한 하드웨어 인터페이스 및 커넥터와, 소프트웨어 구성요소(예를 들어, 드라이버, 프로토콜 스택)를 포함한다. 컴퓨팅 디바이스(1600)는 다른 컴퓨팅 디바이스에 대한 주변 디바이스인 것(1682 "로") 및 이에 연결된 주변 디바이스를 가지는 것(1684 "로부터") 양자 모두일 수 있다는 것을 알 수 있을 것이다. 컴퓨팅 디바이스(1600)는 일반적으로 컴퓨팅 디바이스(1600) 상의 콘텐츠 관리(예를 들어, 다운로딩 및/또는 업로딩, 변경, 동기화) 같은 목적을 위해 다른 컴퓨팅 디바이스에 대한 접속을 위한 "도킹" 커넥터를 갖는다. 추가적으로, 도킹 커넥터는 컴퓨팅 디바이스(1600)가 예로서, 시청각 또는 기타 시스템으로의 콘텐츠 출력을 제어할 수 있게 하는 특정 주변장치에 대한 컴퓨팅 디바이스(1600)의 접속을 허용할 수 있다.
독점적 도킹 커넥터 또는 기타 독점적 접속 하드웨어에 추가로, 컴퓨팅 디바이스(1600)는 공용 또는 표준 기반 커넥터를 거쳐 주변장치 접속부(1680)를 형성할 수 있다. 공용 유형은 범용 시리얼 버스(USB) 커넥터(임의의 수의 다른 하드웨어 인터페이스를 포함할 수 있음), MiniDisplayPort(MDP)를 포함하는 DisplayPort, 고 해상도 멀티미디어 인터페이스(HDMI), 파이어와이어 또는 기타 유형을 포함할 수 있다.
명세서에서 "일 실시예", "하나의 실시예", "일부 실시예" 또는 "다른 실시예"에 대한 언급은 해당 실시예에 연계하여 설명된 특정 특징, 구조 또는 특성이 적어도 일부 실시예에 포함된다는 것을 의미하지만, 이들이 반드시 모든 실시예에 포함될 필요는 없다. "일 실시예", "하나의 실시예" 또는 "일부 실시예"에 대한 다양한 출현은 반드시 모두 동일한 실시예를 지칭하는 것은 아니다. 명세서에서 컴포넌트, 피쳐, 구조, 또는 특성이 "포함될 수도(may, might)", 또는 "포함될 수(could)" 있다고 진술하고 있다면, 그 특정한 컴포넌트, 피쳐, 구조, 또는 특성은 포함될 것이 요구되는 것은 아니다. 명세서 또는 청구항에서 "한(a, an)" 요소를 언급하고 있다면, 그것은 그 요소가 단 하나만 있다는 것을 의미하는 것은 아니다. 명세서 또는 청구항에서 "추가(additional)" 요소를 언급하고 있다면, 그것은 하나보다 많은 추가 요소가 있다는 것을 배제하지 않는다.
또한, 특정한 피쳐, 구조, 기능, 또는 특성은, 하나 이상의 실시예에서 임의의 적절한 방식으로 결합될 수도 있다. 예를 들어, 제1 실시예와 제2 실시예는, 2개의 실시예와 연관된 특정한 피쳐, 구조, 기능, 또는 특성이 상호 배타적이지 않는 경우에는, 결합될 수 있다.
본 개시가 그 특정한 실시예와 연계하여 설명되었지만, 상기 설명에 비추어, 이러한 실시예의 많은 대안, 수정 및 변형이 본 분야의 통상의 기술자에게는 명백할 것이다. 예를 들어, 다른 메모리 아키텍쳐, 예컨대, DRAM(Dynamic RAM)이 논의된 실시예를 이용할 수도 있다. 본 개시의 실시예들은, 첨부된 청구항들의 넓은 범위 내에 드는 이러한 모든 대안, 수정, 및 변형을 포괄하고자 한다.
또한, 집적 회로(IC) 칩 및 기타의 컴포넌트로의 공지된 전력/접지 접속은 제공된 도면 내에 도시되거나, 본 개시를 불명확하게 하지 않도록, 및 예시와 논의의 간소화를 위해, 도시되지 않을 수도 있다. 또한, 구조들은 블록도 형태로 도시되어 있는데, 이것은, 본 개시를 불명확하게 하는 것을 피하고, 및 이러한 블록도 구조의 구현에 관한 구체적인 내용은 본 개시가 구현되는 플랫폼에 크게 의존한다는 사실(즉, 이러한 구체적인 사항은 통상의 기술자의 이해 범위 내에 있다)에 비추어, 블록도 형태로 도시된 것이다. 본 개시의 예시적 실시예를 설명하기 위하여 구체적인 상세사항(예를 들어, 회로)이 개시되어 있는 경우, 본 개시는 이들 구체적인 상세사항없이, 또는 이들의 변형과 더불어 실시될 수 있다는 것은, 통상의 기술자에게 명백할 것이다. 따라서 본 발명은 한정적인 것이 아니라 예시적인 것으로 간주되어야 한다.
하기 예는 추가 실시양태와 관련된다. 예들에서의 세부 사항들이 하나 이상의 실시예들에서 어디에나 사용될 수 있다. 본원에 기술된 장치의 모든 선택적 특징들은 또한 방법 또는 프로세스에 관련하여 구현될 수 있다.
예로서, RDL을 갖는 제1 다이의 이면측 및 이면측 상에 배치된 하나 이상의 패시브 평면형 디바이스를 포함하는 장치가 제공되고, 하나 이상의 패시브 평면형 디바이스는 RDL에 형성된다. 일부 실시예에서, 장치는 액티브 영역을 갖는 제1 다이의 전면측 및 하나 이상의 패시브 평면형 디바이스와 액티브 영역을 결합시키기 위한 하나 이상의 비아를 포함한다. 일부 실시예에서, 하나 이상의 비아는 접지 및 신호 비아를 포함한다. 일부 실시예에서, 장치는 제1 다이의 이면측에 결합된 제2 다이를 포함한다. 일부 실시예에서, 제2 다이는 제1 다이의 하나 이상의 패시브 평면형 디바이스에 결합된 액티브 영역을 포함한다.
일부 실시예에서, 장치는 압전층이 RDL 상에 배치되도록 제1 다이의 이면측 상에 형성된 압전층을 포함한다. 일부 실시예에서, 장치는 압전층 상에 배치된 패시베이션 층을 포함한다. 일부 실시예에서, 하나 이상의 패시브 평면형 디바이스는 SAW 필터, 대역 통과 필터, 저역 통과 필터, 고역 통과 필터, 인덕터, 안테나 또는 밸런 중 하나 이상이다. 일부 실시예에서, 장치는 다른 다이에 하나 이상의 패시브 평면형 디바이스를 결합시키기 위해 다이의 이면측 상에 형성된 범프들을 포함한다.
다른 예에서, 메모리, 메모리에 결합된 프로세서 다이로서 전술한 장치에 따른 장치를 포함하는 프로세서 다이 및 프로세서를 다른 디바이스와 통신적으로 결합할 수 있게 하기 위한 무선 인터페이스를 포함하는 시스템이 제공된다. 일부 실시예에서, 시스템은 프로세서에 의해 처리된 콘텐츠를 디스플레이하기 위한 디스플레이 인터페이스를 포함한다.
다른 예에서, 장치는 RDL을 갖는 다이의 이면측, 이면측에 배치된 하나 이상의 SAW 필터로서, RDL에 형성된 하나 이상의 SAW 필터, 및 하나 이상의 SAW 필터 위에서 RDL 상에 배치된 압전층을 포함한다. 일부 실시예에서, 장치는 액티브 영역을 갖는 다이의 전면측 및 하나 이상의 SAW 필터와 액티브 영역을 결합시키기 위한 하나 이상의 비아를 포함한다.
일부 실시예에서, 액티브 영역은 하나 이상의 SAW 필터 중 하나에 결합된 LNA를 포함한다. 일부 실시예에서, 액티브 영역은 하나 이상의 SAW 필터 중 하나에 결합된 PA를 포함한다. 일부 실시예에서, 장치는 이면측 상에 배치된 하나 이상의 패시브 평면형 디바이스를 더 포함한다.
다른 예에서, 메모리, 메모리에 결합된 프로세서 다이로서 전술한 장치에 따른 장치를 포함하는 프로세서 다이 및 프로세서를 다른 디바이스와 통신적으로 결합할 수 있게 하기 위한 무선 인터페이스를 포함하는 시스템이 제공된다. 일부 실시예에서, 시스템은 프로세서에 의해 처리된 콘텐츠를 디스플레이하기 위한 디스플레이 인터페이스를 포함한다.
다른 예에서, 다이의 전면측과 이면측 사이에 비아를 형성하는 단계와, RDL을 갖는 이면측 상에 평면형 패시브 디바이스를 형성하는 단계를 포함하는 방법이 제공된다. 일부 실시예에서, 이 방법은 RDL의 상단에 압전층을 퇴적하는 단계를 포함한다. 일부 실시예에서, 이 방법은 RDL의 상단에 패시베이션 층을 퇴적하는 단계를 포함한다. 일부 실시예에서, 비아는 TSV이다.
일부 실시예에서, 이 방법은 평면형 패시브 디바이스의 형성 이전에 다이의 이면측을 박화하는 단계를 포함한다. 일부 실시예에서, 이 방법은 다이의 전면측 상에 액티브 디바이스를 형성하는 단계를 포함한다. 일부 실시예에서, 평면형 패시브 디바이스는 SAW 필터, 대역 통과 필터, 저역 통과 필터, 고역 통과 필터, 인덕터, 안테나 또는 밸런 중 하나이다. 일부 실시예에서, 이 방법은 패시브 평면형 디바이스를 다른 다이에 결합시키기 위해 다이의 이면측 상에 범프들을 형성하는 단계를 포함한다.
다른 예에서, 다이의 전면측과 이면측 사이에 비아를 형성하는 수단과, RDL을 갖는 이면측 상에 평면형 패시브 디바이스를 형성하는 수단을 포함하는 장치가 제공된다. 일부 실시예에서, 이 장치는 RDL의 상단에 압전층을 퇴적하는 수단을 포함한다. 일부 실시예에서, 이 장치는 RDL의 상단에 패시베이션 층을 퇴적하는 수단을 포함한다. 일부 실시예에서, 비아는 TSV이다. 일부 실시예에서, 장치는 다이의 이면측을 박화하기 위한 수단을 포함한다. 일부 실시예에서, 이 장치는 다이의 전면측 상에 액티브 디바이스를 형성하는 수단을 포함한다. 일부 실시예에서, 평면형 패시브 디바이스는 SAW 필터, 대역 통과 필터, 저역 통과 필터, 고역 통과 필터, 인덕터, 안테나 또는 밸런 중 하나이다.
다른 예에서, 메모리, 메모리에 결합된 프로세서 다이로서 전술한 장치에 따른 장치를 포함하는 프로세서 다이 및 프로세서를 다른 디바이스와 통신적으로 결합할 수 있게 하기 위한 무선 인터페이스를 포함하는 시스템이 제공된다. 일부 실시예에서, 시스템은 프로세서에 의해 처리된 콘텐츠를 디스플레이하기 위한 디스플레이 인터페이스를 포함한다.
독자가 기술적 개시내용의 속성 및 요지를 확인하도록 할 요약서가 제공된다. 요약서는 그것이 청구항들의 범위 또는 의미를 제한하도록 사용되지 않을 것이라는 것으로 이해된다. 이하의 청구항은 상세한 설명에 포함되고, 각각의 청구항은 그 자체로서 독립적인 실시예로서 유지된다.

Claims (18)

  1. 장치로서,
    전면측 및 이면측을 갖는 다이 - 상기 다이의 상기 이면측은 재분배 층(RDL)을 갖고, 상기 다이의 상기 이면측은 상기 RDL 내에 하나 이상의 패시브 디바이스들을 포함하고, 상기 다이의 상기 전면측은 하나 이상의 액티브 디바이스들을 포함하고, 상기 하나 이상의 패시브 디바이스들은 상기 RDL 내 하나 이상의 영역들에 위치됨 -;
    상기 하나 이상의 패시브 디바이스들에 직접적으로 결합된 범프들;
    압전 재료를 포함하는 제1 층 - 상기 제1 층은 상기 RDL 및 상기 하나 이상의 패시브 디바이스들에 인접함 -; 및
    패시베이션 재료를 포함하는 제2 층 - 상기 제2 층은 상기 제1 층에 인접함 - ;
    를 포함하는 장치.
  2. 제1항에 있어서, 상기 다이는 제1 다이이고, 상기 장치는 상기 제1 다이에 결합된 제2 다이를 포함하는 장치.
  3. 제2항에 있어서, 상기 제2 다이는 상기 제1 다이의 상기 이면측을 통해 상기 제1 다이에 결합되는 장치.
  4. 제1항에 있어서, 상기 하나 이상의 패시브 디바이스들은:
    SAW 필터; 용량성 갭 스트립라인 대역 통과 필터; 스트립라인 인터-디지털 필터; 스트립라인 헤어핀 필터; 스트립라인 스터브 필터, 프랙탈-형상의 마이크로스트립 필터; 단차식-임피던스 필터; 션트 공진기를 구비한 단차식- 임피던스 필터; 버터플라이 스터브, 이중 스터브들, 레디얼 스터브, 병렬적 레디얼 스터브들, 클로버잎 스터브; 단락 회로 스터브; 개회로 스터브; 공평면 도파관; 마이크로스트립 안테나; 또는 스트립라인 슬롯 안테나 중 하나 이상인 장치.
  5. 제1항에 있어서, 상기 하나 이상의 액티브 디바이스들은 저 노이즈 증폭기를 포함하는 장치.
  6. 제1항에 있어서, 상기 하나 이상의 액티브 디바이스들 상기 하나 이상의 패시브 디바이스들과 결합하기 위한 하나 이상의 비아(via)들을 더 포함하는 장치.
  7. 장치로서,
    전면측 및 이면측을 갖는 다이 - 상기 다이의 상기 이면측은:
    재분배 층(RDL) 내 또는 상기 RDL 상의 수신기 SAW 필터;
    상기 RDL 내부 또는 상기 RDL 상의 송신기 SAW 필터; 및
    상기 RDL 내부 또는 상기 RDL 상의 안테나
    를 포함하고, 상기 다이의 상기 전면측은:
    상기 수신기 SAW 필터에 결합된 저 노이즈 증폭기(LNA); 및
    상기 송신기 SAW 필터에 결합된 파워 증폭기(PA)
    를 포함함 -; 및
    상기 다이의 상기 이면측 및 상기 전면측에 결합된 하나 이상의 비아들
    을 포함하는 장치.
  8. 제7항에 있어서, 상기 다이의 이면측은 브래그 반사기를 포함하는 장치.
  9. 제8항에 있어서, 압전 재료를 포함하는 층을 더 포함하고, 상기 층은 상기 SAW 필터에 인접하는 장치.
  10. 제9항에 있어서, 상기 층은 제1 층이고, 상기 장치는 패시베이션 재료를 포함하는 제2 층을 더 포함하고, 상기 제2 층은 상기 제1 층에 인접하는 장치.
  11. 제7항에 있어서, 상기 다이의 상기 이면측은:
    상기 LNA의 출력에 결합된 수신기 인터스테이지 SAW 필터; 및
    상기 PA의 입력에 결합된 송신기 인터스테이지 SAW 필터;
    를 포함하는 장치.
  12. 제11항에 있어서, 상기 다이의 상기 전면측은:
    상기 수신기 인터스테이지 SAW 필터에 결합된 제1 혼합기(mixer);
    상기 송신기 인터스테이지 SAW 필터에 결합된 제2 혼합기; 및
    상기 제1 혼합기 및 상기 제2 혼합기에 결합된 전압 제어 발진기(VCO)
    를 포함하는 장치.
  13. 제7항에 있어서, 상기 다이는 제1 다이이고, 상기 장치는 상기 제1 다이에 결합된 제2 다이를 포함하는 장치.
  14. 제13항에 있어서, 상기 제2 다이는 상기 다이의 상기 이면측을 통해 상기 제1 다이에 결합되는 장치.
  15. 제13항에 있어서, 상기 제2 다이는 기저대역 디지털 프로세서를 포함하는 장치.
  16. 시스템으로서:
    메모리;
    상기 메모리에 결합된 프로세서 - 상기 프로세서는:
    전면측 및 이면측을 갖는 다이 - 상기 다이의 상기 이면측은 재분배 층(RDL) 내 또는 상기 RDL 상에 하나 이상의 패시브 디바이스들을 포함하고, 상기 다이의 상기 전면측은 하나 이상의 액티브 디바이스들을 포함하고, 상기 하나 이상의 패시브 디바이스들은 상기 RDL 내 또는 상기 RDL 상의 하나 이상의 영역들에 위치됨 -; 및
    상기 하나 이상의 패시브 디바이스들에 직접적으로 결합된 범프들을 포함함 -;
    상기 프로세서에 통신가능하게 결합된 디스플레이;
    압전 재료를 포함하는 제1 층 - 상기 제1 층은 하나 이상의 패시브 디바이스들에 인접함 -; 및
    패시베이션 재료를 포함하는 제2 층 - 상기 제2 층은 상기 제1 층에 인접함 -
    을 포함하는 시스템.
  17. 제16항에 있어서, 상기 다이는 제1 다이이고, 상기 시스템은 상기 제1 다이에 결합된 제2 다이를 포함하는 시스템.
  18. 제17항에 있어서, 상기 제2 다이는 상기 제1 다이의 상기 이면측을 통해 상기 제1 다이에 결합되는 시스템.
KR1020217031835A 2014-08-07 2014-08-07 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템 KR102471533B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020177001161A KR102311084B1 (ko) 2014-08-07 2014-08-07 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템
PCT/US2014/050134 WO2016022125A1 (en) 2014-08-07 2014-08-07 Method and apparatus for forming backside die planar devices and saw filter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001161A Division KR102311084B1 (ko) 2014-08-07 2014-08-07 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템

Publications (2)

Publication Number Publication Date
KR20210122919A KR20210122919A (ko) 2021-10-12
KR102471533B1 true KR102471533B1 (ko) 2022-11-28

Family

ID=55264259

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177001161A KR102311084B1 (ko) 2014-08-07 2014-08-07 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템
KR1020217031835A KR102471533B1 (ko) 2014-08-07 2014-08-07 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177001161A KR102311084B1 (ko) 2014-08-07 2014-08-07 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템

Country Status (8)

Country Link
US (2) US10290598B2 (ko)
EP (1) EP3178162A4 (ko)
JP (1) JP2017532804A (ko)
KR (2) KR102311084B1 (ko)
CN (1) CN106797205B (ko)
MY (1) MY184096A (ko)
TW (1) TWI682628B (ko)
WO (1) WO2016022125A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290598B2 (en) * 2014-08-07 2019-05-14 Intel Corporation Method and apparatus for forming backside die planar devices and saw filter
US10594355B2 (en) * 2015-06-30 2020-03-17 Skyworks Solutions, Inc. Devices and methods related to radio-frequency filters on silicon-on-insulator substrate
TWI697096B (zh) * 2016-06-14 2020-06-21 聯華電子股份有限公司 半導體元件及其製作方法
US20170373011A1 (en) * 2016-06-28 2017-12-28 General Electric Company Semiconductor die backside devices and methods of fabrication thereof
KR20180064175A (ko) * 2016-12-05 2018-06-14 삼성전기주식회사 탄성파 필터 장치
US10189705B1 (en) 2017-10-25 2019-01-29 Globalfoundries Singapore Pte. Ltd. Monolithic integration of MEMS and IC devices
CN107910320A (zh) * 2017-12-07 2018-04-13 中芯长电半导体（江阴）有限公司 具有天线组件的半导体结构及其制备方法
DE102017130926A1 (de) * 2017-12-21 2019-06-27 RF360 Europe GmbH Waferanordnung, Verfahren zur Fertigung von derselben und Hybridfilter
US10854533B2 (en) 2018-03-26 2020-12-01 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
US11502067B2 (en) * 2018-07-26 2022-11-15 Advanced Semiconductor Engineering, Inc. Package structure and method for manufacturing the same
US11082029B2 (en) * 2018-09-28 2021-08-03 Skyworks Solutions, Inc. Acoustic wave device with multi-layer interdigital transducer electrode
KR20210141589A (ko) 2019-04-30 2021-11-23 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 상변화 메모리를 갖는 3차원 메모리 디바이스
US11182532B2 (en) * 2019-07-15 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Hierarchical density uniformization for semiconductor feature surface planarization
CN111430856B (zh) * 2020-03-31 2021-10-22 西安理工大学 一种紧凑增强耦合型三维发夹滤波器
CN112087214B (zh) * 2020-09-15 2023-03-14 西安电子科技大学 一种tsv耦合和rdl互连的片上无源巴伦及制作工艺
US20230102133A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Semiconductor Dies and Devices with a Coil for Inductive Coupling
CN114512474B (zh) * 2022-01-20 2023-05-09 苏州科阳半导体有限公司 一种无源器件堆叠滤波器晶圆级封装方法
CN116995068B (zh) * 2023-09-25 2024-01-09 之江实验室 芯片集成天线封装结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163310A (ja) * 2001-11-29 2003-06-06 Fujitsu Quantum Devices Ltd 高周波半導体装置
JP2003188675A (ja) * 2001-12-19 2003-07-04 Alps Electric Co Ltd 表面弾性波素子及びそれを備えたデュプレクサ
JP2009524917A (ja) * 2006-03-06 2009-07-02 インテル・コーポレーション チップレベルの集積化高周波受動素子、その製造方法、および、それを含むシステム

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US563316A (en) 1896-07-07 scribner
JPH08162881A (ja) 1994-10-07 1996-06-21 Mitsubishi Electric Corp 薄膜表面弾性波フィルタ，及びその製造方法
US5633616A (en) * 1994-10-07 1997-05-27 Mitsubishi Denki Kabushiki Kaisha Thin film saw filter including doped electrodes
US6020266A (en) 1997-12-31 2000-02-01 Intel Corporation Single step electroplating process for interconnect via fill and metal line patterning
US6984302B2 (en) 1998-12-30 2006-01-10 Intel Corporation Electroplating cell based upon rotational plating solution flow
US6565128B2 (en) * 2001-07-13 2003-05-20 Siemens Diesel Systems Technology Device and method for coupling a fluid rail with fuel injectors
JP4240293B2 (ja) * 2003-05-27 2009-03-18 株式会社ソニー・コンピュータエンタテインメント マルチメディア再生装置およびマルチメディア再生方法
US6977435B2 (en) 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
US20050110131A1 (en) 2003-11-24 2005-05-26 Lee Kevin J. Vertical wafer stacking using an interposer
US7088005B2 (en) 2003-12-31 2006-08-08 Intel Corporation Wafer stacking with anisotropic conductive adhesive
JP2006041993A (ja) * 2004-07-28 2006-02-09 Renesas Technology Corp Ａ／ｄ変換回路を内蔵した半導体集積回路および通信用半導体集積回路
US20060095896A1 (en) 2004-09-28 2006-05-04 Jianhui Li Apparatus, system, and method of removing exception related dependencies
US7442634B2 (en) 2004-12-21 2008-10-28 Intel Corporation Method for constructing contact formations
US7791434B2 (en) * 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
US7391112B2 (en) 2005-06-01 2008-06-24 Intel Corporation Capping copper bumps
US20080003715A1 (en) 2006-06-30 2008-01-03 Lee Kevin J Tapered die-side bumps
US7585615B2 (en) 2006-07-27 2009-09-08 Intel Corporation Composite photoresist for modifying die-side bumps
US7732936B2 (en) 2006-09-06 2010-06-08 Intel Corporation Buffer coating having a physical mixture of high toughness polymer and a low shrinkage polymer
US20080079166A1 (en) 2006-09-29 2008-04-03 Lee Kevin J Managing forces of semiconductor device layers
US7498252B2 (en) 2006-09-29 2009-03-03 Intel Corporation Dual layer dielectric stack for microelectronics having thick metal lines
US20080122078A1 (en) 2006-11-08 2008-05-29 Jun He Systems and methods to passivate on-die redistribution interconnects
KR100817078B1 (ko) 2006-12-05 2008-03-26 삼성전자주식회사 시스템-인 패키지 및 시스템-인 패키지의 제작 방법
WO2008156565A1 (en) * 2007-06-20 2008-12-24 Skyworks Solutions, Inc. Semiconductor die with backside passive device integration
US8704336B2 (en) 2007-08-31 2014-04-22 Intel Corporation Selective removal of on-die redistribution interconnects from scribe-lines
US20090133908A1 (en) 2007-11-28 2009-05-28 Goodner Michael D Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same
US20090166324A1 (en) 2007-12-31 2009-07-02 Lee Kevin J Full-wafer backside marking process
US7964965B2 (en) 2008-03-31 2011-06-21 Intel Corporation Forming thick metal interconnect structures for integrated circuits
US7833899B2 (en) 2008-06-20 2010-11-16 Intel Corporation Multi-layer thick metallization structure for a microelectronic device, intergrated circuit containing same, and method of manufacturing an integrated circuit containing same
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7982311B2 (en) 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
US8067816B2 (en) * 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip
EP3751704A1 (en) * 2009-02-05 2020-12-16 Evr Motors Ltd. Electrical machine
US8169070B2 (en) * 2009-05-15 2012-05-01 Infineon Technologies Ag Semiconductor device
US20120068342A1 (en) 2010-09-16 2012-03-22 Lee Kevin J Electrically conductive adhesive for temporary bonding
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8759950B2 (en) * 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
CN103988299B (zh) 2011-09-30 2016-10-26 英特尔公司 用于操纵极薄器件晶片的方法
CN103890939B (zh) 2011-10-28 2017-03-01 英特尔公司 包括与穿硅过孔组合的细间距单镶嵌后侧金属再分布线的3d互连结构
CN103890940B (zh) 2011-10-28 2017-03-01 英特尔公司 包括结合使用双镶嵌型方案制造的微细间距背侧金属再分布线的穿硅过孔的3d互连结构
WO2013101131A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Integrated inductor for integrated circuit devices
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US9343442B2 (en) * 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US8952521B2 (en) * 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US8933564B2 (en) 2012-12-21 2015-01-13 Intel Corporation Landing structure for through-silicon via
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9048789B2 (en) * 2013-03-12 2015-06-02 Intel Mobile Communications GmbH Current re-using wideband low-noise active balun
US9461355B2 (en) * 2013-03-29 2016-10-04 Intel Corporation Method apparatus and material for radio frequency passives and antennas
GB2534262B (en) 2013-06-28 2020-03-25 Intel Corp Preservation of fine pitch redistribution lines
WO2014209404A1 (en) 2013-06-29 2014-12-31 Intel Corporation Interconnect structure comprising fine pitch backside metal redistribution lines combined with vias
US9767957B2 (en) * 2013-08-12 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a tunable three dimensional inductor
US9252077B2 (en) * 2013-09-25 2016-02-02 Intel Corporation Package vias for radio frequency antenna connections
KR102230011B1 (ko) 2013-12-23 2021-03-19 인텔 코포레이션 쓰루 바디 비아 격리된 동축 커패시터 및 그 형성 기술
WO2015147785A1 (en) 2014-03-24 2015-10-01 Intel Corporation Through-body via formation techniques
TWI691036B (zh) * 2014-06-23 2020-04-11 澳大利亞商西拉娜集團私人有限公司 具有隔離部的接合晶粒
US10290598B2 (en) * 2014-08-07 2019-05-14 Intel Corporation Method and apparatus for forming backside die planar devices and saw filter
US10455308B2 (en) 2014-09-17 2019-10-22 Intel Corporation Die with integrated microphone device using through-silicon vias (TSVs)
US20160372449A1 (en) * 2014-12-24 2016-12-22 Intel Corporation Integrated passive components in a stacked integrated circuit package
KR102376119B1 (ko) * 2015-03-19 2022-03-17 인텔 코포레이션 이면 도전성 플레이트를 가진 무선 다이 패키지
US20170040266A1 (en) * 2015-05-05 2017-02-09 Mediatek Inc. Fan-out package structure including antenna
US9761566B1 (en) * 2016-04-13 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die structure and method of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163310A (ja) * 2001-11-29 2003-06-06 Fujitsu Quantum Devices Ltd 高周波半導体装置
JP2003188675A (ja) * 2001-12-19 2003-07-04 Alps Electric Co Ltd 表面弾性波素子及びそれを備えたデュプレクサ
JP2009524917A (ja) * 2006-03-06 2009-07-02 インテル・コーポレーション チップレベルの集積化高周波受動素子、その製造方法、および、それを含むシステム

Also Published As

Publication number Publication date
KR20170039650A (ko) 2017-04-11
US20170141058A1 (en) 2017-05-18
TWI682628B (zh) 2020-01-11
EP3178162A1 (en) 2017-06-14
US20190109107A1 (en) 2019-04-11
KR20210122919A (ko) 2021-10-12
JP2017532804A (ja) 2017-11-02
US10290598B2 (en) 2019-05-14
CN106797205A (zh) 2017-05-31
EP3178162A4 (en) 2018-04-04
KR102311084B1 (ko) 2021-10-12
WO2016022125A1 (en) 2016-02-11
MY184096A (en) 2021-03-17
US11037896B2 (en) 2021-06-15
CN106797205B (zh) 2021-03-26
TW201618460A (zh) 2016-05-16

Similar Documents

Publication Publication Date Title
KR102471533B1 (ko) 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템
TWI693676B (zh) Ｓｏｉ基板上之整合式被動裝置
CN106158835B (zh) 一种基于硅通孔技术的低通滤波器
US8816906B2 (en) Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
EP2705572B1 (en) High performance glass-based 60 ghz / mm-wave phased array antennas and methods of making same
TW201624650A (zh) 具有後端被動元件的積體電路晶粒及相關方法
US11605620B2 (en) Three-dimensional (3D) integrated circuit with passive elements formed by hybrid bonding
TW201547217A (zh) 用於在與裸片分離的集成無源器件中併入無源器件的方法和裝置
US10985725B2 (en) On-chip diplexer
EP3840042A1 (en) Integrated circuit dies with organic interconnect layers and related structures
US11621192B2 (en) Inorganic dies with organic interconnect layers and related structures
US11469190B2 (en) Parasitic-aware integrated substrate balanced filter and apparatus to achieve transmission zeros
US11328986B2 (en) Capacitor-wirebond pad structures for integrated circuit packages
US20190386378A1 (en) Multiband antenna and electronic device including the same
US20200091094A1 (en) Integrated filter technology with embedded devices
US11024574B2 (en) Integrated substrate communication frontend
WO2017160280A1 (en) Integrated substrate communication frontend with balanced filter
CN110767606B (zh) 一种具有复合功能的电子元器件及其制造方法
JP6921180B2 (ja) デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用
US20230230910A1 (en) Double-sided redistribution layer (rdl) substrate for passive and device integration
CN115943564B (zh) 用于射频滤波器的混合钉扎封装

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant