KR102376119B1 - 이면 도전성 플레이트를 가진 무선 다이 패키지 - Google Patents

이면 도전성 플레이트를 가진 무선 다이 패키지 Download PDF

Info

Publication number
KR102376119B1
KR102376119B1 KR1020177023163A KR20177023163A KR102376119B1 KR 102376119 B1 KR102376119 B1 KR 102376119B1 KR 1020177023163 A KR1020177023163 A KR 1020177023163A KR 20177023163 A KR20177023163 A KR 20177023163A KR 102376119 B1 KR102376119 B1 KR 102376119B1
Authority
KR
South Korea
Prior art keywords
die
plate
cavity
dielectric
radio frequency
Prior art date
Application number
KR1020177023163A
Other languages
English (en)
Other versions
KR20170128242A (ko
Inventor
텔레스포 캄가잉
토르스텐 메이어
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170128242A publication Critical patent/KR20170128242A/ko
Application granted granted Critical
Publication of KR102376119B1 publication Critical patent/KR102376119B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • H01Q1/241—Supports; Mounting means by structural association with other equipment or articles with receiving set used in mobile communications, e.g. GSM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

이면 도전성 플레이트를 구비한 무선 주파수 다이의 패키지가 개시된다. 일례는 도전성 플레이트와, 전면 및 플레이트에 부착된 이면을 가진 반도체 다이와, 플레이트에 부착된 무선 주파수 소자와, 플레이트 내에서 무선 주파수 소자에 인접한 유전체 충진 공동과, 외부 접속을 위해 다이의 전면에 부착된 재분배 층을 포함하되,

Description

이면 도전성 플레이트를 가진 무선 다이 패키지
본 개시는 패키징 반도체 다이에 관한 것이고 상세하게는 이면 금속부를 가진 패키지에 관한 것이다.
기저대 및 RF(무선 주파수) IC(집적 회로)와 같은 무선 회로를 포함하는 반도체 다이는, 이 무선 회로가 열 및 전자파를 발생시키기 때문에, 패키지화해서 초소형의 전자 장치로 집적하는 것이 매우 어렵다. 무선 회로는 QFN(Quad Flat Non Lead) 패키지 및 다이의 이면을 고체 금속 플레이트로 덮은(이면 금속부) 다른 패키지에 패키지화된다. 이면 금속부는 다른 고속 스위칭 장치를 보호하기 위한 실드(예컨대, EMI(전자기 간섭) 실드)의 역할을 한다. 이면 금속부는 또한, PMIC(Power Management Integrated Circuits) 및 PA(Power Amplifiers)와 같은 고전력 소실(high power dissipation)을 필요로 하는 무선 회로 다이의 히트 싱크의 역할도 한다.
소형화에 대한 요구가 더 높아짐에 따라서, 다이 및 이들의 패키지는 더 얇아졌다. 현재, 다이는 50㎛ 이하의 두께까지 얇게 될 수 있다. 이 두께에서, 반도체 다이의 회로는 이면 금속부의 영향을 받기에 충분할 정도로 금속부에 가깝게 위치된다. 다이 이면 상의 고체 금속 플레이트는 PA, LNA(Low Noise Amplifier), VCO(Volage Controlled Oscillator), 믹서 등과 같은 임의의 RF 회로에는 바람직하지 않을 수 있다. 큰 금속 플레이트는 다이 상의 임의의 인덕터 혹은 변압기의 인덕턴스 및 성능 계수(Q)를 감소시킨다. 이들 소자는 무선 회로에서 흔하게 사용되는 것이다. 이 인덕턴스 및 성능 계수(Q)가 감소되면, 주파수 변이, 노이즈 증가 및 출력 전력 감소가 유발될 수 있다. 이면 금속부가 없다면, 다이에는 휘어짐, 균열, 과열이 생길 수도 있고, 혹은 다른 문제가 발생할 수도 있다.
본 발명의 실시예는 일 예로서 기술되는 것으로 본 발명을 한정하는 것은 아니며, 첨부된 도면에서 동일한 참조 번호는 같은 구성 요소를 가리킨다.
도 1은 일 실시예에 따른 유전체 공동(cavity)을 가진 패키지의 측단면도,
도 2는 일 실시예에 따른 2개의 유전체 공동을 가진 대안의 패키지의 측단면도,
도 3은 일 실시예에 따른 유전체 공동 및 비아 바(via bar)를 구비한 적층형 다이 패키지의 측단면도,
도 4는 일 실시예에 따른 도 3의 패키지의 선 4-4에 따른 바닥 단면도,
도 5a 내지 5j는 일 실시예에 따른 유전체 공동을 가진 패키지를 제작하는 일련의 제조 단계를 나타내는 측단면도,
도 6a 내지 6j는 일 실시예에 따른 유전체 공동을 가진 대안의 패키지를 제작하는 일련의 제조 단계를 나타내는 측단면도,
도 7은 일 실시예에 따른 피시험 반도체 다이를 포함하는 컴퓨팅 장치의 블록도이다.
팬아웃 WLB(Wafer Level Ball Grid Array) 패키지는 금형(mold) 화합물로 덮여진 다이를 구비하고 있다. 금형 화합물은 박형 다이의 RF(무선 주파수) 성능을 저하시키지 않으면서 다이를 보호한다. 그러나, 금형 화합물은 다이의 휘어짐을 방지할 강한 이면부는 제공하지는 못하며, 상당한 열 분산을 필요로 하는 다이에 대한 열전도도 충분하지 않다. 따라서, 신뢰도를 위하여 WLB 패키지에는 일반적으로 50㎛ 이상의 두꺼운 다이가 사용된다.
팬아웃 WLB 패키지는 박형 다이(예컨대, 30~50㎛)에 맞춰서 수정될 수 있다. 이 다이는 단층 혹은 다층 다이 부착막을 이용해서 특수한 금속 캐리어 상에 장착될 수 있다. 금속 캐리어는 소망의 CTE(열 확산 계수)를 갖도록 처리될 수 있다. 금속 캐리어는 주조된 다이 패키지에 비해서 신뢰도를 개선하고 휘어짐을 감소시킨다. 이와 같이 수정된 패키지는 PMIC 다이 및 칩상 유도성 능동형 소자를 포함하지 않는 다른 다이에 비해서 우수한 효과를 낸다.
이면 금속 캐리어를 구비한 팬아웃 WLB는 PMIC 및 디지털 회로의 신뢰도를 향상시키고 패키지 비용을 감소시킨다. 이면 금속 캐리어는 그 부근에 있는 유도성 소자의 성능에 영향을 미친다. 상세하게, 금속 캐리어의 평면에 생성된 이미지 전류는 유도성 소자에서 주 전류와는 반대 방향으로 흘러서, 인덕턴스의 감소를 유발한다. 금속 층에 공동, 블라인드 혹은 관통 공동(through cavity)이 형성되고, 이는 이후에 유전체로 충진질 수 있다. 이는 금속 그라운드 층과 RF 회로 사이의 분리를 확대시켜서, 유도성 소자의 전기적인 성능을 향상시킨다. 신뢰도가 향상되고 휘어짐이 감소되는 이점이 유지된다. 따라서, 다이 및 패키지가 더 얇아질 수 있다.
이면 금속 캐리어는 전체 다이 및 패키지의 열 성능을 향상시키는데 또한 사용될 수 있다. 3D 및 소형 시스템 패키지의 경우에, 이면 금속 캐리어는 실드로서 사용될 수 있고, 그라운드 비아와 결합되어서 EMI 분리를 제공할 수 있다.
금속 캐리어는 패키지의 비용을 상당히 감소시키고, 패키지를 더욱 얇게 할 수 있다. 다이의 두께는 20㎛ 이하로 감소될 수 있으며, 이면 금속의 두께는 30㎛ 이하로 감소될 수 있다. 이러한 매우 얇은 패키지는 휘어질 수 있다. 이는 웨어러블 컴퓨팅 장치나 다른 소형 휴대형 장치에서 유용하다.
도 1은 이면 금속 층(110)을 구비한 패키지(102)의 단면도이다. 이는 RF 섹션(108) 내에 하나 이상의 통합형 RF 회로를 구비한 초박형 SOC(System on a Chip) 다이(106)를 포함한다. 이 다이는 금속 캐리어(이면 금속)(110)의 상부에 다층 다이 부착막(die attach film:DAF)(104)을 이용해서 장착된다. DAF는 단층이 될 수도 있고 다층이 될 수도 있다. 도시된 바와 같이, 이 다이의 이면은 이면 금속과 마주보고 있다.
이면층(110)은 전체 패키지에 구조적인 강도를 제공하고, 다이의 CTE와 유사한 CTE를 제공하도록 선택된다. 나아가, 실드를 위해서는 이면층은 전기적으로 도전성이어야 하고, 냉각을 위해서는 이면층은 열적으로 전도성이어야 한다. 그 결과, 이면층은 도전성 플레이트의 형태가 될 수 있다. 이 도전성 플레이트로 용이하게 작용하며 저비용인 다양한 금속이 존재한다. 따라서, 이면 층은 이면 금속부 혹은 금속 플레이트라고 할 수 있다. 그러나, 본 발명은 이것으로 한정되는 것이 아니다. 강도 및 휘어짐 방지를 위해서, 그리고 적절한 CTE를 위해서 높은 영률(young's modulus)을 가진 임의의 금속이 사용될 수 있다. 이러한 용도에 실리콘 패키지 기판은 적절하지 않다. 그러나, 고분자 플레이트 및 세라믹(예컨대, 저온 동시 소성 세라믹)은 적절한 범위의 CTE를 갖고 있으며, 다이 기판의 CTE와 가깝다. 고분자 혹은 세라믹이 도전성이 아닌 경우에, 이면 층에 도전층(도시 생략)이 추가되어서 이면 층이 도전성 플레이트가 된다.
다이의 전면은 다이 패드의 패턴을 갖고 있고 이는 유전체(122)를 덮고 있다. 이 다이 패드를 비아(120)의 패턴이 팬아웃 층 혹은 재분배 층(126)으로 접속시킨다. 재분배 층은 땜납 멈춤층(128)으로 덮여있고, 다이를 외부 소자에 접속시키기 위한 땜납볼(130) 혹은 다른 접속 어레이에 접속된다. 분리, 실드의 목적으로, 이 유전층을 지나서 이면 금속부(110)로의 접속을 위한 추가 비아(124)가 형성될 수 있다. 다이 패드 혹은 패드는 다양한 방식으로 외부에 접속될 수 있다. 일부 실시예에서, 패키지는 ePLB(embedded Panel Level Ball Grid Array) 혹은 eWLB(embedded Wafer Level Ball Grid Array) 처리를 이용해서 형성된다.
다이의 RF 섹션(108) 바로 아래에, 유전체와 같은 비도전성 물질로 채워진 블라인드 혹은 관통 공동(112)이 이면 금속부에 형성된다. 낮은 손실 탄젠트와 낮은 유전 상수를 모두 가진 비도전성 물질(유전체) 층이 선택될 수 있다. 이 층은 다양한 물질로 제조될 수 있으며, 이는 에폭시, 폴리이미드, LCP(liquid crystal polymer) 혹은 패키징에서 통상적인 유전체 물질을 포함한 다른 적절한 물질을 포함할 수 있다.
인덕터, 변압기, 캐패시터, 저항, 증폭기 및 RF 섹션(108)의 다른 소자와 같은 온칩 회로는 전형적으로 다이의 전면에 형성된다. 결과적으로, 이들은 다이의 이면(벌크 실리콘) 두께만큼 이면 금속으로부터 분리된다. 공동 깊이 및 다이 두께가 합쳐져서 온칩 인덕터와 금속면 사이의 분리를 정의한다. 이와 같이 합쳐진 두께는 QFN 패키지와 유사한 안정성을 얻기 위해서 150㎛ 이상이 될 수 있다. 다른 성능 기준을 만족하도록 다른 구현예가 설계될 수도 있다.
전형적인 무선 주파수 송수신기는 도 1에 도시된 바와 같은 독립형 칩 혹은 SoC 다이의 일부가 될 수 있으며, 약 200㎛×200㎛ 내지 약 1mm×1mm 정도의 크기를 가진 다수의 인덕터 및 변압기를 구비할 수 있다. 유전체 공동(112)은 개개의 유도성 소자를 분리시키도록 형성될 수 있다. 이 경우, 공동은 특정한 목표 유도성 소자보다 50㎛ 이상 더 넓을 수 있다. 다른 방안으로, 유전체 충진된 공동(112)은 SoC 다이의 전체 RF 섹션(108)을 덮게 될 수도 있다. 이 경우에, 공동은 RF 섹션의 크기에 따라서 달라딜 수 있다. 이는 전형적으로 약 0.5㎛×0.5㎛ 내지 약 3mm×3mm 정도이다. 그러나, 본 발명은 이것으로 한정되는 것은 아니다.
도 2는 반도체 다이(206)를 구비한 유사한 패키지(202)를 나타낸다. 다이의 이면은, 금속, 세라믹, 중합체 혹은 다른 물질로 이루어질 수 있는 도전성 플레이트(210)에 다이 부착막(204)을 이용해서 부착되고, 다이의 전면은 비아(220)를 통해서 팬 아웃 층(226)에 연결된 패드의 어레이를 갖는다. 팬아웃층은, BGA(Ball Grid Array)와 같은 땜납 볼 어레이(230)를 위한 접속 패드를 가진 땝납 레지스트 층(228) 내에서 덮여진다. 이 다이는 다이 부착막과 팬아웃 층 사이에서 유전체(222)로 덮여진다.
다이는 도 1과 같이, RF 섹션 및 금속 플레이트(210) 내에 대응하는 인접의 유전체 충진 공동을 포함할 수 있다. RF 섹션은 각각의 구현예에 따라서 다이의 전면에 소망의 위치에 위치될 수 있다. 이 예에서 RF 섹션은 도시되어 있지 않지만, 도 1의 예와 같은 방식으로 형성될 수 있다.
추가적인 기능으로, 이 패키지(202)는 개별 RFIC(Radio Frequency Integrated Circuit) 다이(240) 및 개별 IPD(Integrated Passive Device) 다이(242)를 포함한다. IPD는 인덕터, 캐패시터, 저항 및 변압기와 같은 다양한 능동형 소자를 포함할 수 있다. 이들 다이가 하나 이상 다양한 위치에 있을 수 있다. 다이는 팬아웃층 및 비아(248)와 마주보는 전면측에 회로를 갖고 있고, 비아(248)는 유전체를 관통해서 다이 상의 패드를 팬아웃층에 접속시킨다. 팬아웃 층을 통하여, 이들 다이는 메인 다이(206)에 연결될 수도 있고, 서로 연결될 수도 있으며 혹은 외부 소자에 연결될 수 있다. 추가적인 비아(224)가 유전체를 지나거나 혹은 팬아웃층을 지나서 금속 플레이트(210)를 그라운드 혹은 다른 적절한 전압으로 연결시킨다.
도 1의 예에서, 싱글 다이(106)는 유전체와 금속 플레이트 사이에 캡슐화된 전체 시스템 혹은 일부 시스템이 될 수 있다. 시스템에서 의도하는 기능에 따라서 추가 다이가 있을 수도 있다. 도 2는 일부 추가 다이를 도시하고 있다. 이들은 패키지 내의 전체 혹은 일부 시스템을 제공하는 메인 다이의 기능을 보완하는데 사용될 수 있다. 다른 방안으로, RFIC 혹은 IPD는 RF 기능 혹은 메인 다이의 I/O(입력/출력) 기능을 지원하는데 사용될 수 있다.
도 2는 SiP(System-in-a-Package)의 예시적인 실시예의 측단면도이다. 기저대 다이와 같은 초박형 디지털 다이(206), 애플리케이션 프로세서, PMIC(Power Management Integrated Circuit) 혹은 SoC(System on a Chip)는 금속 캐리어(210) 상에 장착된다. RFIC, 전력 증폭기 혹은 IPD를 포함하는 무선 주파수 컴포넌트는 전체 혹은 일부가 대응하는 유전체 충진 공동 상에 장착된다. 공동 충진재는 특정한 다이 및 이들의 목적 용법에 적합하게 특정한 전기적인 혹은 열적인 메커니즘 특성을 갖도록 제작된다. 2D SiP/무선 모듈은 모두, 그 안에 무선 주파수 다이가 유전체 충진 블라인드 혹은 관통 공동이 배치되도록 형성된다.
도 2에서 추가 다이의 성능을 향상시키기 위해서, 각 다이에 인접해서 금속 플레이트에 유전체 영역이 형성된다. 2가지 서로 다른 타입의 유전체 영역이 있다. 각각은 다이 타입 중 하나 혹은 모두에서 사용될 수 있다. 서로 다른 타입이 예로서 도시되어 있다. 일례로, 도 1에 도시된 것과 같은 타입의 공동(112)이 사용된다. 도시된 바와 같이 IPD 다이(242)에 인접해서 공동이 금속 플레이트(210)에 형성된다. 이 공동은 유전체 물질이 충진되어 유전체 공동(246)을 형성한다. 이러한 공동은 다이 중 하나 이상에 대해서 사용될 수 있다.
다른 예에서, RFIC에 인접하는 위치에서 금속 플레이트를 관통하도록 구멍이 드릴링되거나, 에칭되거나 혹은 기계 가공된다. 이 구멍은 유전체로 채워져서 유전체의 관통 공동(244)을 형성한다. 이 단면도에서 공동(244)이 금속 플레이트를 완전히 연장하는 것으로 도시되어 있지만, 다이 및 공동은 금속 플레이트와 같은 넓이가 아니고 공동은 상부 혹은 바닥으로부터 보았을 때 사각형의 형상을 갖는다. 다이는 주로 사각형이지만, 공동은 인접 다이의 RF 섹션 혹은 능동 섹션에 적합한 임의의 형상으로 만들어질 수 있다.
공동의 크기는 다이의 전체 크기에 기초해서 혹은 금속 플레이트로부터 분리되는 소자의 위치에만 기초해서 정해질 수 있다. 예컨대, IPD가 한 영역에 변압기를 포함하고 다른 영역에는 변압기없는 저항을 포함하는 경우에, 공동은 변압기에만 대응하는 위치 및 크기로 형성될 수 있다. 다른 방안으로, 공동의 크기는 도시된 바와 같이 전체 크기에 대응해서 정해질 수 있다.
공동의 크기는 금속 플레이트에 부착될 다이에 기초해서 맞춰질 수 있다. 일례로, 공동 크기는 큰 SoC 다이의 경우에 약 200㎛2 내지 약 3㎟ 가 될 수 있다. 두꺼운 이면 금속 플레이트(예컨대, 300㎛)의 경우에, 공동은 약 150㎛ 이하의 깊이를 가질 수 있다. 얇은 이면 금속부(예컨대, 10~100㎛)의 경우에, 분리를 위해 충분한 두께가 안 될 수 있다. 관통 공동(244)은 다이와 금속 사이에 충분한 거리를 제공하는데 사용될 수 있다.
도 3은, 박형 다이 패키지를 3D 적층에서 사용하는 것을 가능하게 하도록 관통 공동(340)이 사용되는 적층형 패키지 다이(302)의 측단면도이다. 이 경우에 공동 내에 비아 바(342)가 배치되어서, 메모리나 마이크로프로세서와 같은 다른 다이나 혹은 패키지(350)의 적층을 가능하게 한다. 이면 금속층은 기본적으로 패키지에 대한 금속 실드(310)를 제공하고, 적층된 다이에 대해서 EMI 분리를 제공한다. 이로써, 외부 실드가 필요없게 될 수 있다. 바닥 다이(306)와 적층된 패키지 즉 다이(350) 사이가 완전하게 전기적으로 분리된 3D SiP가 구성될 수 있다.
패키지를 더 상세하게 고려하면, 프로세서, SoC 혹은 다른 타입의 반도체 타이와 같은 반도체 다이(306)은 다이 부착막(304)을 이용해서 그 이면에서 금속 플레이트(310)나 다른 적절한 이면층 물질에 부착된다. 이 다이는 RF 혹은 능동 소자 섹션을 가질 수 있으며, 이들 섹션은 도 1과 같은 유전체 충진 공동을 이용해서 금속 플레이트로부터 분리될 수 있다. 다이의 전면은 유전체(322) 내에서 덮여진다. 유전체를 관통해서 비아가 형성되어서 다이의 전면을 팬아웃 혹은 재분배층(326)에 연결시킨다. 재분배 층은 땜납 멈춤층(328)을 갖고 있고 볼 그리드 어레이(330)나 다른 외부 접속 구조를 갖는다.
도 1 및 2와는 달리, 도 3의 패키지(302)는 제 2 다이 혹은 패키지를 다이의 이면 상에서 및 패키지의 금속 플레이트 상에서 지지하도록 구성된다. 금속 플레이트를 관통하도록 소망의 위치에 큰 구멍이 드릴링되거나, 에칭되거나 혹은 기계 가공된다. 도시된 바와 같이, 다이의 2개의 마주보는 면 각각에 사각형의 개구부가 있다. 관통 구멍은 다이로부터 측방향으로 이격되어서, 다이에 영향을 미치는 일 없이 재분배 층에 접속될 수 있다. 이 구멍은 사전 형성된 비아 바(342)를 갖고 채워지며, 이는 유전체 접착 물질(340)로 그 자리에 유지된다. 비아 바(342)는 유전체에 형성된 비아(352)의 패턴을 갖고 있으며, 비아(352)의 크기는 큰 관통 구멍에 부착되게 결정된다. 바의 형태로 설명했지만, 비아의 다른 구성이 대신 사용될 수도 있다. 사전 형성되어 부착되지 않고, 다른 방안으로 비아 바와 유사한 비아가 금속 플레이트에 개별적으로 형성될 수 있다.
비아 바의 비아는, 제 2 패키지나 다이(350)에 접속된 땜납 볼(348)에 접속하도록, 다이에 대향하는 한쪽 면에 대응하는 패드의 어레이를 갖고 있다. 이 비아는 또한 다이 부착막(304)을 지나서 제 1 다이를 덮고 있는 유전체(322)를 지나는 비아에 접속된다. 이들 비아는, 볼 그리드 어레이(330)를 지나서 외부 소자에 접속하는 것을 가능하게 하며, 또한 팬아웃 층(326)및 비아(320)를 통해서 제 1 칩에 접속하는 것을 가능하게 한다.
일례로, 상부 패키지는 제 1 다이 상의 메모리 패키지가 될 수 있다. 제 1 다이는 프로세서가 될 수 있다. 메모리 패키지는 비아 바를 사용해서 외부 파워에 접속할 수 있고, 또한 비아 바 및 팬아웃 층을 사용해서 프로세서에 접속될 수 있다. 패키지는 다른 요구 및 예산에 맞춰서 다른 메모리 패키지를 갖고 구성될 수 있다. 메모리 패키지는 금속 플레이트에 의해서 프로세서 다이로부터 실드된다.
제 1 다이(306)는 도 1에 도시된 바와 같이 하나 이상의 RF 섹션(370)을 포함할 수 있고, 이면 금속부(310)는 도 1의 예와 같이 블라인드 혹은 관통 유전체 충진 공동(372)을 포함할 수 있다. 나아가, 이면 금속부에 부착된 추가 RFIC 혹은 IPD 다이(도시 생략) 및 도 2에 도시된 바와 같은 대응하는 추가 공동이 있을 수 있다.
도 4는, 도 3의 패키지를 금속 플레이트 상의 유전체를 제거하고 다이 접착막을 투명하게 해서, 도 3의 선 4-4에 따라서 바닥으로부터 본 패키지의 바닥 단면도이다. 중앙 메인 다이(306)가 다이 부착막(도시 생략)으로 금속 플레이트(310)에 부착되는 것으로 도시되어 있다. 다이(306)의 2개의 마주보는 면에 비아 바(342)가 형성된다. 비아 바는 외부 접속을 위해서 및/또는 다이에 접속하기 위해서 다수의 관통 비아(352)를 갖고 있다.
설명을 위해서, 수개의 접속 패트(360)가 팬아웃 층(326) 내의 트레이스(362)를 통해서 대응하는 비아(352)에 접속되어 있다. 이 비아는 금속 플레이트(310) 내의 비아 바(342)를 통해서 유전체(322)(도시 생략)를 지나는 상부 패키지 혹은 다이(350)로의 접속을 제공한다. 수개의 접속 패드에만 접속하는 수개의 트레이스만 도시되어 있지만, 더 많을 수도 있다. 다이 상의 접속 패드는 서로 모여 있을 수도 있고 혹은 도시된 바와 같이 다이에 분산될 수도 있다. 트레이스는 비아 바가 다이에 접속하고 있지만, 선 4-4로 본 바닥 단면도의 적절한 부분은 아니다.
도 5a~5j는 도 1의 문맥에서 설명된 바와 같은 RF 혹은 능동형 섹션을 위한 공동을 가진 패키지를 제작하는 일련의 제조 단계를 나타내고 있다. 도시된 처리에서는 블라인드 공동을 사용하고 있다. 도 5a는 금속 플레이트(504)에서 시작한다. 구리, 알루미늄, 티타늄 및 이들의 합금과 같은, 적절한 EMI 실드를 제공하는 임의의 금속이 사용될 수 있다. 다른 방안으로, 금속 플레이트는 충분한 EMI 실드를 제공하는 중합체 혹은 세라믹으로 형성될 수 있다. 도 5b에서, 이 금속 플레이트에는 드릴링, 에칭, 스탬핑 혹은 밀링에 의해서 하나 이상의 블라인드 공동(506)이 형성된다. 다른 방안으로, 세라믹 혹은 중합체 물질의 경우에, 공동은 플레이트를 몰딩 혹은 주물하는 일부로 형성될 수도 있다.
도 5c에서, 공동은 유전체 물질(508)로 충진된다. 유전체는 프린팅, 스피닝, 라미네이팅 혹은 디스펜싱을 포함한 다양한 방식으로 도포될 수 있다. 도 5d에서, 다이 부착막(510)이 블라인드 공동의 개방된 측 상에 도포된다. 다이 부착막은 임의의 다양한 물질로 제조될 수 있다. 다이 부착막은 다이에 대한 패시베이션 층에 적합한 물질 중에서 선택될 수도 있다. 다른 방안으로, 패시베이션 층이 우선 금속 플레이트에 도포되고, 이후에 다이 부착층으로서 접착층이 도포된다. 패시베이션 층은 옵션인 층으로, 일부 다른 도면에서는 도시되지 않았으며 임의의 설명한 구현예에서 사용될 수 있다.
도 5b에서, 금속 플레이트(504)에는 하나 이상의 RF 혹은 능동형 장치 섹션(514)을 포함하는 반도체 다이(512)가 다이 부착막을 이용해서 부착된다. 다이의 이면은 금속 플레이트(504)에 부착되어서 번면측 접속부가 금속 플레이트와는 반대쪽에 노출된다. 다이 부착막은 패시베이션 층 상이나 다이 상에 혹은 이들 모두에 도포된다. 다이가 금속 플레이트에 부착되어서 RF 섹션(514)이 유전체 충진 공동 바로 위에 위치된다. 하나의 다이만 도시되어 있지만, 다수의 다양한 타입의 다이가 도 2에 예로서 도시된 바와 같이 부착되어서, 메인 다이를 지지하고 SiP 및 다른 응용 분야에 추가적인 기능을 제공한다.
다이는 도시된 바와 같이 플레이트보다 더 얇다. 다이의 두께는 전체 패키지의 소망의 두께에 의해 결정된다. 플레이트의 두께는 플레이트의 소망의 강도 및 그 EMI 실드 특성에 의해 결정된다. 플레이트는 다이의 강성 및 강도를 물리적으로 지지하고 보강함으로써, 다이가 플레이트가 없는 패키지보다 얇아질 수 있게 하는데 사용될 수 있다. 물리적으로 얇은 패키지의 경우에, 플레이트가 다이보다 2배 이상 두껍도록 다이는 얇아야 한다.
도 5f에서, 다이의 전면 상에 유전체 층(516)이 도포된다. 이 유전체는 몰딩 화합물이나 수지, 에폭시 혹은 중합체를 포함한 다양한 물질 중 임의의 것이 될 수 있다. 유전체 층은 하나 이상의 층 내의 다이 상에 라미네이트될 수도 있고, 혹은 다른 방식으로 도포될 수도 있다. 유전체에 다이가 매립 혹은 캡슐화된다.
도 5g에서, 레이저, 에칭 혹은 다른 방식으로 비아가 드릴링된다. 2가지 타입의 비아가 도시되어 있다. 첫번째 타입의 비아(520)는 유전체 층의 상부로부터 아래의 플레이트쪽으로 되어 있다. 이는 플레이트가 EMI에 대해서 및 다른 목적으로 충전 혹은 그라운드되는 것을 가능하게 한다. 도 2의 예에서, 이러한 비아는 첫번째 다이 상에 적층될 다른 다이 혹은 패키지에 접속하는 것을 가능하게 한다(도 5g에 도시된 바와 같이 금속 플레이트 아래). 두번째 타입의 비아(518)는 유전체 층의 상부로부터 다이의 접속 패트로 드릴링되어서, 다이가 외부 소자 및 동일 패키지 내의 다른 다이에 접속하는 것을 가능하게 한다. 몇개의 비아만 도시되어 있지만, 다이의 타입 및 의도하는 응용예에 따라서 수백 혹은 수천개의 비아가 있을 수 있다.
도 5h에서, 드릴링된 비아는 구리와 같은 도전성 물질(522)로 충진 혹은 코딩되고, 재분배 층이나 팬아웃 층(524)이 유전체 상에 형성된다. 재분배 층은, 포토리소그래피, 프린팅 혹은 임의의 다른 소망의 패터닝 기술을 사용해서 패터닝된 구리 트레이스와 같은 도전성 트레이스의 형태가 될 수 있다. 재분배 층은 패키지의 다이가 서로 및 외부 소자와 접속되는 것을 가능하게 한다.
재분배 층은 또한 접속이 다이 상의 그 위치로부터 외부 접속에 더 적절한 위치로 이동되는 것을 가능하게 한다. 외부 접속이 더 복잡하게 분산되어 있는 경우에, 하나 이상의 재분배 층이 제공될 수 있다. 이 경우, 제 2 유전체 층이 제 1 재분배 층 상에 도포된다. 비아가 유전체에 형성되고 다른 도전성 재분배 패턴이 유전체 및 비아 상에 형성된다. 이러한 적층 처리는 임의의 특정한 구현예에 요구되는 바에 맞춰서 반복될 수 있다.
도 5i에서, 땜납 멈춤층(526)은 상부 재분배 층 상에 형성 및 구조될 수 있다. 도 5j에서, 땜납 멈춤층 및 땜납 볼(528) 상에 땜납 혹은 땜납 페이스트 혹은 플럭스가 도포 혹은 패터닝된다. 땜납 볼은 다이, 옵션으로는 플레이트가 외부 소자에 접속되는 것을 가능하게 한다. 도 5j의 패키지는 완료되지만, 추가 처리가 더해질 수 있다. 냉각 장치가 금속 플레이트에 부착될 수도 있다. 플레이트를 지나서 드릴링해서 추가 비아를 형성함으로써, 도 4에 도시된 바와 같이 다이의 반대의 금속에 추가 다이가 추가될 수 있다. 다른 추가 처리가 수행될 수도 있다. 완료된 패키지는 소켓, 회로 보드 혹은 다른 패키지와 패키징될 더 큰 패키지의 패키지 기판에 부착될 수 있다.
도 6a~6j는 도 2의 문맥에서 설명된 바와 같은 RF 섹션을 위한 관통 구멍 혹은 개구 공동을 가진 패키지를 제작하는 일련의 제조 단계를 나타내고 있다. 도시된 처리에서는 하나의 다이를 위한 하나의 개구 공동을 사용하고 있다. 이 처리는 도 5a 내지 5j의 처리와 유사하다. 그러나, 도 5a 내지 5j에서와 같이, 다이의 다양한 크기, 구성 및 개수에 맞춰서 동작은 수정될 수 있다. 나아가, 수개의 피쳐만이 도시되어 있지만, 다양한 애플리케이션에 맞춰서 더 많은 수의 공동 비아, 층 및 다른 구조가 있을 수 있다. 도 6a는 플레이트(604)의 형태인 EMI 실드 혹은 보강재로부터 시작된다. 도 6b에서, 하나 이상의 개구 공동(606)이 드릴링, 에칭, 스탬핑, 밀링, 몰딩, 주조 등에 의해서 플레이트에 형성된다. 도시된 바와 같이, 공동은 플레이트의 상부에서 바닥부로 연장된다. 이러한 개구 공동은 특히, 블라인드 캐비티가 충분히 깊지 않은 얇은 플레이트의 경우에 적합하다.
도 6c에서, 공동은 유전체 물질(608)로 채워진다. 도 6d에서, 패시베이션 층(610)은 블라인드 공동의 개구 측 상에 도포된다. 패시베이션 층은 우선 플레이트에 도포되고, 접착성 다이 부착층이 후속한다. 다른 방안으로, 다이 부착층만이 있을 수도 있다.
도 6e에서, 하나 이상의 RF 혹은 능동 장치 섹션(614)을 포함하는 하나 이상의 반도체 다이(612)가 다이 부착막을 이용해서 플레이트(604)에 부착된다. 다른 방안으로, RF 섹션은 다른 다이의 일부일 수도 있다. 다이의 이면이 플레이트에 부착된다. 전면 접속은 플레이트의 반대측 면에서 노출된다. 다이는, RF 섹션(614)이 유전체 충진 공동 바로 위에 위치되도록 플레이트에 부착된다.
도 6f에서, 유전체 층(616)은 다이의 전면 상에 도포된다. 도 6g에서, 바이가 레이저, 에칭 혹은 다른 방식으로 유전체를 지나도록 드릴링된다. 비아(620)의 일부는 플레이트에 부착되지만, 다른 비아(618)는 다이에 부착된다.
도 6h에서, 비아는 도전성 유전체 물질(622)로 충진 혹은 코팅되고, 재분배 층이나 팬아웃 층(624)이 유전체 상에 형성된다. 특정한 구현예에 따라서는, 다수의 유전체의 패터닝된 재분배 층이 존재할 수 있다.
도 6i에서, 땜납 멈춤층(626)이 상부 재분배 층 상에 형성된다. 도 6j에서, 땜납 볼(628)이 땜납 멈충층 상에 도포되어서 볼 그리드 어레이를 형성한다. 패키지에 대해서 의도한 접속에 적합하도록 임의의 다른 타입의 도전성 접속 구조가 형성될 수 있다. 패키지는, 패키지의 최종 용례에서 요구되는 추가적인 동작 및 처리를 사용해서 완료될 수 있다.
본 명세서에 개시된 기술 및 구조는 광범위한 다양한 타입 및 크기의 다이에 적용될 수 있다. 이는 특히 박형 다이나 초박형 다이에 적합하다. 이면 금속부는 강성 및 강도를 제공하고 다이를 보호하도록 350㎛ 이상의 두께로 만들어질 수 있다. 다른 방안으로 박형의 다이 및 플레이트가 50㎛ 이하이면, 다이 및 이면층은 구부러질 수 있다. 이는 웨어러블 컴퓨팅 장치나 휴대형 장치에서 구현하는데 바람직하다.
이면 금속부 내의 관통 공동 및 블라인드 공동이 모두, 칩의 무선 소자의 전기적인 성능을 보호하는데 도움을 준다. 예컨대, 전면 상에 인덕터가 있는 다이가 150㎛부터 30㎛까지 박형화되어서 금속 플레이트에 부착되면, 인덕턴스는 35% 이상 감소된다. 그러나, 공동이 인덕터 아래에 만들어지면, 인덕턴스는 완전히 복원된다. 이와 유사한 감소가 인덕터의 품질 인자에서도 나타난다. 그러나, 공동을 이용하면, 두꺼운 다이의 값 이상으로 개선된다. 이는 150㎛부터 30㎛까지의 실리콘 두께의 감소가 이점을 내는데 기여하기 때문이다. 다이를 박형화하면, 실리콘 기판과 관련된 와전류 손실 중 일부를 제거한다.
도 7은 본 발명의 일 구현예에 따른 컴퓨팅 장치(100)를 나타낸다. 컴퓨팅 장치(100)는 보드(2)를 수용하고 있다. 보드(2)는 비한정의 예로서 프로세서(4) 및 적어도 하나의 통신 칩(6)을 포함한 다수의 소자를 포함할 수 있다. 프로세서(4)는 보드(2)에 물리적으로 및 전기적으로 연결된다. 일부 구현예에서, 적어도 하나의 통신 칩(6)도 보드(2)에 물리적으로 및 전기적으로 연결된다. 다른 구현예에서, 통신 칩(6)은 프로세서(4)의 일부이다.
각각의 응용예에 따라서, 컴퓨팅 장치(100)는, 보드(2)에 물리적으로 및 전기적으로 연결될 수도 있고 그렇지 않을 수도 있는 기타 소자를 포함할 수도 있다. 이들 기타 소자는 휘발성 메모리(예컨대, RAM)(8), 비휘발성 메모리(예컨대, ROM)(9), 플래시 메모리(도시 생략), 그래픽 프로세서(12), 디지털 신호 프로세서(도시 생략), 암호화 프로세서(도시 생략), 칩셋(14), 안테나(16), 터치스크린 디스플레이와 같은 디스플레이(18), 터치스크린 컨트롤러(20), 배터리(22), 오디오 코덱(도시 생략), 비디오 코덱(도시 생략), 전력 증폭기(24), GPS 장치(26), 나침반(28), 가속도계(도시 생략), 중력계(도시 생략), 스피커(30), 카메라(32) 및 대용량 저장 장치(하드 디스크 드라이브 등)(10), CD(도시 생략), DVD(도시 생략) 등을 포함할 수 있지만, 이것으로 한정되는 것은 아니다. 이들 소자는 시스템 보드(2)에 연결될 수도 있고, 시스템 보드에 장착될 수도 있으며, 혹은 다른 소자와 결합될 수도 있다.
통신 칩(6)은 컴퓨팅 장치(11)와 데이터를 송수신하기 위한 무선 및/또는 유선 통신을 가능하게 한다. '무선'이라는 용어 및 그 파생어는, 비고체형(non-solid) 매체를 통해서 변조된 전자기 방사를 사용함으로써 데이터를 통신할 수 있는 회로, 장치, 시스템, 방법, 기술, 통신 채널 등을 가리키는데 사용될 수 있다. 이 용어는 관련 장치가 임의의 유선을 포함하지 않는다는 의미는 아니지만, 일부 실시예에서는 그렇지 않을 수 있다. 통신 칩(6)은, 비한정예로서, Wi-Fi(IEEE 802.11 패밀리), WiMAX(IEEE 802.16 패밀리), IEEE 802.20, LTE, Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 이더넷 파생 상품, 그리고 3G, 4G, 5G 및 그 이상으로 표시되는 임의의 다른 무선 및 유선 프로토콜을 포함하는, 다수의 무선 혹은 유선의 표준 혹은 프로토콜 중 임의의 것을 실시할 수 있다. 컴퓨팅 장치(11)는 복수의 통신 칩(6)을 포함할 수 있다. 예컨대, 제 1 통신 칩(6)은 Wi-Fi 및 블루투스와 같은 근거리 무선 통신으로 전용이고, 제 2 통신 칩(6)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, 등과 같은 장거리 무선 통신 전용이 될 수 있다.
컴퓨팅 장치(100)의 프로세서(4)는 그 안에 패키지화된 집적 회로 다이를 포함한다. 본 발명의 일부 구현예에서, 프로세서, 메모리 장치, 통신 장치 혹은 다른 소자의 집적 회로 다이는, 본 명세서에서 설명되는 유전체 공동을 가진 플레이트에 부착된 RF 소자 혹은 능동형 소자를 포함하거나 이것이 패키지화된다. 용어 '프로세서'는, 레지스터 및/또는 메모리로부터의 전자 데이터를 처리해서, 전자 데이터를 레지스터 및/또는 메모리 내에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 장치 혹은 장치의 일부를 가리킬 수 있다.
다양한 구현예에서, 컴퓨팅 장치(100)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA, 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테이먼트 컨트롤 유닛, 디지털 카메라, 휴대형 뮤직 플레이어, 혹은 디지털 비디오 레코더가 될 수 있다. 추가적인 구현예에서, 컴퓨팅 장치(100)는 웨어러블 장치를 포함한 데이터를 처리하는 임의의 다른 전자 장치가 될 수 있다.
실시예는 하나 이상의 메모리 칩, 컨트롤러, CPU, 마더보드를 사용해서 상호 접속된 마이크로칩 혹은 집적 회로, ASIC 및/또는 FPGA의 일부로 구현될 수 있다.
'일 실시예', '예시적인 실시예', '다양한 실시예' 등을 참조한다는 것은, 이렇게 설명된 본 발명의 실시예가 특정한 특성, 구조 혹은 특징을 포함할 수 있다는 것을 나타내지만, 모든 실시예가 반드시 이러한 특정한 특성, 구조 혹은 특징을 포함해야 한다는 것을 의미하는 것은 아니다. 또한, 일부 실시예는 다른 실시예에 대해서 설명된 특징 중 일부, 전체를 가질 수도 있고 전혀 갖지 않을 수도 있다.
이하의 설명 및 청구항에서, 용어 '연결된다' 및 그 파생어가 사용될 수 있다. '연결된다'는 하나 이상의 구성 요소가 서로 함께 동작하거나 인터렉트하는 것을 나타내는데 사용되지만, 구성 요소 사이의 물리적인 혹은 전기적은 구성 요소가 있을 수도 있고 없을 수도 있다.
별도의 언급이 없는 한, 청구항에서 공통의 구성 요소를 나타내는데 서수 형용사 '제 1', '제 2', '제 3' 등을 사용하는 것은, 동일한 구성 요소의 다양한 인스턴스를 가리키는 것일 뿐, 이것이 설명되는 구성 요소가 시간적으로, 공간적으로, 순위적으로 혹은 임의의 다른 방식으로 주어진 순서로 되어야 한다는 것을 의도하는 것은 아니다.
도면 및 상세한 설명에서는 실시예의 예시를 제공한다. 당업자라면 설명되는 구성 요소 중 하나 이상이 하나의 기능 요소로 통합될 수도 있다는 것을 이해할 것이다. 다른 방안으로, 특정 구성 요소는 다수의 기능 요소로 분리될 수도 있다. 일 실시예로부터의 구성 요소는 다른 실시예에 추가될 수 있다. 예컨대, 본 명세서에서 설명되는 처리의 순서는 변경될 수 있으며 본 명세서에서 사용되는 방식으로 한정되는 것은 아니다. 나아가, 임의의 흐름도의 동작은 도시된 순서로 구현되어야 하는 것은 아니며, 모든 동작이 반드시 수행되어야 하는 것도 아니다. 또한, 다른 동작에 의존하지 않은 동작은 다른 동작과 동시에 수행될 수도 있다. 실시예의 범주는 특정예로 한정되는 것은 아니다. 명세서에 명백하게 나타나 있지 않다면, 구조, 치수 및 재료의 사용에 있어서의 차이와 같은 다수의 수정이 있을 수 있다. 실시예의 범주는 적어도 이하의 청구항에 의해서 주어지는 범위가 된다.
이하의 실시예는 추가적인 실시예에 관한 것이다. 다양한 실시예의 다양한 특성은 다양한 다른 응용예에 적합하도록 포함된 일부 특징 및 배제된 다른 특징과 다양하게 결합될 수 있다. 일부 실시예는, 도전성 플레이트와, 전면 및 플레이트에 부착된 이면을 가진 반도체 다이와, 플레이트에 부착된 무선 주파수 소자와, 플레이트 내에서 무선 주파수 소자에 인접한 유전체 충진 공동과, 외부 접속을 위해 다이의 전면에 부착된 재분배 층을 포함하는 반도체 패키지에 관한 것이다.
추가 실시예에서, 플레이트는 구리, 세라믹 혹은 중합체를 포함한다.
추가 실시예에서, 유전체는 에폭시, 폴리이미드 혹은 고분자 액정을 포함한다.
추가 실시예에서, 공동은, 다이에 부착된 한쪽면으로부터 다이의 반대쪽 면으로 플레이트를 관통해서 연장된다.
추가 실시예에서, 무선 주파수 소자는 상기 다이의 상기 전면 상에 형성된다.
추가 실시예에서, 다이는, 무선 주파수 소자를 포함하는 무선 주파수 회로를 포함하는 섹션을 구비한다.
추가 실시예에서, 무선 주파수 회로는 무선 주파수 증폭기를 포함한다.
추가 실시예는 제 2 다이를 포함하고, 제 2 다이는 플레이트에 부착되며, 무선 주파수 소자는 제 2 다이 상에 형성된다.
추가 실시예는 다이와 플레이트 상에서, 다이와 재분배 층 사이에 유전체를 포함한다.
추가 실시예는 제 2 다이를 포함하고, 플레이트 내에서 제 1 다이로부터 이격된 제 2 유전체 충진 공동과, 플레이트의 제 1 다이와는 반대측의 면 상에서 제 2 다이에 접속하는, 비아 바 상의 접속 패드 어레이를 포함한다.
추가 실시예는 비아 바를 재분배 층에 접속시키는 복수의 비아를 포함한다.
추가 실시예는 다이와 플레이트 사이에 패시베이션 층을 포함한다.
일부 실시예는 플레이트에 공동을 형성하는 단계와, 플레이트에 다이의 이면을 부착하는 단계 - 이 다이는 RF 섹션을 가지고, 이 다이는 RF 섹션이 공동에 인접하도록 부착되어 있음 - 와, 다이의 전면을 유전체로 덮는 단계와, 다이의 상면을 외부 접속시키기 위해서, 유전체 상에 재분배 층을 형성하는 단계를 포함하는 방법에 관한 것이다.
추가 실시예는 다이를 부착하기 이전에 공동을 유전체로 충진하는 단계를 포함한다.
추가 실시예는 플레이트에 제 2 다이를 부착하는 단계를 포함하고, 다이를 유전체로 덮는 단계는 제 1 다이 및 제 2 다이를 유전체로 덮는 단계를 포함한다.
추가 실시예는 재분배 층을 형성하기 전에, 유전체에 비아를 형성하는 단계를 포함하고, 비아는 다이의 접속 패드를 재분배 층에 접속시킨다.
추가 실시예에서, 공동을 형성하는 단계는, 다이에 가장 가까운 면으로부터 반대쪽 면으로 플레이트를 관통하는 공동을 형성하는 단계를 포함한다.
추가 실시예는 다이를 부착하기 이전에 플레이트를 관통해서 다이로부터 이격되어서 제 2 공동을 형성하는 단계와, 제 2 공동을 유전체로 충진하는 단계와, 제 2 공동의 유전체를 관통하는 비아를 형성하는 단계와, 제 2 공동의 비아를 한쪽면에서 재분배 층에 접속하는 단계와, 제 2 공동의 비아를 반대쪽 면에서 추가 다이에 접속하는 단계를 포함한다.
추가 실시예에서, 제 2 공동의 비아를 한쪽면에서 접속하는 단계는, 제 2 공동의 비아를 재분배 층에 접속시키도록, 다이를 덮는 유전체를 관통해서 비아를 형성하는 단계를 포함한다.
일부 실시예는, 전원과, 안테나와, 패키지를 포함하는 컴퓨팅 장치에 관한 것이고, 이 패키지는, 도전성 플레이트와, 전면 및 플레이트에 부착된 이면을 가진 반도체 다이와, 플레이트에 부착되고 안테나에 연결된 무선 주파수 소자와, 플레이트 내에서 무선 주파수 소자에 인접한 유전체 충진 공동과, 안테나 및 전원으로의 외부 접속을 위해 다이의 전면에 부착된 재분배 층을 포함한다.
추가 실시예에서, 무선 주파수 회로는 무선 주파수 증폭기를 포함한다.
추가 실시예는, 제 2 다이를 더 포함하고, 제 2 다이는 플레이트에 부착되며, 무선 주파수 소자는 제 2 다이 상에 형성된다.
추가 실시예는, 다이와 플레이트 상에서, 다이와 재분배 층 사이에 유전체를 포함한다.
추가 실시예에서, 다이는 프로세서이고, 패키지는 메모리 다이와, 플레이트 내에서 프로세서로부터 이격된 제 2 유전체 충진 공동 및 제 2 유전체 충진 공동 내의 비아 바와, 플레이트의 프로세서와는 반대측의 면 상에서 메모리 다이에 접속하고, 메모리 다이를 재분배 층을 관통해서 프로세서에 접속시키는, 비아 바 상의 접속 패드 어레이를 더 포함한다.
추가 실시예는, 비아 바를 재분배 층에 접속시키는 복수의 비아를 더 포함한다.

Claims (25)

  1. 도전성 플레이트와,
    전면 및 이면을 가진 제 1 반도체 다이 - 상기 이면은 상기 플레이트에 부착되어 있음 - 와,
    상기 플레이트에 부착된 무선 주파수 소자와,
    상기 플레이트 내에서 상기 무선 주파수 소자에 인접한, 제 1 유전체 충진 공동(cavity)과,
    외부 접속을 위해 상기 제 1 다이의 상기 전면에 부착된 재분배 층(redistribution layer)과,
    추가 다이와,
    상기 플레이트 내에서 상기 제 1 다이로부터 이격된, 제 2 유전체 충진 공동 및 상기 제 2 유전체 공동 내의 비아 바와,
    상기 플레이트의 상기 제 1 다이와는 반대측의 면 상에서 상기 추가 다이에 접속하는, 상기 비아 바 상의 접속 패드 어레이를 더 포함하는,
    반도체 패키지.
  2. 제 1 항에 있어서,
    상기 플레이트는 구리, 세라믹 혹은 중합체를 포함하는
    반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 유전체는 에폭시, 폴리이미드 혹은 고분자 액정을 포함하는
    반도체 패키지.
  4. 제 1 항에 있어서,
    상기 제 1 공동은, 상기 제 1 다이에 부착된 한쪽면으로부터 상기 제 1 다이의 반대쪽 면으로 상기 플레이트를 관통해서 연장되는
    반도체 패키지.
  5. 제 1 항에 있어서,
    상기 무선 주파수 소자는 상기 제 1 다이의 상기 전면 상에 형성되는
    반도체 패키지.
  6. 제 5 항에 있어서,
    상기 제 1 다이는, 상기 무선 주파수 소자를 포함하는 무선 주파수 회로를 포함하는 섹션을 구비하는
    반도체 패키지.
  7. 제 6 항에 있어서,
    상기 무선 주파수 회로는 무선 주파수 증폭기를 포함하는
    반도체 패키지.
  8. 제 1 항에 있어서,
    제 2 다이를 더 포함하고,
    상기 제 2 다이는 상기 플레이트에 부착되며,
    상기 무선 주파수 소자는 상기 제 2 다이 상에 형성되는
    반도체 패키지.
  9. 제 1 항에 있어서,
    상기 제 1 다이와 상기 플레이트 상에서, 상기 제 1 다이와 상기 재분배 층 사이에 유전체를 더 포함하는
    반도체 패키지.

  10. 삭제
  11. 제 1 항에 있어서,
    상기 비아 바를 상기 재분배 층에 접속시키는 복수의 비아
    를 더 포함하는
    반도체 패키지.
  12. 제 1 항에 있어서,
    상기 제 1 다이와 상기 플레이트 사이에 패시베이션 층
    을 더 포함하는
    반도체 패키지.
  13. 반도체 패키지 제작 방법으로서,
    플레이트에 제 1 공동을 형성하는 단계와,
    상기 플레이트에 제 1 다이의 이면을 부착하는 단계 - 상기 제 1 다이는 RF 섹션을 가지고, 상기 제 1 다이는 상기 RF 섹션이 상기 제 1 공동에 인접하도록 부착되어 있음 - 와,
    상기 제 1 다이의 전면을 유전체로 덮는 단계와,
    상기 제 1 다이의 상기 전면을 외부 접속시키기 위해서, 상기 유전체 상에 재분배 층을 형성하는 단계와,
    상기 제 1 다이를 부착하기 이전에 상기 플레이트를 관통하는 제 2 공동을 형성하는 단계 - 상기 제 2 공동은 상기 제 1 다이로부터 이격됨 - 와,
    상기 제 2 공동을 유전체로 충진하는 단계와,
    상기 제 2 공동의 상기 유전체를 관통하는 비아를 형성하는 단계와,
    상기 제 2 공동의 비아를 한쪽면에서 상기 재분배 층에 접속하는 단계와,
    상기 제 2 공동의 비아를 반대쪽 면에서 추가 다이에 접속하는 단계를 포함하는,
    방법.
  14. 제 13 항에 있어서,
    상기 제 1 다이를 부착하기 이전에 상기 제 1 공동을 유전체로 충진하는 단계
    를 더 포함하는
    방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 플레이트에 제 2 다이를 부착하는 단계를 더 포함하고,
    상기 다이를 상기 유전체로 덮는 단계는 상기 제 1 다이 및 상기 제 2 다이를 상기 유전체로 덮는 단계를 포함하는
    방법.
  16. 제 13 항에 있어서,
    상기 재분배 층을 형성하기 전에, 상기 유전체에 비아를 형성하는 단계를 더 포함하고,
    상기 비아는 상기 제 1 다이의 접속 패드를 상기 재분배 층에 접속시키는
    방법.
  17. 제 13 항에 있어서,
    상기 제 1 공동을 형성하는 단계는, 상기 제 1 다이에 가장 가까운 면으로부터 반대쪽 면으로 상기 플레이트를 관통하는 공동을 형성하는 단계를 포함하는
    방법.
  18. 삭제
  19. 제 13 항에 있어서,
    상기 제 2 공동의 비아를 한쪽면에서 접속하는 단계는, 상기 제 2 공동의 비아를 상기 재분배 층에 접속시키도록, 상기 제 1 다이를 덮는 상기 유전체를 관통해서 비아를 형성하는 단계를 포함하는
    방법.
  20. 컴퓨팅 장치로서,
    전원과,
    안테나와,
    패키지
    를 포함하되, 상기 패키지는,
    도전성 플레이트와,
    전면 및 이면을 가진 제 1 반도체 다이 - 상기 이면은 상기 플레이트에 부착됨 - 와,
    상기 플레이트에 부착되고 상기 안테나에 연결된 무선 주파수 소자와, 상기 플레이트 내에서 상기 무선 주파수 소자에 인접한 제 1 유전체 충진 공동과,
    상기 안테나 및 상기 전원으로의 외부 접속을 위해 상기 제 1 다이의 상기 전면에 부착된 재분배 층과,
    추가 다이와,
    상기 플레이트 내에서 상기 제 1 다이로부터 이격된 제 2 유전체 충진 공동 및 상기 제 2 유전체 충진 공동 내의 비아 바와,
    상기 플레이트의 상기 제 1 다이와는 반대측의 면 상에서 상기 추가 다이에 접속하고, 상기 추가 다이를 상기 재분배 층을 관통해서 상기 제 1 다이에 접속시키는, 상기 비아 바 상의 접속 패드 어레이를 포함하는,
    컴퓨팅 장치.
  21. 제 20 항에 있어서,
    상기 제 1 다이는, 상기 무선 주파수 소자를 포함하는 무선 주파수 회로를 포함하는 섹션을 구비하며,
    상기 무선 주파수 회로는 무선 주파수 증폭기를 포함하는
    컴퓨팅 장치.
  22. 제 20 항 또는 제 21 항에 있어서,
    제 2 다이를 더 포함하고,
    상기 제 2 다이는 상기 플레이트에 부착되며,
    상기 무선 주파수 소자는 상기 제 2 다이 상에 형성되는
    컴퓨팅 장치.
  23. 제 20 항에 있어서,
    상기 제 1 다이와 상기 플레이트 상에서, 상기 제 1 다이와 상기 재분배 층 사이에 유전체를 더 포함하는
    컴퓨팅 장치.
  24. 제 20 항에 있어서,
    상기 제 1 다이는 프로세서이고,
    상기 추가 다이는 메모리인,
    컴퓨팅 장치.
  25. 제 20 항에 있어서,
    상기 비아 바를 상기 재분배 층에 접속시키는 복수의 비아를 더 포함하는
    컴퓨팅 장치.
KR1020177023163A 2015-03-19 2015-03-19 이면 도전성 플레이트를 가진 무선 다이 패키지 KR102376119B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/021569 WO2016148726A1 (en) 2015-03-19 2015-03-19 Radio die package with backside conductive plate

Publications (2)

Publication Number Publication Date
KR20170128242A KR20170128242A (ko) 2017-11-22
KR102376119B1 true KR102376119B1 (ko) 2022-03-17

Family

ID=56919211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177023163A KR102376119B1 (ko) 2015-03-19 2015-03-19 이면 도전성 플레이트를 가진 무선 다이 패키지

Country Status (6)

Country Link
US (1) US10453804B2 (ko)
EP (1) EP3271941A4 (ko)
KR (1) KR102376119B1 (ko)
CN (1) CN107251206B (ko)
TW (1) TWI620292B (ko)
WO (1) WO2016148726A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3178162A4 (en) 2014-08-07 2018-04-04 Intel Corporation Method and apparatus for forming backside die planar devices and saw filter
CN108701680B (zh) * 2016-03-31 2023-05-30 英特尔公司 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
TWI622149B (zh) 2017-01-03 2018-04-21 力成科技股份有限公司 封裝結構的製造方法
US10269728B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shielding structure for cross-talk reduction
DE102018109028B4 (de) 2017-06-30 2023-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen und Verfahren zur Herstellung derselben
US10879197B2 (en) * 2017-08-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating package structure
KR102185706B1 (ko) * 2017-11-08 2020-12-02 삼성전자주식회사 팬-아웃 반도체 패키지
US10643919B2 (en) * 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10978408B2 (en) * 2018-06-07 2021-04-13 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
CN109999343B (zh) * 2019-03-30 2020-08-25 深圳硅基仿生科技有限公司 植入式器件的电子封装体及视网膜刺激器
US11101840B1 (en) 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
KR20210099947A (ko) 2020-02-05 2021-08-13 삼성전기주식회사 칩 고주파 패키지 및 고주파 모듈
US11550158B2 (en) * 2020-06-24 2023-01-10 Meta Platforms Technologies, Llc Artificial reality system having system-on-a-chip (SoC) integrated circuit components including stacked SRAM
TWI766791B (zh) * 2020-08-12 2022-06-01 敦南科技股份有限公司 雙面冷卻功率封裝結構
CN112349700B (zh) * 2020-09-28 2023-05-09 中国电子科技集团公司第二十九研究所 一种气密高导热lcp封装基板及多芯片系统级封装结构
FR3122035B1 (fr) * 2021-04-16 2023-04-21 Commissariat Energie Atomique Structure composite, destinée à une co-intégration planaire de composants électroniques de fonctions différentes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056093A (ja) * 2002-05-31 2004-02-19 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543836B1 (ko) * 1997-08-19 2006-01-23 가부시키가이샤 히타치세이사쿠쇼 멀티칩 모듈 구조체 및 그 제작 방법
JP3792635B2 (ja) * 2001-12-14 2006-07-05 富士通株式会社 電子装置
US6677672B2 (en) * 2002-04-26 2004-01-13 Semiconductor Components Industries Llc Structure and method of forming a multiple leadframe semiconductor device
JP2007514321A (ja) * 2003-12-10 2007-05-31 ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア ミックスド・シグナル集積回路のための低クロストーク回路基板
US7245009B2 (en) 2005-06-29 2007-07-17 Motorola, Inc. Hermetic cavity package
US8125788B2 (en) 2006-03-29 2012-02-28 Kyocera Corporation Circuit module and radio communications equipment, and method for manufacturing circuit module
US7892882B2 (en) * 2006-06-09 2011-02-22 Freescale Semiconductor, Inc. Methods and apparatus for a semiconductor device package with improved thermal performance
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US7709934B2 (en) * 2006-12-28 2010-05-04 Intel Corporation Package level noise isolation
US20090026619A1 (en) * 2007-07-24 2009-01-29 Northrop Grumman Space & Mission Systems Corp. Method for Backside Metallization for Semiconductor Substrate
US20110316117A1 (en) 2007-08-14 2011-12-29 Agency For Science, Technology And Research Die package and a method for manufacturing the die package
JP5677971B2 (ja) 2008-11-07 2015-02-25 キャベンディッシュ・キネティックス・インコーポレイテッドＣａｖｅｎｄｉｓｈ Ｋｉｎｅｔｉｃｓ， Ｉｎｃ． 相対的に小型の複数のｍｅｍｓデバイスを用いて相対的に大型のｍｅｍｓデバイスを置き換える方法
US8970031B2 (en) * 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US8110915B2 (en) * 2009-10-16 2012-02-07 Infineon Technologies Ag Open cavity leadless surface mountable package for high power RF applications
US9202769B2 (en) * 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
US8217272B2 (en) * 2009-12-18 2012-07-10 Intel Corporation Apparatus and method for embedding components in small-form-factor, system-on-packages
US8241956B2 (en) * 2010-03-08 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming wafer level multi-row etched lead package
US8105872B2 (en) * 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
KR101711048B1 (ko) * 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
GB2537060B (en) 2012-09-25 2017-02-15 Cambridge Silicon Radio Ltd Composite reconstituted wafer structures
TWI500135B (zh) 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
US9087832B2 (en) * 2013-03-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage reduction and adhesion improvement of semiconductor die package
WO2015006196A1 (en) 2013-07-11 2015-01-15 Mophie, Inc. Method and system for communicatively coupling a wearable computer with one or more non-wearable computers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056093A (ja) * 2002-05-31 2004-02-19 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW201709445A (zh) 2017-03-01
WO2016148726A1 (en) 2016-09-22
CN107251206A (zh) 2017-10-13
US20170062357A1 (en) 2017-03-02
KR20170128242A (ko) 2017-11-22
US10453804B2 (en) 2019-10-22
EP3271941A4 (en) 2018-10-24
CN107251206B (zh) 2020-07-31
EP3271941A1 (en) 2018-01-24
TWI620292B (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
KR102376119B1 (ko) 이면 도전성 플레이트를 가진 무선 다이 패키지
US10727212B2 (en) Semiconductor package
US10916495B2 (en) Fan-out semiconductor package
US10026681B2 (en) Fan-out semiconductor package
US10211136B2 (en) Fan-out semiconductor package
US11037971B2 (en) Fan-out sensor package and optical fingerprint sensor module including the same
US11043441B2 (en) Fan-out semiconductor package
US11062999B2 (en) Semiconductor package and antenna module comprising the same
KR101901711B1 (ko) 팬-아웃 반도체 패키지
US10643956B2 (en) Semiconductor package
US20190164933A1 (en) Fan-out semiconductor package
US10467450B2 (en) Fan-out sensor package
US11862574B2 (en) Fan-out semiconductor package
US10825775B2 (en) Semiconductor package integrating active and passive components with electromagnetic shielding
US10672727B2 (en) Semiconductor package providing protection from electrical noise
US10833040B2 (en) Semiconductor package
US20200168518A1 (en) Semiconductor package
KR102039712B1 (ko) 팬-아웃 반도체 패키지
CN110858570B (zh) 半导体封装件和包括该半导体封装件的天线模块
US10886246B2 (en) Fan-out semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant