CN107910320A - 具有天线组件的半导体结构及其制备方法 - Google Patents
具有天线组件的半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN107910320A CN107910320A CN201711282003.9A CN201711282003A CN107910320A CN 107910320 A CN107910320 A CN 107910320A CN 201711282003 A CN201711282003 A CN 201711282003A CN 107910320 A CN107910320 A CN 107910320A
- Authority
- CN
- China
- Prior art keywords
- antenna
- substrate
- layer
- module
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02697—Forming conducting materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Details Of Aerials (AREA)
Abstract
本发明提供一种具有天线组件的半导体结构及其制备方法,具有天线组件的半导体结构包括:天线基板,所述天线基板包括相对的第一表面及第二表面;天线组件,位于所述天线基板的第一表面上;重新布线层,位于所述天线基板的第二表面上。本发明的具有天线组件的半导体结构通过将天线组件及重新布线层设置于天线基板相对的两个表面,用于支撑天线组件的天线基板的材质可以根据实际需要选择,选择弹性更高,可以通过天线基板的选择降低天线讯号的损耗;天线基板远离天线组件的表面设置重新布线层,所述重新布线层用于键合半导体芯片,且可以根据需要选择更换不同的半导体芯片键合于重新布线层上与天线组件协同工作,使用范围更广,使用更加灵活方便。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种具有天线组件的半导体结构及其制备方法。
背景技术
目前,出于通信效果的考虑,射频芯片在使用时都会设置天线,射频芯片的扇出型晶圆级封装方法一般为:提供载体,在载体表面形成粘合层;在粘合层上光刻、电镀出重新布线层(Redistribution Layers,RDL);采用芯片键合工艺将射频芯片安装到重新布线层上;采用注塑工艺将芯片塑封于塑封材料层中;在所述塑封材料层的表面形成天线;去除载体和粘合层;在重新布线层上光刻、电镀形成凸块下金属层(UBM);在UBM上进行植球回流,形成焊球凸块;然后进行晶圆黏片、切割划片。由上可知,现有的射频芯片封装结构中,射频芯片塑封于塑封材料层中,天线只能制作于塑封材料层的表面与射频芯片配合使用,该封装结构存在如下问题:与天线接触的材料层只能为用于射频芯片塑封的塑封材料层,可选择性小,天线讯号的损耗较大;天线与射频芯片的结构比较固定,使用不够灵活方便。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种具有天线组件的半导体结构及其制备方法,用于解决现有技术中存在的与天线接触的材料层只能为用于射频芯片塑封的塑封材料层,可选择性小,天线讯号的损耗较大;天线与射频芯片的结构比较固定,使用不够灵活方便的问题。
为实现上述目的及其他相关目的,本发明提供一种具有天线组件的半导体结构,所述具有天线组件的半导体结构包括:
天线基板,所述天线基板包括相对的第一表面及第二表面;
天线组件,位于所述天线基板的第一表面上;
重新布线层,位于所述天线基板的第二表面上。
优选地,所述天线基板包括:玻璃基板、硅基板、Roger 5880基板、高分子材料基板或复合材料基板。
优选地,所述天线组件包括至少一个天线单元,所述天线单元为块状天线或螺旋状天线。
优选地,所述天线组件包括多个所述天线单元,多个所述天线单元在所述天线基板的第一表面上呈单层分布。
优选地,所述天线组件包括多个所述天线单元,多个所述天线单元在所述天线基板的第一表面上呈上下间隔叠置的若干层分布,且相邻两层所述天线单元之间相连接。
优选地,所述天线组件还包括介质层,所述介质层至少位于相邻两层所述天线单元之间。
优选地,各层所述天线单元均包括多个所述天线单元,各层所述天线单元中的多个所述天线单元沿平行于所述天线基板第一表面的方向呈阵列分布、环形分布或无规则间隔排布。
优选地,所述重新布线层包括:
绝缘层,位于所述天线基板的第二表面;
至少一层金属线层,位于所述绝缘层内;
凸块下金属层,位于所述绝缘层远离所述天线基板的表面,且与所述金属线层电连接。
本发明还提供一种具有天线组件的半导体结构的制备方法,所述具有天线组件的半导体结构的制备方法包括如下步骤:
1)提供一天线基板,所述天线基板包括相对的第一表面及第二表面;
2)于所述天线基板的第一表面形成天线组件;
3)于所述天线基板的第二表面形成重新布线层。
优选地,步骤1)中提供给的所述天线基板包括:玻璃基板、硅基板、Roger 5880基板、高分子材料基板或复合材料基板。
优选地,步骤2)中,于所述天线基板的第一表面形成所述天线组件的具体方法为:于所述天线基板的第一表面形成一层包括若干个天线单元作为所述天线组件,其中,若干个所述天线单元沿平行于所述天线基板第一表面的方向呈阵列分布、环形分布或无规则间隔排布,所述天线单元为块状天线或螺旋状天线。
优选地,步骤2)中,于所述天线基板的第一表面形成所述天线组件包括如下步骤:
2-1)于所述天线基板的第一表面形成一层包括若干个天线单元的天线,该层天线中若干个所述天线单元沿平行于所述天线基板第一表面的方向呈阵列分布、环形分布或无规则间隔排布,所述天线单元为块状天线或螺旋状天线;
2-2)于所述天线基板的第一表面形成介质层,所述介质层完全覆盖所述天线单元;
2-3)于所述介质层内形成导电栓塞,所述导电栓塞与所述天线单元电连接;
2-4)于所述介质层的表面再次形成一层包括若干个所述天线单元的天线,该层天线中若干个所述天线单元沿平行于所述天线基板第一表面的方向呈阵列分布、环形分布或无规则间隔排布。
优选地,步骤2-4)之后还包括如下步骤:
2-5)于所述介质层的表面再次形成一层所述介质层,所述介质层完全覆盖所述天线单元;
2-6)于所述介质层内形成导电栓塞,所述导电栓塞与所述天线单元电连接;
2-7)于所述介质层的表面再次形成一层包括若干个所述天线单元的天线,该层天线中若干个所述天线单元沿平行于所述天线基板第一表面的方向呈阵列分布、环形分布或无规则间隔排布。
优选地,步骤2-7)之后还包括重复步骤2-5)~步骤2-7)至少一次的步骤。
如上所述,本发明的具有天线组件的半导体结构及其制备方法,具有以下有益效果:本发明的具有天线组件的半导体结构通过将天线组件及重新布线层设置于天线基板相对的两个表面,用于支撑天线组件的天线基板的材质可以根据实际需要选择,选择弹性更高,可以通过天线基板的选择降低天线讯号的损耗;天线基板远离天线组件的表面设置重新布线层,所述重新布线层用于键合半导体芯片,且可以根据需要选择更换不同的半导体芯片键合于重新布线层上与天线组件协同工作,使用范围更广,使用更加灵活方便。
附图说明
图1显示为本发明实施例一中提供的具有天线组件的半导体结构的制备方法的流程图。
图2~图9显示为本发明实施例一中提供的具有天线组件的半导体结构的制备方法各步骤所呈现的结构示意图,其中,图8及图9显示为本发明的具有天线组件的半导体结构的结构示意图。
元件标号说明
10 天线基板
11 天线组件
111 天线单元
112 介质层
113 导电栓塞
12 重新布线层
121 绝缘层
122 金属线层
123 凸块下金属层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图9。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
实施例一
请参阅图1,本实施例提供一种具有天线组件的半导体结构的制备方法,所述具有天线组件的半导体结构的制备方法包括如下步骤:
1)提供一天线基板,所述天线基板包括相对的第一表面及第二表面;
2)于所述天线基板的第一表面形成天线组件;
3)于所述天线基板的第二表面形成重新布线层。
在步骤1)中,请参阅图1中的S1步骤及图2,提供一天线基板10,所述天线基板10包括相对的第一表面及第二表面。
作为示例,所述天线基板10可以为任意一种可以起到支撑作用的基板,优选地,所述天线基板10为对天线讯号损耗较小的基板,更为优选地,本实施例中,所述天线基板10包括:玻璃基板、硅基板、Roger 5880基板、高分子材料基板或复合材料基板,所述复合材料基板可以包括不同有机材料复合的复合材料基板、不同无机材料复合的复合材料基板或无机材料与有机材料复合的复合材料基板。
作为示例,所述天线基板10的形状可以根据实际需要进行设定,所述天线基板10的形状可以为矩形、圆形、六边形、三角形或梯形等等,此处不做限定。
在步骤2)中,请参阅图1中的S2步骤及图3至图7,于所述天线基板10的第一表面形成天线组件11。
在一示例中,如图3至图6所示,于所述天线基板10的第一表面形成所述天线组件11的具体方法为:于所述天线基板10的第一表面形成一层包括若干个天线单元111作为所述天线组件11,其中,若干个所述天线单元111沿平行于所述天线基板10第一表面的方向呈阵列分布、环形分布或无规则间隔排布,所述天线单元111为块状天线或螺旋状天线。
具体的,可以在所述天线基板10的第一表面形成一层天线材料层,然后通过光刻刻蚀工艺去除多余所述天线材料层,保留的所述天线材料层即作为若干个所述天线单元111。在其他示例中,也可以先在所述天线基板10的第一表面形成具有开口的图形化掩膜层,所述开口定义出所述天线单元111的形状及位置;然后,再在所述开口内沉积天线材料层以形成所述天线的111;最后,去除所述图形化掩膜层即可。
作为示例,所述天线单元111可以在所述天线基板10的第一表面沿平行于所述天线基板10的方向呈任意形状分布,且所述天线单元111可以为包括上述块状天线或螺旋状天线的任意形状的天线。其中,图4中为所述天线单元111为块状天线,所述块状天线在所述天线基板10的第一表面沿平行于所述天线基板10的方向呈矩形环状分布的示例;图5中为所述天线单元111为块状天线,所述块状天线在所述天线基板10的第一表面沿平行于所述天线基板10的方向分布成中心具有所述块状天线的矩形环状的示例;图6中为所述天线为矩形螺旋状天线,所述矩形螺旋状天线在所述天线基板10的第一表面沿平行于所述天线基板10的方向呈阵列分布的示例。
需要说明的是,所述天线单元111为块状天线时,所述块状天线可以为金属块;所述天线单元111为螺旋状天线时,所述螺旋状天线可以为金属线绕制成螺旋状而形成。除了如图6所示的矩形螺旋状天线外,所述天线单元111还可以为其他任意螺旋状天线,譬如,圆形螺旋状天线等等。
在另一示例中,请参阅图7,所述天线组件11包括多个所述天线单元111,多个所述天线单元111在所述天线基板10的第一表面上呈上下间隔叠置的两层分布,且相邻两层所述天线单元111之间经由导电栓塞113相连接;于所述天线基板10的第一表面形成所述天线组件11包括如下步骤:
2-1)于所述天线基板10的第一表面形成一层包括若干个天线单元111的天线,该层天线中若干个所述天线单元111沿平行于所述天线基板10第一表面的方向呈阵列分布、环形分布或无规则间隔排布,所述天线单元111为块状天线或螺旋状天线;
2-2)于所述天线基板10的第一表面形成介质层112,所述介质层112完全覆盖所述天线单元111;
2-3)于所述介质层112内形成导电栓塞113,所述导电栓塞113与所述天线单元111电连接;
2-4)于所述介质层112的表面再次形成一层包括若干个所述天线单元111的天线,该层天线中若干个所述天线单元111沿平行于所述天线基板10第一表面的方向呈阵列分布、环形分布或无规则间隔排布。
在另一示例中,多个所述天线单元111在所述天线基板10的第一表面上还呈上下间隔叠置的三层分布,此时,步骤2-4)之后还包括如下步骤:
2-5)于上步骤中形成的所述介质层112的表面再次形成一层所述介质层112,所述介质层112完全覆盖步骤2-4)中形成的所述天线单元111;
2-6)于步骤2-5)中形成的所述介质层112内形成导电栓塞113,所述导电栓塞113与步骤2-4)中形成的所述天线单元111电连接;
2-7)于步骤2-5)中形成的所述介质层112的表面再次形成一层包括若干个所述天线单元111的天线,该层天线中若干个所述天线单元111沿平行于所述天线基板10第一表面的方向呈阵列分布、环形分布或无规则间隔排布。
在又一示例中,多个所述天线单元111在所述天线基板10的第一表面上还呈上下间隔叠置的大于三层的多层分布,此时,步骤2-7)之后还包括重复步骤2-5)~步骤2-7)至少一次的步骤。
作为示例,在上述各示例中,所述介质层112的材料可以包括但不仅限于二氧化硅或PET(聚对苯二甲酸乙二醇酯),通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。所述天线单元111及所述导电插塞113的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上;其中,所述天线单元111及所述导电插塞113可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到。
在步骤3)中,请参阅图1中的S3步骤及图8至图9,于所述天线基板10的第二表面形成重新布线层12。
在一示例中,所述重新布线层12内包括一层金属线层122、至少一层绝缘层121及凸块下金属层123,于所述天线基板10的第二表面形成所述重新布线层12包括如下步骤:
3-1)于所述天线基板10的第二表面形成所述一层所述金属线层122;
3-2)于所述天线基板10的第二表面形成所述绝缘层121,所述绝缘层121将所述金属线层122封裹,且所述绝缘层121的上表面高于所述金属线层122的上表面;
3-3)于所述绝缘层121内形成开口,所述开口暴露出部分所述金属线层122;
3-4)于所述开口内形成所述凸块下金属层123,所述凸块下金属层123与所述金属线层122相连接。
在另一示例中,所述重新布线层12内包括一层金属线层122、至少一层绝缘层121及凸块下金属层123,于所述天线基板10的第二表面形成所述重新布线层12包括如下步骤:
3-1)于所述天线基板10的第二表面形成第一层所述绝缘层121;
3-2)于第一层所述绝缘层121远离所述天线基板10的表面形成所述金属线层122;
3-4)于第一层所述绝缘层121的上表面形成第二层所述绝缘层121,第二层所述绝缘层121完全覆盖所述金属线层122;
3-5)于第二层所述绝缘层121内形成开口,所述开口暴露出所述金属线层122;
3-6)于所述开口内形成所述凸块下金属层123。
作为示例,上述示例中,所述金属线层122的材料可以为但不仅限于铜、铝、镍、仅、银或钛中的一种材料或两种以上的组合材料,并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层122。所述绝缘层121的材料可以为低k介电材料,具体的,所述绝缘层121的材料可以包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料,并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成所述绝缘层121。
需要说明的是,在其他示例中,步骤2)与步骤3)还可以互换,即可以现在所述天线基板10的第二表面形成所述重新布线层12,再在所述天线基板10的第一表面形成所述天线组件11。
实施例二
请继续参阅图8及图9,本实施例还提供一种具有天线组件的半导体结构,所述具有天线组件的半导体结构包括:天线基板10,所述天线基板10包括相对的第一表面及第二表面;天线组件11,所述天线组件11位于所述天线基板10的第一表面上;重新布线层12,所述重新布线层12位于所述天线基板10的第二表面上。
作为示例,所述天线基板10可以为任意一种可以起到支撑作用的基板,优选地,所述天线基板10为对天线讯号损耗较小的基板,更为优选地,本实施例中,所述天线基板10包括:玻璃基板、硅基板、Roger 5880基板、高分子材料基板或复合材料基板,所述复合材料基板可以包括不同有机材料复合的复合材料基板、不同无机材料复合的复合材料基板或无机材料与有机材料复合的复合材料基板。
作为示例,所述天线基板10的形状可以根据实际需要进行设定,所述天线基板10的形状可以为矩形、圆形、六边形、三角形或梯形等等,此处不做限定。
作为示例,所述天线组件11包括至少一个天线单元111,所述天线单元111可以为块状天线或螺旋状天线。
在一示例中,如图8所示,所述天线组件11包括多个所述天线单元111,多个所述天线单元111在所述天线基板10的第一表面上呈单层分布。
作为示例,所述天线单元111可以在所述天线基板10的第一表面沿平行于所述天线基板10的方向呈任意形状分布,且所述天线单元111可以为包括上述块状天线或螺旋状天线的任意形状的天线。其中,图4中为所述天线单元111为块状天线,所述块状天线在所述天线基板10的第一表面沿平行于所述天线基板10的方向呈矩形环状分布的示例;图5中为所述天线单元111为块状天线,所述块状天线在所述天线基板10的第一表面沿平行于所述天线基板10的方向分布成中心具有所述块状天线的矩形环状的示例;图6中为所述天线为矩形螺旋状天线,所述矩形螺旋状天线在所述天线基板10的第一表面沿平行于所述天线基板10的方向呈阵列分布的示例。
需要说明的是,所述天线单元111为块状天线时,所述块状天线可以为金属块;所述天线单元111为螺旋状天线时,所述螺旋状天线可以为金属线绕制成螺旋状而形成。除了如图6所示的矩形螺旋状天线外,所述天线单元111还可以为其他任意螺旋状天线,譬如,圆形螺旋状天线等等。
在另一示例中,所述天线组件11包括多个所述天线单元111,多个所述天线单元111在所述天线基板10的第一表面上呈上下间隔叠置的若干层分布,且相邻两层所述天线单元111之间相连接,其中,图9中以多个所述天线单元111在所述天线基板10的第一表面上呈上下间隔叠置的两层分布作为示例。
作为示例,所述天线组件11还包括介质层12,所述介质层112至少位于相邻两层所述天线单元111之间,以图9中所述天线单元111呈两层分布为例,所述介质层112完全覆盖第一层所述天线单元111,第二层所述天线单元111位于所述介质层112远离所述天线基板10的表面。
作为示例,所述天线组件11还包括导电栓塞113,所述导电栓塞113位于所述介质层112内,且位于相邻两层所述天线单元111之间,并将相邻两层所述天线单元111电连接。
作为示例,在上述各示例中,所述介质层112的材料可以包括但不仅限于二氧化硅或PET(聚对苯二甲酸乙二醇酯),通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。所述天线单元111及所述导电插塞113的材料可以包括但不仅限于铜、铝、镍、金、银、锡、钛中的一种或两种以上;其中,所述天线单元111及所述导电插塞113可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到。
作为示例,所述重新布线层12包括:绝缘层121,所述绝缘层121位于所述天线基板10的第二表面;至少一层金属线层122,所述金属线层122位于所述绝缘层121内;凸块下金属层123,所述凸块下金属层123位于所述绝缘层121远离所述天线基板10的表面,且与所述金属线层122电连接。
作为示例,上述示例中,所述金属线层122的材料可以为但不仅限于铜、铝、镍、仅、银或钛中的一种材料或两种以上的组合材料,并可采用PVD、CVD、溅射、电镀或化学镀等工艺形成所述金属线层122。所述绝缘层121的材料可以为低k介电材料,具体的,所述绝缘层121的材料可以包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料,并可以采用诸如旋涂、CVD、等离子体增强CVD等工艺形成所述绝缘层121。
综上所述,本发明的具有天线组件的半导体结构及其制备方法,所述具有天线组件的半导体结构包括:天线基板,所述天线基板包括相对的第一表面及第二表面;天线组件,位于所述天线基板的第一表面上;重新布线层,位于所述天线基板的第二表面上。本发明的具有天线组件的半导体结构通过将天线组件及重新布线层设置于天线基板相对的两个表面,用于支撑天线组件的天线基板的材质可以根据实际需要选择,选择弹性更高,可以通过天线基板的选择降低天线讯号的损耗;天线基板远离天线组件的表面设置重新布线层,所述重新布线层用于键合半导体芯片,且可以根据需要选择更换不同的半导体芯片键合于重新布线层上与天线组件协同工作,使用范围更广,使用更加灵活方便。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种具有天线组件的半导体结构,其特征在于,所述具有天线组件的半导体结构包括:
天线基板,所述天线基板包括相对的第一表面及第二表面;
天线组件,位于所述天线基板的第一表面上;
重新布线层,位于所述天线基板的第二表面上。
2.根据权利要求1所述的具有天线组件的半导体结构,其特征在于,所述天线基板包括:玻璃基板、硅基板、Roger 5880基板、高分子材料基板或复合材料基板。
3.根据权利要求1所述的具有天线组件的半导体结构,其特征在于,所述天线组件包括至少一个天线单元,所述天线单元为块状天线或螺旋状天线。
4.根据权利要求3所述的具有天线组件的半导体结构,其特征在于,所述天线组件包括多个所述天线单元,多个所述天线单元在所述天线基板的第一表面上呈单层分布。
5.根据权利要求3所述的具有天线组件的半导体结构,其特征在于,所述天线组件包括多个所述天线单元,多个所述天线单元在所述天线基板的第一表面上呈上下间隔叠置的若干层分布,且相邻两层所述天线单元之间相连接。
6.根据权利要求3所述的具有天线组件的半导体结构,其特征在于,所述天线组件还包括介质层,所述介质层至少位于相邻两层所述天线单元之间。
7.根据权利要求4至6中任一项所述的具有天线组件的半导体结构,其特征在于,各层所述天线单元均包括多个所述天线单元,各层所述天线单元中的多个所述天线单元沿平行于所述天线基板第一表面的方向呈阵列分布、环形分布或无规则间隔排布。
8.根据权利要求1所述的具有天线组件的半导体结构,其特征在于,所述重新布线层包括:
绝缘层,位于所述天线基板的第二表面;
至少一层金属线层,位于所述绝缘层内;
凸块下金属层,位于所述绝缘层远离所述天线基板的表面,且与所述金属线层电连接。
9.一种具有天线组件的半导体结构的制备方法,其特征在于,所述具有天线组件的半导体结构的制备方法包括如下步骤:
1)提供一天线基板,所述天线基板包括相对的第一表面及第二表面;
2)于所述天线基板的第一表面形成天线组件;
3)于所述天线基板的第二表面形成重新布线层。
10.根据权利要求9所述的具有天线组件的半导体结构的制备方法,其特征在于,步骤1)中提供给的所述天线基板包括:玻璃基板、硅基板、Roger 5880基板、高分子材料基板或复合材料基板。
11.根据权利要求9所述的具有天线组件的半导体结构的制备方法,其特征在于,步骤2)中,于所述天线基板的第一表面形成所述天线组件的具体方法为:于所述天线基板的第一表面形成一层包括若干个天线单元作为所述天线组件,其中,若干个所述天线单元沿平行于所述天线基板第一表面的方向呈阵列分布、环形分布或无规则间隔排布,所述天线单元为块状天线或螺旋状天线。
12.根据权利要求9所述的具有天线组件的半导体结构的制备方法,其特征在于,步骤2)中,于所述天线基板的第一表面形成所述天线组件包括如下步骤:
2-1)于所述天线基板的第一表面形成一层包括若干个天线单元的天线,该层天线中若干个所述天线单元沿平行于所述天线基板第一表面的方向呈阵列分布、环形分布或无规则间隔排布,所述天线单元为块状天线或螺旋状天线;
2-2)于所述天线基板的第一表面形成介质层,所述介质层完全覆盖所述天线单元;
2-3)于所述介质层内形成导电栓塞,所述导电栓塞与所述天线单元电连接;
2-4)于所述介质层的表面再次形成一层包括若干个所述天线单元的天线,该层天线中若干个所述天线单元沿平行于所述天线基板第一表面的方向呈阵列分布、环形分布或无规则间隔排布。
13.根据权利要求12所述的具有天线组件的半导体结构的制备方法,其特征在于,步骤2-4)之后还包括如下步骤:
2-5)于所述介质层的表面再次形成一层所述介质层,所述介质层完全覆盖所述天线单元;
2-6)于所述介质层内形成导电栓塞,所述导电栓塞与所述天线单元电连接;
2-7)于所述介质层的表面再次形成一层包括若干个所述天线单元的天线,该层天线中若干个所述天线单元沿平行于所述天线基板第一表面的方向呈阵列分布、环形分布或无规则间隔排布。
14.根据权利要求13所述的具有天线组件的半导体结构的制备方法,其特征在于,步骤2-7)之后还包括重复步骤2-5)~步骤2-7)至少一次的步骤。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711282003.9A CN107910320A (zh) | 2017-12-07 | 2017-12-07 | 具有天线组件的半导体结构及其制备方法 |
US16/212,436 US11211687B2 (en) | 2017-12-07 | 2018-12-06 | Method of fabricating a semiconductor structure with an antenna module |
US17/531,071 US11728558B2 (en) | 2017-12-07 | 2021-11-19 | Semiconductor structure including antenna |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711282003.9A CN107910320A (zh) | 2017-12-07 | 2017-12-07 | 具有天线组件的半导体结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107910320A true CN107910320A (zh) | 2018-04-13 |
Family
ID=61854629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711282003.9A Pending CN107910320A (zh) | 2017-12-07 | 2017-12-07 | 具有天线组件的半导体结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107910320A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110828962A (zh) * | 2018-08-09 | 2020-02-21 | 财团法人工业技术研究院 | 天线阵列模块及其制造方法 |
CN111276787A (zh) * | 2019-12-31 | 2020-06-12 | 中国电子科技集团公司第五十五研究所 | 三维集成毫米波AiP相控阵阵元 |
CN112490201A (zh) * | 2020-12-28 | 2021-03-12 | 浙江威固信息技术有限责任公司 | 一种芯片封装装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090315797A1 (en) * | 2008-06-19 | 2009-12-24 | Ahmadreza Rofougaran | Method and system for inter-chip communication via integrated circuit package antennas |
CN103534803A (zh) * | 2011-05-05 | 2014-01-22 | 英特尔公司 | 用于堆叠管芯封装的无线电-和电磁干扰穿透硅通孔及制造方法 |
TW201413901A (zh) * | 2012-06-29 | 2014-04-01 | Kyocera Slc Technologies Corp | 天線基板 |
US20150348920A1 (en) * | 2013-11-26 | 2015-12-03 | Freescale Semiconductor Inc. | Microelectronic packages having radiofrequency stand-off layers and methods for the production thereof |
CN106463466A (zh) * | 2014-05-06 | 2017-02-22 | 英特尔公司 | 具有集成天线的多层封装件 |
CN106797205A (zh) * | 2014-08-07 | 2017-05-31 | 英特尔公司 | 用于形成背面管芯平面器件和saw滤波器的方法和装置 |
CN106972005A (zh) * | 2015-09-10 | 2017-07-21 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
CN107093598A (zh) * | 2016-02-17 | 2017-08-25 | 英飞凌科技股份有限公司 | 包括天线的半导体装置 |
CN207517680U (zh) * | 2017-12-07 | 2018-06-19 | 中芯长电半导体(江阴)有限公司 | 具有天线组件的半导体结构 |
-
2017
- 2017-12-07 CN CN201711282003.9A patent/CN107910320A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090315797A1 (en) * | 2008-06-19 | 2009-12-24 | Ahmadreza Rofougaran | Method and system for inter-chip communication via integrated circuit package antennas |
CN103534803A (zh) * | 2011-05-05 | 2014-01-22 | 英特尔公司 | 用于堆叠管芯封装的无线电-和电磁干扰穿透硅通孔及制造方法 |
TW201413901A (zh) * | 2012-06-29 | 2014-04-01 | Kyocera Slc Technologies Corp | 天線基板 |
US20150348920A1 (en) * | 2013-11-26 | 2015-12-03 | Freescale Semiconductor Inc. | Microelectronic packages having radiofrequency stand-off layers and methods for the production thereof |
CN106463466A (zh) * | 2014-05-06 | 2017-02-22 | 英特尔公司 | 具有集成天线的多层封装件 |
CN106797205A (zh) * | 2014-08-07 | 2017-05-31 | 英特尔公司 | 用于形成背面管芯平面器件和saw滤波器的方法和装置 |
CN106972005A (zh) * | 2015-09-10 | 2017-07-21 | 日月光半导体制造股份有限公司 | 半导体封装装置及其制造方法 |
CN107093598A (zh) * | 2016-02-17 | 2017-08-25 | 英飞凌科技股份有限公司 | 包括天线的半导体装置 |
CN207517680U (zh) * | 2017-12-07 | 2018-06-19 | 中芯长电半导体(江阴)有限公司 | 具有天线组件的半导体结构 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110828962A (zh) * | 2018-08-09 | 2020-02-21 | 财团法人工业技术研究院 | 天线阵列模块及其制造方法 |
CN110828962B (zh) * | 2018-08-09 | 2021-08-03 | 财团法人工业技术研究院 | 天线阵列模块及其制造方法 |
CN111276787A (zh) * | 2019-12-31 | 2020-06-12 | 中国电子科技集团公司第五十五研究所 | 三维集成毫米波AiP相控阵阵元 |
CN112490201A (zh) * | 2020-12-28 | 2021-03-12 | 浙江威固信息技术有限责任公司 | 一种芯片封装装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9252075B2 (en) | Semiconductor device and method of forming a conductive via-in-via structure | |
US9059107B2 (en) | Packaging methods and packaged devices | |
US8790962B2 (en) | Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure | |
TWI567866B (zh) | 半導體元件以及使用提供結構支撐之封膠劑來形成具有直通矽晶穿孔的互連結構之方法 | |
CN107706521A (zh) | 扇出型天线封装结构及其制备方法 | |
US20220077567A1 (en) | Semiconductor structure with an antenna and method making the same | |
US11456268B2 (en) | Semiconductor package and manufacturing method thereof | |
CN103972212A (zh) | 用于封装件中的传输线的方法和装置 | |
CN107910320A (zh) | 具有天线组件的半导体结构及其制备方法 | |
CN107742778A (zh) | 扇出型天线封装结构及其制备方法 | |
CN108336494B (zh) | 天线的封装结构及封装方法 | |
CN107958896A (zh) | 具有天线结构的双面塑封扇出型封装结构及其制备方法 | |
SG177859A1 (en) | Semiconductor device and method of forming rdlwider than contact pad along first axis and narrower than contact pad along second axis | |
US11302658B2 (en) | Fan-out antenna package structure and packaging method | |
CN107706520A (zh) | 扇出型天线封装结构及其制备方法 | |
CN109742056A (zh) | 天线的封装结构及封装方法 | |
CN207517680U (zh) | 具有天线组件的半导体结构 | |
CN207852654U (zh) | 具有天线组件的半导体封装结构 | |
CN207517662U (zh) | 扇出型封装结构 | |
US11289435B2 (en) | Fan-out antenna packaging structure and packaging method | |
CN207977309U (zh) | 具有天线组件的扇出型半导体封装结构 | |
CN207517672U (zh) | 半导体封装结构 | |
CN108109984A (zh) | 半导体封装结构及其制备方法 | |
CN107910312A (zh) | 具有天线组件的扇出型半导体封装结构及其制备方法 | |
CN207852897U (zh) | 扇出型天线封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City) Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd. Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province Applicant before: SJ Semiconductor (Jiangyin) Corp. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180413 |