-
Um die Mobilkommunikationsstandards der 5. Generation (5G) zu erfüllen, sind Bandpassfilterfunktionen bei erhöhten Betriebsfrequenzen und mit hoher Bandbreite erforderlich.
-
Akustische Filter weisen klassischerweise eine Abzweig- oder eine Kreuzgliedstruktur auf. Bei der Abzweigtypstruktur sind Reihenresonatoren und Shunt-Resonatoren kombiniert, um eine gewünschte Filterfunktion, z. B. eine Bandpassfunktion, zu erzeugen. Bei Kreuzgliedstrukturen sind zwei Reihensignalleitungen mit Reihenresonatoren mit parallelen Zweigen verbunden, worin jeweils parallele Resonatoren angeordnet sind. Eine erzielbare Bandbreite solcher Filterstrukturen kann als etwa zweimal der Pol-Nullstellen-Abstand PZD des verwendeten Resonators geschätzt werden. Standardtopologien solcher Filterstrukturen verwenden SAW-Resonatoren oder BAW-Resonatoren, die beide hinsichtlich ihres PZD vergleichbar sind.
-
Jedoch können mit herkömmlichen Abzweigtypbandpassfiltern eine erforderliche Bandbreite und Selektivität nicht zur gleichen Zeit erzielt werden.
-
Auch LC-Elemente können zum Bilden von Filterstrukturen verwendet werden. Die Bandbreite von LC-Filtern ist höher, aber aufgrund des niedrigeren Gütefaktors weist das Durchlassband, das erreichbar ist, Flanken auf, die weniger steil sind als jene der akustischen Resonatoren in SAW- oder BAW-Technologie.
-
Um die Leistungsfähigkeit der kritischen Flanke des Filterdurchlassbandes weiter zu verbessern, werden akustische Resonatoren in Kombination mit LC-Elementen verwendet, um die Steilheit der Flanke zu verbessern, wodurch die hohe Bandbreite beibehalten wird.
-
Ein neuer Ansatz zum Verbessern der Qualität von
LC-Elementen ist in der veröffentlichten Patentanmeldung
US 2017/0077079 A1 beschrieben. Dort wird ein Glassubstrat zum Aufbauen von
LC-Elementen mit hohem Q in einer Mehrlagenmetallisierung, die in einem Dielektrikum eingebettet ist, verwendet. Vias werden verwendet, um unterschiedliche Metallisierungsebenen miteinander zu verbinden und den Integrationsfaktor zu verbessern. In dem folgenden Zusammenhang werden solche
LC-Elemente POG (Passives on Glass - Passivelemente auf Glas) genannt.
-
Vor kurzem wurde eine SAW-Vorrichtung mit hoher Leistungsfähigkeit, die Dünnfilm-SAW (TFSAW: Thin Film SAW) genannt wird, vorgeschlagen, um eine Wellenpropagation mit niedrigem Verlust bereitzustellen. TFSAW werden aus einer piezoelektrischen Dünnfilmschicht gebildet, die auf einem Trägersubstrat, wie etwa Si, Glas oder Keramik, angeordnet ist. Die Anordnung kann durch Waferbonden eines piezoelektrischen Einkristallwafers auf einen Trägerwafer und Dünnen des Kristallwafers auf eine gewünschte niedrige Dicke von etwa 1 µm hergestellt werden.
-
Um ein Hybridfilter durch Kombinieren einer TFSAW-Struktur und einer LC-Struktur zu bilden, wäre es notwendig, zwei distinkte und dementsprechend separate Wafer zu verwenden, um die Kombination zu realisieren. Zwei Dies führen zu einem erheblichen Flächenverbrauch, was unerwünscht ist und bei Mobil- oder Handheld-Geräten kritisch sein kann.
-
Es ist ein Ziel der vorliegenden Erfindung, ein Hybridfilter bereitzustellen, das die oben erwähnten Nachteile überwindet.
-
Dieses und andere Ziele werden durch eine Waferanordnung nach Anspruch 1 erfüllt. Weitere Ausführungsformen der Erfindung sind Gegenstand weiterer Ansprüche.
-
Die allgemeine Idee der Erfindung besteht darin, Stellen eines piezoelektrischen Dünnfilmmaterials und Schaltkreise von LC-Elementen zusammen auf einem gemeinsamen Trägerwafer anzuordnen. Der Trägerwafer weist wenigstens eine elektrisch isolierende obere Oberfläche auf, die in ein regelmäßiges Muster erster und zweiter Oberflächenbereiche unterteilt ist. Jeder erste Oberflächenbereich ist einem jeweiligen zweiten Oberflächenbereich zugeordnet, der direkt an den jeweiligen ersten Oberflächenbereich angrenzt. Ein jeweiliger erster Oberflächenbereich und der zugeordnete angrenzende zweite Oberflächenbereich bilden zusammen einen kombinierten Filterbereich. Die Flecken des piezoelektrischen Dünnfilmmaterials sind an die ersten Oberflächenbereiche gebondet und jeder Schaltkreis eines LC-Elements ist integral auf einem jeweiligen zweiten Oberflächenbereich von einer Mehrfachebenenmetallisierung gebildet. Die LC-Elemente jeder Metallisierungsebene sind in einem Dielektrikum eingebettet.
-
Jeder Flecken weist eine Fläche eines piezoelektrischen Dünnfilms auf, die dem Bereich wenigstens einer SAW-Vorrichtung entspricht, die auf dem Flecken herzustellen ist. Jede spätere SAW-Vorrichtung erfordert einen Bereich, der als ein virtueller funktionaler Chipabschnitt des piezoelektrischen Dünnfilmmaterials bezeichnet wird. Jedoch kann ein Flecken eine größere Anzahl an funktionalen Chipabschnitten umfassen.
-
Jeder zweite Oberflächenbereich umfasst einen Bereich, der für wenigstens einen LC-Schaltkreis ausreicht und als ein virtueller Passivelementabschnitt bezeichnet wird. Der LC-Schaltkreis ist Teil eines kombinierten Filters, der ferner die jeweilige SAW-Vorrichtung umfasst.
-
Die Abmessung eines Fleckens und die Anordnung von funktionalen Chipabschnitten und Passivelementabschnitten hängt von der Vorbedingung ab, dass in dem regelmäßigen Muster des Trägerwafers jeder virtuelle funktionale Chipabschnitt auf den ersten Oberflächenbereichen an einen jeweiligen Passivelementabschnitt angrenzen muss und dass alle ersten Oberflächenbereiche mit Flecken belegt sein müssen. Bevorzugt sind die Flecken groß, um so viele virtuelle funktionale Chipabschnitte wie möglich zu umfassen.
-
Die Abmessungen des regelmäßigen Musters sind in Abhängigkeit von dem benötigten Bereich für ein späteres kombiniertes Filter gewählt. Jeder Abschnitt ist bevorzugt ein Rechteck oder ein Quadrat. Ein kombiniertes Filter oder ein Hybridfilter umfasst eine Dünnfilm-SAW-Vorrichtung, die in einem jeweiligen virtuellen funktionalen Chipabschnitt auf einem Fleck des piezoelektrischen Dünnfilmmaterials gebildet ist, und einen zugeordneten Schaltkreis von LC-Elementen, der mit der SAW-Vorrichtung verbunden ist.
-
Das Hybridfilter kombiniert zwei unterschiedliche Technologien. Gemäß den Flächenanforderungen kann der erste Oberflächenbereich von dem zweiten Oberflächenbereich in der Größe abweichen. Daher bedeutet ein regelmäßiges Muster eine alternierende Abfolge erster und zweiter Oberflächenbereiche, die in zwei Dimensionen auf dem Trägerwafer angeordnet sind.
-
Das regelmäßige Muster kann ein Schachbrettmuster umfassen, das durch virtuelle funktionale Chipabschnitte und jeweilige virtuelle Passivelementabschnitte gebildet ist. Auf jeden funktionalen Chipabschnitt kann eine Dünnfilm-SAW-Vorrichtung gebondet sein und auf jedem virtuellen Passivelementabschnitt kann ein jeweiliger LC-Schaltkreis gebildet sein. In jeder Reihe des Schachbrettmusters wechseln sich erste und zweite Oberflächenbereiche ab und jeder erste und zweite Oberflächenbereich in der Reihe umfasst nur eine SAW-Vorrichtung und einen LC-Schaltkreis, die/der zum Bilden eines kombinierten oder Hybridfilters benötigt wird. Die gleiche alternierende Sequenz ist in jeder Spalte des regelmäßigen Musters vorhanden. Für das Schachbrettmuster müssen erste und zweite Oberflächenbereiche die gleiche Größe aufweisen.
-
Ein anderes mögliches regelmäßiges Muster umfasst erste und zweite parallele Streifen, wobei jeder erste Streifen eine Reihe aus Dünnfilm-SAW-Vorrichtungen umfasst und jeder zweite Streifen eine Reihe aus LC-Schaltkreisen umfasst. Erste und zweite Streifen grenzen aneinander an, so dass jeder erste Oberflächenbereich an einen zweiten Oberflächenbereich angrenzt. Jeder Streifen kann eine Länge gemäß dem Durchmesser des Trägerwafers aufweisen. Jedoch sind auch kleinere Streifen, d. h. kürzere Streifen, möglich.
-
Bei einer weiteren möglichen Anordnung sind erste und zweite Streifen so angeordnet, dass ein erster und ein angrenzender zweiter Streifen ein erstes Streifenpaar bilden. Ein zweites Paar aus einem zweiten und einem angrenzenden ersten parallelen Streifen ist relativ zu dem ersten Paar spiegelverkehrt. Erste und zweite Streifenpaare sind alternierend angeordnet. Bei diesem Muster umfasst die kleinste wiederkehrende Einheit vier parallele Streifen, die zwei angrenzende erste Streifen und zwei zweite Streifen, die auf beiden Seiten der zwei ersten Streifen angrenzend angeordnet sind, sind.
-
Die Anordnung erster und zweiter Streifen ermöglicht es, eine erforderliche Abmessung für erste und zweite Oberflächenbereiche jeweils unabhängig für virtuelle funktionale Chipabschnitte und virtuelle Passivelementabschnitte zu wählen.
-
Die vorgeschlagene Waferanordnung weist den großen Vorteil auf, dass die Größe des Trägerwafers so gewählt werden kann, dass sie so groß wie möglich ist und unabhängig von der Größe eines funktionalen Wafers ist, aus dem die Flecken des piezoelektrischen Dünnfilmmaterials geschnitten sind. Als eine Folge und ein weiterer Vorteil kann die Fertigstellung der Hybridfilter auf dem Wafer parallel für eine größere Anzahl an Vorrichtungen erfolgen, als es auf einem funktionalen Wafer möglich ist.
-
In einem ersten Herstellungsschritt einer solchen Waferanordnung werden Flecken piezoelektrischen Materials auf den Trägerwafer gebondet. Die Flecken piezoelektrischen Materials weisen eine erste Dicke d1 auf, die höher als die zweite Dicke d2 der späteren Dünnfilm-SAW-Vorrichtung ist.
-
Falls eine Stelle piezoelektrischen Materials, die auf den Trägerwafer gebondet ist, mehr als eine Dünnfilm-SAW-Vorrichtung umfasst, ist es bevorzugt, das piezoelektrische Dünnfilmmaterial mit einem Muster von Trennungslinien zu versehen, um die spätere Vereinzelung der abgeschlossenen einzelnen Hybridfilterchips zu erleichtern. Die Trennungslinien werden in die untere Oberfläche der Flecken geschnitten, welche die Oberfläche ist, die auf den Trägerwafer gebondet wird.
-
Die Tiefe der Trennungslinien kann von etwa der halben Schichtdicke des piezoelektrischen Dünnfilmmaterials bis zu der gesamten Dicke davon reichen. Die Flecken, die eine Fläche aufweisen, die einer größeren Anzahl virtueller funktionaler Chipabschnitte entspricht, können aufgrund deren relativ hoher Dicke ohne irgendwelche Probleme gehandhabt und gebondet werden. In einem späteren Schritt wird eine abschließende Dicke d1, wobei d1 < d2, eingestellt als ein erhaltenes Ergebnis eines Dünnungsprozesses der Flecken.
-
Gemäß einer Ausführungsform sind die Elektrodenstrukturen der Dünnfilm-SAW-Vorrichtungen, die auf und in den ersten Oberflächenbereichen oberhalb jedes virtuellen funktionalen Chipabschnitts hergestellt sind, in einem darunterliegenden Hohlraum zwischen einer Deckschicht eines Dünnfilmgehäuses und der Oberfläche des piezoelektrischen Dünnfilmmaterials eingeschlossen.
-
Die Deckschicht kann die gesamte Dünnfilm-SAW-Vorrichtung innerhalb eines einzigen Hohlraums einschließen. Da die SAW-Vorrichtung aber üblicherweise eine Reihe von Resonatoren umfasst, wird es bevorzugt, einen oder mehrere Resonatoren getrennt innerhalb eines jeweiligen Hohlraums anzuordnen. Daher umfasst jede SAW-Vorrichtung eine Anzahl an Hohlräumen unter der Deckschicht.
-
Die LC-Elemente der Mehrlagenmetallisierung können in einem organischen Dielektrikum eingebettet sein. Gemäß einer anderen Ausführungsform kann das Dielektrikum eine Keramik oder ein anderes anorganisches Material sein. Ferner ist es möglich, unterschiedliche Dielektrika für unterschiedliche Metallisierungsebenen zu verwenden, die aufeinander gestapelt sind. Ein bevorzugtes anorganisches Dielektrikum ist ein Oxid, wie etwa Siliciumdioxid.
-
Die LC-Elemente, die in derselben Metallisierungsebene gebildet sind, können durch Leiterbahnen elektrisch verbunden sein. LC-Elemente, die in unterschiedlichen Metallisierungsebenen gebildet sind, können durch Vias miteinander verbunden sein.
-
Die Dünnfilm-SAW-Vorrichtungen können jeweils durch obere Leiterbahnen, die auf der Dünnfilm-SAW-Vorrichtung und auf dem obersten Dielektrikum des LC-Schaltkreises geführt sind, elektrisch mit einem LC-Schaltkreis verbunden sein. LC-Elemente, die zwei oder mehr Metallisierungsebenen benötigen, können eine zusätzliche oder alternative elektrische Verbindbarkeit aufweisen, die durch eine untere Leiterbahn gebildet ist.
-
Ein Verfahren zum Herstellen der Waferanordnung liegt ebenfalls innerhalb des Schutzumfangs der Erfindung. Das Verfahren umfasst die folgenden Schritte:
- a) Bereitstellen eines funktionalen Wafers, der eine kristalline funktionale Schicht umfasst
- b) Aufteilen des funktionalen Wafers in ein regelmäßiges Array aus virtuellen funktionalen Chipabschnitten und Zertrennen des funktionalen Wafers (W1) in kleinere Flecken, wobei jeder Fleck Folgendes umfasst:
- - nur einen einzigen funktionalen Chipabschnitt, oder
- - einen Streifen mit einigen funktionalen Chipabschnitten, die in einer Reihe angeordnet sind, oder
- - einen Streifen mit funktionalen Chipabschnitten, die in zwei parallelen Reihen angeordnet sind,
- c) Bereitstellen eines Trägerwafers
- d) Unterteilen einer Hauptoberfläche des Trägerwafers in ein regelmäßiges Array aus virtuellen Trägerchipabschnitten, wobei jeder Trägerabschnitt einen Bereich für einen virtuellen funktionalen Chipabschnitt und einen virtuellen Passivelementabschnitt umfasst
- f) Bonden der Flecken auf die Hauptoberfläche des Trägerwafers, so dass
- - jeder funktionale Chipabschnitt eines Flecks einen ersten Oberflächenbereich eines jeweiligen virtuellen Trägerchipabschnitts vollständig bedeckt, während der zweite Oberflächenbereich des jeweiligen funktionalen Chipabschnitts freiliegend belassen wird
- g) Reduzieren der Dicke d1 der funktionalen Schicht aller Flecken, bis eine funktionale Dünnfilmschicht einer gewünschten Dicke d2 bei jedem Fleck erzielt ist.
-
Bevorzugt ist der funktionale Wafer ein piezoelektrischer Wafer, der aus einem kristallinen Stab geschnitten ist. Die virtuellen funktionalen Chipabschnitte sind von einer Fläche, die zum Bilden der Dünnfilm-SAW-Vorrichtung darauf erforderlich ist. Daher sind die virtuellen funktionalen Chipabschnitte die kleinste Einheit des funktionalen Wafers und der späteren Waferanordnung.
-
Der Trägerwafer kann eine größere Fläche als die Fläche des funktionalen Wafers aufweisen, weil es keine Einschränkungen aufgrund von Kristallwachstum gibt. Der virtuelle Trägerchipabschnitt ist ein Bereich, der zum Bilden des Hybridfilters, der einen Schaltkreis von LC-Elementen und eine Dünnfilm-SAW-Vorrichtung umfasst, notwendig ist. Innerhalb eines virtuellen Trägerchipabschnitts können die Flächen erster und zweiter Oberflächenbereiche die gleichen sein oder unterschiedlich.
-
Die Größe und Abmessung der Flecken können gleich sein. Es ist aber auch möglich, dass die Flecken unterschiedliche Größen oder Abmessungen aufweisen, aber so angeordnet sind, dass sie die oben erwähnte Anordnung eines Streifens mit einer einzigen Reihe oder mit einem Streifen, der zwei parallele aneinander angrenzende Reihen umfasst, bilden. Dies liegt in der Größe des Trägerwafers und des funktionalen Wafers begründet, die um einen Faktor von mehr als 2 abweichen können, so dass die Anzahl an Trägerchipabschnitten auf dem Trägerwafer größer als die Anzahl an funktionalen Chipabschnitten ist, die von einem funktionalen Wafer erlangt werden können. Das Aufteilen eines funktionalen Wafers in die erwähnten Flecken führt aufgrund der runden Form des funktionalen Wafers zu Flecken unterschiedlicher Größe. Daher führt das Anordnen der Flecken von funktionalem Wafermaterial auf dem Trägerwafer zu einer Art Mosaik.
-
Das Bonden der Flecken auf die Hauptoberfläche des Trägerwafers kann in einem einzigen Bondungsschritt für alle Flecken zur gleichen Zeit erfolgen. Gemäß einer Variante kann jeder Fleck getrennt auf den Trägerwafer gebondet werden.
-
Das Reduzieren der Dicke der funktionalen Schicht aller Flecken erfolgt nach dem Bonden der Flecken auf den Trägerwafer, so dass alle ersten Oberflächenbereiche durch einen funktionalen Chipabschnitt bedeckt werden.
-
Die Dicke der funktionalen Schicht aller Flecken kann durch ein Schleifverfahren gefolgt von einem chemisch-mechanischem Polieren (CMP) reduziert werden.
-
In einem folgenden Schritt h) wird ein Schaltkreis von LC-Elementen auf dem freiliegenden zweiten Oberflächenbereich jedes virtuellen Chipträgerabschnitts gebildet. Dieser Schaltkreis ist ein erster Teilschaltkreis eines kombinierten oder Hybridfilters.
-
Gemäß einer Variante des Verfahrens wird das piezoelektrische Dünnfilmmaterial nach dem Produzieren des zweiten Teilschaltkreises, der LC-Elemente umfasst, poliert. Dadurch kann eine beliebige Verunreinigung aufgrund der LC-Produktion auf dem piezoelektrischen Material entfernt werden.
-
In einem folgenden Schritt i), der nach Schritt h) durchgeführt werden kann, wird ein zweiter Teilschaltkreis des Hybridfilters, der einen Schaltkreis von SAW-Resonatoren umfasst, auf jedem der funktionalen Chipabschnitte produziert.
-
Gemäß einer alternativen Ausführungsform kann die Abfolge der Schritte h) und i) vertauscht werden.
-
In einem folgenden Schritt k) werden erste und zweite Teilschaltkreise auf jedem der Trägerchipabschnitte verbunden, um einen kombinierten Filterschaltkreis zu bilden, der ein Hybridfilter ist. Alternativ dazu wird die Zwischenverbindung in einem integralen Prozess des Bildens eines ersten oder zweiten Teilschaltkreises erreicht.
-
In einem späteren Schritt wird der Trägerwafer durch Zerteilen in einzelne Trägerchipabschnitte zertrennt. Jeder Trägerchipabschnitt umfasst dann ein funktionierendes Hybridfilter, das später mit einem Gehäuse versehen werden kann. Gemäß einer Variante kann das Kapseln der Dünnfilm-SAW-Vorrichtungen auf der Waferebene vor dem Zertrennen des Trägerwafers in einzelne Trägerchipabschnitte erfolgen.
-
Das Bilden eines Dünnfilmgehäuses für die SAW-Vorrichtungen umfasst Aufbringen und Strukturieren einer Opferschicht eines Materials, das in einem späteren Schritt einfach entfernt werden kann. Eine solche Opferschicht kann ein organisches Material sein oder kann ein Siliciumoxid umfassen.
-
Nach dem Strukturieren verbleibt Opfermaterial nur auf jenen Bereichen, die unter einem Hohlraum des Gehäuses eingeschlossen werden müssen. Wie bereits erwähnt, kann jeder Hohlraum einen oder mehrere einzelne Resonatoren darin umfassen.
-
Auf dem strukturierten Opfermaterial wird eine Deckschicht produziert, um die Oberfläche des piezoelektrischen Materials zu versiegeln. In einem nächsten Schritt werden Öffnungen gebildet und wird das Opfermaterial durch diese Öffnungen entfernt. Nach dem Schließen der Öffnungen kann eine weitere Deckschicht aufgebracht werden.
-
Gemäß weiteren Ausführungsformen können die SAW-Vorrichtungen auf eine andere Weise gekapselt werden, zum Beispiel durch Montieren einer starren Kappe darauf oder durch Bonden eines Deckels der gesamten Anordnung vor dem Zertrennen und Vereinzeln der einzelnen Trägerchipabschnitte.
-
Nachfolgend wird die Erfindung ausführlicher unter Bezugnahme auf spezielle Ausführungsformen und die begleitenden Figuren erklärt. Die Figuren sind nur schematisch und sind nicht maßstabsgetreu gezeichnet, so dass einzelne Teile der Figuren zum besseren Verständnis größer als sie wirklich sind dargestellt sein können. Daher können weder absolute noch relative Abmessungen aus den Figuren entnommen werden.
- 1 zeigt einen funktionalen Wafer in einer Draufsicht und in einer Querschnittsansicht;
- 2A zeigt eine schematische Draufsicht eines Trägerwafers mit einem Schachbrettmuster aus ersten und zweiten Oberflächenbereichen;
- 2B zeigt einen Trägerwafer mit einem regelmäßigen Muster, der Reihen aus funktionalen Chipabschnitten umfasst, in einer Draufsicht;
- 2C zeigt einen Trägerwafer mit einem regelmäßigen Muster, der Streifen aus zwei parallelen Reihen aus funktionalen Chipabschnitten umfasst, in einer Draufsicht;
- 3A bis 3i zeigen unterschiedliche Phasen eines Herstellungsprozesses in einer Querschnittsansicht;
- 4 ist ein schematischer Querschnitt durch ein Hybridfilter;
- 5 ist ein Blockdiagramm eines ersten und eines zweiten Teilschaltkreises von LC-Elementen und akustischen Resonatoren;
- 6 ist ein detailreicherer Querschnitt durch eine Mehrlagenmetallisierung, die einen Schaltkreis von LC-Elementen umfasst;
- 7 zeigt einen Querschnitt durch ein Hybridfilter, das miteinander verbundene erste und zweite Teilschaltkreise umfasst,
- 8 ist ein Blockdiagramm eines Abzweigtypfilters von akustischen Resonatoren;
- 9 ist ein Blockdiagramm eines Kreuzgliedfilters aus akustischen Resonatoren.
-
Ein Verfahren zum Produzieren einer Waferanordnung beginnt mit einem funktionalen Wafer FW. Der funktionale Wafer FW wird in ein regelmäßiges Array aus virtuellen funktionalen Chipabschnitten FCS unterteilt, die in der Draufsicht auf der linken Seite der 1 gezeigt sind. Der entsprechende Querschnitt durch den funktionalen Wafer FW ist auf der rechten Seite aus 1 gezeigt. Der funktionale Wafer weist eine Dicke d1 auf.
-
In dem nächsten Schritt wird der funktionale Wafer FW in Flecken mit kleinerer Größe zertrennt, so dass jeder Fleck Folgendes umfasst:
- - nur einen einzigen funktionalen Chipabschnitt, oder
- - einen Streifen mit einigen funktionalen Chipabschnitten, die in einer Reihe angeordnet sind, oder
- - einen Streifen mit funktionalen Chipabschnitten, die in zwei parallelen Reihen angeordnet sind.
-
Aus einem funktionalen Wafer können Flecken mit unterschiedlicher Größe erhalten werden. Jedoch ist es bevorzugt, Flecken zu erlangen, die eine maximale Anzahl an funktionalen Chipabschnitten umfassen, um die Handhabung der Flecken zu erleichtern.
-
Unabhängig davon wird ein Trägerwafer CW in ein regelmäßiges Muster (RP) aus Trägerchipabschnitten (CCS) unterteilt, wobei jeder Trägerchipabschnitt einen ersten Oberflächenbereich SA1 und einen zweiten Oberflächenbereich SA2 umfasst.
-
2A bis 2C zeigen unterschiedliche Anordnungen erster und zweiter Oberflächenbereiche und jeweilige Trägerabschnitte, die einen ersten und einen zweiten Oberflächenbereich umfassen.
-
2A zeigt einen Trägerwafer, wobei erste und zweite Oberflächenbereiche SA2, SA2 in einem Schachbrettmuster angeordnet sind. Dies bedeutet, dass sich erste und zweite Oberflächenbereiche in einer horizontalen Reihe abwechseln. In jeder vertikalen Spalte wechseln sich auch erste und zweite Oberflächenbereiche ab, so dass jede Reihe gegen die angrenzende Reihe verschoben ist. Ein erster und ein angrenzender zweiter Oberflächenbereich SA1, SA2 bilden einen virtuellen Trägerchipabschnitt CCS. In den Figuren sind nur zwei solcher virtueller Trägerchipabschnitte CCS mit einem Rechteck mit dicker Linie markiert.
-
2B zeigt einen Trägerwafer CW mit der zweiten Anordnung erster und zweiter Oberflächenbereiche SA1, SA2. Die Reihe erster Oberflächenbereiche SA1 und eine Reihe zweiter Oberflächenbereiche SA2 sind in einer alternierenden Abfolge parallel zueinander angeordnet. Die Reihen sind so bemessen, dass sie eine maximale Menge des Trägerwafers CW bedecken, so dass eine maximale Anzahl an Trägerchipabschnitten CCS erlangt wird.
-
2C zeigt eine dritte mögliche Anordnung, wobei erste Oberflächenbereiche SA1 in zwei angrenzenden parallelen Reihen angeordnet sind. Zwischen zwei Paaren von Reihen sind zwei Reihen zweiter Oberflächenbereiche eingefügt, so dass Trägerchipabschnitte CCS gebildet werden, die jeweils einen ersten Oberflächenbereich SA1 und einen angrenzenden zweiten Oberflächenbereich SA2 umfassen.
-
Auf einen solchen unterteilen Trägerwafer CW werden Flecken aus piezoelektrischem Material, die aus dem funktionalen Wafer FW geschnitten sind, angeordnet, so dass jeder erste Oberflächenbereich SA1 durch einen virtuellen funktionalen Chipabschnitt eines Fleckens aus piezoelektrischem Material bedeckt wird. Um alle ersten Oberflächenbereiche SA1 des Trägerwafers mit dem jeweiligen virtuellen funktionalen Chipabschnitt FCS zu bedecken, können unterschiedlich bemessene Flecken piezoelektrischen Materials verwendet werden. Dies bedeutet, dass beliebige der Reihen aus ersten Oberflächenbereichen aus 2B und 2C durch eine Anzahl an unterschiedlichen Flecken bedeckt werden können, wobei jeder Fleck einen oder mehrere virtuelle funktionale Chipabschnitte FCS umfassen kann.
-
3A zeigt einen Querschnitt eines Trägerwafers CW, der mit Flecken piezoelektrischen Materials PM gemäß einer Anordnung, wie in 2A oder 2B gezeigt, versehen ist. Das piezoelektrische Material PM weist die ursprüngliche Dicke d1 des ursprünglichen funktionalen Wafers FW auf. Um ein piezoelektrisches Dünnfilmmaterial TF zu erreichen, wird die Dicke der Flecken piezoelektrischen Materials PM auf eine Dicke d2 reduziert. 3B zeigt die Anordnung in dieser Phase.
-
In dem nächsten Schritt wird auf jedem freiliegenden zweiten Oberflächenbereich SA2 aus 3B ein Schaltkreis von LC-Elementen gebildet. Die LC-Elemente bilden einen ersten Teilschaltkreis des gewünschten Hybridfilters. 3C zeigt einen Querschnitt durch den Trägerwafer in dieser Phase, wobei erste Oberflächenbereiche durch piezoelektrisches Dünnfilmmaterial bedeckt sind und zweite Oberflächenbereiche durch einen Schaltkreis von LC-Elementen LC bedeckt sind.
-
Eine andere Ausführungsform umfasst eine Abfolge von Schritten und Verfahrensstufen, wie in 3D, 3E und 3C gezeigt ist. Das Verfahren beginnt mit einem Trägerwafer, wie in 2 gezeigt ist. Auf dessn zweiten Oberflächenbereichen SA2 werden Schaltkreise von LC-Elementen LC produziert und es werden erste Oberflächenbereiche SA1 freiliegend belassen, wie in 3D gezeigt ist.
-
In diese freiliegenden ersten Oberflächenbereiche werden Flecken piezoelektrischen Materials PM einer Dicke d1 angeordnet und auf den Trägerwafer CW gebondet. 3E zeigt die Anordnung in dieser Verfahrensstufe.
-
Nach dem Dünnen der Flecken piezoelektrischen Materials PM auf eine Dicke d2 wird eine Anordnung gemäß 3C erzielt. Diese Verfahrensstufe entspricht der jeweiligen Verfahrensstufe der ersten Variante.
-
Gemäß einer in den Figuren nicht gezeigten alternativen Ausführungsform wird die in 3B gezeigte Anordnung einem Prozess des Bildens von Dünnfilm-SAW-Vorrichtungen TFS auf den Flecken piezoelektrischen Dünnfilmmaterials unterzogen.
-
Ein weiterer dazwischenliegender Schritt umfasst Verkapseln der Dünnfilm-SAW-Vorrichtungen TFS mit einem Dünnfilm-SAW-Gehäuse, das Pads PD der Dünnfilm-SAW-Vorrichtungen TFS zur elektrischen Zwischenverbindung mit dem späteren Schaltkreis von LC-Elementen freiliegend belässt. Ein elektrischer Kontakt kann integral hergestellt werden, wenn der Schaltkreis von LC-Elementen LC produziert wird.
-
In einem Schritt anschließend an die in 3B oder 3C gezeigte Verfahrensstufe werden Dünnfilm-SAW-Vorrichtungen TFS produziert, indem metallische Elektrodenstrukturen auf der oberen Oberfläche des piezoelektrischen Dünnfilmmaterials TF gebildet werden. Dann werden die Dünnfilm-SAW-Vorrichtungen TFS eines Trägerchipabschnitts mit dem jeweiligen Schaltkreis von LC-Elementen LC desselben Trägerchipabschnitts CCS durch jeweilige Leiterbahnen verbunden. Auf diese Weise wird ein Hybridfilter in jedem Trägerchipabschnitt CCS erhalten, welcher eine Dünnfilm-SAW-Vorrichtung und einen jeweiligen Schaltkreis von LC-Elementen umfasst.
-
In einem späteren Schritt werden die dementsprechend produzierten Hybridfilter durch Zerteilen des Trägerchips und der jeweiligen darauf gebildeten Strukturen entlang Trennungslinien SL vereinzelt, wie in 3F gezeigt ist.
-
3G zeigt ein einziges Hybridfilter, das genau einen Trägerchipabschnitt CCS umfasst, der eine Dünnfilm-SAW-Vorrichtung TFS und einen verbundenen Schaltkreis von LC-Elementen LC umfasst.
-
Eine alternative Kapselung der Hybridfilter kann auf der wie in 3F gezeigten Stufe erfolgen. Die Kapselung ist in den Figuren nicht gezeigt.
-
3H und 3i zeigen ein bevorzugtes Verfahren zur Handhabung von Flecken piezoelektrischen Materials PM, die mehr als einen funktionalen Chipabschnitt FCS umfassen. Um die spätere Zertrennung in einzelne Chips zu erleichtern, sind die Flecken mit Gräben TR an der unteren Oberfläche von diesen versehen. Die Gräben unterteilen angrenzende funktionale Chipabschnitte. Wie in 3H gezeigt, kann jeder Graben TR eine Dicke zwischen d1 und d2 aufweisen, belässt aber eine ausreichende mechanische Stabilität für den Fleck zur sicheren Handhabung von dieser.
-
3i zeigt die Anordnung nach dem Dünnen des piezoelektrischen Materials PM auf eine Dicke d2. Hierbei werden die Gräben von der Oberseite freigelegt und bilden Spalte GP zwischen angrenzenden funktionalen Chipabschnitten aus piezoelektrischem Dünnfilmmaterial TF. Zweite Oberflächenbereiche SA2 auf dem Trägerwafer CW verbleiben freiliegend. Ein Schritt des Polierens der Oberfläche kann folgen.
-
4 zeigt ein Hybridfilter schematisch. Das Hybridfilter umfasst einen Passivelementabschnitt PES und einen Akustikresonatorabschnitt ARS. Der Akustikresonatorabschnitt ARS umfasst einen Schaltkreis von SAW-Resonatoren, die eine SAW-Vorrichtung bilden, die ein zweiter Teilschaltkreis eines Hybridfilters ist. Genaue Strukturen der SAW-Vorrichtung, die einen zweiten Teilschaltkreis PC2 des Hybridfilters bildet, sind nicht gezeigt.
-
Der Passivelementabschnitt PES umfasst einige Metallisierungsebenen ML1, ML2, von denen zwei in 4 gezeigt sind. In einer ersten Metallisierungsebene ML1 kann zum Beispiel ein Kondensator MIM gebildet sein. In der zweiten Metallisierungsebene ML2 kann eine Induktivität oder eine Spule gebildet sein und mit den passiven Elementen der ersten Metallisierungsebene ML1 über Vias verbunden sein. Alternativ dazu müssen die Strukturen der ersten Metallisierungsebene ML1, die mit den Strukturen der zweiten Metallisierungsebene ML2 zu verbinden sind, nach dem Einbetten der ersten Metallisierungsebene ML1 in ein Dielektrikum freiliegend sein. Die Figur zeigt die Leiterbahnen und Vias nicht, die die passiven Elemente der Passivelementabschnitte PES und die SAW-Resonatoren SR der Akustikresonatorabschnitte ARS verbinden.
-
5 zeigt ein Blockdiagramm eines Hybridfilters mit einer minimalen Anzahl an Elementen. Ein realer Schaltkreis kann eine größere Anzahl solcher Strukturen umfassen. In 5 umfasst ein erster Teilschaltkreis PC1 ein Reihenimpedanzelement IES und ein Parallelimpedanzelement IEp. Das Reihenimpedanzelement IEs kann als ein Kondensator ausgebildet sein und das Parallelimpedanzelement IEp kann als eine Spule ausgebildet sein. Ein zweiter Teilschaltkreis PC2 umfasst wenigstens einen Reihen-SAW-Resonator SRS und wenigstens einen Parallel-SAW-Resonator SRP . Innerhalb des kombinierten Schaltkreises können sich erste und zweite Teilschaltkreise PC1, PC2, wie in 5 gezeigt, abwechseln oder können in einer willkürlichen Abfolge angeordnet sein. Die genaue Gestaltung eines solchen Hybridfilters kann gemäß den Anforderungen des gewünschten Hybridfilters optimiert werden.
-
Eine solche Optimierung kann von einem Fachmann mittels eines Optimierungscomputerprogramms einfach vorgenommen werden.
-
6 zeigt einen schematischen Querschnitt durch den Passivelementabschnitt
PES eines Hybridfilters. Dieser Passivelementabschnitt kann gemäß einem Verfahren, wie in der oben genannten
US 2017/0077079 A1 , gebildet werden. Auf einem Trägerwafer
CW, der bevorzugt ein flacher Glaswafer ist, werden erste
LC-Elemente gebildet und in einem ersten Dielektrikum
DE1 eingebettet. In der Figur ist ein
LC-Element als ein Metall-Isolator-Metall-Kondensator
MIM umgesetzt, der aus einer ersten Metallstruktur, die durch eine dielektrische Schicht
DL bedeckt wird, und einer weiteren Metallstruktur als eine zweite Kondensatorelektrode besteht.
-
Oberhalb des ersten Dielektrikums DE1 ist eine zweite Metallisierungsebene ML2 gebildet, strukturiert und in einem zweiten Dielektrikum DE2 eingebettet. Beide Dielektrika DE1 und DE2 können für beide Metallisierungsebenen identisch oder unterschiedlich sein. Ein Element des Kondensators MIM kann in der zweiten Metallisierungsebene als die obere Elektrode strukturiert sein.
-
Die Metallstrukturen können aus Al oder einer AlCu-Legierung gefertigt sein. Die dielektrische Schicht DL kann ein Oxid, wie Siliciumoxid, sein.
-
Oberhalb des ersten Dielektrikums DE1 ist eine zweite Metallisierungsebene ML2 gebildet, strukturiert und in einem zweiten Dielektrikum DE2 eingebettet. Außer der oberen Elektrode des Kondensators MIM ist eine Spule IND aus der zweiten Metallisierungsebene ML2 strukturiert. Zum Bilden einer ebenflächigen Spule IND wird ein einziger Maskenschritt verwendet, um die zweite Metallisierungsebene ML2 entsprechend zu strukturieren.
-
Strukturieren einer Metallisierungsebene ML kann erfolgen, indem zuerst eine Fotolackmaske gebildet und strukturiert wird und dann ein Metall in Gebieten abgeschieden wird, die durch die Fotolackmaske freigelegt sind. Eine Abscheidung von Metall kann erfolgen, indem ein Metall auf eine Keimschicht plattiert wird, die auf die gesamte Oberfläche des Substrats SU für die erste Metallisierungsebene oder auf das erste Dielektrikum DE1 oder eine höhere Ebene eines Dielektrikums aufgebracht wird. Nach dem Plattierungsschritt wird die Fotolackmaske entfernt, wodurch verbleibende Keimschichtbereiche freigelegt werden, die dann ebenso entfernt werden.
-
Eine (in der Figur nicht gezeigte) dreidimensionale Spule IND muss innerhalb von zwei benachbarten Metallisierungsebenen gebildet werden. Eine davon kann die erste Metallisierungsebene ML1 sein.
-
Zur Verbindung der zwei Metallisierungsebenen ML1, ML2 miteinander wird eine jeweilige Metallisierung in der unteren Metallisierungsebene ML1 freigelegt, indem eine Öffnung in der oberen Oberfläche des ersten Dielektrikums DE1 gebildet wird. Strukturen der zweiten Metallisierungsebene ML2, die darauf aufgebracht sind, können nun jeweilige Strukturen in der ersten Metallisierungsebene ML1 kontaktieren. Alle Strukturen, die keine elektrische Zwischenebenenverbindung haben müssen, sind durch das erste Dielektrikum DE1 voneinander isoliert.
-
Ein Schaltkreis von LC-Elementen ist integral in einer Zweilagenmetallisierung gebildet.
-
In einem Zwischenverbindungsbereich ICN kann ein Via einen elektrischen Kontakt zwischen unterschiedlichen Metallisierungsebenen und einem Kontaktbereich CA der oberen Oberfläche des Schaltkreises von LC-Elementen bereitstellen. Alternativ dazu ist eine elektrische Zwischenverbindung des LC-Schaltkreises an der Unterseite durch eine Leiterbahn auf der oberen Oberfläche des Trägerwafers oder auf einer beliebigen höheren Ebene in Abhängigkeit von den Strukturen, die auf dem Trägerwafer CW vorhanden sind, bereitgestellt.
-
7 zeigt einen Querschnitt durch einen Trägerchipabschnitt CCS der Waferanordnung, der aus der Waferanordnung vereinzelt werden kann. Wie bereits schematisch in 4 gezeigt, ist der kombinierte Filterschaltkreis auf einem Trägerwafer CW angeordnet und umfasst einen Passivelementabschnitt PES und einen Akustikresonatorabschnitt ARS. Der Akustikresonatorabschnitt ARS umfasst eine Dünnfilm-SAW-Vorrichtung TFS, die durch Vorsehen von Elektrodenstrukturen auf der funktionalen Schicht FL der piezoelektrischen Dünnfilmschicht erhalten wird. Die Dünnfilm-SAW-Vorrichtung TFS ist von einem Dünnfilmgehäuse TFP umschlossen, das einen Hohlraum bereitstellt, der die Elektrodenstrukturen der Dünnfilm-SAW-Vorrichtung einschließt.
-
Das Dünnfilmgehäuse TFP kann ein Pad PD freilegen, das mit den Elektrodenstrukturen der Dünnfilm-SAW-Vorrichtung TFS verbunden ist, um einen elektrischen Kontakt mit dem Schaltkreis von LC-Elementen zu ermöglichen, der in dem Passivelementabschnitt PES angeordnet ist. Bei dieser Ausführungsform ist die Dünnfilm-SAW-Vorrichtung TFS vollständig gekapselt, bevor die Mehrlagenmetallisierung des Schaltkreises von LC-Elementen in dem Passivelementabschnitt PES hergestellt und abgeschieden wird. In der Figur befindet sich eine metallische Struktur der zweiten Metallisierungsebene ML2 in direktem Kontakt mit dem Pad PD, um den Passivelementabschnitt PES und den Akustikresonatorabschnitt ARS miteinander zu verbinden.
-
Der Akustikresonatorabschnitt ARS kann einen Schaltkreis aus Dünnfilm-SAW-Resonatoren SR umfassen, die in einer Abzweigtyp- oder einer Kreuzgliedtyptopologie verbunden sind, wie schematisch in 8 und 9 gezeigt ist.
-
8 zeigt eine Abzweigtypanordnung, die Reihen-SAW-Resonatoren SRS und Parallel-SAW-Resonatoren SRP umfasst. Bei dieser Ausführungsform bilden ein jeweiliger Reihen-SAW-Resonator SRS und ein entsprechender Parallel-SAW-Resonator SRP einen Basisabschnitt BSLT der Abzweigtypanordnung. Eine Abzweigtypanordnung umfasst eine Anzahl an Basisabschnitten BSLT , die in Reihe geschaltet werden können, um eine gewünschte Filterfunktion eines zweiten Teilfilterschaltkreises PC2 zu erzielen.
-
9 zeigt eine Kreuzgliedtypanordnung aus SAW-Resonatoren, die Reihen- und Parallel-SAW-Resonatoren umfassen. Im Gegensatz zu der Abzweigtypanordnung sind die Parallel-SAW-Resonatoren SRp in parallelen Zweigen angeordnet, die zwei Reihensignalleitungen mit Reihen-SAW-Resonatoren SRS verbinden. Die parallelen Zweige sind in einer Überkreuzungsanordnung geschaltet, so dass der Basisabschnitt der Kreuzgliedtypanordnung BSLC einen ersten und einen zweiten Reihen-SAW-Resonator SRS , die in zwei unterschiedlichen Signalleitungen angeordnet sind, und zwei überkreuz geschaltete Parallelzweige mit einem jeweiligen darin angeordneten Parallel-SAW-Resonator SRP umfasst. Ein Kreuzgliedtypfilter kann auch eine Anzahl an Basisabschnitten gemäß den Filteranforderungen umfassen.
-
Die Erfindung wurde lediglich durch eine begrenzte Anzahl an Beispielen erklärt und ist dementsprechend nicht auf diese Beispiele beschränkt. Die Erfindung ist durch den Schutzumfang der Ansprüche definiert und kann von den bereitgestellten Ausführungsformen abweichen.
-
Solche weitere Ausführungsformen können weitere in den präsentierten Ausführungsformen nicht gezeigte Einzelheiten umfassen. Ferner können die Waferanordnung und auch jedes Hybridfilter einen beliebigen Schaltkreis von LC-Elementen und SAW-Vorrichtungen einer beliebigen Struktur umfassen. Das Hybridfilter kann eine beliebigen aus einer Reihe von unterschiedlichen Filterfunktionen realisieren. Beispiele sind Bandpass-, Hochpass- und Tiefpass- sowie kombinierte Filter wie ein Extraktor, Duplexer oder Multiplexer.
-
Bezugszeichenliste
-
- ARS
- Akustikresonatorabschnitt
- BSLT, BSLC
- Basisabschnitt von Abzweigtyp und Kreuzgliedfilter
- CA
- Kontaktbereich
- CW
- Trägerwafer
- d1
- erste Dicke (von FW)
- d2
- zweite Dicke (von TF)
- DE1, DE2
- Dielektrikum
- DL
- dielektrische Schicht
- FCS
- (virtueller) funktionaler Chipabschnitt
- FL
- funktionale Schicht
- FW
- funktionaler Wafer
- GP
- Spalt
- ICN
- Zwischenverbindung
- IES, IEP
- Reihen- und Parallelimpedanzelemente
- IND
- Spule
- LC
- Schaltkreis von LC-Elementen
- MIM
- MIM-Kondensator
- ML1, ML2
- Metallisierungsebenen, eingebettet in einem
- PC1, PC2
- erster und zweiter Teilschaltkreis eines Hybridfilters
- PD
- Pad
- PES
- Passivelementabschnitt
- PM
- Stellen piezoelektrischen Materials
- RP
- Regelmäßiges Muster
- SA1, SA2
- erste und zweite Oberflächenbereiche
- SL
- Zertrennungslinien
- SRS, SRP
- Reihen- und Parallel-SAW-Resonatoren
- TF
- piezoelektrisches Dünnfilmmaterial
- TFP
- Dünnfilmgehäuse
- TFS
- Dünnfilm-SAW-Vorrichtung
- TR
- Graben
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- US 2017/0077079 A1 [0006, 0074]
